JP5292217B2 - 半導体装置の作製方法及び電子書籍の作製方法 - Google Patents

Description

本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。そのため、フレキシブルなプラスチックフィルムの上にＴＦＴ素子を形成することが試みられている。

しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置は実現されていない。

また、特開平８−２８８５２２号公報では、ガラス基板上に薄膜トランジスタを形成し、封止層を介して樹脂基板を接着した後、ガラス基板を剥離する技術が記載されている。この技術を用いた場合、ＴＦＴの活性層が下地絶縁膜で保護されるのみとなっており、ＴＦＴが劣化しやすいという問題が生じていた。

また、特開平１１−２４３２０９号公報では、分離層を設け、レーザー光によって分離層において剥離を生じせしめた後、接着層を介して一次転写体に接合し、さらに接着層を介して二次転写体を接合した後、一次転写体を除去する技術が記載されている。この技術を用いた場合においても、ＴＦＴの活性層が下地絶縁膜のみで保護される状態が作製工程中に存在するため、傷つきやすくなっており、ＴＦＴが劣化しやすいという問題が生じていた。

本願発明はプラスチック支持体（可撓性のプラスチックフィルムもしくはプラスチック基板を含む。）を用いて高性能な電気光学装置を作製するための技術を提供することを課題とする。

本願発明は、プラスチックに比べて耐熱性のある第１固定基板の上にプラスチック支持体からなる素子形成基板を第１接着層で接着した後、該素子形成基板上に必要な素子を形成し、該素子上に第２固定基板を第２接着層で貼り合わせた後に液晶材料を封止保持した後、第１固定基板を分離することを特徴とする。

なお、前記必要な素子とは、アクティブマトリクス型の電気光学装置ならば画素のスイッチング素子として用いる半導体素子（典型的にはＴＦＴ）もしくはＭＩＭ素子を指す。

また、第１固定基板と素子形成基板との貼り合わせ方法は、特に限定されないが、図１に示したように、第１固定基板に第１接着層を形成した後で素子形成基板を貼り合わせる方法、あるいは素子形成基板に第１接着層を形成した後で第１固定基板を貼り合わせる方法を用いればよい。

また、プラスチック支持体からなる素子形成基板及び第２固定基板としては厚さ１０μｍ以上の樹脂基板、例えばＰＥＳ（ポリエチレンサルファイル）、ＰＣ（ポリカーボネート）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナフタレート）を用いることができる。なお、第１の固定基板上に接着層を形成した後、その上に有機樹脂層（ポリイミド層、ポリアミド層、ポリイミドアミド層、ＢＣＢ（ベンゾシクロブテン）層等）を成膜したものを素子形成基板と呼んでもよい。

また、素子形成基板としては、金属基板、例えばステンレス基板を用いることもできる。その場合は金属基板上に下地絶縁膜を形成して必要な素子を形成すればよい。薄い金属基板（厚さ１０〜２００μｍ）を用いることによって軽量化、薄型化が図れるとともに可撓性を有する反射型の液晶表示装置を得ることできる。

また、第１固定基板を分離するのは、素子形成基板上に必要な素子を形成し、第２固定基板を貼り合わせた後に行うが、その手段としてレーザー光の照射により第１接着層の全部または一部を気化させる方法を用いる。また、レーザー光の照射に代えて、例えば、特開平８−２８８５２２号公報に記載されたエッチングにより第１固定基板を分離する方法や、第１接着層に対して流体（圧力が加えられた液体もしくは気体）を噴射することにより第１固定基板を分離する方法（代表的にはウォータージェット法）を用いてもよいし、これらを組み合わせて用いてもよい。

レーザー光としては、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いることができる。図３（Ｄ）に示すようにレーザー光を裏面側から第１固定基板を通過させて第１接着層を照射して第１接着層のみを気化させて第１固定基板を分離もしくは剥離する。従って、第１固定基板としては少なくとも照射するレーザー光が通過する基板、代表的には透光性を有する基板、例えばガラス基板、石英基板等を用い、さらに素子形成基板よりも厚さの厚いものが好ましい。

本発明においては、レーザー光が第１固定基板を通過させるため、レーザー光の種類と第１固定基板を適宜選択する必要がある。例えば、第１固定基板として石英基板を用いるのであれば、ＹＡＧレーザー（基本波（１０６４ｎｍ）、第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）、第４高調波（２６６ｎｍ）
あるいはエキシマレーザー（波長３０８ｎｍ）を用い、線状ビームを形成し、石英基板を通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第１固定基板としてガラス基板を用いるのであればＹＡＧレーザーの基本波、第２高調波、または第３高調波を用い、好ましくは第２高調波（波長５３２ｎｍ）を用いて線状ビームを形成し、ガラス基板を通過させればよい。

また、第１接着層としては有機物を用い、好ましくは照射するレーザー光で全部または一部が気化するものを用いる。また、効率よく第１接着層のみにレーザー光を吸収させるために、第１接着層がレーザー光を吸収する特性を有するもの、例えば、ＹＡＧレーザーの第２高調波を用いる場合、有色、あるいは黒色（例えば、黒色着色剤を含む樹脂材料）のものを用いることが望ましい。ただし、第１接着層は素子形成工程における熱処理によって気化しないものを用いる。また、第１接着層は単層であっても積層であってもよく、図２に示したように第１接着層と素子形成基板の間にアモルファスシリコン膜またはＤＬＣ膜を設ける構成としてもよい。

このような構成とすることによって、素子形成基板の厚さが非常に薄い、具体的には５０μｍ〜３００μｍ、好ましくは１５０μｍ〜２００μｍの厚さの基板を用いても、信頼性の高い液晶表示装置を得ることができる。また、従来ある公知の製造装置を用いて、このように厚さの薄い基板上に素子形成を行うことは困難であったが、本発明は第１固定基板に貼り合わせて素子形成を行うため、装置の改造を行うことなく厚さの厚い基板を用いた製造装置を使用することができる。また、素子形成工程中において、素子形成基板を素子形成基板上に形成される絶縁膜と、第１固定基板とで挟まれた状態とすることで素子形成基板の耐熱性を向上させることができる。

本明細書で開示する発明の構成は、第１固定基板と素子形成基板とを該素子形成基板に設けられた第１接着層で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し、該絶縁膜の上にＴＦＴ素子及び画素電極を形成し、該画素電極の上に第２接着層で第２固定基板を貼り合わせた後、レーザー光の照射により前記第１接着層を除去して前記第１固定基板を分離することを特徴とする半導体装置の作製方法である。

また、他の発明の構成は、 第１固定基板と素子形成基板とを前記固定基板に設けられた第１接着層で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し、該絶縁膜の上にＴＦＴ素子及び画素電極を形成し、該画素電極の上に第２接着層で第２固定基板を貼り合わせた後、レーザー光の照射により前記第１接着層を除去して前記第１固定基板を分離することを特徴とする半導体装置の作製方法である。

上記各構成において、前記画素電極と前記第２固定基板との間に液晶材料を備え、前記液晶材料は、前記素子形成基板と前記第２固定基板とを貼り合わせる前記第２接着層（シール材等）で保持することを特徴とする半導体装置の作製方法。

また、上記各構成において、前記素子形成基板と第１接着層の間には、非晶質シリコン薄膜を形成してもよい。また、前記素子形成基板と第１接着層の間には、ダイヤモンド状炭素薄膜を形成してもよい。

また、上記各構成において、前記第１接着層は、顔料や染料を用いて有色または黒色としてレーザー光を吸収するようにしてもよい。

上記各構成において、前記素子形成基板及び前記第２固定基板は有機樹脂からなる支持体（可撓性のプラスチックフィルムもしくはプラスチック基板を含む）
であることを特徴としている。また、前記素子形成基板及び前記第２固定基板としては、第１固定基板と比べて厚さの薄いものを用いる。

また、上記各構成において、前記レーザー光の照射は、線状ビームを形成して走査させて照射することを特徴としており、前記レーザー光は、パルス発振型または連続発光型のエキシマレーザーや、ＹＡＧレーザーや、ＹＶＯ₄レーザーを用いることができる。

また、上記各構成において、前記レーザー光の照射は、前記第１固定基板の裏面側から前記第１固定基板を通過させて、前記第１固定基板の表面側に設けられた前記第１接着層に前記レーザー光を照射することを特徴としている。従って、前記第１固定基板は、使用するレーザー光を透過することが好ましい。

また、上記各構成に記載された半導体装置とは、透過型の液晶表示装置または反射型の液晶表示装置であることを特徴としている。

本発明により樹脂基板である素子形成基板と樹脂基板である第２固定基板とで素子形成層（液晶材料、画素電極、およびＴＦＴ素子含む）を挟んだ表示装置は、多少の応力が発生しても破損しない柔軟性（フレキシビリティ）を有している。

また、素子形成基板の厚さが非常に薄い、具体的には５０μｍ〜３００μｍ、好ましくは１５０μｍ〜２００μｍの厚さの基板を用いても、信頼性の高い液晶表示装置を得ることができる。

基板貼り合わせ工程を示す図。 貼り合わせた基板の状態を示す図。 作製工程を示す図。 ｐチャネル型ＴＦＴの作製工程を示す図。 ｎチャネル型ＴＦＴの作製工程を示す図。 ＣＭＯＳ回路を作製する工程を説明する図。 ＣＭＯＳ回路を作製する工程を説明する図。 ＮＭＯＳ回路の構成を示す図。 シフトレジスタの構成を示す図。 液晶表示装置の駆動回路及び画素部の断面構造図。 液晶表示装置の上面図。 液晶表示装置の画素の上面図。 液晶表示装置の回路ブロック図。 液晶表示装置の画素部の上面図および断面構造図。 液晶表示装置の駆動回路及び画素部の断面構造図。 液晶表示装置の駆動回路及び画素部の断面構造図。 曲率を与えた状態を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。

本願発明の実施形態について、以下に説明する。

まず、第１固定基板１０１と素子形成基板１０３とを貼り合わせるが、図１に示したように２通りの貼り合わせ方法がある。

一つ目の方法は、第１固定基板１０１上に第１接着層１０２を設けた後、第１固定基板１０１と素子形成基板１０３とを貼り合わせる方法である。（図１（Ａ１））なお、貼り合わせ後の状態を図１（Ｂ１）に示した。

また、二つ目の方法は、素子形成基板１０３に第１接着層１０２を設けた後、第１固定基板１０１と素子形成基板１０３とを貼り合わせる方法である。（図１（Ａ２））なお、貼り合わせ後の状態を図１（Ｂ２）に示した。

また、ここでは図示しないが、第１固定基板上に第１接着層を形成した後、その上に有機樹脂層（ポリイミド層、ポリアミド層、ポリイミドアミド層等）を成膜したものを素子形成基板と同等なものとしてもよい。

また、図２（Ａ）に示したように、第１接着層２０２Ｂと素子形成基板２０３の間にａ―Ｓｉ（アモルファスシリコン）層２０２Ａを設ける構成としてもよい。後の工程で、このａ―Ｓｉ層にレーザー光を照射することにより第１固定基板２０１を剥離させてもよい。第１固定基板２０１が分離または剥離しやすいようにするため水素を多く含むａ―Ｓｉ層を用いることが好ましい。レーザー光を照射することによりａ―Ｓｉ層に含まれる水素を気化させて第１固定基板を分離または剥離する。

また、図２（Ｂ）に示したように、第１接着層２０５Ｂと素子形成基板２０６の間に、素子形成基板２０６を保護するためのＤＬＣ膜（具体的にはダイヤモンドライクカーボン膜）を設けてもよい。なお、第１固定基板２０４は、図１中に示した第１固定基板１０１と同一である。

この場合、素子形成基板の片面もしくは両面に保護膜としてＤＬＣ膜を膜厚２〜５０ｎｍでコーティングしたものを用いてもよい。なお、ＤＬＣ膜の成膜はスパッタ法もしくはＥＣＲプラズマＣＶＤ法を用いればよい。ＤＬＣ膜の特徴としては、１５５０ｃｍ^-1くらいに非対称のピークを有し、１３００ｃｍ^-1くらいに肩をもつラマンスペクトル分布を有する。また、微小硬度計で測定した時に１５〜２５ＧＰａの硬度を示すという特徴をもつ。このような炭素膜は、酸素および水の侵入を防ぐとともに樹脂基板の表面を保護する役割を持つ。こうして、外部からの水分や酸素等のによる劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い液晶表示装置が得られる。

また、図２（Ｃ）に示したように、第１接着層２０８Ｃと素子形成基板２０９の間に、素子形成基板を保護するための第１ＤＬＣ膜２０８Ａと、第１固定基板２０７が分離または剥離しやすいようにするための第２ＤＬＣ膜２０８Ｂを設けてもよい。このような第１ＤＬＣ膜２０８Ａとしては水素を含まない成膜条件で成膜したものを用い、第２ＤＬＣ膜２０８Ｂとしては水素を含む成膜条件で成膜したものを用いればよい。また、第２ＤＬＣ膜２０８Ｂにレーザー光を照射することにより膜中に含まれる水素を気化させて第１固定基板２０７を分離または剥離させてもよい。

上記各方法によって得られる貼り合わせ後の状態を図３（Ａ）に示した。ここでは、図１（Ｂ１）及び図１（Ｂ２）と同一のものを例示する。なお、符号は図１（Ｂ１）及び図１（Ｂ２）と同じ符号を用いた。

次いで、素子形成基板１０３上に下地絶縁膜を形成した後、その下地絶縁膜上に必要な素子を形成する。ここでは、駆動回路１０４とＴＦＴ素子及び画素電極を有する画素部１０５を形成した例を示す。（図３（Ｂ））

次いで、第２固定基板（対向基板）１０６を第２接着層（シール材）１０７で貼り合わせる。（図３（Ｃ））次ぎに液晶材料１０８を封止保持する。第２固定基板１０６としては、樹脂基板を用いればよく、片面もしくは両面に保護膜としてＤＬＣ膜を設けたものを用いてもよい。

次いで、裏面側からレーザー光を照射して第１接着層１０２の全部または一部を気化させて第１固定基板１０１を分離する。（図３（Ｄ））従って、第１接着層１０２はレーザー光によって層内または界面において剥離現象が生じる物質を用いる。また、レーザー光は第１固定基板１０１を通過して第１接着層で吸収するものを適宜選択する。例えば、第１固定基板として石英基板を用いるのであれば、ＹＡＧレーザー（基本波（１０６４ｎｍ）、第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）、第４高調波（２６６ｎｍ）あるいはエキシマレーザー（波長３０８ｎｍ）を用い、線状ビームを形成し、石英基板を通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第１固定基板としてガラス基板を用いるのであればＹＡＧレーザーの基本波、第２高調波、第３高調波を用いることができ、好ましくは第２高調波（波長５３２ｎｍ）を用いて線状ビームを形成し、ガラス基板を通過させればよい。

なお、レーザー照射して第１固定基板を分離する工程は、第２固定基板を貼り合わせた後に行えばよく、液晶の注入、封止の前に行ってもよい。

そして、最終的には、樹脂基板である素子形成基板と樹脂基板である第２固定基板とで液晶材料が挟まれた液晶表示装置が完成する。

また、図１７に示したように、樹脂基板である素子形成基板１０３と樹脂基板である第２固定基板１０６とで素子形成層（液晶材料、画素電極、及びＴＦＴ素子を含む）を挟んだ液晶表示装置は、多少の応力が発生しても破損しない柔軟性（フレキシビリティ）を有している。図１７（Ａ）は曲率を与えていないときの状態を示し、図１７（Ｂ）は曲率を与えたときの状態を示す。図１７（Ｂ）において、素子形成基板には圧縮応力が働き、第２固定基板には引張応力が働くが、素子形成層においては、応力がほとんど働かず、中央部における伸び縮みを±１μｍ以下とすることができる。なお、曲率半径が１０ｃｍまでの曲率を与えても問題ない。

以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。

本実施例は、樹脂基板である素子形成基板と樹脂基板である第２固定基板とで液晶材料が挟まれた液晶表示装置の作製方法の一例を図３を用いて示す。なお、ここでは、全ての工程を３５０℃以下、好ましくは２００℃以下で行うこととする。ただし、本発明が本実施例に限定されないことはいうまでもない。

まず、第１固定基板１０１としてガラス基板を用いる。そして、実施の形態に示したいずれかの方法を用いて、第１固定基板１０１と樹脂基板である素子形成基板１０３とを第１接着層１０２で貼り合わせた。（図３（Ａ））

次いで、素子形成基板１０３上に下地絶縁膜を形成した後、その下地絶縁膜上に必要な素子を形成する。ここでは、駆動回路１０４とＴＦＴ素子及び画素電極を有する画素部１０５を形成した例を示す。（図３（Ｂ））

下地絶縁膜としては、低温で成膜が可能なスパッタ法を用いて、膜組成において酸素元素より窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素を多く含む酸化窒化シリコン膜を積層形成した。

次いで、下地絶縁膜上に半導体層を形成する。半導体層の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（Ｓｉ_XＧｅ_1-X（０＜Ｘ＜１））合金などで形成すると良い。本実施例では、低温で成膜が可能なスパッタ法を用いて非晶質シリコン膜を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いることができる。

次いで、半導体層を覆うゲート絶縁膜を形成する。本実施例では、低温で成膜が可能なスパッタ法を用いて酸化シリコン膜を形成した。

次いで、ゲート絶縁膜上に導電層を形成する。導電層は、導電膜を公知の手段（熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、またはスパッタ法等）により成膜した後、マスクを用いて所望の形状にパターニングして形成する。

次いで、イオン注入法またはイオンドーピング法を用い、半導体層にｎ型を付与する不純物元素またはｐ型を付与する不純物元素を適宜、添加してＬＤＤ領域やソース領域やドレイン領域を形成する不純物領域を形成する。

その後、スパッタ法により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸化シリコン膜により層間絶縁膜を形成する。また、添加された不純物元素は活性化処理を行う。ここでは、レーザー光の照射を行った。レーザー光の照射に代えて、３５０℃以下の加熱処理で活性化を行ってもよい。

次いで、公知の技術を用いてソース領域またはドレイン領域に達するコンタクトホールを形成した後、ソース電極またはドレイン電極を形成しＴＦＴを得る。

次いで、公知の技術を用いて水素化処理を行い、全体を水素化してｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴが完成する。本実施例では比較的低温で行うことが可能な水素プラズマを用いて水素化処理を行った。

次いで、スパッタ法により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸化シリコン膜により層間絶縁膜を形成する。次いで、公知の技術を用いて画素部のドレイン電極に達するコンタクトホールを形成した後、ＩＴＯ、ＳｎＯ₂等の透明導電膜からなる画素電極を形成する。本実施例では一例として透過型の液晶表示装置の例を示したが特に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、または幾つかの工程の追加／削除を適宜行えば反射型の液晶表示装置を作製することが可能である。

次いで、画素部及び駆動回路に含まれる素子を全て絶縁膜（配向膜等）で覆う。

次いで、素子形成基板に形成された素子を全て覆う絶縁膜と第２固定基板１０６とを第２接着層（シール材）１０７で貼り合わせる。この後、液晶材料を注入して封止する。（図３（Ｃ））第２固定基板１０６としては、樹脂基板を用いればよく、片面もしくは両面に保護膜としてＤＬＣ膜を設けたものを用い、対向電極と、液晶を配向させるための配向膜を備えている。

次いで、裏面側からレーザー光を照射して第１接着層１０２の全部または一部を気化させて第１固定基板１０１を分離する。（図３（Ｄ））本実施例では、第１固定基板としてガラス基板を用いるため、ＹＡＧレーザーの基本波、第２高調波、第３高調波を用いる。ここでは第２高調波（波長５３２ｎｍ）を用いて線状ビームを形成し、第１固定基板１０１であるガラス基板を通過させて第１接着層を照射した。

そして、最終的には、樹脂基板である素子形成基板と樹脂基板である第２固定基板とで液晶材料を保持した液晶表示装置が完成した。スパッタ法を用いて各膜（絶縁膜、半導体膜、導電膜等）を形成し、全てのプロセスを３５０℃以下、好ましくは２００℃以下で行うことができる。

本実施例は、ｐチャネル型ＴＦＴを作製する例であり、図４を用いて説明する。

まず、第１固定基板４０１と第１接着層４０２（分離層）で貼りつけた素子形成基板４０３上に下地絶縁膜４０４を形成する。下地絶縁膜４０４としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜（ＳｉＯx Ｎy ）、またはこれらの積層膜等を１００〜５００ｎｍの膜厚範囲で用いることができ、形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、スパッタ法、減圧熱ＣＶＤ法等の形成方法を用いることができる。

本実施例では、低温で成膜が可能なスパッタ法を用いて、膜組成において酸素元素より窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素を多く含む酸化窒化シリコン膜を積層形成した。

なお、第１固定基板４０１と第１接着層４０２（分離層）で貼りつけた素子形成基板４０３は上記実施形態で示した方法により作製されるいずれのものも適用可能である。

次いで、下地絶縁膜上に半導体層４０５を形成する。半導体層４０５は、非晶質構造を有する半導体膜を公知の手段（熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、またはスパッタ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層４０５の厚さは２０〜１００ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（Ｓｉ_XＧｅ_1-X（０＜Ｘ＜１））合金などで形成すると良い。本実施例では、低温で成膜が可能なスパッタ法を用いて非晶質シリコン膜を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いることができる。

また、半導体層４０５を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。

次いで、半導体層４０５を覆うゲート絶縁膜４０６を形成する。ゲート絶縁膜４０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、低温で成膜が可能なスパッタ法を用いて酸化シリコン膜を形成した。（図４（Ａ））

次いで、ゲート絶縁膜４０６上に導電層４０８を形成する。導電層４０８は、導電膜を公知の手段（熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、またはスパッタ法等）により成膜した後、マスク４０７を用いて所望の形状にパターニングして形成する。導電層４０８の材料としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。本実施例では、低温で成膜が可能なスパッタ法を用いてＷ膜を成膜し、パターニングした。導電層４０８の端部はテーパー状に形成する。エッチング条件は適宣決定すれば良いが、例えば、Ｗの場合にはＣＦ₄とＣｌ₂の混合ガスを用い、基板を負にバイアスすることにより良好にエッチングすることができる。

次いで、図４（Ｂ）に示すように、自己整合的にソース及びドレイン領域を形成する不純物領域（ｐ＋領域）４０９を形成する。この不純物領域（ｐ＋領域）
４０９はイオンドープ法により形成し、ボロンに代表される周期律表第１３族の元素をドーピングする。不純物領域（ｐ＋領域）４０９の不純物濃度は、１×１０²⁰〜２×１０²¹／ｃｍ³の範囲となるようにする。

次に、図４（Ｃ）に示すように導電層４０８の端部が後退するようにエッチングして導電層４１０を形成する。本実施例の構造ではこれをゲート電極とする。
ゲート電極の形成には２回のエッチング工程を用いるが、そのエッチング条件は適宣決定されるものである。例えば、Ｗの場合にはＣＦ₄とＣｌ₂の混合ガスを用い、基板を負にバイアスすることにより良好に端部がテーパー形状に加工することができる。また、ＣＦ₄とＣｌ₂に酸素を混合させることにより、下地と選択性良く、Ｗの異方性エッチングエッチングをすることができる。

その後、図４（Ｄ）に示すように、導電層４１０をマスクとしてｐ型の不純物（アクセプタ）をドーピングし、自己整合的に不純物領域（ｐ−領域）４１１を形成する。不純物領域（ｐ−領域）４１１の不純物濃度は、１×１０¹⁷〜２×１０¹⁹／ｃｍ³の範囲となるようにする。

その後、スパッタ法またはプラズマＣＶＤ法により作製される窒化シリコン膜、窒化酸化シリコン膜により層間絶縁膜４１３を形成する。また、添加された不純物元素は活性化のために３５０〜５００℃の加熱処理またはレーザー光の照射を行う。さらに、公知の技術を用いて不純物領域（ｐ＋領域）に達するコンタクトホールを形成した後、ソース電極またはドレイン電極４１４を形成しＴＦＴを得る。

最後に公知の技術を用いて水素化処理を行い、全体を水素化してｐチャネル型ＴＦＴが完成する。（図４（Ｅ））本実施例では比較的低温で行うことが可能な水素プラズマを用いて水素化処理を行った。

半導体層にはチャネル形成領域４１２、不純物領域（ｐ−領域）で形成されるＬＤＤ（Lightly Doped Drain）領域４１１、不純物領域（ｐ＋領域）で形成されるソースまたはドレイン領域４０９が形成されている。ここでは、ｐチャネル型ＴＦＴをＬＤＤ構造で示したが、勿論シングルドレインや、或いはＬＤＤがゲート電極とオーバーラップした構造で作製することもできる。本実施例で示すｐチャネル型ＴＦＴを用いて基本論理回路を構成したり、さらに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路など）をも構成することができ、さらにはメモリやマイクロプロセッサをも形成しうる。例えば、液晶表示装置の駆動回路を全てｐチャネル型ＴＦＴで構成することも可能である。

また、本実施例は実施例１と組み合わせることが可能である。

本実施例は、ｎチャネル型ＴＦＴを作製する例であり、図５を用いて説明する。なお、図４（Ａ）と図５（Ａ）は同一であるため、同じ符号を用い、ここでは作製工程の説明を省略する。

実施例２に従って図５（Ａ）の状態を得た後、光露光プロセスによりレジストによるマスク４１５を形成し、半導体膜４０５にイオン注入またはイオンドープ法によりｎ型の不純物（ドナー）をドーピングする。（図５（Ｂ））作製される不純物領域（ｎ−領域）４１６において、ドーピングされる濃度は１×１０¹⁷〜２×１０¹⁹／ｃｍ³の範囲となるようにする。

次いで、絶縁膜４０６上には、タンタル、タングステン、チタン、アルミニウム、モリブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極４１７を形成する。（図５（Ｃ））ゲート電極４１７の一部は不純物領域（ｎ−領域）４１６とゲート絶縁膜を介して一部が重なるように形成する。

その後、図５（Ｄ）に示すように、ゲート電極４１７をマスクとしてｎ型の不純物（ドナー）をドーピングし、自己整合的に不純物領域（ｎ＋領域）４１８を形成する。不純物領域（ｎ＋領域）４１８の不純物濃度は、１×１０¹⁷〜２×１０¹⁹／ｃｍ³の範囲となるようにする。

その後、プラズマＣＶＤ法により作製される窒化シリコン膜、窒化酸化シリコン膜により層間絶縁膜４１９を形成する。また、添加された不純物元素は活性化のために３５０〜５００℃の加熱処理またはレーザー光の照射を行う。さらに、公知の技術を用いて不純物領域（ｎ＋領域）に達するコンタクトホールを形成した後、ソース電極またはドレイン電極４２０を形成しＴＦＴを得る。

最後に公知の技術を用いて水素化処理を行い、全体を水素化してｎチャネル型ＴＦＴが完成する。（図５（Ｅ））本実施例では比較的低温で行うことが可能な水素プラズマを用いて水素化処理を行った。

半導体層にはチャネル形成領域４１９、不純物領域（ｎ−領域）で形成されるＬＤＤ（Lightly Doped Drain）領域４１６、不純物領域（ｎ＋領域）で形成されるソースまたはドレイン領域４１８が形成されている。また、ＬＤＤ領域４１６はゲート電極４１７とオーバーラップして形成され、ドレイン端における電界の集中を緩和して、ホットキャリアによる劣化を防いでいる。勿論シングルドレインや、ＬＤＤ構造でｎチャネル型ＴＦＴを作製することもできる。本実施例で示すｎチャネル型ＴＦＴを用いて基本論理回路を構成したり、さらに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路など）をも構成することができ、さらにはメモリやマイクロプロセッサをも形成しうる。
例えば、液晶表示装置の駆動回路を全てｎチャネル型ＴＦＴで構成することも可能である。

また、本実施例は実施例１と組み合わせることが可能である。

本実施例は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を作製する例であり、図６、図７を用いて説明する。

実施例２に従って、第１固定基板と第１接着層（分離層）で貼りつけた素子形成基板上に下地絶縁膜を形成した後、半導体層５０１、５０２を形成する。（図６（Ａ））

次いで、スパッタ法によりゲート絶縁膜５０３と第１導電膜５０４と第２導電膜５０５を形成する。（図６（Ｂ））本実施例では、第１導電膜５０４を窒化タンタルまたはチタンで５０〜１００ｎｍの厚さに形成し、第２導電膜５０５をタングステンで１００〜３００ｎｍの厚さに形成する。

次に図６（Ｃ）に示すように、レジストによるマスク５０６を形成し、ゲート電極を形成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスにＣＦ₄とＣｌ₂を混合し、０．５〜２Ｐａ、好ましくは１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。

上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は１５〜４５°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされる。こうして、第１のエッチング処理により第１導電膜と第２導電膜から成る第１形状の導電層５０７、５０８（第１の導電層５０７ａ、５０８ａと第２導電層５０７ｂ、５０８ｂ）を形成する。５０９はゲート絶縁膜であり、第１の形状の導電層で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなる。

次いで、レジストマスクをそのままの状態としたまま、図６（Ｄ）に示すように第２のエッチング処理を行う。エッチングはＩＣＰエッチング法を用い、エッチングガスにＣＦ₄とＣｌ₂とＯ₂を混合して、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ電力(１３．５６ＭＨｚ)を供給してプラズマを生成する。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第１の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第２形状の導電層５０９、５１０（第１の導電膜５０９ａ、５１０ａと第２の導電膜５０９ｂ、５１０ｂ）を形成する。５１１はゲート絶縁膜であり、第２の形状の導電層５０９、５１０で覆われない領域は除去された。なお、ここでは除去した例を示したが絶縁膜を薄く残してもよい。

そして、第１のドーピング処理を行いｎ型の不純物（ドナー）をドーピングする。（図７（Ａ））その方法はイオンドープ法若しくはイオン注入法で行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第２形状の導電層５０９ｂ、５１０ｂはドーピングする元素に対してマスクとなり、加速電圧を適宣調節（例えば、７０〜１２０ｋｅＶ）して、ゲート絶縁膜５１１及び第２の導電膜５０９ａ、５１０ａのテーパ部を通過した不純物元素により不純物領域（ｎ−領域）５１２を形成する。例えば、不純物領域（ｎ−領域）におけるリン（Ｐ）濃度は１×１０¹⁷〜１×１０¹⁹／ｃｍ³の範囲となるようにする。

次いで、マスクを除去した後、マスク５１３を形成して図７（Ｂ）に示すように第２のドーピング処理を行う。第１のドーピング処理よりもドーズ量を上げ低加速電圧の条件でｎ型の不純物（ドナー）をドーピングする。例えば、加速電圧を２０〜６０ｋｅＶとし、１×１０¹³〜５×１０¹⁴／ｃｍ²のドーズ量で行い、不純物領域（ｎ＋領域）５１４を形成する。例えば、不純物領域（ｎ＋領域）におけるリン（Ｐ）濃度は１×１０²⁰〜１×１０²¹／ｃｍ³の範囲となるようにする。

そして、レジストを除去した後、図７（Ｃ）に示すように、レジストによるマスク５１５を形成し、ｐチャネル型ＴＦＴを形成する島状半導体層５０１にｐ型の不純物（アクセプタ）をドーピングする。典型的にはボロン（Ｂ）を用いる。
不純物領域（ｐ＋領域）５１６、５１７の不純物濃度は２×１０²⁰〜２×１０²¹／ｃｍ³となるようにし、含有するリン濃度の１．５〜３倍のボロンを添加して導電型を反転させる。

以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。第２形状の導電層５０９、５１０はゲート電極となる。その後、図７（Ｄ）に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜５１８をプラズマＣＶＤ法で形成する。そして導電型の制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。

さらに、窒化シリコン膜５１９を形成し、水素化処理を行う。本実施例では比較的低温で行うことが可能な水素プラズマを用いて水素化処理を行った。

層間絶縁膜５２０は、ポリイミド、アクリルなどの有機絶縁物材料で形成する。勿論、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho silicate）を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。

次いで、コンタクトホールを形成し、アルミニウム（Ａｌ）、チタン（Ｔｉ）
、タンタル（Ｔａ）などを用いて、ソース配線またはドレイン配線５２１〜５２３を形成する。

以上の工程で、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を得ることができる。

ｐチャネル型ＴＦＴにはチャネル形成領域５２４、ソース領域またはドレイン領域として機能する不純物領域５１６、５１７を有している。

ｎチャネル型ＴＦＴにはチャネル形成領域５２５、ゲート電極５１０と重なる不純物領域５１２ａ（Gate Overlapped Drain：ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域５１２ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域５１４を有している。

このようなＣＭＯＳ回路は、アクティブマトリクス型の液晶表示装置の駆動回路を形成することを可能とする。それ以外にも、このようなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴは、画素部を形成するトランジスタに応用することができる。

このようなＣＭＯＳ回路を組み合わせることで基本論理回路を構成したり、さらに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路など）をも構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能である。

また、本実施例は実施例１と組み合わせることが可能である。

実施例３に示すｎチャネル型ＴＦＴは、チャネル形成領域となる半導体に周期表の１５族に属する元素（好ましくはリン）もしくは周期表の１３族に属する元素（好ましくはボロン）を添加することによりエンハンスメント型とデプレッション型とを作り分けることができる。

また、ｎチャネル型ＴＦＴを組み合わせてＮＭＯＳ回路を形成する場合、エンハンスメント型ＴＦＴ同士で形成する場合（以下、ＥＥＭＯＳ回路という）と、エンハンスメント型とデプレッション型とを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）がある。

ここでＥＥＭＯＳ回路の例を図８（Ａ）に、ＥＤＭＯＳ回路の例を図８（Ｂ）に示す。図８（Ａ）において、３１、３２はどちらもエンハンスメント型のｎチャネル型ＴＦＴ（以下、Ｅ型ＮＴＦＴという）である。また、図８（Ｂ）において、３３はＥ型ＮＴＦＴ、３４はデプレッション型のｎチャネル型ＴＦＴ（以下、Ｄ型ＮＴＦＴという）である。

なお、図８（Ａ）、（Ｂ）において、ＶDHは正の電圧が印加される電源線（正電源線）であり、ＶDLは負の電圧が印加される電源線（負電源線）である。負電源線は接地電位の電源線（接地電源線）としても良い。

さらに、図８（Ａ）に示したＥＥＭＯＳ回路もしくは図８（Ｂ）に示したＥＤＭＯＳ回路を用いてシフトレジスタを作製した例を図９に示す。図９において、４０、４１はフリップフロップ回路である。また、４２、４３はＥ型ＮＴＦＴであり、Ｅ型ＮＴＦＴ４２のゲートにはクロック信号（ＣＬ）が入力され、Ｅ型ＮＴＦＴ４３のゲートには極性の反転したクロック信号（ＣＬバー）が入力される。また、４４で示される記号はインバータ回路であり、図９（Ｂ）に示すように、図８（Ａ）に示したＥＥＭＯＳ回路もしくは図８（Ｂ）に示したＥＤＭＯＳ回路が用いられる。従って、液晶表示装置の駆動回路を全てｎチャネル型ＴＦＴで構成することも可能である。

また、本実施例は実施例１または実施例３と組み合わせることが可能である。

ここでは、上記実施例２〜５で得られるＴＦＴを用いて液晶表示装置を作製した例について図１０〜図１３を用い、以下に説明する。

同一の絶縁体上に画素部とそれを駆動する駆動回路を有した液晶表示装置の例（但し液晶材料封止前の状態）を図１０に示す。なお、駆動回路には基本単位となるＣＭＯＳ回路を示し、画素部には一つの画素を示す。このＣＭＯＳ回路及び画素部のＴＦＴは実施例４に従えば得ることができる。

図１０において、６０１は第１固定基板、６０２は第１接着層、６０３は素子形成基板であり、その上にはｎチャネル型ＴＦＴ６０５とｐチャネル型ＴＦＴ６０４からなる駆動回路６０８、ｎチャネル型ＴＦＴからなる画素ＴＦＴ６０６および保持容量６０７とが形成されている。また、本実施例では、ＴＦＴはすべてトップゲート型ＴＦＴで形成されている。

ｐチャネル型ＴＦＴ６０４とｎチャネル型ＴＦＴ６０５の説明は実施例４を参照すれば良いので省略する。また、ｎチャネル型ＴＦＴからなる画素ＴＦＴ６０６の説明は実施例１または実施例３を参照すればよいので省略する。また、画素ＴＦＴ６０６はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっているが、実施例３でのｎチャネル型ＴＦＴの構造の説明を参照すれば容易に理解できるので説明は省略する。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。

また、本実施例では、画素ＴＦＴのドレイン領域と接続する画素電極６１０を反射電極とした。その画素電極６１０の材料としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。また、画素電極６１０を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。

また、図１０は、図１２中の点線Ａ−Ａ’で切断した断面図である。ゲート電極として機能する導電層７１２は隣接する画素の保持容量の一方の電極を兼ね、画素電極７５２と接続する半導体層７５３と重なる部分で容量を形成している。また、ソース配線７０７と画素電極７２４及び隣接する画素電極７５１との配置関係は、画素電極７２４、７５１の端部をソース配線７０７上に設け、重なり部を形成することにより、迷光を遮り遮光性を高めている。

図１０の状態を得た後、画素電極６１０上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示しない）を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。

次いで、第２固定基板（対向基板）を用意する。次いで、対向基板第２固定基板上に着色層、遮光層を形成した後、平坦化膜を形成する。次いで、平坦化膜上に透明導電膜からなる対向電極を少なくとも画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施した。

そして、画素部と駆動回路が形成された素子形成基板と第２固定基板とを第２接着層（本実施例ではシール材）で貼り合わせる。第２接着層にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。

次いで、液晶の封止（または封入）工程まで行った後、実施の形態および実施例１に示したようにレーザー照射により第１固定基板を分離した。その後の液晶表示装置の状態について図１１を用いて説明する。

図１１に示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を貼り付ける外部入力端子、外部入力端子と各回路の入力部までを接続する配線８１などが形成された素子形成基板と、カラーフィルタなどが設けられた対向基板８２とがシール材８３を介して貼り合わされている。

ゲート側駆動回路８４と重なるように第２固定基板側に遮光層８６ａが設けられ、ソース側駆動回路８５と重なるように第２固定基板側に遮光層８６ｂが形成されている。また、画素部８７上の第２固定基板側に設けられたカラーフィルタ８８は遮光層と、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色層とが各画素に対応して設けられている。実際に表示する際には、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。

ここでは、カラー化を図るためにカラーフィルタ８８を第２固定基板に設けているが特に限定されず、素子形成基板上に素子を作製する際、素子形成基板上にカラーフィルタを形成してもよい。

また、カラーフィルタにおいて隣り合う画素の間には遮光層が設けられており、表示領域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層８６ａ、８６ｂを設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部として組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、素子形成基板上に必要な素子を作製する際、素子形成基板に遮光層を形成してもよい。

また、上記遮光層を設けずに、第２固定基板と対向電極の間に、カラーフィルタを構成する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外の箇所（各画素電極の間隙）や、駆動回路を遮光してもよい。

また、外部入力端子にはベースフィルムと配線から成るＦＰＣ８９が異方性導電性樹脂で貼り合わされている。さらに補強板で機械的強度を高めている。

また、第２固定基板のみに偏光板（図示しない）を貼りつける。

以上のようにして作製される液晶表示装置は各種電子機器の表示部として用いることができる。

また、本実施例は実施例１と組み合わせることが可能である。

本実施例では実施例６に示した液晶表示装置の回路構成例を図１３に示す。

なお、図１３（Ａ）はアナログ駆動を行うための回路構成である。本実施例では、ソース側駆動回路９０、画素部９１及びゲート側駆動回路９２を有している。
なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称である。

ソース側駆動回路９０は、シフトレジスタ９０ａ、バッファ９０ｂ、サンプリング回路（トランスファゲート）９０ｃを設けている。また、ゲート側駆動回路９２は、シフトレジスタ９２ａ、レベルシフタ９２ｂ、バッファ９２ｃを設けている。なお、シフトレジスタ９０ａ、９２ａとしては図１６に示したシフトレジスタを用いれば良い。また、必要であればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。

また、本実施例において、画素部９１は複数の画素を含み、その複数の画素に各々ＴＦＴ素子が設けられている。

これらソース側駆動回路９０およびゲート側駆動回路９２を全てＮチャネル型ＴＦＴで形成することができる。この場合、全ての回路は図８（Ａ）に示したＥＥＭＯＳ回路を基本単位として形成されている。ただし、従来のＣＭＯＳ回路に比べると消費電力は若干上がってしまう。

また、これらソース側駆動回路９０およびゲート側駆動回路９２を全てｐチャネル型ＴＦＴで形成することもできる。

なお、図示していないが、画素部９１を挟んでゲート側駆動回路９２の反対側にさらにゲート側駆動回路を設けても良い。

また、デジタル駆動させる場合は、図１３（Ｂ）に示すように、サンプリング回路の代わりにラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃを設ければよい。ソース側駆動回路９３は、シフトレジスタ９３ａ、ラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃ、Ｄ／Ａコンバータ９３ｄ、バッファ９３ｅを設けている。また、ゲート側駆動回路９５は、シフトレジスタ９５ａ、レベルシフタ９５ｂ、バッファ９５ｃを設けている。なお、シフトレジスタ９３ａ、９５ａとしては図９に示したシフトレジスタを用いれば良い。また、必要であればラッチ（Ｂ）９３ｃとＤ／Ａコンバータ９３ｄとの間にレベルシフタ回路を設けてもよい。

また、これらソース側駆動回路９３およびゲート側駆動回路９５を全てＮチャネル型ＴＦＴで形成することができる。

また、これらソース側駆動回路９３およびゲート側駆動回路９５を全てｐチャネル型ＴＦＴで形成することもできる。

なお、上記構成は、上記実施例２、３、または４に示した製造工程に従って実現することができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、メモリやマイクロプロセッサをも形成しうる。

本実施例では、画素部及び駆動回路に使用するＴＦＴを逆スタガ型ＴＦＴで構成した液晶表示装置の例を図１４に示す。図１４（Ａ）は、画素部の画素の一つを拡大した上面図であり、図１４（Ａ）において、点線Ａ−Ａ'で切断した部分が、図１４（Ｂ）の画素部の断面構造に相当する。

図１４（Ｂ）において、５０ａは第１固定基板、５１は第１接着層、５０ｂは素子形成基板であり、まず、実施の形態に従い、第１固定基板５０ａと第１接着層５１（分離層）で貼りつけた素子形成基板５０ｂを用意する。なお、必要があれば素子形成基板上に下地絶縁膜を形成してもよい。

画素部において、画素ＴＦＴ部はＮチャネル型ＴＦＴで形成されている。基板上５１にゲート電極５２が形成され、その上に窒化珪素からなる第１絶縁膜５３ａ、酸化珪素からなる第２絶縁膜５３ｂが設けられている。また、第２絶縁膜上には、活性層としてｎ+ 領域５４〜５６と、チャネル形成領域５７、５８と、前記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域５９、６０が形成される。また、チャネル形成領域５７、５８は絶縁層６１、６２で保護される。絶縁層６１、６２及び活性層を覆う第１の層間絶縁膜６３にコンタクトホールを形成した後、ｎ+ 領域５４に接続する配線６４が形成され、ｎ+ 領域５６に配線６５が接続され、さらにその上にパッシベーション膜６６が形成される。そして、その上に第２の層間絶縁膜６７が形成される。さらに、その上に第３の層間絶縁膜６８が形成され、ＩＴＯ、ＳｎＯ₂等の透明導電膜からなる画素電極６９が配線６５と接続される。また、７０は画素電極６９と隣接する画素電極である。

本実施例では一例として透過型の液晶表示装置の例を示したが特に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、または幾つかの工程の追加／削除を適宜行えば反射型の液晶表示装置を作製することが可能である。

なお、本実施例では、画素部の画素ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。

また、画素部の容量部は、第１絶縁膜及び第２絶縁膜を誘電体として、容量配線７１と、ｎ+ 領域５６とで形成されている。

なお、図１４で示した画素部はあくまで一例に過ぎず、特に上記構成に限定されないことはいうまでもない。

また、素子形成基板上の全てのＴＦＴをＮチャネル型ＴＦＴとすることができる。素子形成基板上の全てのＴＦＴをＮチャネル型ＴＦＴで構成すれば、Ｐチャネル型ＴＦＴを形成する工程を省略できるため、液晶表示装置の製造工程を簡略化することができる。また、それに伴って製造工程の歩留まりが向上し、液晶表示装置の製造コストを下げることができる。

本実施例では、画素部及び駆動回路に使用するＴＦＴを全てＮチャネル型ＴＦＴで構成した液晶表示装置の例を図１５に示す。なお、実施例６の図１０と同一である箇所に相当するところは同じ符号を用いた。

図１５において、６０１は第１固定基板、６０２は第１接着層、６０３は素子形成基板であり、まず、実施の形態に従い、第１固定基板６０１と第１接着層６０２（分離層）で貼りつけた素子形成基板６０３上に下地絶縁膜を形成する。

下地絶縁膜上にはＮチャネル型ＴＦＴ１１０１、Ｎチャネル型ＴＦＴ１１０２からなる駆動回路、Ｎチャネル型ＴＦＴからなる画素ＴＦＴ１１０３および保持容量１１０４が形成されている。なお、Ｎチャネル型ＴＦＴの説明は実施例３を参照すれば良いので省略する。

ここでは、実施例６とは異なり、透過型の液晶表示装置の例である。層間絶縁膜を形成した後、透明導電膜からなる画素電極１１０７をパターニングにより形成した後、コンタクトホールを形成して画素電極１１０７と画素ＴＦＴ１１０３のドレイン領域とを接続する接続電極１１０８を形成した。また、同様にして画素電極１１０７と保持容量１１０４における半導体領域とを接続する接続電極１１０９を形成した。

また、図１５の状態を得た後、実施例６の工程に従って、第２接着層で第２固定基板を貼り合わせた後、第１接着層６０２にレーザーを照射して第１固定基板６０１を分離して、液晶表示装置を完成させればよい。

Ｎチャネル型ＴＦＴのみでゲート側駆動回路およびソース側駆動回路を形成することにより画素部および駆動回路をすべてＮチャネル型ＴＦＴで形成することが可能となる。従って、アクティブマトリクス型の電気光学装置を作製する上でＴＦＴ工程の歩留まりおよびスループットを大幅に向上させることができ、製造コストを低減することが可能となる。

なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けのＩＣチップとする場合にも本実施例は実施できる。

また、本実施例では、Ｅ型ＮＴＦＴのみを用いて駆動回路を構成したがＥ型ＮＴＦＴおよびＤ型ＮＴＦＴを組み合わせて形成してもよい。

本実施例では、画素部及び駆動回路に使用するＴＦＴを全てＰチャネル型ＴＦＴで構成した液晶表示装置の例を図１６に示す。なお、実施例６の図１０と同一である箇所に相当するところは同じ符号を用いた。

図１６において、６０１は第１固定基板、６０２は第１接着層、６０３は素子形成基板であり、まず、実施の形態に従い、第１固定基板６０１と第１接着層６０２（分離層）で貼りつけた素子形成基板６０３上に下地絶縁膜を形成する。

下地絶縁膜上にはＰチャネル型ＴＦＴ１２０１、Ｐチャネル型ＴＦＴ１２０２からなる駆動回路、Ｐチャネル型ＴＦＴからなる画素ＴＦＴ１２０３および保持容量１２０４が形成されている。なお、Ｐチャネル型ＴＦＴの説明は実施例２を参照すれば良いので省略する。

ここでは、実施例６とは異なり、透過型の液晶表示装置の例である。層間絶縁膜を形成した後、透明導電膜からなる画素電極１２０７をパターニングにより形成した後、コンタクトホールを形成して画素電極１２０７と画素ＴＦＴ１２０３のドレイン領域とを接続する接続電極１２０８を形成した。また、同様にして画素電極１２０７と保持容量１２０４における半導体領域とを接続する接続電極１２０９を形成した。

また、図１６の状態を得た後、実施例６の工程に従って、第２接着層で第２固定基板を貼り合わせた後、第１接着層６０２にレーザーを照射して第１固定基板６０１を分離して、液晶表示装置を完成させればよい。

Ｐチャネル型ＴＦＴのみでゲート側駆動回路およびソース側駆動回路を形成することにより画素部および駆動回路をすべてＰチャネル型ＴＦＴで形成することが可能となる。従って、アクティブマトリクス型の電気光学装置を作製する上でＴＦＴ工程の歩留まりおよびスループットを大幅に向上させることができ、製造コストを低減することが可能となる。

なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けのＩＣチップとする場合にも本実施例は実施できる。

素子形成基板としては、金属基板、例えばステンレス基板を用いることもできる。本実施例は、その場合の例を以下に示す。

本実施例では、実施例１の素子形成基板として、ステンレス基板（厚さ１０〜２００μｍ）を用いる。まず、実施の形態に従って第１固定基板とステンレス基板とを第１接着層で貼り合わせる。

以降は、実施例１に従って、ステンレス基板からなる素子形成基板上に下地絶縁膜を形成して必要な素子を形成すればよい。なお、実施例１とは異なり、耐熱性が高いステンレス基板を用いているため、実施例１よりも高い温度（約５００℃以下）でのプロセスを使用してＴＦＴを作製することができる。

そして、第１固定基板を分離する際、ステンレス基板を用いているため、レーザー光を照射しても素子形成基板上に形成された素子に全く影響を与えることなく第１固定基板を分離することができる。

また、ステンレス基板は遮光性を有しているため、本実施例の表示装置は、反射型の液晶表示装置となる。

薄い金属基板（厚さ１０〜２００μｍ）を用いることによって軽量化、薄型化が図れるとともに可撓性を有する発光装置を得ることができる。また、金属基板を用いているため、素子基板上に形成されたＴＦＴ素子の放熱効果が得られる。

また、本実施例は、実施例１乃至９のいずれか一と自由に組み合わせることが可能である。

本願発明を実施して形成された駆動回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。

その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８及び図１９に示す。

図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の駆動回路に適用することができる。

図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の駆動回路に適用することができる。

図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の駆動回路に適用できる。

図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の駆動回路に適用することができる。

図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の駆動回路に適用することができる。

図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の駆動回路に適用することができる。

図１９（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の駆動回路に適用することができる。

図１９（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の駆動回路に適用することができる。

図１９（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。

以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。

Claims (24)

1. 分離層を有する固定基板上に樹脂基板を形成する工程と、
   前記樹脂基板上に少なくともＴＦＴ素子を形成する工程と、
   前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする半導体装置の作製方法。
2. 固定基板上に、分離層を有する樹脂基板を形成する工程と、
   前記樹脂基板上に少なくともＴＦＴ素子を形成する工程と、
   前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする半導体装置の作製方法。
3. 分離層を有する固定基板上に有機樹脂層を形成する工程と、
   前記有機樹脂層上に少なくともＴＦＴ素子を形成する工程と、
   前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする半導体装置の作製方法。
4. 固定基板上に、分離層を有する有機樹脂層を形成する工程と、
   前記有機樹脂層上に少なくともＴＦＴ素子を形成する工程と、
   前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする半導体装置の作製方法。
5. 分離層を有する固定基板上に樹脂基板を形成する工程と、
   前記樹脂基板上に少なくともＴＦＴ素子を形成する工程と、
   前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする半導体装置の作製方法。
6. 固定基板上に、分離層を有する樹脂基板を形成する工程と、
   前記樹脂基板上に少なくともＴＦＴ素子を形成する工程と、
   前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする半導体装置の作製方法。
7. 分離層を有する固定基板上に有機樹脂層を形成する工程と、
   前記有機樹脂層上に少なくともＴＦＴ素子を形成する工程と、
   前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする半導体装置の作製方法。
8. 固定基板上に、分離層を有する有機樹脂層を形成する工程と、
   前記有機樹脂層上に少なくともＴＦＴ素子を形成する工程と、
   前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする半導体装置の作製方法。
9. 請求項１、請求項２、請求項５、または請求項６において、
   前記樹脂基板は、ポリイミド層、ポリアミド層、ポリイミドアミド層、又はＢＣＢ層であることを特徴とする半導体装置の作製方法。
10. 請求項３、請求項４、請求項７、または請求項８において、
    前記有機樹脂層は、ポリイミド層、ポリアミド層、ポリイミドアミド層、又はＢＣＢ層であることを特徴とする半導体装置の作製方法。
11. 請求項１乃至１０のいずれか一において、
    前記ＴＦＴ素子は、逆スタガ型ＴＦＴであることを特徴とする半導体装置の作製方法。
12. 請求項１乃至１１のいずれか一において、
    前記固定基板は、ガラス基板又は石英基板であることを特徴とする半導体装置の作製方法。
13. 分離層を有する固定基板上に樹脂基板を形成する工程と、
    前記樹脂基板上に少なくともＴＦＴ素子を形成する工程と、
    前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする電子書籍の作製方法。
14. 固定基板上に、分離層を有する樹脂基板を形成する工程と、
    前記樹脂基板上に少なくともＴＦＴ素子を形成する工程と、
    前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする電子書籍の作製方法。
15. 分離層を有する固定基板上に有機樹脂層を形成する工程と、
    前記有機樹脂層上に少なくともＴＦＴ素子を形成する工程と、
    前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする電子書籍の作製方法。
16. 固定基板上に、分離層を有する有機樹脂層を形成する工程と、
    前記有機樹脂層上に少なくともＴＦＴ素子を形成する工程と、
    前記分離層にレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする電子書籍の作製方法。
17. 分離層を有する固定基板上に樹脂基板を形成する工程と、
    前記樹脂基板上に少なくともＴＦＴ素子を形成する工程と、
    前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする電子書籍の作製方法。
18. 固定基板上に、分離層を有する樹脂基板を形成する工程と、
    前記樹脂基板上に少なくともＴＦＴ素子を形成する工程と、
    前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程とを有することを特徴とする電子書籍の作製方法。
19. 分離層を有する固定基板上に有機樹脂層を形成する工程と、
    前記有機樹脂層上に少なくともＴＦＴ素子を形成する工程と、
    前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする電子書籍の作製方法。
20. 固定基板上に、分離層を有する有機樹脂層を形成する工程と、
    前記有機樹脂層上に少なくともＴＦＴ素子を形成する工程と、
    前記分離層に対し、前記固定基板を通してレーザー光を照射して前記分離層の一部または全部を気化させることにより、前記分離層の層内または界面において前記固定基板から前記有機樹脂層を剥離する工程とを有することを特徴とする電子書籍の作製方法。
21. 請求項１３、請求項１４、請求項１７、または請求項１８において、
    前記樹脂基板は、ポリイミド層、ポリアミド層、ポリイミドアミド層、又はＢＣＢ層であることを特徴とする電子書籍の作製方法。
22. 請求項１５、請求項１６、請求項１９、または請求項２０において、
    前記有機樹脂層は、ポリイミド層、ポリアミド層、ポリイミドアミド層、又はＢＣＢ層であることを特徴とする電子書籍の作製方法。
23. 請求項１３乃至２２のいずれか一において、
    前記ＴＦＴ素子は、逆スタガ型ＴＦＴであることを特徴とする電子書籍の作製方法。
24. 請求項１３乃至２３のいずれか一において、
    前記固定基板は、ガラス基板又は石英基板であることを特徴とする電子書籍の作製方法。

Images