JP2013051430A - 装置の作製方法 - Google Patents
装置の作製方法 Download PDFInfo
- Publication number
- JP2013051430A JP2013051430A JP2012234272A JP2012234272A JP2013051430A JP 2013051430 A JP2013051430 A JP 2013051430A JP 2012234272 A JP2012234272 A JP 2012234272A JP 2012234272 A JP2012234272 A JP 2012234272A JP 2013051430 A JP2013051430 A JP 2013051430A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- layer
- circuit
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title abstract description 93
- 238000004519 manufacturing process Methods 0.000 title abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 240
- 230000001678 irradiating effect Effects 0.000 claims abstract description 10
- 239000011347 resin Substances 0.000 abstract description 28
- 229920005989 resin Polymers 0.000 abstract description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 193
- 239000010410 layer Substances 0.000 description 93
- 230000015572 biosynthetic process Effects 0.000 description 75
- 238000005401 electroluminescence Methods 0.000 description 71
- 239000012790 adhesive layer Substances 0.000 description 61
- 239000012535 impurity Substances 0.000 description 55
- 239000004065 semiconductor Substances 0.000 description 42
- 239000000463 material Substances 0.000 description 27
- 239000000872 buffer Substances 0.000 description 24
- 238000005530 etching Methods 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 239000011521 glass Substances 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- 238000000926 separation method Methods 0.000 description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 229910052799 carbon Inorganic materials 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 238000005984 hydrogenation reaction Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 239000010935 stainless steel Substances 0.000 description 8
- 229910001220 stainless steel Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000005499 laser crystallization Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 229920003023 plastic Polymers 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 5
- 239000002985 plastic film Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 229920002457 flexible plastic Polymers 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- -1 polyethylene Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 238000001237 Raman spectrum Methods 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
ための技術を提供する。
【解決手段】固定基板上に、剥離層となる非晶質シリコン膜を介して樹脂基板を形成する
工程と、前記樹脂基板上に少なくともTFT素子を形成する工程と、前記非晶質シリコン
膜にレーザー光を照射することにより、前記非晶質シリコン膜において前記固定基板から
前記樹脂基板を剥離する工程とを行い、前記樹脂基板を用いた柔軟性を有する表示装置を
作製する。
【選択図】図3
Description
(以下、発光装置という)の作製方法に関する。特に、EL(Electro Luminescence)が
得られる発光性材料(以下、EL材料という)を用いた発光装置、即ちEL表示パネルに
代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関
する。
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
光装置(以下、EL表示装置という)の開発が進んでいる。EL表示装置は、陽極と陰極
との間にEL材料を挟んだ構造のEL素子を有した構造からなる。この陽極と陰極との間
に電圧を加えてEL材料中に電流を流すことによりキャリアを再結合させて発光させる。
即ち、EL表示装置は発光素子自体に発光能力があるため、液晶表示装置に用いるような
バックライトが不要である。さらに視野角が広く、軽量であり、且つ、低消費電力という
利点をもつ。
、特にEL表示装置の厚みが薄いこと、従って軽量化が可能であることにより携帯機器へ
の利用が注目されている。そのため、フレキシブルなプラスチックフィルムの上に発光素
子を形成することが試みられている。
ざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成でき
ないのが現状である。そのため、プラスチックフィルムを用いた高性能な発光装置は実現
されていない。
、封止層を介して樹脂基板を接着した後、ガラス基板を剥離する技術が記載されている。
この技術を用いた場合、TFTの活性層が下地絶縁膜で保護されるのみとなっており、T
FTが劣化しやすいという問題が生じていた。
層において剥離を生じせしめた後、接着層を介して一次転写体に接合し、さらに接着層を
介して二次転写体を接合した後、一次転写体を除去する技術が記載されている。この技術
を用いた場合においても、TFTの活性層が下地絶縁膜のみで保護される状態が作製工程
中に存在するため、傷つきやすくなっており、TFTが劣化しやすいという問題が生じて
いた。
基板を含む。)を用いて高性能な電気光学装置を作製するための技術を提供することを課
題とする。
体からなる素子形成基板を第1接着層で接着した後、該素子形成基板上に必要な素子を形
成した後に第1固定基板を分離することを特徴とする。
板上に必要な素子を形成し、該素子上に第2固定基板を第2接着層で貼り合わせた後に第
1固定基板を分離してもよい。第2固定基板及び第2接着層を設けることによって、必要
な素子を保護するとともに外部からの水分や酸素等のEL層の酸化による劣化を促す物質
が侵入することを防ぐことができる。
ッチング素子として用いる半導体素子(典型的にはTFT)もしくはMIM素子並びに発
光素子を指す。また、パッシブ型の電気光学装置ならば発光素子を指す。
に示したように、第1固定基板に第1接着層を形成した後で素子形成基板を貼り合わせる
方法、あるいは素子形成基板に第1接着層を形成した後で第1固定基板を貼り合わせる方
法を用いればよい。
m以上の樹脂基板、例えばPES(ポリエチレンサルファイル)、PC(ポリカーボネー
ト)、PET(ポリエチレンテレフタレート)もしくはPEN(ポリエチレンナフタレー
ト)を用いることができる。なお、第1の固定基板上に接着層を形成した後、その上に有
機樹脂層(ポリイミド層、ポリアミド層、ポリイミドアミド層BCB(ベンゾシクロブテ
ン)層等)を成膜したものを素子形成基板と呼んでもよい。
。その場合は金属基板上に下地絶縁膜を形成して必要な素子を形成すればよい。薄い金属
基板(厚さ10〜200μm)を用いることによって軽量化、薄型化が図れるとともに可
撓性を有する発光装置を得ることできる。
が、その代表的な手段としてレーザー光の照射により第1接着層の全部または一部を気化
させる方法を用いる。また、レーザー光の照射に代えて、例えば、特開平8−28852
2号公報に記載されたエッチングで第1固定基板を分離する方法や、第1接着層に対して
流体(圧力が加えられた液体もしくは気体)
を噴射することにより第1固定基板を分離する方法(代表的にはウォータージェット法)
を用いてもよいし、これらを組み合わせて用いてもよい。
ザー、YVO4レーザーを用いることができる。図3(D)に示すようにレーザー光を裏
面側から第1固定基板を通過させて第1接着層を照射して第1接着層のみを気化させて第
1固定基板を分離もしくは剥離する。従って、第1固定基板としては少なくとも照射する
レーザー光が通過する基板、代表的には透光性を有する基板、例えばガラス基板、石英基
板等を用い、さらに素子形成基板よりも厚さの厚いものが好ましい。
第1固定基板を適宜選択する必要がある。例えば、第1固定基板として石英基板を用いる
のであれば、YAGレーザー(基本波(1064nm)、第2高調波(532nm)、第
3高調波(355nm)、第4高調波(266nm)
あるいはエキシマレーザー(波長308nm)を用い、線状ビームを形成し、石英基板を
通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第1固
定基板としてガラス基板を用いるのであればYAGレーザーの基本波、第2高調波、また
は第3高調波を用い、好ましくは第2高調波(波長532nm)を用いて線状ビームを形
成し、ガラス基板を通過させればよい。
一部が気化するものを用いる。また、効率よく第1接着層のみにレーザー光を吸収させる
ために、第1接着層がレーザー光を吸収する特性を有するもの、例えば、YAGレーザー
の第2高調波を用いる場合、有色、あるいは黒色(例えば、黒色着色剤を含む樹脂材料)
のものを用いることが望ましい。ただし、第1接着層は素子形成工程における熱処理によ
って気化しないものを用いる。また、第1接着層は単層であっても積層であってもよく、
図2に示したように第1接着層と素子形成基板の間にアモルファスシリコン膜またはDL
C膜を設ける構成としてもよい。
0μm〜300μm、好ましくは150μm〜200μmの厚さの基板を用いても、信頼
性の高い発光装置を得ることができる。また、従来ある公知の製造装置を用いて、このよ
うに厚さの薄い基板上に素子形成を行うことは困難であったが、本発明は第1固定基板に
貼り合わせて素子形成を行うため、装置の改造を行うことなく厚さの厚い基板を用いた製
造装置を使用することができる。また、素子形成工程中において、素子形成基板を素子形
成基板上に形成される絶縁膜と、第1固定基板とで挟まれた状態とすることで素子形成基
板の耐熱性を向上させることができる。
設けられた第1接着層で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し
、該絶縁膜の上に発光素子を形成し、該発光素子の上に第2接着層で第2固定基板を貼り
合わせた後、レーザー光の照射により前記第1接着層を除去して前記第1固定基板を分離
することを特徴とする半導体装置の作製方法である。
た第1接着層で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し、該絶縁
膜の上に発光素子を形成し、該発光素子の上に第2接着層で第2固定基板を貼り合わせた
後、レーザー光の照射により前記第1接着層を除去して前記第1固定基板を分離すること
を特徴とする半導体装置の作製方法である。
体(可撓性のプラスチックフィルムもしくはプラスチック基板を含む)
であることを特徴としている。また、前記素子形成基板及び前記第2固定基板としては、
第1固定基板と比べて厚さの薄いものを用いる。
薄膜を形成してもよい。また、前記素子形成基板と第1接着層の間には、ダイヤモンド状
炭素薄膜を形成してもよい。
してレーザー光を吸収するようにしてもよい。
て照射することを特徴としており、前記レーザー光は、パルス発振型または連続発光型の
エキシマレーザーや、YAGレーザーや、YVO4レーザーを用いることができる。
前記第1固定基板を通過させて、前記第1固定基板の表面側に設けられた前記第1接着層
に前記レーザー光を照射することを特徴としている。従って、前記第1固定基板は、使用
するレーザー光を透過することが好ましい。
層(EL素子含む)を挟んだ発光装置は、多少の応力が発生しても破損しない柔軟性(フ
レキシビリティ)を有している。
150μm〜200μmの厚さの基板を用いても、信頼性の高い発光装置を得ることがで
きる。
うに2通りの貼り合わせ方法がある。
101と素子形成基板103とを貼り合わせる方法である。(図1(A1))なお、貼り
合わせ後の状態を図1(B1)に示した。
基板101と素子形成基板103とを貼り合わせる方法である。(図1(A2))なお、
貼り合わせ後の状態を図1(B2)に示した。
機樹脂層(ポリイミド層、ポリアミド層、ポリイミドアミド層等)を成膜したものを素子
形成基板と同等なものとしてもよい。
―Si(アモルファスシリコン)層202Aを設ける構成としてもよい。後の工程で、こ
のa―Si層にレーザー光を照射することにより第1固定基板201を剥離させてもよい
。第1固定基板201が分離または剥離しやすいようにするため水素を多く含むa―Si
層を用いることが好ましい。レーザー光を照射することによりa―Si層に含まれる水素
を気化させて第1固定基板を分離または剥離する。
素子形成基板206を保護するためのDLC膜(具体的にはダイヤモンドライクカーボン
膜)を設けてもよい。なお、第1固定基板204は、図1中に示した第1固定基板101
と同一である。
mでコーティングしたものを用いてもよい。なお、DLC膜の成膜はスパッタ法もしくは
ECRプラズマCVD法を用いればよい。DLC膜の特徴としては、1550cm-1くら
いに非対称のピークを有し、1300cm-1くらいに肩をもつラマンスペクトル分布を有
する。また、微小硬度計で測定した時に15〜25GPaの硬度を示すという特徴をもつ
。このような炭素膜は、酸素および水の侵入を防ぐとともに樹脂基板の表面を保護する役
割を持つ。こうして、外部からの水分や酸素等のEL層の酸化による劣化を促す物質が侵
入することを防ぐことができる。従って、信頼性の高いEL発光装置が得られる。
素子形成基板を保護するための第1DLC膜208Aと、第1固定基板207が分離また
は剥離しやすいようにするための第2DLC膜208Bを設けてもよい。このような第1
DLC膜208Aとしては水素を含まない成膜条件で成膜したものを用い、第2DLC膜
208Bとしては水素を含む成膜条件で成膜したものを用いればよい。また、第2DLC
膜208Bにレーザー光を照射することにより膜中に含まれる水素を気化させて第1固定
基板207を分離または剥離させてもよい。
1(B1)及び図1(B2)と同一のものを例示する。なお、符号は図1(B1)及び図
1(B2)と同じ符号を用いた。
素子を形成する。ここでは、駆動回路104とEL素子を有する画素部105を形成した
例を示す。(図3(B))
、ここではEL素子を外部からの水分や酸素等の侵入から保護するために第2固定基板1
06を用いたが、特に必要がなければ用いなくともよい。第2固定基板106としては、
樹脂基板を用いればよく、片面もしくは両面に保護膜としてDLC膜を設けたものを用い
てもよい。
せて第1固定基板101を分離する。(図3(D))従って、第1接着層102はレーザ
ー光によって層内または界面において剥離現象が生じる物質を用いる。また、レーザー光
は第1固定基板101を通過して第1接着層で吸収するものを適宜選択する。例えば、第
1固定基板として石英基板を用いるのであれば、YAGレーザー(基本波(1064nm
)、第2高調波(532nm)、第3高調波(355nm)、第4高調波(266nm)
あるいはエキシマレーザー(波長308nm)を用い、線状ビームを形成し、石英基板を
通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第1固
定基板としてガラス基板を用いるのであればYAGレーザーの基本波、第2高調波、第3
高調波を用いることができ、好ましくは第2高調波(波長532nm)を用いて線状ビー
ムを形成し、ガラス基板を通過させればよい。
挟まれた発光装置が完成する。
2固定基板106とで素子形成層(EL素子含む)を挟んだ発光装置は、多少の応力が発
生しても破損しない柔軟性(フレキシビリティ)を有している。図23(A)は曲率を与
えていないときの状態を示し、図23(B)は曲率を与えたときの状態を示す。図23(
B)において、素子形成基板には圧縮応力が働き、第2固定基板には引張応力が働くが、
素子形成層においては、応力がほとんど働かず、中央部における伸び縮みを±1μm以下
とすることができる。なお、曲率半径が10cmまでの曲率を与えても問題ない。
うこととする。
発光装置の作製方法の一例を図3を用いて示す。なお、ここでは、全ての工程を350℃
以下、好ましくは200℃以下で行うこととする。ただし、本発明が本実施例に限定され
ないことはいうまでもない。
ずれかの方法を用いて、第1固定基板101と樹脂基板である素子形成基板103とを第
1接着層102で貼り合わせた。(図3(A))
素子を形成する。ここでは、駆動回路104とEL素子を有する画素部105を形成した
例を示す。(図3(B))
素より窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素
を多く含む酸化窒化シリコン膜を積層形成した。
くはシリコンまたはシリコンゲルマニウム(SiXGe1-X(0<X<1))合金などで形
成すると良い。本実施例では、低温で成膜が可能なスパッタ法を用いて非晶質シリコン膜
を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザー結晶化法で結
晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーや
YAGレーザー、YVO4レーザーを用いることができる。
スパッタ法を用いて酸化シリコン膜を形成した。
法、プラズマCVD法、減圧熱CVD法、蒸着法、またはスパッタ法等)により成膜した
後、マスクを用いて所望の形状にパターニングして形成する。
純物元素またはp型を付与する不純物元素を適宜、添加してLDD領域やソース領域やド
レイン領域を形成する不純物領域を形成する。
化シリコン膜により層間絶縁膜を形成する。また、添加された不純物元素は活性化処理を
行う。ここでは、レーザー光の照射を行った。レーザー光の照射に代えて、350℃以下
の加熱処理で活性化を行ってもよい。
を形成した後、ソース電極またはドレイン電極を形成しTFTを得る。
またはpチャネル型TFTが完成する。本実施例では比較的低温で行うことが可能な水素
プラズマを用いて水素化処理を行った。
化シリコン膜により層間絶縁膜を形成する。次いで、公知の技術を用いて画素部のドレイ
ン電極に達するコンタクトホールを形成した後、画素電極を形成する。次いで、画素電極
の両端にバンクを形成し、画素電極上にEL層およびEL素子の陽極(あるいは陰極)を
形成する。
2接着層107で貼り合わせる。(図3(C))なお、ここではEL素子を外部からの水
分や酸素等の侵入から保護するために第2固定基板106を用いたが、特に必要がなけれ
ば用いなくともよい。第2固定基板106としては、樹脂基板を用いればよく、片面もし
くは両面に保護膜としてDLC膜を設けたものを用いてもよい。
せて第1固定基板101を分離する。(図3(D))本実施例では、第1固定基板として
ガラス基板を用いるため、YAGレーザーの基本波、第2高調波、第3高調波を用いる。
ここでは第2高調波(波長532nm)を用いて線状ビームを形成し、第1固定基板10
1であるガラス基板を通過させて第1接着層を照射した。
挟まれた発光装置が完成した。スパッタ法を用いて各膜(絶縁膜、半導体膜、導電膜等)
を形成し、全てのプロセスを350℃以下、好ましくは200℃以下で行うことができる
。
03上に下地絶縁膜404を形成する。下地絶縁膜404としては、酸化シリコン膜、窒
化シリコン膜、窒化酸化シリコン膜(SiOx Ny )、またはこれらの積層膜等を100
〜500nmの膜厚範囲で用いることができ、形成手段としては熱CVD法、プラズマC
VD法、蒸着法、スパッタ法、減圧熱CVD法等の形成方法を用いることができる。
窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素を多く
含む酸化窒化シリコン膜を積層形成した。
03は上記実施形態で示した方法により作製されるいずれのものも適用可能である。
有する半導体膜を公知の手段(熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法
、またはスパッタ法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結
晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導
体膜を所望の形状にパターニングして形成する。この半導体層405の厚さは20〜10
0nm(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定は
ないが、好ましくはシリコンまたはシリコンゲルマニウム(SiXGe1-X(0<X<1)
)合金などで形成すると良い。本実施例では、低温で成膜が可能なスパッタ法を用いて非
晶質シリコン膜を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザ
ー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキ
シマレーザーやYAGレーザー、YVO4レーザーを用いることができる。
元素(ボロンまたはリン)のドーピングを行ってもよい。
プラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含
む絶縁膜で形成する。本実施例では、低温で成膜が可能なスパッタ法を用いて酸化シリコ
ン膜を形成した。(図4(A))
知の手段(熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法、またはスパッタ法
等)により成膜した後、マスク407を用いて所望の形状にパターニングして形成する。
導電層408の材料としては、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選ば
れた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい
。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を
用いてもよい。また、AgPdCu合金を用いてもよい。本実施例では、低温で成膜が可
能なスパッタ法を用いてW膜を成膜し、パターニングした。導電層408の端部はテーパ
ー状に形成する。エッチング条件は適宣決定すれば良いが、例えば、Wの場合にはCF4
とCl2の混合ガスを用い、基板を負にバイアスすることにより良好にエッチングするこ
とができる。
純物領域(p+領域)409を形成する。この不純物領域(p+領域)
409はイオンドープ法により形成し、ボロンに代表される周期律表第13族の元素をド
ーピングする。不純物領域(p+領域)409の不純物濃度は、1×1020〜2×1021
/cm3の範囲となるようにする。
電層410を形成する。本実施例の構造ではこれをゲート電極とする。
ゲート電極の形成には2回のエッチング工程を用いるが、そのエッチング条件は適宣決定
されるものである。例えば、Wの場合にはCF4とCl2の混合ガスを用い、基板を負にバ
イアスすることにより良好に端部がテーパー形状に加工することができる。また、CF4
とCl2に酸素を混合させることにより、下地と選択性良く、Wの異方性エッチングエッ
チングをすることができる。
タ)をドーピングし、自己整合的に不純物領域(p−領域)411を形成する。不純物領
域(p−領域)411の不純物濃度は、1×1017〜2×1019/cm3の範囲となるよ
うにする。
化シリコン膜により層間絶縁膜413を形成する。また、添加された不純物元素は活性化
のために350〜500℃の加熱処理またはレーザー光の照射を行う。さらに、公知の技
術を用いて不純物領域(p+領域)に達するコンタクトホールを形成した後、ソース電極
またはドレイン電極414を形成しTFTを得る。
完成する。(図4(E))
Lightly Doped Drain)領域411、不純物領域(p+領域)で形成されるソースまたは
ドレイン領域409が形成されている。ここでは、pチャネル型TFTをLDD構造で示
したが、勿論シングルドレインや、或いはLDDがゲート電極とオーバーラップした構造
で作製することもできる。本実施例で示すpチャネル型TFTを用いて基本論理回路を構
成したり、さらに複雑なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、
γ補正回路など)をも構成することができ、さらにはメモリやマイクロプロセッサをも形
成しうる。例えば、EL表示装置の駆動回路を全てpチャネル型TFTで構成することも
可能である。
図4(A)と図5(A)は同一であるため、同じ符号を用い、ここでは作製工程の説明を
省略する。
スク415を形成し、半導体膜405にイオン注入またはイオンドープ法によりn型の不
純物(ドナー)をドーピングする。(図5(B))作製される不純物領域(n−領域)4
16において、ドーピングされる濃度は1×1017〜2×1019/cm3の範囲となるよ
うにする。
ブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極417
を形成する。(図5(C))ゲート電極417の一部は不純物領域(n−領域)416と
ゲート絶縁膜を介して一部が重なるように形成する。
ナー)をドーピングし、自己整合的に不純物領域(n+領域)418を形成する。不純物
領域(n+領域)418の不純物濃度は、1×1017〜2×1019/cm3の範囲となる
ようにする。
り層間絶縁膜419を形成する。また、添加された不純物元素は活性化のために350〜
500℃の加熱処理またはレーザー光の照射を行う。さらに、公知の技術を用いて不純物
領域(n+領域)に達するコンタクトホールを形成した後、ソース電極またはドレイン電
極420を形成しTFTを得る。
完成する。(図5(E))
Lightly Doped Drain)領域416、不純物領域(n+領域)で形成されるソースまたは
ドレイン領域418が形成されている。また、LDD領域416はゲート電極417とオ
ーバーラップして形成され、ドレイン端における電界の集中を緩和して、ホットキャリア
による劣化を防いでいる。勿論シングルドレインや、LDD構造でnチャネル型TFTを
作製することもできる。本実施例で示すnチャネル型TFTを用いて基本論理回路を構成
したり、さらに複雑なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、γ
補正回路など)をも構成することができ、さらにはメモリやマイクロプロセッサをも形成
しうる。
例えば、EL表示装置の駆動回路を全てnチャネル型TFTで構成することも可能である
。
OS回路を作製する例であり、図6、図7を用いて説明する。
に下地絶縁膜を形成した後、半導体層501、502を形成する。(図6(A))
を形成する。(図6(B))本実施例では、第1導電膜504を窒化タンタルまたはチタ
ンで50〜100nmの厚さに形成し、第2導電膜505をタングステンで100〜30
0nmの厚さに形成する。
成するための第1のエッチング処理を行う。エッチング方法に限定はないが、好適にはI
CP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いる。エッ
チング用ガスにCF4とCl2を混合し、0.5〜2Pa、好ましくは1Paの圧力でコイ
ル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して行
う。基板側(試料ステージ)にも100WのRF(13.56MHz)電力を投入し、実
質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した場合にはタングステン
膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングするこ
とができる。
圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は15〜45
°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするために
は、10〜20%程度の割合でエッチング時間を増加させると良い。W膜に対する酸化窒
化シリコン膜の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理に
より、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされる。こうし
て、第1のエッチング処理により第1導電膜と第2導電膜から成る第1形状の導電層50
7、508(第1の導電層507a、508aと第2導電層507b、508b)を形成
する。509はゲート絶縁膜であり、第1の形状の導電層で覆われない領域は20〜50
nm程度エッチングされ薄くなる。
(D))その方法はイオンドープ法若しくはイオン注入法で行う。イオンドープ法の条件
はドーズ量を1×1013〜5×1014/cm2として行う。n型を付与する不純物元素と
して15族に属する元素、典型的にはリン(P)または砒素(As)を用いる。この場合
、第1形状の導電層507、508はドーピングする元素に対してマスクとなり、加速電
圧を適宣調節(例えば、20〜60keV)して、ゲート絶縁膜509を通過した不純物
元素により不純物領域(n+領域)520、521を形成する。例えば、不純物領域(n
+領域)におけるリン(P)濃度は1×1020〜1×1021/cm3の範囲となるように
する。
ング法を用い、エッチングガスにCF4とCl2とO2を混合して、1Paの圧力でコイル
型の電極に500WのRF電力(13.56MHz)を供給してプラズマを生成する。基板
側(試料ステージ)には50WのRF(13.56MHz)電力を投入し、第1のエッチ
ング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜
を異方性エッチングし、第1の導電層である窒化タンタル膜またはチタン膜を残存させる
ようにする。こうして、第2形状の導電層512、513(第1の導電膜512a、51
3aと第2の導電膜512b、513b)を形成する。516はゲート絶縁膜であり、第
2の形状の導電層512、513で覆われない領域はさらに20〜50nm程度エッチン
グされて膜厚が薄くなる。
よりもドーズ量を下げ高加速電圧の条件でn型の不純物(ドナー)をドーピングする。例
えば、加速電圧を70〜120keVとし、1×1013/cm2のドーズ量で行い、図6
(D)で島状半導体膜に形成された第1の不純物領域の内側に不純物領域を形成する。ド
ーピングは、第2の導電膜512b、513bを不純物元素に対するマスクとして用い、
第1の導電膜512a、512aの下側の領域に不純物元素が添加されるようにドーピン
グする。こうして、第1の導電膜512a、513aと重なる不純物領域(n−領域)5
14、515が形成される。この不純物領域は、第2の導電層512a、513aがほぼ
同じ膜厚で残存していることから、第2の導電層に沿った方向における濃度差は小さく、
1×1017〜1×1019/cm3の濃度で形成する。
のエッチング処理を行う。その結果、第2の導電膜もエッチングされ、端部が後退して小
さくなり、第3形状の導電層517、518が形成される。図中で519は残存するゲー
ト絶縁膜である。
型TFTを形成する島状半導体層501にp型の不純物(アクセプタ)
をドーピングする。典型的にはボロン(B)を用いる。不純物領域(p+領域)
521、522の不純物濃度は2×1020〜2×1021/cm3となるようにし、含有す
るリン濃度の1.5〜3倍のボロンを添加して導電型を反転させる。
517、518はゲート電極となる。その後、図7(D)に示すように、窒化シリコン膜
または酸化窒化シリコン膜から成る保護絶縁膜523をプラズマCVD法で形成する。そ
して導電型の制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化
する工程を行う。
524中の水素が島状半導体層中に拡散させることで水素化を達成することができる。
プラズマCVD法でTEOS(Tetraethyl Ortho silicate)を用いて形成される酸化シ
リコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが
望ましい。
、タンタル(Ta)などを用いて、ソース配線またはドレイン配線526〜528を形成
する。
MOS回路を得ることができる。
て機能する不純物領域521、522を有している。
極518と重なる不純物領域515a(Gate Overlapped Drain:GOLD領域)、ゲー
ト電極の外側に形成される不純物領域515b(LDD領域)
とソース領域またはドレイン領域として機能する不純物領域516を有している。
することを可能とする。それ以外にも、このようなnチャネル型TFTまたはpチャネル
型TFTは、画素部を形成するトランジスタに応用することができる。
なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路など)をも
構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能であ
る。
族に属する元素(好ましくはリン)もしくは周期表の13族に属する元素(好ましくはボ
ロン)を添加することによりエンハンスメント型とデプレッション型とを作り分けること
ができる。
ント型TFT同士で形成する場合(以下、EEMOS回路という)と、エンハンスメント
型とデプレッション型とを組み合わせて形成する場合(以下、EDMOS回路という)が
ある。
8(A)において、31、32はどちらもエンハンスメント型のnチャネル型TFT(以
下、E型NTFTという)である。また、図8(B)において、33はE型NTFT、3
4はデプレッション型のnチャネル型TFT(以下、D型NTFTという)である。
であり、VDLは負の電圧が印加される電源線(負電源線)である。負電源線は接地電位の
電源線(接地電源線)としても良い。
路を用いてシフトレジスタを作製した例を図9に示す。図9において、40、41はフリ
ップフロップ回路である。また、42、43はE型NTFTであり、E型NTFT42の
ゲートにはクロック信号(CL)が入力され、E型NTFT43のゲートには極性の反転
したクロック信号(CLバー)が入力される。また、44で示される記号はインバータ回
路であり、図9(B)に示すように、図8(A)に示したEEMOS回路もしくは図8(
B)に示したEDMOS回路が用いられる。従って、EL表示装置の駆動回路を全てnチ
ャネル型TFTで構成することも可能である。
)表示装置を作製した例について図10〜図13を用い、以下に説明する。
の状態)を図10に示す。なお、駆動回路には基本単位となるCMOS回路を示し、画素
部には一つの画素を示す。このCMOS回路は実施例4に従えば得ることができる。
であり、その上にはnチャネル型TFTとpチャネル型TFTからなる駆動回路604、
pチャネル型TFTからなるスイッチングTFTおよびnチャネル型TFTからなる電流
制御TFTとが形成されている。また、本実施例では、TFTはすべてトップゲート型T
FTで形成されている。
省略する。また、スイッチングTFTはソース領域およびドレイン領域の間に二つのチャ
ネル形成領域を有した構造(ダブルゲート構造)となっているが、実施例2でのpチャネ
ル型TFTの構造の説明を参照すれば容易に理解できるので説明は省略する。なお、本実
施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシン
グルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
前に、第1層間絶縁膜607にコンタクトホールが設けられている。これは第2層間絶縁
膜608にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。
第2層間絶縁膜608にはドレイン領域606に到達するようにコンタクトホールが形成
され、ドレイン領域606に接続された画素電極609が設けられている。画素電極60
9はEL素子の陰極として機能する電極であり、周期表の1族もしくは2族に属する元素
を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合
物からなる導電膜を用いる。
中ではバンクと呼ぶ。バンク613は珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い
。樹脂膜を用いる場合、樹脂膜の比抵抗が1×106〜1×1012Ωm(好ましくは1×
108〜1×1010Ωm)となるようにカーボン粒子もしくは金属粒子を添加すると、成
膜時の絶縁破壊を抑えることができる。
なる。陽極612は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。
酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を
用いれば良い。
、電子注入層もしくは電子阻止層を組み合わせた積層体をEL層と定義する。
にしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、炭
素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしく
は組み合わせた積層で用いる。
および実施例1に示したようにレーザー照射により第1固定基板601を分離した。その
後のEL表示装置について図11(A)、(B)を用いて説明する。
1(A)をA−A’で切断した断面図である。点線で示された701は画素部、702は
ソース側駆動回路、703はゲート側駆動回路である。また、704はカバー材、705
は第1シール材、706は第2シール材である。
伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキッ
ト)708からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示さ
れていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い
。
03に相当)の上方には画素部、ソース側駆動回路709が形成されており、画素部は電
流制御TFT710とそのドレインに電気的に接続された画素電極711を含む複数の画
素により形成される。また、ソース側駆動回路709はnチャネル型TFTとpチャネル
型TFTとを組み合わせたCMOS回路を用いて形成される。なお、絶縁体700には偏
光板(代表的には円偏光板)を貼り付けても良い。
713およびEL素子の陽極714が形成される。陽極714は全画素に共通の配線とし
ても機能し、接続配線715を経由してFPC716に電気的に接続されている。さらに
、画素部及びソース側駆動回路709に含まれる素子は全てパッシベーション膜(図示し
ない)で覆われている。
704とEL素子との間隔を確保するためにスペーサを設けても良い。
そして、第1シール材705の内側には空隙717が形成されている。なお、第1シール
材705は水分や酸素を透過しない材料であることが望ましい。さらに、空隙717の内
部に吸湿効果をもつ物質や酸化防止効果をもつ物質を設けることは有効である。
ドライクカーボン膜)を2〜30nmの厚さに設けると良い。このような炭素膜(ここで
は図示しない)は、酸素および水の侵入を防ぐとともにカバー材704の表面を機械的に
保護する役割をもつ。
ル材706を設けている。第2シール材706は第1シール材705と同じ材料を用いる
ことができる。
ることができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入するこ
とを防ぐことができる。従って、信頼性の高いEL表示装置が得られる。
構造を図12(A)に、回路図を図12(B)に示す。図12(A)及び図12(B)で
は共通の符号を用いるので互いに参照すれば良い。
ン配線805に接続される。また、ドレイン配線805は電流制御用TFT806のゲー
ト電極807に電気的に接続される。また、電流制御用TFT806のソースは電流供給
線816に電気的に接続され、ドレインはドレイン配線817に電気的に接続される。ま
た、ドレイン配線817は点線で示される画素電極(陰極)818に電気的に接続される
。
給線816と電気的に接続された半導体膜820、ゲート絶縁膜と同一層の絶縁膜(図示
せず)及びゲート電極807との間で形成される。また、ゲート電極807、第1層間絶
縁膜と同一の層(図示せず)及び電流供給線816で形成される容量も保持容量として用
いることが可能である。
す。なお、本実施例ではデジタル駆動を行うための回路構成を示す。本実施例では、ソー
ス側駆動回路901、画素部906及びゲート側駆動回路907を有している。なお、本
明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称
である。
904、バッファ905を設けている。なお、アナログ駆動の場合はラッチ(A)、(B
)の代わりにサンプリング回路(トランスファゲート)を設ければ良い。また、ゲート側
駆動回路907は、シフトレジスタ908、バッファ909を設けている。
が設けられている。このとき、EL素子の陰極は電流制御TFTのドレインに電気的に接
続されていることが好ましい。
nチャネル型TFTまたはpチャネル型TFTで形成されている。
にゲート側駆動回路を設けても良い。この場合、双方は同じ構造でゲート配線を共有して
おり、片方が壊れても残った方からゲート信号を送って画素部を正常に動作させるような
構成とする。
。
たEL表示装置の例を図14に示す。
成基板であり、まず、実施の形態に従い、第1固定基板1001と第1接着層1002(
分離層)で貼りつけた素子形成基板1003を用意する。なお、必要があれば素子形成基
板上に下地絶縁膜を形成してもよい。
ト電極含む)1004を形成する。ゲート配線12の形成手段としては熱CVD法、プラ
ズマCVD法、減圧熱CVD法、蒸着法、スパッタ法等を用いて10〜1000nm、好
ましくは30〜300nmの膜厚範囲の導電膜を形成した後、公知のパターニング技術で
形成する。また、ゲート配線12の材料としては、導電性材料または半導体材料を主成分
とする材料、例えばTa(タンタル)、Mo(モリブデン)、Ti(チタン)、W(タン
グステン)、クロム(Cr)等の高融点金属材料、これら金属材料とシリコンとの化合物
であるシリサイド、N型又はP型の導電性を有するポリシリコン等の材料、低抵抗金属材
料Cu(銅)、Al(アルミニウム)等を主成分とする材料層を少なくとも一層有する構
造であれば特に限定されることなく用いることができる。
行い、結晶質半導体膜を形成した後、得られた結晶質半導体膜を所望の形状にパターニン
グして半導体層を形成する。次いで、半導体層上に絶縁層1006を形成する。この絶縁
層1006は不純物元素の添加工程時にチャネル形成領域を保護する。
純物元素またはp型を付与する不純物元素を適宜、添加してLDD領域やソース領域やド
レイン領域を形成する不純物領域を形成する。
化シリコン膜により層間絶縁膜を形成する。また、添加された不純物元素は活性化処理を
行う。ここでは、レーザー光の照射を行った。レーザー光の照射に代えて、350℃以下
の加熱処理で活性化を行ってもよい。
を形成した後、ソース電極またはドレイン電極を形成して逆スタガ型のTFTを得る。
及びpチャネル型TFTが完成する。本実施例では比較的低温で行うことが可能な水素プ
ラズマを用いて水素化処理を行った。
化シリコン膜により第1層間絶縁膜1007を形成する。次いで、公知の技術を用いて画
素部のドレイン領域1000に達するコンタクトホールを形成した後、第2層間絶縁膜1
008を形成する。次いで、公知の技術を用いて画素部のドレイン領域1000に達する
コンタクトホールを形成した後、画素電極1009を形成する。次いで、画素電極の両端
にバンク1010を形成し、画素電極上にEL層1011およびEL素子1012の陽極
1013を形成する。
T1015からなる駆動回路、Pチャネル型TFTからなるスイッチングTFT1016
およびNチャネル型TFTからなる電流制御TFT1017が形成されている。また、本
実施例では、TFTはすべて逆スタガ型TFTで形成されている。
ネル形成領域を有した構造(ダブルゲート構造)となっているが、実施例2でのPチャネ
ル型TFTの構造の説明を参照すれば容易に理解できるので説明は省略する。なお、本実
施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシン
グルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
で覆うことが好ましい。
、第1接着層1002にレーザーを照射して第1固定基板1001を分離して、発光装置
が完成する。
可能である。
したEL表示装置の例を図15に示す。
成基板であり、まず、実施の形態に従い、第1固定基板1101と第1接着層1102(
分離層)で貼りつけた素子形成基板1103上に下地絶縁膜を形成する。
駆動回路、Nチャネル型TFTからなるスイッチングTFT1106およびNチャネル型
TFTからなる電流制御TFT1107が形成されている。なお、Nチャネル型TFTの
説明は実施例3を参照すれば良いので省略する。また、EL素子1108の説明は実施例
6を参照すれば良いので省略する。
で覆うことが好ましい。
貼り合わせた後、第1接着層1102にレーザーを照射して第1固定基板1101を分離
して、発光装置が完成すればよい。
より画素部および駆動回路をすべてNチャネル型TFTで形成することが可能となる。従
って、アクティブマトリクス型の電気光学装置を作製する上でTFT工程の歩留まりおよ
びスループットを大幅に向上させることができ、製造コストを低減することが可能となる
。
プとする場合にも本実施例は実施できる。
よびD型NTFTを組み合わせて形成してもよい。
に組み合わせることが可能である。また、本実施例ではトップゲート型TFTを用いたが
特に限定されず、実施例9に示したような逆スタガ型TFTを用いることもできる。
したEL表示装置の例を図16に示す。
基板であり、まず、実施の形態に従い、第1固定基板1201と第1接着層1202(分
離層)で貼りつけた素子形成基板1203上に下地絶縁膜を形成する。
路、Nチャネル型TFTからなるスイッチングTFT1206およびNチャネル型TFT
からなる電流制御TFT1207が形成されている。なお、Nチャネル型TFTの説明は
実施例2を参照すれば良いので省略する。
され、その上に電流制御TFT1207のドレインと電気的に接続する画素電極1210
が形成される。本実施例では、仕事関数の大きい透明導電膜からなる画素電極1210が
EL素子の陽極として機能する。
の上には周期表の1族または2族に属する元素を含む導電膜からなる陰極1213が設け
られる。こうして、画素電極(陽極)1210、EL層1212及び陰極1213からな
るEL素子1214が形成される。
で覆うことが好ましい。
が異なり、素子形成基板は透明でなければならない。
、第1接着層1202にレーザーを照射して第1固定基板1201を分離して、発光装置
が完成する。
に組み合わせることが可能である。また、本実施例ではトップゲート型TFTを用いたが
特に限定されず、実施例9に示したような逆スタガ型TFTを用いることもできる。
Tを用いたデコーダを用いて駆動回路を形成した例を示す。なお、図17はゲート側駆動
回路の例である。
路のバッファ部である。
号線(以下、選択線という)であり、ここではA1、A1バー(A1の極性が反転した信
号)、A2、A2バー(A2の極性が反転した信号)、…An、Anバー(Anの極性が
反転した信号)を示している。
うに、A1の周波数を1とすると、A2の周波数は2-1倍、A3の周波数は2-2倍、An
の周波数は2-(n-1)倍となる。
段のNAND回路、1303cは第n段のNANDである。
が組み合わされてNAND回路を形成している。
ぶ)のいずれかに接続されたゲートを有するPチャネル型TFT1304〜1306は、
互いに並列に接続されており、共通のソースとして正電源線(VDH)1310に接続され
、共通のドレインとして出力線1311に接続されている。
バッファ1313a〜1313cにより形成されている。但しバッファ1313a〜131
3cはいずれも同一構造で良い。また、バッファ1313a〜1313cは一導電型TFT
としてPチャネル型TFT1314〜1316を用いて形成される。
線1319をソースとし、ゲート配線1318をドレインとする。なお、接地電源線13
17は負電源線(但し画素のスイッチング素子として用いるPチャネル型TFTがオン状
態になるような電圧を与える電源線)としても構わない。
ーダ1401、ラッチ1402およびバッファ1403を含む。なお、デコーダ1401
およびバッファ1403の構成はゲート側駆動回路と同様であるので、ここでの説明は省
略する。
よび第2段目のラッチ1405からなる。また、第1段目のラッチ1404および第2段
目のラッチ1405は、各々m個のPチャネル型TFT1406a〜1406cで形成され
る複数の単位ユニット1407を有する。
、V2…Vk)1409に接続される。出力線1408に負電圧が加えられると一斉にP
チャネル型TFT1406a〜1406cがオン状態となり、各々に対応するビデオ信号が
取り込まれる。また、こうして取り込まれたビデオ信号は、Pチャネル型TFT1406
a〜1406cの各々に接続されたコンデンサ1410a〜1410cに保持される。
ト1407bはm個のPチャネル型TFT1411a〜1411cで形成される。Pチャネ
ル型TFT1411a〜1411cのゲートはすべてラッチ信号線1412に接続され、ラ
ッチ信号線1412に負電圧が加えられると一斉にPチャネル型TFT1411a〜14
11cがオン状態となる。
FT1411a〜1411cの各々に接続されたコンデンサ1413a〜1413cに保持さ
れると同時にバッファ303へと出力される。そして、バッファを介してソース配線14
14に出力される。以上のような動作のソース側駆動回路によりソース配線が順番に選択
されることになる。
形成することにより画素部および駆動回路をすべてPチャネル型TFTで形成することが
可能となる。従って、アクティブマトリクス型の電気光学装置を作製する上でTFT工程
の歩留まりおよびスループットを大幅に向上させることができ、製造コストを低減するこ
とが可能となる。
例11と自由に組み合わせることが可能である。また、本実施例ではトップゲート型TF
Tを用いたが特に限定されず、実施例9に示したような逆スタガ型TFTを用いることも
できる。
Tを用いたデコーダを用いて駆動回路を形成した例を示す。なお、図20はゲート側駆動
回路の例である。
路のバッファ部である。なお、バッファ部とは複数のバッファ(緩衝増幅器)が集積化さ
れた部分を指す。また、バッファとは後段の影響を前段に与えずに駆動を行う回路を指す
。
号線(以下、選択線という)であり、ここではA1、A1バー(A1の極性が反転した信
号)、A2、A2バー(A2の極性が反転した信号)、…An、Anバー(Anの極性が
反転した信号)を示している。即ち、2n本の選択線が並んでいると考えれば良い。
うに、A1の周波数を1とすると、A2の周波数は2-1倍、A3の周波数は2-2倍、An
の周波数は2-(n-1)倍となる。
段のNAND回路、1503cは第n段のNANDである。NAND回路はゲート配線の
本数分が必要であり、ここではn個が必要となる。即ち、本実施例ではデコーダ1500
が複数のNAND回路からなる。
が組み合わされてNAND回路を形成している。また、Nチャネル型TFT1504〜1
509の各々のゲートは選択線1502(A1、A1バー、A2、A2バー…An、An
バー)のいずれかに接続されている。
ぶ)のいずれかに接続されたゲートを有するNチャネル型TFT1504〜1506は、
互いに並列に接続されており、共通のソースとして負電源線(VDL)1510に接続され
、共通のドレインとして出力線1511に接続されている。
並列に接続されたn個のNチャネル型TFTを含む。
のバッファ1513a〜1513cにより形成されている。但しバッファ1513a〜15
13cはいずれも同一構造で良い。
て形成される。
ャネル型TFT1514)および第1のNチャネル型TFTに直列に接続され、且つ、第
1のNチャネル型TFTのドレインをゲートとする第2のNチャネル型TFT(Nチャネ
ル型TFT1515)を含む。
Reset)をゲートとし、負電源線(VDL)1519をソースとし、ゲート配線1518を
ドレインとする。なお、負電源線(VDL)1519は接地電源線(GND)としても構わ
ない。
に負電圧に引き下げるリセットスイッチとして用いられる。即ち、ゲート配線1518の
選択期間が終了したら。リセット信号を入力してゲート配線1518に負電圧を加える。
但しNチャネル型TFT1516は省略することもできる。
ーダ1521、ラッチ1522およびバッファ部1523を含む。
よび第2段目のラッチ1525からなる。また、第1段目のラッチ1524および第2段
目のラッチ1525は、各々m個のNチャネル型TFT1526a〜1526cで形成され
る複数の単位ユニット1527を有する。デコーダ1521からの出力線1528は単位
ユニット1527を形成するm個のNチャネル型TFT1526a〜1526cのゲートに
入力される。なお、mは任意の整数である。
、V2…Vk)1529に接続される。即ち、出力線1528に正電圧が加えられると一
斉にNチャネル型TFT1526a〜1526cがオン状態となり、各々に対応するビデオ
信号が取り込まれる。また、こうして取り込まれたビデオ信号は、Nチャネル型TFT1
526a〜1526cの各々に接続されたコンデンサ1530a〜1530cに保持される。
ト1527bはm個のNチャネル型TFT1531a〜1531cで形成される。Nチャネ
ル型TFT1531a〜1531cのゲートはすべてラッチ信号線1532に接続され、ラ
ッチ信号線1532に負電圧が加えられると一斉にNチャネル型TFT1531a〜15
31cがオン状態となる。
FT1531a〜1531cの各々に接続されたコンデンサ1533a〜1533cに保持さ
れると同時にバッファ1523へと出力される。そして、バッファを介してソース配線1
534に出力される。以上のような動作のソース側駆動回路によりソース配線が順番に選
択されることになる。
形成することにより画素部および駆動回路をすべてNチャネル型TFTで形成することが
可能となる。従って、アクティブマトリクス型の電気光学装置を作製する上でTFT工程
の歩留まりおよびスループットを大幅に向上させることができ、製造コストを低減するこ
とが可能となる。
プとする場合にも本実施例は実施できる。
よびD型NTFTを組み合わせて形成してもよい。
に組み合わせることが可能である。また、本実施例ではトップゲート型TFTを用いたが
特に限定されず、実施例9に示したような逆スタガ型TFTを用いることもできる。
施例は、その場合の例を以下に示す。
m)を用いる。まず、実施の形態に従って第1固定基板とステンレス基板とを第1接着層
で貼り合わせる。
成して必要な素子を形成すればよい。なお、実施例1とは異なり、耐熱性が高いステンレ
ス基板を用いているため、実施例1よりも高い温度(約500℃以下)でのプロセスを使
用してTFTを作製することができる。
照射しても素子形成基板上に形成された素子に全く影響を与えることなく第1固定基板分
離することができる。
光装置となる。
とともに可撓性を有する発光装置を得ることができる。また、金属基板を用いているため
、素子基板上に形成されたTFT素子の放熱効果が得られる。
ある。
トリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマ
トリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示
部に組み込んだ電子機器全てに本願発明を実施できる。
イ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピ
ュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げ
られる。それらの一例を図24及び図25に示す。
示部2003、キーボード2004等を含む。本発明を画像入力部2002、表示部20
03やその他の駆動回路に適用することができる。
3、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表
示部2102やその他の駆動回路に適用することができる。
カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。
本発明は表示部2205やその他の駆動回路に適用できる。
部2303等を含む。本発明は表示部2302やその他の駆動回路に適用することができ
る。
ヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、
操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Dig
tial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲー
ムやインターネットを行うことができる。本発明は表示部2402やその他の駆動回路に
適用することができる。
、操作スイッチ2504、受像部(図示しない)等を含む。本願発明を表示部2502や
その他の駆動回路に適用することができる。
03、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本願発明を
音声出力部2902、音声入力部2903、表示部2904やその他の駆動回路に適用す
ることができる。
3、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表
示部3002、3003やその他の駆動回路に適用することができる。
等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
とが可能である。また、本実施例の電子機器は実施例1〜14のどのような組み合わせか
らなる構成を用いても実現することができる。
Claims (1)
- 第1の基板上に第2の基板を形成する工程と、
前記第2の基板上に素子を形成する工程と、
前記第1の基板と前記第2の基板との界面にレーザー光の照射し、前記第1の基板と前記第2の基板とを分離する工程と、を有することを特徴とする装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012234272A JP2013051430A (ja) | 2012-10-24 | 2012-10-24 | 装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012234272A JP2013051430A (ja) | 2012-10-24 | 2012-10-24 | 装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009181192A Division JP5147794B2 (ja) | 2009-08-04 | 2009-08-04 | 表示装置の作製方法及び電子書籍の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014182165A Division JP5955914B2 (ja) | 2014-09-08 | 2014-09-08 | 発光装置の作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013051430A true JP2013051430A (ja) | 2013-03-14 |
Family
ID=48013212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012234272A Withdrawn JP2013051430A (ja) | 2012-10-24 | 2012-10-24 | 装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013051430A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9530986B2 (en) | 2014-01-14 | 2016-12-27 | Panasonic Corporation | Laminated substrate, light-emitting device, and method for producing light-emitting device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267578A (ja) * | 2000-03-17 | 2001-09-28 | Sony Corp | 薄膜半導体装置及びその製造方法 |
-
2012
- 2012-10-24 JP JP2012234272A patent/JP2013051430A/ja not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267578A (ja) * | 2000-03-17 | 2001-09-28 | Sony Corp | 薄膜半導体装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9530986B2 (en) | 2014-01-14 | 2016-12-27 | Panasonic Corporation | Laminated substrate, light-emitting device, and method for producing light-emitting device |
US9923172B2 (en) | 2014-01-14 | 2018-03-20 | Panasonic Corporation | Light-emitting device with transparent substrate |
US10236472B2 (en) | 2014-01-14 | 2019-03-19 | Panasonic Corporation | Light-emitting device with transparent substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4869471B2 (ja) | 半導体装置の作製方法 | |
JP5147794B2 (ja) | 表示装置の作製方法及び電子書籍の作製方法 | |
JP4727024B2 (ja) | 半導体装置の作製方法 | |
JP5292217B2 (ja) | 半導体装置の作製方法及び電子書籍の作製方法 | |
US7045438B2 (en) | Light emitting device, semiconductor device, and method of fabricating the devices | |
WO2006030937A1 (en) | Semiconductor device | |
JP6291015B2 (ja) | 半導体装置 | |
JP5764616B2 (ja) | 半導体装置の作製方法 | |
JP6100950B2 (ja) | 半導体装置の作製方法 | |
JP6395786B2 (ja) | 電子機器の作製方法 | |
JP6085015B2 (ja) | 表示装置の作製方法 | |
JP5955914B2 (ja) | 発光装置の作製方法 | |
JP6457615B2 (ja) | 発光装置の作製方法 | |
JP5143272B2 (ja) | El表示装置の作製方法 | |
JP6378372B2 (ja) | 半導体装置の作製方法 | |
JP6280969B2 (ja) | 半導体装置の作製方法 | |
JP2013051430A (ja) | 装置の作製方法 | |
JP2019035986A (ja) | 電子機器の作製方法 | |
JP6166761B2 (ja) | 半導体装置の作製方法 | |
JP2014211638A (ja) | 半導体装置の作製方法 | |
JP2014135286A (ja) | 発光装置及びその作製方法 | |
JP2020079944A (ja) | 電子機器の作製方法 | |
JP2018142721A (ja) | 半導体装置の作製方法 | |
JP2020074368A (ja) | 半導体装置の作製方法 | |
JP5608694B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140908 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20140912 |