JP2000174289A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2000174289A
JP2000174289A JP2000019281A JP2000019281A JP2000174289A JP 2000174289 A JP2000174289 A JP 2000174289A JP 2000019281 A JP2000019281 A JP 2000019281A JP 2000019281 A JP2000019281 A JP 2000019281A JP 2000174289 A JP2000174289 A JP 2000174289A
Authority
JP
Japan
Prior art keywords
plane
semiconductor film
thin film
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000019281A
Other languages
English (en)
Other versions
JP3747360B2 (ja
Inventor
Koyu Cho
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2000174289A publication Critical patent/JP2000174289A/ja
Application granted granted Critical
Publication of JP3747360B2 publication Critical patent/JP3747360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス回路とそれを駆動する
ための周辺論理回路を結晶性ＴＦＴにより同一基板上に
作製する。 【解決手段】 絶縁基板上に形成された半導体膜を含む
複数の薄膜トランジスタを有する半導体装置において、
前記複数の薄膜トランジスタの少なくともひとつの前記
薄膜トランジスタは半導体膜は（１１１）面,（２２
０）面と（３１１）面に配向を有し、（１１１）面の反
射強度の、（１１１）面、（２２０）面、（３１１）面
の反射強度の和に対する比率は９０％以上であり、（１
１１）面、（２２０）面、（３１１）面に配向を有する
前記半導体膜は前記絶縁基板に平行な方向に結晶成長し
ていることを特徴とする半導体装置である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）を複数個有する半導体回路およびその作製方法に
関するものである。本発明によって作製される半導体回
路は、ガラス等の絶縁基板上、単結晶シリコン等の半導
体基板上、いずれにも形成される。特に本発明は、モノ
リシック型アクティブマトリクス回路（液晶ディスプレ
ー等に使用される）のように、低いオフ電流とオフ電流
のバラツキの小さいことが要求されるマトリクス回路
と、それを駆動する高速動作とオン電流のバラツキの小
さいことが要求される周辺回路を有する半導体回路にお
いて効果を発揮する。
【０００２】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや、駆動回路に利
用することが目的であり、利用する半導体の材料・結晶
状態によって、アモルファスシリコンＴＦＴや結晶性シ
リコンＴＦＴというように区別されている。
【０００３】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。そこで、最近では、より高性能な
回路を作製するため結晶性シリコンＴＦＴの研究・開発
が進められている。結晶性のシリコン膜を得るには、ア
モルファスシリコンを６００℃前後もしくはそれ以上の
高温で長時間熱アニールする方法、もしくは、レーザー
光等の強光を照射する方法（光アニール）が知られてい
る。
【０００４】結晶半導体は、アモルファス半導体よりも
電界移動度が大きく、したがって、高速動作が可能であ
る。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけでな
く、ＰＭＯＳのＴＦＴも同様に作製することができるの
で、ＣＭＯＳ回路を作製することが可能である。例え
ば、アクティブマトリクス方式の液晶表示装置において
は、アクティブマトリクス部分のみならず、周辺回路
（ドライバー等）をもＣＭＯＳの結晶性ＴＦＴで構成す
る、いわゆるモノリシック構造を有する回路（モノリシ
ック型アクティブマトリクス回路）が知られている。
【０００５】
【発明が解決しようとする課題】図１には、液晶ディス
プレーに用いられるモノリシック型アクティブマトリク
ス回路のブロック図を示す。周辺ドライバー回路とし
て、ソースドライバー（列ドライバー）、ゲイトドライ
バー（行ドライバー）が設けられ、また、アクティブマ
トリクス回路（画素）領域にはスイッチング用のトラン
ジスタとキャパシタからなる多くの画素回路が形成さ
れ、マトリクス回路の画素トランジスタと周辺ドライバ
ー回路とは、行数、列数と同じだけのソース線、ゲイト
線によって接続される。周辺回路に用いるＴＦＴ、特に
シフトレジスタ等の周辺論理回路は高速動作が要求さ
れ、そのため選択時の電流（オン電流）が大きく、か
つ、バラツキが小さいことが要求される。
【０００６】一方、画素回路に用いるＴＦＴはキャパシ
タに蓄積された電荷が長時間保持されるよう、非選択
時、すなわち、ゲイト電極に逆バイアス電圧が印加され
ているときのリーク電流（オフ電流ともいう）が十分に
低く、かつ、バラツキが小さいことが要求される。具体
的にはオフ電流は１ｐＡ以下、バラツキは１桁以内が要
求される。逆にオン電流はそれほど大きなものは必要で
ない。
【０００７】このように物理的に矛盾する特性を有する
ＴＦＴを同一基板上に同時に形成することが求められて
いた。即ち、高いオン電流と低いリーク電流、および、
それらのバラツキの小さいという特性がが全てのＴＦＴ
に求められるている。しかしながら、このようなことは
技術的に非常に難しいことは容易に察せられる。
【０００８】例えば、高いオン電流（すなわち、高い電
界効果移動度）を有するＴＦＴを得るには、レーザーア
ニール法のような光アニール法によって、非晶質珪素膜
を結晶化させる方法が有効であることが知られている。
しかしながら、経験的には、高い電界効果移動度とオフ
電流のバラツキを小さくすることを同時に達成すること
は不可能であることが明らかになっている。
【０００９】また、熱アニール法によって非晶質珪素を
結晶化せしめる方法も知られている。この方法ではオフ
電流のバラツキを小さくすることが可能であるが、高い
電界効果移動度は望めなかった。本発明はこのような困
難な課題に対して解答を与えんとするものである。
【００１０】
【課題を解決するための手段】本発明者は、ニッケル
（Ｎｉ）や白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃ
ｕ）、銀（Ａｇ）、鉄（Ｆｅ）等の元素単体やその化合
物を微量に非晶質珪素膜表面に実質的に密着させ、しか
る後に熱アニールもしくは光アニール（レーザーアニー
ルやラピッド・サーマル・アニール（ＲＴＡ）等）の処
理を施せば、従来の熱アニールや光アニールよりも結晶
化が容易に進行して、結晶性も向上することを見出し
た。例えば、熱アニール法による場合には、従来よりも
結晶化に要する時間が短縮し、かつ、結晶化温度も低く
することができる。
【００１１】これは、ニッケルや白金、パラジウム、
銅、銀、鉄が非晶質珪素膜の結晶化を助長する触媒元素
として機能するためであることが確かめられた。すなわ
ち、これらの触媒元素は、非晶質珪素の結晶化エネルギ
ーよりも低いエネルギーで、非晶質珪素と結晶性の珪化
物を形成する。次にこの珪化物の触媒元素がその先の非
晶質珪素に移動することによって、珪化物の触媒元素の
サイトに珪素が入ることにより、結晶性の珪素が形成さ
れる。即ち、触媒元素が非晶質珪素の中を移動するのに
伴って、珪素膜が結晶化されていく。
【００１２】また、この触媒元素を利用した非晶質珪素
膜の結晶化は以下の２通りの形態があることが確認され
ている。 （１）触媒元素が導入された領域において生じる結晶化
であり、特に結晶化の方向としては特定できないが、敢
えて表現すれば基板に垂直な方向に結晶成長が進行する
モード （２）触媒元素が導入された領域から触媒元素が導入さ
れなかった領域へと触媒元素が移動するにしたがって、
結晶成長領域が拡大し、基板に平行な方向に結晶成長が
進行するモード。
【００１３】特に（２）の結晶成長モードは、基板に平
行な方向に柱状の結晶が成長している形態がＴＥＭ（透
過型電子顕微鏡）を用いた観察によって確認されてい
る。以下においては、（１）の結晶成長モードを縦成
長、そのモードにより結晶化した領域を縦成長領域と称
し、（２）の結晶成長モードを横成長、そのモードによ
り結晶化した領域を横成長領域と称することとする。
【００１４】例えば、何らかの手段により非晶質珪素膜
に実質的に触媒元素もしくはそれを有する化合物等の薄
い被膜を形成し、熱アニールを施せば、初期においては
主として縦成長によって、被膜の形成された部分の珪素
が結晶化して、その後、横成長によってその周囲の領域
に結晶化領域が拡大する。このように熱アニールによっ
て結晶成長させた後に適切な光アニールをおこなうとよ
り結晶性を高めることができる。この場合の光アニール
の主たる効果は、電界効果移動度を高め、しきい値電圧
を低下させることである。
【００１５】縦成長と横成長では結晶の配向性について
も差が認められる。一般的に縦成長では結晶の配向性は
それほど高くはなく、基板面に対して（１１１）面の配
向がやや多い程度である。これに対し、横成長では顕著
に配向することが観察される。例えば、珪素膜表面に酸
化珪素膜や窒化珪素膜で被覆して熱アニール法によって
結晶化させた場合には、（１１１）面が主として配向す
る。具体的には、Ｘ線回折法による（１１１）面の反射
強度の（１１１）面、（２２０）面、（３１１）面の反
射強度の和に対する比率は８０％以上となる。これは上
記のように熱アニール法による結晶化の後に光アニール
を追加しておこなうことによって一層、顕著になり、上
記の面の反射強度の和に対する比率は９０％以上とな
る。
【００１６】一方、珪素膜表面を被覆しないで熱アニー
ル法により結晶化させた場合には（２２０）面の配向も
強くなり、（１１１）面と（２２０）面の反射強度が９
０％以上となる。
【００１７】横成長をおこなうには、触媒元素を選択的
に導入することが必要であり、これは通常は非晶質珪素
膜上に形成した酸化珪素、窒化珪素、酸化窒化珪素を主
成分とする材料の被膜にフォトリソグラフィー法によっ
て導入用の孔を形成し、スパッタ法、ＣＶＤ法、スピン
コーティング法等の手段によって、触媒元素単体もしく
はその化合物の薄い被膜、クラスタ等を形成することに
よってなされるが、本発明人の研究の結果、７μｍ以下
の径では、結晶成長の不良が発生する確率が著しく高く
なることが明らかになった。
【００１８】このことは周辺論理回路のように集積度の
高い部分においては有利ではない。特に５μｍ以下のデ
ザインルールの場合には全く採用できない。一方、アク
ティブマトリクス回路においてはＴＦＴ間の距離が十分
であるので、横成長であっても何ら問題はない。
【００１９】しかしながら、周辺論理回路には横成長を
採用しなくてもよいことが明らかになった。本発明人の
検討結果、横成長、縦成長とも電界効果移動度にはさし
たる違いは認められないことが明らかになったが、熱ア
ニール後に光アニールをおこなうことによって、電界効
果移動度を２倍程度にまで向上できることが明らかにな
った。典型的な電界効果移動度は、熱アニールのみでは
５０〜８０ｃｍ2 ／Ｖｓであるが、例えば、これにレー
ザーアニールを追加すると、１００〜２００ｃｍ2 ／Ｖ
ｓまで向上させることができた。いずれにしても周辺論
理回路のＴＦＴに用いるには十分な値である。
【００２０】なお、上記の光アニールの際には、縦成長
領域と横成長領域で条件を変える必要はなく、したがっ
て、同一基板上であれば、いずれの部分でも実質的に同
じ条件（非意図的な条件変動を除き、同じ条件）で光ア
ニールをおこなうと、量産性の面で効果的である。縦成
長と横成長の顕著な違いは、オフ電流の大きさとバラツ
キに認められる。すなわち、横成長ではオフ電流が小さ
く、かつ、バラツキも小さいのに比較して、縦成長で
は、オフ電流もそのバラツキも大きい傾向がある。
【００２１】本発明はこのような縦成長と横成長の特徴
を利用し、アクティブマトリクス回路には横成長によっ
て、周辺論理回路には縦成長によって結晶化をおこな
い、ＴＦＴを作製することを特徴とする。ここで、周辺
論理回路とはソースドライバー、ゲイトドライバーに含
まれる回路であるが、アナログスイッチ等の回路は縦成
長でも横成長でもよい。
【００２２】本発明においては、横成長によって結晶化
した領域をアクティブマトリクス回路のＴＦＴに用いる
ことを特徴とするが、その場合、ＴＦＴの配置に関し
て、いくつかのバリエーションがある。その１つを図４
に示す。図４において４０１は触媒元素が添加された部
分であり、すなわち、縦成長により結晶化した領域であ
る。そして、この部分を中心としてその周囲に横成長に
より結晶化した領域４０２が拡がる。
【００２３】この場合、触媒元素の添加領域４０１が長
方形であると図のように楕円形の横成長領域が形成され
る。その場合にはＴＦＴ１のようにゲイト電極４０４を
領域４０１と概略平行にし、ドレイン４０５からソース
４０３の方向、もしくはその逆方向から結晶成長するよ
うにする場合がある。また、図のＴＦＴ２のように、領
域４０１とゲイト電極４０７を概略垂直に配置し、ソー
ス４０６、ドレイン４０８ともほぼ同時に結晶成長する
ようにする場合がある。ＴＦＴの特性としては、いずれ
の方法でも大差無いことが確認されている。
【００２４】さらに、アクティブマトリクス回路に関し
ては、ソース線もしくはゲイト線と概略平行に線状に触
媒元素を添加してもよい。図５にはゲイト線５０２、５
０７と平行に触媒元素添加領域５０１、５０６を設けた
例を示す。図５（Ａ）は図４のＴＦＴ２に対応するもの
で、ＴＦＴ５０３〜５０５のゲイト電極に概略垂直に触
媒元素を添加する場合である。図５（Ｂ）は図４のＴＦ
Ｔ１に対応するもので、ＴＦＴ５０８〜５１０のゲイト
電極に概略平行に触媒元素を添加する場合である。ソー
ス線に概略平行に触媒元素添加領域を設ける場合も同様
である。
【００２５】先に述べたように、横成長領域では、主と
して（１１１）面もしくは（２２０）面の配向性が顕著
であり、縦成長領域では、これらの配向性は低下する。
したがって、本発明においては、アクティブマトリクス
回路のＴＦＴ、抵抗、キャパシタ等の素子に用いられる
結晶性珪素半導体（横成長領域）は主として（１１１）
面もしくは（２２０）面に配向し、一方、周辺論理回路
に用いられる結晶性珪素半導体は、アクティブマトリク
ス回路に用いられる結晶性珪素半導体に比較して配向の
度合いが低いことが特徴である。
【００２６】また、結晶化のための熱アニールを非晶質
珪素薄膜の結晶化温度以上の温度で行うと、レーザーア
ニールを併用した場合と同等の結晶性を得ることができ
る。非晶質珪素薄膜の結晶化温度は、成膜方法や成膜条
件によって異なるものであるが、概ね５８０℃〜６２０
℃である。即ち、この温度よりも高い温度（許容できる
なるべく高い温度が好ましい）で加熱処理を行うこと
で、高い結晶性を有する結晶性珪素膜を得ることができ
る。なお、この加熱処理温度の上限は、１１００℃程度
とすることが好ましい。また、この高温での加熱処理を
用いる場合には、基板を石英基板か高温にも耐えるガラ
ス基板とする必要がある。
【００２７】
【作用】本発明においては、集積度の高い周辺論理回路
の結晶性珪素半導体を得るために当該部分で触媒元素を
利用した縦成長による結晶成長をおこなう。この結果、
集積度の如何にかかわりなく、電界効果移動度の高いＴ
ＦＴを得ることができる。一方、アクティブマトリクス
回路においては、触媒元素を利用した縦成長による結晶
成長をおこなう。この結果、オフ電流が小さく、かつ、
バラツキも小さいＴＦＴを得ることができる。特にこの
加熱処理を非晶質珪素薄膜の結晶化温度以上の温度で行
うと、高い結晶性を得ることができる。
【００２８】
【実施例】〔実施例１〕 本実施例は、同一ガラス基板
上に同時に液晶表示装置に使用するアクティブマトリク
ス回路（画素回路）と周辺論理回路とを同時に作製する
工程に関する。すなわち、アクティブマトリクス回路の
ＴＦＴを構成する結晶性珪素膜は、結晶化せしめる領域
の近傍に結晶化を助長する触媒元素を添加し、加熱処理
することによって該元素が添加された領域から基板に平
行な方向に結晶成長させることによって得るものであ
る。
【００２９】また周辺論理回路のＴＦＴを構成する結晶
性珪素膜は、該ＴＦＴを得る領域を含む領域に結晶化を
助長する触媒元素を添加し、加熱処理することによって
当該部分の全面を結晶化させることによって得るもので
ある。図２に周辺論理回路とアクティブマトリクス回路
のＴＦＴの作製工程の概念的な断面図を示す。図におい
ては、左側に周辺論理回路を形成する領域（周辺回路領
域）を示し、右側には画素を形成する領域（画素領域）
を示す。図では周辺回路領域と画素領域が隣接している
ように示されているが、現実には図に示されているよう
に隣接していることはない。
【００３０】また、画素領域のＴＦＴは、図２では図４
のＴＦＴ１のように触媒元素添加領域とゲイト電極が概
略平行に配置された様子を示しているが、図４のＴＦＴ
２のように、触媒元素添加領域とゲイト電極が概略垂直
となるように配置してもよい。 以下に作製工程を示
す。
【００３１】まず、基板２０１（コーニング７０５９
番、もしくは他の硼珪酸ガラスでもよい）を洗浄し、Ｔ
ＥＯＳ（テトラ・エトキシ・シラン）と酸素を原料ガス
にしてプラズマＣＶＤ法によって厚さ２０００Åの酸化
珪素の下地膜２０２を形成する。
【００３２】そして、プラズマＣＶＤ法またはＬＰＣＶ
Ｄ法によって、厚さ３００〜１５００Å、例えば、５０
０Åの導電性不純物（燐、硼素等）のほとんど添加され
ていない非晶質珪素膜２０３を成膜する。次に連続的に
厚さ１００〜２０００Å、例えば、２００Åの酸化珪素
膜２０４をプラズマＣＶＤ法によって成膜する。そし
て、この酸化珪素膜２０４を選択的にエッチングして、
非晶質珪素膜２０３の露出した領域を形成する。この工
程において、図の左側の周辺回路領域においては、酸化
珪素膜２０４が全面的に取り除かれて、非晶質珪素膜２
０３の表面を露出せしめた。他方、図の右側の画素領域
においては、酸化珪素膜２０４が選択的に除去される。
【００３３】そして、上記工程により露出せしめた非晶
質珪素膜２０３の表面に極薄い酸化膜（厚さ数十Å）を
形成する。これは、後の溶液塗布工程において、非晶質
珪素膜２０３の表面で溶液がはじかれないようにするた
めである。この酸化膜の形成は、熱酸化法や酸素雰囲気
中での紫外光の照射、あるいは、過酸化水素水等の酸化
性の強い溶液で処理すればよい。
【００３４】その後、結晶化を助長する触媒元素である
ニッケル元素を含んだ酢酸ニッケル溶液を塗布し、非晶
質珪素膜２０３の表面に酢酸ニッケルの極めて薄い膜２
０５を形成する。この膜２０５は極めて薄く、したがっ
て、完全な膜状にはなっていない可能性もある。この工
程はスピンコーティング法、スピンドライ法を用いてお
こなった。酢酸溶液中におけるニッケルの濃度（重量換
算）は１〜１００ｐｐｍが適当であった。本実施例では
１０ｐｐｍとする。（図２（Ａ））
【００３５】その後、４００〜５８０℃、ここでは５５
０℃で４時間の熱アニール処理をおこない、非晶質珪素
膜２０３を結晶化せしめた。この結果、周辺回路領域で
は、ほぼ全領域が縦成長して、結晶性珪素領域２０６に
変化する。また、画素領域では、ニッケルの添加された
領域を起点にして横成長して、結晶性珪素領域２０８に
変化し、ニッケルの添加された領域から遠い部分では非
晶質珪素領域２０７のまま残る。（図２（Ｂ））
【００３６】次に酸化珪素膜２０４を取り除き、結晶性
を改善するために全面にＫｒＦエキシマレーザー光（波
長２４８ｎｍ）を照射する。レーザー光は１か所につき
２〜２０ショット照射する。エネルギー密度は２５０〜
３５０ｍＪ／ｃｍ2 が適当であったが、最適なエネルギ
ー密度はシリコン膜によって変化するので、事前に条件
だしをおこなって、最適なエネルギー密度を決定する。
レーザーの照射条件は基板全面において同じように設定
する。もちろん、レーザー照射の際にエネルギー密度の
時間的な変動（ゆらぎ）が生じ、また、非常にミクロな
観察では、場所によってレーザーの照射されたショット
数や累積照射エネルギーは変動するが、そのような変動
は当初から意図されたものではない。本実施例では、任
意の１ｃｍ2 における累積照射エネルギーの変動が１０
％以内に収まるような条件でレーザー照射をおこなっ
た。
【００３７】レーザーとしては、他にＸｅＣｌエキシマ
レーザー（波長３０８ｎｍ）やＡｒＦエキシマレーザー
（波長１９３ｎｍ）、ＸｅＦエキシマレーザー（波長３
５３ｎｍ）等のエキシマレーザーや、その他のパルス発
振レーザーを用いてもよかった。また、この工程はラピ
ッド・サーマル・アニール（ＲＴＡ）法を用いておこな
ってもよい。
【００３８】このようにして結晶化された結晶珪素膜中
のニッケル濃度は、２次イオン質量分析法（ＳＩＭＳ）
によると、典型的には縦成長した結晶性領域２０６で
は、１×１０18〜１×１０19原子／ｃｍ3 、横成長した
結晶性領域２０８では１×１０ 17〜５×１０18原子／ｃ
ｍ3 であった。
【００３９】以上の工程が終了した後、珪素膜をドライ
エッチングして、島状の活性層領域２０９、２１０、２
１１を形成する。ここで、活性層２１０には一部に非晶
質珪素領域２０７が含まれているが、その部分はＴＦＴ
のチャネル形成領域とはならないので、何ら問題はな
い。
【００４０】なお活性層２１１においては、ニッケルが
直接導入された領域（酢酸ニッケル塗布の際に酸化珪素
膜２０４で覆われていなかった領域）はＴＦＴのチャネ
ル形成領域に重ならないように配置する。これは、ニッ
ケルが直接導入された領域（縦成長領域）では、ニッケ
ルが横成長領域よりも高濃度に存在することが確認され
ており、特にオフ電流が低く、かつ、そのバラツキが小
さいことを要求される画素領域のＴＦＴでは、そのチャ
ネル形成領域の一部にも縦成長の領域が含まれているこ
とは好ましくないからである。（図２（Ｃ））
【００４１】その後、プラズマＣＶＤ法を用いて、ゲイ
ト絶縁膜として機能する酸化珪素膜３０３を１５００Å
の厚さに形成する。プラズマＣＶＤ法の原料としては、
モノシラン（ＳｉＨ4 ）と一酸化二窒素（Ｎ2 Ｏ）を用
いる。本実施例では、モノシラン１０ＳＣＣＭ、一酸化
二窒素１００ＳＣＣＭで反応室に導入し、基板温度４３
０℃、反応圧力０．３Ｔｏｒｒ、投入電力（１３．５６
ＭＨｚ）２５０Ｗとする。これらの条件は使用する反応
装置によって変動する。上記の条件で作製した酸化珪素
膜の成膜速度は約１０００Å／分であり、フッ酸１、酢
酸５０、フッ化アンモニウム５０の混合溶液（２０℃）
におけるエッチング速度は約１０００Å／分である。
【００４２】引き続いて、減圧ＣＶＤ法によって、厚さ
２０００〜８０００Å、例えば４０００Åの多結晶珪素
膜（導電性を改善するため０．１〜２％の燐を含む）を
成膜し、これをエッチングしてゲイト電極２１３、２１
４、２１５を形成する。次に、イオンドーピング法（プ
ラズマドーピング法とも言う）によって、活性層２０９
〜２１１にゲイト電極２１３〜２１５をマスクとして、
自己整合的にＮ導電型およびＰ導電型を付与する不純物
をドーピングする。ここでは、画素領域のＴＦＴはＰチ
ャネル型となるようにする。すなわち、図の活性層２１
０と２１１にはＰ型不純物を、活性層２０９にはＮ型不
純物をドーピングする。このように導電型の異なる不純
物をドーピングするには、公知のＣＭＯＳ技術を用いれ
ばよい。
【００４３】本実施例では、ドーピングガスとして、Ｎ
型のドーピングにはフォスフィン（ＰＨ3 ）、Ｐ型のド
ーピングにはジボラン（Ｂ2 Ｈ6 ）を用い、加速電圧は
前者の場合には６０〜１００ｋＶ、例えば９０ｋＶ、後
者の場合には４０〜８０ｋＶ、例えば、７０ｋＶとす
る。ドーズ量は１×１０14〜８×１０15原子／ｃｍ2 、
例えば、Ｎ型不純物は４×１０14原子／ｃｍ2 、Ｐ型不
純物は１×１０15原子／ｃｍ2 とする。この結果、Ｎ型
の不純物領域２１６とＰ型の不純物領域２１７、２１８
を形成することができる。
【００４４】その後、４００〜５５０℃で１〜１２時
間、代表的には、４５０℃、２時間の熱アニールをおこ
ない、ドーピングされた不純物の活性化をおこなう。本
発明に共通のことであるが、非晶質珪素の結晶化を助長
する触媒元素が活性層に含まれていることからこのよう
な低温、短時間の熱アニールでも活性化に十分で、不純
物領域の抵抗を１ｋΩ／□程度もしくがそれ以下に下げ
ることができる。（図２（Ｄ））
【００４５】続いて、厚さ５００Åの窒化珪素膜（これ
は外部より水分や可動イオンがＴＦＴに侵入するのを防
止するパッシベーション効果を有する）と厚さ４０００
Åの酸化珪素膜の２層よりなる絶縁膜２１９を第１の層
間絶縁物としてプラズマＣＶＤ法によって形成し、これ
にコンタクトホールを形成して、金属材料、例えば、チ
タンとアルミニウムの多層膜（本実施例では、チタン５
００Å、アルミニウム４０００Åとした）によってＴＦ
Ｔの電極・配線２２０〜２２３を形成する。（図２
（Ｅ））
【００４６】その後、さらに、厚さ２０００Åの酸化珪
素膜２２４をプラズマＣＶＤ法によって形成し、これを
第２の層間絶縁物とする。そして、その画素領域のＴＦ
Ｔの画素電極を構成する方の不純物領域にコンタクトホ
ールを形成し、さらに、厚さ８００ÅのＩＴＯ（インデ
ィウム錫酸化物）膜をスパッタ法により形成し、これを
エッチングして画素電極２２５を形成する。（図２
（Ｆ）） こうしてアクティブマトリクス液晶表示装置のおける画
素領域と周辺回路領域とを同時に同一ガラス基板上に形
成することができる。
【００４７】〔実施例２〕 図３に本実施例の作製工程
の断面図を示す。図の左側が論理回路領域、右側が画素
領域を示す。実際の回路では論理回路はＮチャネル型Ｔ
ＦＴとＰチャネル型ＴＦＴからなるＣＭＯＳ回路である
が、図では簡略化のために論理回路のＴＦＴもＮチャネ
ル型のみを示す。画素領域のＴＦＴにはＮチャネル型Ｔ
ＦＴを用いた。本実施例ではＴＦＴとしては、ソース／
ドレイン以外に低濃度の不純物領域をそれらに隣接して
設けた構造のものを採用したが、Ｎチャネル型ＴＦＴと
Ｐチャネル型ＴＦＴの差は、ソース／ドレインおよび低
濃度不純物領域のドーピング不純物の種類と濃度が異な
る他は同じであった。
【００４８】まず、基板（コーニング７０５９）３０１
上にスパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜３０２を形成する。さらに、プラズマＣＶＤ
法によって、厚さ３００〜１０００Å、例えば５００Å
の真性（Ｉ型）の非晶質珪素膜３０２を堆積する。さら
に、厚さ２００Åの酸化珪素膜３０３をスパッタ法によ
って形成し、実施例１と同様にこれをエッチングして、
触媒元素（ニッケル）の導入領域を形成し、スピンコー
ティング法によって、図示しない酢酸ニッケルの薄膜を
形成する。
【００４９】そして、非晶質珪素膜３０２を窒素雰囲気
中、５５０℃、４時間熱アニールして、結晶化させて、
縦成長領域３０４、横成長領域３０６を形成する。領域
３０５は非晶質のまま残った。そして、レーザー光を照
射して結晶性を向上させた。本実施例では、ＫｒＦエキ
シマレーザーを用いた。そのエネルギー密度は、２５０
〜３５０ｍＪ／ｃｍ2が適当であった。レーザー照射
後、レーザーアニールによる歪みを緩和する目的で、再
び、５５０℃、１時間の熱アニールをおこなった。（図
３（Ａ））
【００５０】このようにして結晶化させた珪素膜をエッ
チングして、島状活性層領域３０７（論理回路用ＴＦＴ
に用いる）と同じく３０８（画素用ＴＦＴに用いる）を
形成する。さらに、モノシラン（ＳｉＨ4 ）と酸素（Ｏ
2 ）を原料とする熱ＣＶＤ法によって、厚さ１２００Å
の酸化珪素膜３０９を堆積する。さらに、成膜後、１気
圧４００〜５００℃の一酸化二窒素（Ｎ2 Ｏ）雰囲気で
１〜１２時間の熱アニールをおこなった。
【００５１】引き続いて、スパッタリング法によって、
厚さ２０００〜８０００Å、例えば４０００Åのアルミ
ニウム膜を堆積する。フォトレジストとの密着性を良く
するため、この表面に極めて薄い（５０〜２００Å）陽
極酸化膜（図示せず）を形成する。そして、フォトレジ
ストを塗布し、公知のフォトリソグラフィー法によっ
て、フォトレジストのマスク３１０、３１１を形成し、
アルミニウム膜をエッチングしてゲイト電極３１２、３
１３を形成する。アルミニウムには加熱や後の陽極酸化
工程における結晶の異常成長（ヒロック）の発生を抑制
するために０．１〜０．５重量％のスカンジウム（Ｓ
ｃ）あるいはイットリウム（Ｙ）を混入させた。ゲイト
電極３１２、３１３上にはエッチングのマスクに用いた
フォトレジストのマスク３１０、３１１をそのまま残す
る。（図３（Ｂ））
【００５２】さらに、電解液中で、ゲイト電極３１２、
３１３に電流を通じて陽極酸化し、厚さ１〜５μｍ、例
えば、厚さ２μｍの陽極酸化物３１４、３１５を形成す
る。電解液には、３〜２０％のクエン酸もしくはショウ
酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いて、１
０〜３０Ｖの一定電流をする。本実施例では、ｐＨ＝
０．９〜１．０のシュウ酸溶液（３０℃）中で電圧を１
０Ｖとし陽極酸化する。陽極酸化物の厚さは陽極酸化時
間によって制御する。
【００５３】このようにして得られた陽極酸化物３１
４、３１５は多孔質のものであった。この陽極酸化工程
においては、ゲイト電極３１２、３１３とフォトレジス
トのマスク３１０、３１１の間に存在する薄い陽極酸化
膜によって、フォトレジストのマスク３１０、３１１か
らの電流がリークすることを抑制することができ、ゲイ
ト電極３１２、３１３の側面のみに陽極酸化を進行させ
ることができる。（図３（Ｃ））
【００５４】次に、フォトレジストのマスク３１０、３
１１を剥離し、再び電解溶液中において、ゲイト電極３
１２、３１３に電流を印加する。今回は、３〜１０％の
酒石液、硼酸、硝酸の少なくとも１つが含まれたｐＨ＝
６．９〜７．１のエチレングルコールアンモニア溶液を
用いる。溶液の温度は１０℃前後の室温より低い方が良
好な酸化膜が得られる。このため、ゲイト電極３１２、
３１３の上面および側面に陽極酸化物３１６、３１７が
形成される。陽極酸化物３１６、３１７の厚さは印加電
圧にほぼ比例し、印加電圧が１５０Ｖで２０００Åの陽
極酸化物３１６、３１７が形成される。陽極酸化物３１
６、３１７は緻密で硬く、その後の加熱工程においてゲ
イト電極３１２、３１３を保護する上で効果的であっ
た。（図３（Ｄ））
【００５５】その後、ドライエッチング法によって酸化
珪素膜３０９をエッチングする。このエッチングにおい
ては多孔質陽極酸化物３１４、３１５はエッチングされ
ないので、その下の酸化珪素膜はエッチングされずにゲ
イト絶縁膜３１８、３１９として残すことができる。
（図３（Ｅ））
【００５６】その後、燐酸、酢酸、硝酸の混酸を用い
て、多孔質の陽極酸化物３１４、３１５をエッチングす
る。このエッチングでは陽極酸化物３１４、３１５のみ
がエッチングされ、エッチングレートは約６００Å／分
であった。その下のゲイト絶縁膜３１８、３１９はその
まま残存する。
【００５７】次に、イオンドーピング法によって、活性
層領域３０７、３０８にゲイト電極３１２、３１３やゲ
イト絶縁膜３１８、３１９をマスクにして、不純物
（燐）を注入する。ドーピングガスとして、フォスフィ
ン（ＰＨ3 ）を用い、２段階のドーピングをおこなう。
第１段目は加速電圧を８０ｋＶ、ドーズ量は５×１０12
原子／ｃｍ2 とする。このドーピングでは、燐イオンは
ゲイト絶縁膜３１８、３１９を透過して、その下の領域
にも注入される。この際のドーズ量は小さいので、低濃
度不純物領域３２２、３２３が形成される。
【００５８】第２段目は加速電圧を３０ｋＶ、ドーズ量
は５×１０14原子／ｃｍ2 とする。このドーピングで
は、燐イオンはゲイト絶縁膜３１８、３１９を透過でき
ず、主として活性層の珪素が露出した部分に注入され
る。この際のドーズ量は大きいので、高濃度不純物領域
（ソース／ドレイン）３２０、３２１が形成される。実
施の回路においてはＰ型不純物も同様にドーピングされ
る。
【００５９】ドーピング後、レーザーアニールによっ
て、不純物の活性化をおこなう。本実施例ではレーザー
として、ＫｒＦエキシマレーザー（波長２４８ｎｍ）を
用いる。レーザーのエネルギー密度は２００〜３００ｍ
Ｊ／ｃｍ2 が適当である。レーザーアニールの代わりに
実施例１のような熱アニールによる活性化をおこなって
もよい。また、レーザーアニール後に熱アニールをおこ
なってもよい。（図３（Ｆ））
【００６０】続いて、層間絶縁物として厚さ５００Åの
窒化珪素膜と厚さ４０００Åの酸化珪素膜の２層の絶縁
膜から第１の層間絶縁物３２４をプラズマＣＶＤ法によ
って堆積し、これにコンタクトホールを形成する。そし
て、チタンとアルミニウムの多層膜によってソース電極
・配線を形成する。続いて、プラズマＣＶＤ法によって
厚さ２０００Åの酸化珪素膜（第２の層間絶縁物）３２
５を堆積し、画素ＴＦＴにコンタクトホールを形成し、
透明導電膜の画素電極３２６をここに接続する。以上の
工程によってモノリシック型アクティブマトリクス回路
が作製された。（図３（Ｇ））
【００６１】〔実施例３〕 本実施例は、実施例１また
は実施例２に示す構成において、基板として特にコーニ
ング１７３７ガラス基板を用いる例である。コーニング
１７３７ガラス基板は、歪点が６６７℃であるので、こ
の温度以下の温度での加熱処理に耐えることができる。
【００６２】実験によれば、プラズマＣＶＤ法によって
成膜された非晶質珪素膜の結晶化温度は約５９０℃であ
る。本実施例では６５０℃の温度で４時間の加熱処理を
行うことにより、結晶性珪素膜を得ることを特徴とす
る。
【００６３】このような非晶質珪素膜の結晶化温度以上
の温度で加熱処理を行った場合、導入されたニッケル元
素の作用によって高い結晶性を有した結晶性珪素膜を得
ることができる。
【００６４】
【発明の効果】本発明において、珪素の結晶化を助長す
る金属元素を利用しているため、優れた結晶性有する珪
素膜を得ることができる。更に、この触媒元素の作用に
より、周辺論理回路領域の珪素膜と、アクティブマトリ
クス回路領域の珪素膜とを異なる結晶成長させるように
したため、周辺論理回路に好適な薄膜トランジスタと、
アクティブマトリクス回路に好適な薄膜トランジスタと
を同一基板に、同一のプロセスにより作製することが可
能になる。
【図面の簡単な説明】
【図１】 モノリシック型のアクティブマトリクス回路
の概要を示す。
【図２】 実施例１のＴＦＴの作製工程を示す。
【図３】 実施例２のＴＦＴの作製工程を示す。
【図４】 アクティブマトリクス回路のＴＦＴと横成長
領域の配置例を示す。
【図５】 アクティブマトリクス回路のＴＦＴと触媒元
素添加領域の配置例を示す。
【符号の説明】
２０１・・・ガラス基板 ２０２・・・下地膜（酸化珪素膜） ２０３・・・珪素膜 ２０４・・・酸化珪素膜 ２０５・・・酢酸ニッケル膜 ２０６・・・縦成長領域 ２０７・・・非晶質領域 ２０８・・・横成長領域 ２０９〜２１１・・・島状珪素領域（活性層） ２１２・・・ゲイト絶縁膜 ２１３〜２１５・・・ゲイト電極 ２１６・・・Ｎ型不純物領域 ２１７、２１８・・・Ｐ型不純物領域 ２１９・・・第１の層間絶縁物 ２２０〜２２３・・・配線・電極 ２２４・・・第２の層間絶縁物 ２２５・・・画素電極

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】絶縁基板上に形成された半導体膜を含む複
    数の薄膜トランジスタを有する半導体装置において、 前記複数の薄膜トランジスタの少なくともひとつの前記
    薄膜トランジスタは半導体膜は（１１１）面,（２２
    ０）面と（３１１）面に配向を有し、 （１１１）面の反射強度の、（１１１）面、（２２０）
    面、（３１１）面の反射強度の和に対する比率は９０％
    以上であり、 （１１１）面、（２２０）面、（３１１）面に配向を有
    する前記半導体膜は前記絶縁基板に平行な方向に結晶成
    長していることを特徴とする半導体装置。
  2. 【請求項２】絶縁基板上に形成された半導体膜を含む複
    数の薄膜トランジスタを有する半導体装置おいて、 前記半導体膜の一領域において、（１１１）面の反射強
    度の（１１１）面、（２２０）面と（３１１）面の反射
    強度の和に対する比率は８０％より大きく、前記半導体
    膜の他の領域では８０％より小さく、 前記半導体膜の一領域は前記絶縁基板に平行な方向に結
    晶成長していることを特徴とする半導体装置。
  3. 【請求項３】基板上の第１の方向に配列した複数の薄膜
    トランジスタを有するアクティブマトリクス回路におい
    て、 前記複数の薄膜トランジスタは 結晶性珪素を含む半導体膜を有し、 ソース、ドレイン及びチャネル形成領域は前記半導体膜
    に形成され、 前記チャネル形成領域に接するゲート絶縁膜と前記ゲー
    ト絶縁膜に接するゲート電極とを有し、 前記薄膜トランジスタの半導体膜は基板と平行な第２の
    方向に成長した結晶を有し、 前記結晶は（１１１）面、（２２０）面と（３１１）面
    に配向を有し、 （１１１）面の反射強度の（１１１）面、（２２０）
    面、（３１１）面の反射強度の和に対する比率は９０％
    より大きいことを特徴とするアクティブマトリクス電気
    光学装置。
  4. 【請求項４】基板上を第１の方向に延在しているゲート
    線と、 前記基板上を第１の方向に配列した複数の薄膜トランジ
    スタを用いたアクティブマトリクス回路を有するアクテ
    ィブマトリクス電気光学装置において、 前記複数の薄膜トランジスタは 結晶性珪素を含む半導体膜を有し、 ソース、ドレイン及びチャネル形成領域は前記半導体膜
    に形成され、 前記チャネル形成領域に接するゲート絶縁膜と前記ゲー
    ト絶縁膜に接するゲート電極とを有し、 前記ゲート電極はゲート線に接続されており、 前記薄膜トランジスタの半導体膜は基板と平行である第
    ２の方向に成長した結晶を有し、 前記結晶は（１１１）面、（２２０）面と（３１１）面
    に配向を有し、 （１１１）面の反射強度の（１１１）面、（２２０）面
    と（３１１）面の反射強度の和に対する比率は９０％よ
    り大きいことを特徴とするアクティブマトリクス電気光
    学装置。
  5. 【請求項５】基板上を第１の方向に延在しているゲート
    線と、 前記基板上を第１の方向に配列された複数の薄膜トラン
    ジスタを用いたアクティブマトリクス回路を有するアク
    ティブマトリクス電気光学装置において、 前記複数の薄膜トランジスタは、 結晶性珪素を含む半導体膜を有し、 ソース、ドレイン及びチャネル形成領域は前記半導体膜
    に形成され、 前記チャネル形成領域に接するゲート絶縁膜と該ゲート
    絶縁膜に接するゲート電極を有し、 前記ゲート電極はゲート線に接続されており、 前記薄膜トランジスタの半導体膜は基板と平行である第
    ２の方向に成長した結晶を有し、 第１と第２の方向は互いに平行であることを特徴とする
    アクティブマトリクス電気光学装置。
  6. 【請求項６】基板上を第１の方向に延在しているソース
    線と、 前記基板上を第１の方向に配列した複数の薄膜トランジ
    スタを含むアクティブマトリクス回路を有するアクティ
    ブマトリクス電気光学装置において、 前記複数の薄膜トランジスタは、 結晶性珪素を含む半導体膜を有し、 ソース、ドレイン及びチャネル形成領域は半導体膜に形
    成され、 前記ソース及び前記ドレインのいずれかは前記ソース線
    に接続されていて、 前記チャネル形成領域に接するゲート絶縁膜と前記ゲー
    ト絶縁膜に接するゲート電極を有し、 前記薄膜トランジスタの半導体膜は基板と平行である第
    ２の方向に成長した結晶を有し、 前記結晶は（１１１）面、（２２０）面と（３１１）面
    に配向を有し、 （１１１）面の反射強度の（１１１）面、（２２０）面
    と（３１１）面の反射強度の和に対する比率は９０％よ
    り大きいことを特徴とするアクティブマトリクス電気光
    学装置。
  7. 【請求項７】基板上を第１の方向に延在しているソース
    線と、 前記基板上を第１の方向に配列された複数の薄膜トラン
    ジスタを含むアクティブマトリクス回路を有するアクテ
    ィブマトリクス電気光学装置において、 前記複数の薄膜トランジスタは、 結晶性珪素を含む半導体膜を有し、 ソース、ドレイン及びチャネル形成領域は前記半導体膜
    に形成され、 前記ソースと前記ドレインのいずれかは前記ソース線に
    接続していて、 前記チャネル形成領域に接するゲート絶縁膜と該ゲート
    絶縁膜に接するゲート電極を有し、 前記薄膜トランジスタの半導体膜は基板と平行な第２の
    方向に成長した結晶を有し、 前記第１と第２の方向は互いに平行であることを特徴と
    するアクティブマトリクス電気光学装置。
  8. 【請求項８】絶縁基板上に形成された半導体膜を含む複
    数の薄膜トランジスタと、 少なくともひとつの前記複数の薄膜トランジスタの半導
    体膜は（１１１）面に配向を有し、 （１１１）面の反射強度の（１１１）面、（２２０）面
    と（３１１）面に配向の反射強度の和に対する比率は９
    ０％より大きく、 前記半導体膜は前記絶縁基板と平行な方向に結晶成長す
    ることを特徴とする半導体装置。
  9. 【請求項９】絶縁基板上に形成された半導体膜を含む薄
    膜トランジスタを有する半導体装置において、 前記薄膜トランジスタの半導体膜は（１１１）面に配向
    を有し、 （１１１）面の反射強度の（１１１）面、（２２０）面
    と（３１１）面の反射強度の和に対する比率は９０％よ
    り大きいことを特徴とする半導体装置。
  10. 【請求項１０】絶縁基板上に形成された半導体膜を含む
    複数の薄膜トランジスタを有する半導体装置において、 少なくともひとつの前記複数の薄膜トランジスタの半導
    体膜は（２２０）面に配向を有し、 （２２０）面の反射強度の（１１１）面、（２２０）面
    と（３１１）面の反射強度の和に対する比率は９０％よ
    り大きく、 前記半導体膜は前記絶縁基板に対して平行な方向に結晶
    成長することを特徴とする半導体装置。
  11. 【請求項１１】絶縁基板上に形成された半導体膜を含む
    複数の薄膜トランジスタを有する半導体装置において、 少なくともひとつの前記複数の薄膜トランジスタの半導
    体膜は（２２０）面に配向を有し、 （２２０）面の反射強度の（１１１）面、（２２０）面
    と（３１１）面の反射強度の和に対する比率は９０％よ
    り大きいことを特徴とする半導体装置。
  12. 【請求項１２】請求項１、２、８、９、１０、１１のい
    ずれか一項において、 前記半導体膜は金属元素を含むことを特徴とする半導体
    装置。
  13. 【請求項１３】請求項３乃至７のいずれか一項におい
    て、 前記半導体膜は金属元素を含むことを特徴とするアクテ
    ィブマトリクス電気光学装置。
  14. 【請求項１４】請求項１２または１３において、 前記金属元素はＮｉ、Ｐｔ、Ｐｄ、Ｃｕ、Ａｇ及びＦｅ
    のいずれか一つであることを特徴とする半導体装置。
  15. 【請求項１５】請求項１、２、８、９、１０、１１のい
    ずれか一項において、 前記半導体膜は珪素を含むことを特徴とする半導体装
    置。
  16. 【請求項１６】請求項１、２、８、９、１０、１１のい
    ずれか一項において、 前記半導体膜は結晶化を助長する元素を含むことを特徴
    とする半導体装置。
  17. 【請求項１７】請求項３乃至７のいずれか一項におい
    て、 前記半導体膜は結晶化を助長する元素を含むことを特徴
    とするアクティブマトリクス電気光学装置。
  18. 【請求項１８】請求項１６又は１７において、 前記結晶化を助長する元素はＮｉ、Ｐｔ、Ｐｄ、Ｃｕ、
    Ａｇ及びＦｅのいずれか一つであることを特徴とする半
    導体装置。
  19. 【請求項１９】請求項１、２、８、９、１０、１１のい
    ずれか一項において、 前記半導体膜は結晶化を助長する金属元素又は金属元素
    の化合物を含むことを特徴とする半導体装置。
  20. 【請求項２０】請求項３乃至７のいずれか一項におい
    て、 前記半導体膜は結晶化を助長する金属元素又は金属元素
    の化合物を含むことを特徴とするアクティブマトリクス
    電気光学装置。
JP2000019281A 1994-10-07 2000-01-27 アクティブマトリクス電気光学装置 Expired - Fee Related JP3747360B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6-270562 1994-10-07
JP27056294 1994-10-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP28449695A Division JP3514891B2 (ja) 1994-10-07 1995-10-05 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2000174289A true JP2000174289A (ja) 2000-06-23
JP3747360B2 JP3747360B2 (ja) 2006-02-22

Family

ID=17487897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000019281A Expired - Fee Related JP3747360B2 (ja) 1994-10-07 2000-01-27 アクティブマトリクス電気光学装置

Country Status (2)

Country Link
US (3) US5942768A (ja)
JP (1) JP3747360B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012128450A (ja) * 2012-03-02 2012-07-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2018142721A (ja) * 2018-04-27 2018-09-13 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US5942768A (en) 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3124480B2 (ja) * 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6140166A (en) * 1996-12-27 2000-10-31 Semicondutor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP4601731B2 (ja) * 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP2264771A3 (en) 1998-12-03 2015-04-29 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6483171B1 (en) * 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US7232742B1 (en) 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
GB0006958D0 (en) * 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv Method of manufacturing a transistor
DE20006642U1 (de) 2000-04-11 2000-08-17 Agilent Technologies Inc Optische Vorrichtung
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
JP4045731B2 (ja) * 2000-09-25 2008-02-13 株式会社日立製作所 薄膜半導体素子の製造方法
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6495405B2 (en) * 2001-01-29 2002-12-17 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
US6858308B2 (en) * 2001-03-12 2005-02-22 Canon Kabushiki Kaisha Semiconductor element, and method of forming silicon-based film
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW200302511A (en) * 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7381600B2 (en) 2004-12-02 2008-06-03 The Hong Kong University Of Science And Technology Method of annealing polycrystalline silicon using solid-state laser and devices built thereon
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
CN103777793B (zh) * 2012-10-17 2017-05-31 宸鸿光电科技股份有限公司 触控面板及其制备方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928327A (ja) * 1982-08-09 1984-02-15 Nippon Telegr & Teleph Corp <Ntt> 単結晶半導体膜形成法
JPS5868923A (ja) * 1981-10-19 1983-04-25 Nippon Telegr & Teleph Corp <Ntt> 結晶薄膜の製造方法
JPH0658966B2 (ja) 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
JPS58206121A (ja) * 1982-05-27 1983-12-01 Toshiba Corp 薄膜半導体装置の製造方法
JPS60136304A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体単結晶膜の製造方法
JPH0614540B2 (ja) * 1984-09-04 1994-02-23 工業技術院長 半導体薄膜結晶層の製造方法
US5153702A (en) * 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
JPH01132116A (ja) * 1987-08-08 1989-05-24 Canon Inc 結晶物品及びその形成方法並びにそれを用いた半導体装置
JPH0232527A (ja) * 1988-07-22 1990-02-02 Nec Corp 単結晶薄膜形成法
JPH02143415A (ja) * 1988-11-24 1990-06-01 Nippon Sheet Glass Co Ltd 単結晶シリコン膜の形成方法
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP2840434B2 (ja) * 1990-11-15 1998-12-24 キヤノン株式会社 結晶の形成方法
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JPH0582442A (ja) * 1991-09-18 1993-04-02 Sony Corp 多結晶半導体薄膜の製造方法
EP0603461A3 (en) * 1992-10-30 1996-09-25 Ibm Formation of 3D-structures comprising silicon silicides.
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
JP3359689B2 (ja) * 1993-03-12 2002-12-24 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JP3359690B2 (ja) * 1993-03-12 2002-12-24 株式会社半導体エネルギー研究所 半導体回路の作製方法
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5416043A (en) * 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012128450A (ja) * 2012-03-02 2012-07-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2018142721A (ja) * 2018-04-27 2018-09-13 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US6211536B1 (en) 2001-04-03
JP3747360B2 (ja) 2006-02-22
US20010018224A1 (en) 2001-08-30
US6627487B2 (en) 2003-09-30
US5942768A (en) 1999-08-24

Similar Documents

Publication Publication Date Title
JP3747360B2 (ja) アクティブマトリクス電気光学装置
KR100197780B1 (ko) 트랜지스터 및 반도체 회로 제조 방법
US7585715B2 (en) Semiconductor device and process for fabricating the same
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
US5624851A (en) Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
KR100193144B1 (ko) 반도체 장치 및 그 제조 방법
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3539821B2 (ja) 半導体装置の作製方法
US20010000154A1 (en) Thin film type monolithic semiconductor device
JPH0758339A (ja) 半導体装置およびその作製方法
JP3869189B2 (ja) 薄膜トランジスタの作製方法
JP3514891B2 (ja) 半導体装置およびその作製方法
JPH11160736A (ja) アクティブマトリクス装置
JPH11330488A (ja) 半導体装置およびその作製方法
JP3535465B2 (ja) 半導体装置の作製方法
JP3181901B2 (ja) 薄膜トランジスタ
KR100493804B1 (ko) 결정성 규소막 형성 방법
JP3316201B2 (ja) 半導体回路
JPH0831737A (ja) 半導体装置およびその製造方法
JP3181817B2 (ja) 薄膜トランジスタ
JP3330922B2 (ja) 半導体回路の作製方法
JP4001965B2 (ja) 結晶性珪素膜の作製方法
JPH11160737A (ja) アクティブマトリクス装置
JPH11154755A (ja) アクティブマトリクス回路
JP2001244475A (ja) 半導体回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040528

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131209

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees