JP2012119055A - 揮発性メモリのレジスタの読み出し - Google Patents
揮発性メモリのレジスタの読み出し Download PDFInfo
- Publication number
- JP2012119055A JP2012119055A JP2012005138A JP2012005138A JP2012119055A JP 2012119055 A JP2012119055 A JP 2012119055A JP 2012005138 A JP2012005138 A JP 2012005138A JP 2012005138 A JP2012005138 A JP 2012005138A JP 2012119055 A JP2012119055 A JP 2012119055A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dram array
- stored
- memory module
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】DRAM配列に記憶されているデータに対して指示される読み出しコマンド/動作と同等のタイミングおよび動作をするレジスタ読み出しコマンド/動作と呼ばれるデータ転送モードを有する。レジスタ読み出しコマンドは、MRSまたはEMRSコマンドと同じ制御信号状態を含み、固有値に設定されたバンクアドレスをもつ。レジスタ読み出しコマンドは、1つのデータのみを読み出すか、またはアドレスバスを利用して、DRAM配列に記憶されていない複数のデータをアドレス指定し得る。レジスタ読み出し動作は、バースト読み出しであり、バースト長は、種々のやり方で定められ得る。
【選択図】図1
Description
本出願は、2005年2月14日に出願された米国仮出願第60/653,020号に対して優先権を主張している。
Claims (35)
- 同期ダイナミック アクセス ラム(Synchronous Dynamic Access Ram, SDRAM)モジュールから、ダイナミック アクセス ラム(Dynamic Access Ram, DRAM)配列に記憶されていないデータを読み出す方法であって、
DRAM配列からのデータの同期読み出しのための制御信号を、制御信号の固有の符号化と共に与えることと、
DRAM配列に記憶されていないデータを同期して読み出すこととを含む方法。 - DRAM配列に記憶されていないデータを同期して読み出すことが、DRAMの行が開いているときに、DRAM配列に記憶されていないデータを同期して読み出すことを含む請求項1記載の方法。
- DRAM配列に記憶されていないデータが、レジスタの内容を含む請求項1記載の方法。
- レジスタが、モード レジスタ セット(Mode Register Set, MRS)または拡張モード レジスタ セット(Extended Mode Register Set, EMRS)である請求項3記載の方法。
- DRAM配列に記憶されていないデータが、センサの出力を含む請求項1記載の方法。
- センサが温度センサであり、DRAM配列に記憶されていないデータが、メモリモジュールの内部温度を示す請求項5記載の方法。
- DRAM配列に記憶されていないデータが、リフレッシュレートの乗数である請求項6記載の方法。
- メモリモジュールの温度に応じて、リフレッシュレートを調節することをさらに含む請求項6記載の方法。
- DRAM配列に記憶されていないデータが、メモリモジュールにおいてハードワイヤードされている請求項1記載の方法。
- 制御信号の固有の符号化が、レジスタの書き込みのために定められたバンクアドレスとは異なるバンクアドレスをもつ、レジスタの書き込みのための符号化である請求項1記載の方法。
- RAS、CAS、およびWEの制御信号がロー(low)であり、バンクアドレスが2’b10である請求項10記載の方法。
- DRAM配列に記憶されていないデータを読み出す直前または直後に、DRAM配列からデータを読み出すか、またはそこへ書き込むことをさらに含む請求項1記載の方法。
- DRAM配列に記憶されていないデータを同期して読み出すことが、DRAM配列に記憶されていないデータをバーストで読み出すことを含む請求項1記載の方法。
- バースト長が、DRAM配列に記憶されているデータの同期読み出しのためのバースト長によって判断される請求項13記載の方法。
- メモリモジュール上のレジスタ内のDRAM配列に記憶されていないデータの読み出しバーストのためのバースト長であって、DRAM配列に記憶されているデータの同期読み出しのためのバースト長とは異なるバースト長をプログラムすることをさらに含み、バースト長が、DRAM配列に記憶されていないデータの読み出しバーストのためにプログラムされたバースト長である請求項13記載の方法。
- バースト長が、メモリモジュール上のレジスタへプログラムされている、DRAM配列に記憶されているデータの読み出しバーストのためのバースト長とは無関係の、所定のデフォルト値である請求項13記載の方法。
- バースト長が、メモリモジュールへ出力される制御信号において符号化される請求項13記載の方法。
- バースト長が、未使用のアドレスビットにおいて符号化される請求項13記載の方法。
- DRAM配列と、
レジスタと、
制御装置を用いて同期データ転送を行い、DRAM配列からデータを読み出し、そこへ書き込むように動作する制御回路であって、同期データ転送で、DRAM配列に記憶されていないデータを制御装置へ出力するようにさらに動作する制御回路とを含むSDRAMメモリモジュール。 - DRAM配列の行が開いているとき、制御回路が、同期データ転送で、DRAM配列に記憶されていないデータを、制御装置へ出力するように動作する請求項19記載のメモリモジュール。
- 同期データ転送が、制御装置からの制御信号の固有の符号化を含む請求項19記載のメモリモジュール。
- 制御信号の固有の符号化が、レジスタの書き込みのために定められたバンクアドレスとは異なるバンクアドレスをもつ、レジスタの書き込みのための符号化である請求項21記載のメモリモジュール。
- RAS、CAS、およびWEの制御信号がロー(low)であり、バンクアドレスが2’b10である請求項22記載のメモリモジュール。
- 同期データ転送が、バースト転送である請求項19記載のメモリモジュール。
- レジスタが、DRAM配列からのデータの読み出し転送のためのバースト長を記憶し、DRAM配列に記憶されていないデータの同期データ転送のためのバースト長が、記憶されているバースト長によって判断される請求項24記載のメモリモジュール。
- レジスタが、DRAM配列からではないデータの読み出し転送のためのバースト長を記憶し、DRAM配列に記憶されていないデータの同期データ転送のためのバースト長が、DRAM配列からではないデータの読み出し転送のための記憶されているバースト長によって判断される請求項24記載のメモリモジュール。
- バースト長が、レジスタに記憶されている任意のバースト長とは無関係の、所定のデフォルト値である請求項24記載のメモリモジュール。
- バースト長が、制御装置からの制御信号において符号化される請求項24記載のメモリモジュール。
- バースト長が、未使用のアドレスビットにおいて符号化される請求項24記載のメモリモジュール。
- DRAM配列に記憶されていないデータが、レジスタの内容を含む請求項19記載のメモリモジュール。
- DRAM配列に記憶されていないデータが、メモリモジュールにおいてハードワイヤードされている請求項19記載のメモリモジュール。
- センサをさらに含み、DRAM配列に記憶されていないデータが、センサの出力を含む請求項19記載のメモリモジュール。
- センサが温度センサであり、DRAM配列に記憶されていないデータが、メモリモジュールの内部温度を表わす請求項32記載のメモリモジュール。
- DRAM配列に記憶されていないデータが、リフレッシュレートの乗数である請求項33記載のメモリモジュール。
- 制御回路が、DRAM配列に記憶されていないデータを制御装置に出力する直前または直後に、DRAM配列から、またはDRAM配列へデータの同期転送を行うように動作する請求項19記載のメモリモジュール。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US65302005P | 2005-02-14 | 2005-02-14 | |
US60/653,020 | 2005-02-14 | ||
US11/128,829 | 2005-05-13 | ||
US11/128,829 US7230876B2 (en) | 2005-02-14 | 2005-05-13 | Register read for volatile memory |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007555398A Division JP5490361B2 (ja) | 2005-02-14 | 2006-02-03 | 揮発性メモリのレジスタの読み出し |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014121770A Division JP2014211939A (ja) | 2005-02-14 | 2014-06-12 | 揮発性メモリのレジスタの読み出し |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012119055A true JP2012119055A (ja) | 2012-06-21 |
Family
ID=36587043
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007555398A Active JP5490361B2 (ja) | 2005-02-14 | 2006-02-03 | 揮発性メモリのレジスタの読み出し |
JP2012005138A Pending JP2012119055A (ja) | 2005-02-14 | 2012-01-13 | 揮発性メモリのレジスタの読み出し |
JP2014121770A Pending JP2014211939A (ja) | 2005-02-14 | 2014-06-12 | 揮発性メモリのレジスタの読み出し |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007555398A Active JP5490361B2 (ja) | 2005-02-14 | 2006-02-03 | 揮発性メモリのレジスタの読み出し |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014121770A Pending JP2014211939A (ja) | 2005-02-14 | 2014-06-12 | 揮発性メモリのレジスタの読み出し |
Country Status (11)
Country | Link |
---|---|
US (2) | US7230876B2 (ja) |
EP (2) | EP1849161B1 (ja) |
JP (3) | JP5490361B2 (ja) |
KR (1) | KR100884448B1 (ja) |
CN (1) | CN101156211B (ja) |
AT (1) | ATE475180T1 (ja) |
BR (1) | BRPI0608200A2 (ja) |
DE (1) | DE602006015613D1 (ja) |
ES (1) | ES2393715T3 (ja) |
IL (1) | IL185249A (ja) |
WO (1) | WO2006089313A2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7120084B2 (en) * | 2004-06-14 | 2006-10-10 | Marvell International Ltd. | Integrated memory controller |
US8122187B2 (en) * | 2004-07-02 | 2012-02-21 | Qualcomm Incorporated | Refreshing dynamic volatile memory |
KR20060084071A (ko) * | 2005-01-17 | 2006-07-24 | 삼성전자주식회사 | 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법 |
US7620783B2 (en) * | 2005-02-14 | 2009-11-17 | Qualcomm Incorporated | Method and apparatus for obtaining memory status information cross-reference to related applications |
US7640392B2 (en) | 2005-06-23 | 2009-12-29 | Qualcomm Incorporated | Non-DRAM indicator and method of accessing data not stored in DRAM array |
US7230876B2 (en) | 2005-02-14 | 2007-06-12 | Qualcomm Incorporated | Register read for volatile memory |
US7610455B2 (en) * | 2005-05-11 | 2009-10-27 | Infineon Technologies Ag | Technique to read special mode register |
US9262326B2 (en) * | 2006-08-14 | 2016-02-16 | Qualcomm Incorporated | Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem |
US20080056051A1 (en) * | 2006-08-31 | 2008-03-06 | Peter Mayer | Memory with memory banks and mode registers and method of operating a memory |
US7593279B2 (en) * | 2006-10-11 | 2009-09-22 | Qualcomm Incorporated | Concurrent status register read |
KR100919815B1 (ko) * | 2008-08-04 | 2009-10-01 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR101529675B1 (ko) * | 2008-12-26 | 2015-06-29 | 삼성전자주식회사 | 멀티 칩 패키지 메모리 장치 |
JP5441216B2 (ja) | 2010-02-24 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 半導体装置及びデータ処理システム |
US8787105B2 (en) * | 2012-05-10 | 2014-07-22 | Nanya Technology Corporation | Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof |
US10050610B2 (en) | 2015-03-10 | 2018-08-14 | Qualcomm Incorporated | Clock distribution schemes with wide operating voltage ranges |
US10223311B2 (en) | 2015-03-30 | 2019-03-05 | Samsung Electronics Co., Ltd. | Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system |
KR102372888B1 (ko) * | 2015-06-15 | 2022-03-10 | 삼성전자주식회사 | 저장 장치의 온도별 데이터 관리 방법 |
US10395722B2 (en) * | 2017-09-29 | 2019-08-27 | Intel Corporation | Reading from a mode register having different read and write timing |
US10649925B2 (en) * | 2018-05-16 | 2020-05-12 | Microsoft Technology Licensing, Llc | Indirect data return from memory controller logic |
US10489316B1 (en) * | 2018-06-04 | 2019-11-26 | Micron Technology, Inc. | Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same |
CN115132240B (zh) * | 2021-03-29 | 2024-06-28 | 长鑫存储技术有限公司 | 数据传输电路、方法及存储装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08124380A (ja) * | 1994-10-20 | 1996-05-17 | Hitachi Ltd | 半導体メモリ及び半導体メモリアクセス方法 |
JP2002025288A (ja) | 2000-06-30 | 2002-01-25 | Hitachi Ltd | 半導体集積回路 |
JP2002343079A (ja) | 2001-05-18 | 2002-11-29 | Melco Inc | Dram装置およびdram装置のリフレッシュ方法 |
JP2004295946A (ja) | 2003-03-25 | 2004-10-21 | Sony Corp | 温度検出回路および記憶装置 |
JP2014211939A (ja) | 2005-02-14 | 2014-11-13 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 揮発性メモリのレジスタの読み出し |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08315569A (ja) * | 1995-05-16 | 1996-11-29 | Hitachi Ltd | 半導体記憶装置、及びデータ処理装置 |
JP3351953B2 (ja) | 1996-03-19 | 2002-12-03 | 富士通株式会社 | モードレジスタ制御回路およびこれを有する半導体装置 |
US5982697A (en) * | 1996-12-02 | 1999-11-09 | Micron Technology, Inc. | Method for initializing and reprogramming a control operation feature of a memory device |
US5784328A (en) * | 1996-12-23 | 1998-07-21 | Lsi Logic Corporation | Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array |
JP3954208B2 (ja) * | 1998-08-19 | 2007-08-08 | 富士通株式会社 | 半導体記憶装置 |
US6401213B1 (en) * | 1999-07-09 | 2002-06-04 | Micron Technology, Inc. | Timing circuit for high speed memory |
US6728798B1 (en) * | 2000-07-28 | 2004-04-27 | Micron Technology, Inc. | Synchronous flash memory with status burst output |
US6570804B1 (en) | 2000-08-29 | 2003-05-27 | Micron Technology, Inc. | Fuse read sequence for auto refresh power reduction |
JP2002108691A (ja) * | 2000-09-29 | 2002-04-12 | Mitsubishi Electric Corp | 半導体記憶装置および半導体記憶装置の制御方法 |
US6757857B2 (en) * | 2001-04-10 | 2004-06-29 | International Business Machines Corporation | Alternating current built in self test (AC BIST) with variable data receiver voltage reference for performing high-speed AC memory subsystem self-test |
US7664903B2 (en) * | 2002-02-25 | 2010-02-16 | Solid Access Technologies LLC | Control unit with PCI and SCSI buses and computing system with electronic semiconductor disk |
KR100532448B1 (ko) * | 2003-07-12 | 2005-11-30 | 삼성전자주식회사 | 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법 |
US8122187B2 (en) * | 2004-07-02 | 2012-02-21 | Qualcomm Incorporated | Refreshing dynamic volatile memory |
-
2005
- 2005-05-13 US US11/128,829 patent/US7230876B2/en active Active
-
2006
- 2006-02-03 CN CN2006800115437A patent/CN101156211B/zh active Active
- 2006-02-03 KR KR1020077020779A patent/KR100884448B1/ko active IP Right Grant
- 2006-02-03 EP EP06736337A patent/EP1849161B1/en active Active
- 2006-02-03 EP EP10165753A patent/EP2234114B1/en active Active
- 2006-02-03 BR BRPI0608200-9A patent/BRPI0608200A2/pt not_active IP Right Cessation
- 2006-02-03 JP JP2007555398A patent/JP5490361B2/ja active Active
- 2006-02-03 DE DE602006015613T patent/DE602006015613D1/de active Active
- 2006-02-03 WO PCT/US2006/006995 patent/WO2006089313A2/en active Application Filing
- 2006-02-03 ES ES10165753T patent/ES2393715T3/es active Active
- 2006-02-03 AT AT06736337T patent/ATE475180T1/de not_active IP Right Cessation
-
2007
- 2007-01-16 US US11/623,349 patent/US7251192B2/en active Active
- 2007-08-13 IL IL185249A patent/IL185249A/en active IP Right Grant
-
2012
- 2012-01-13 JP JP2012005138A patent/JP2012119055A/ja active Pending
-
2014
- 2014-06-12 JP JP2014121770A patent/JP2014211939A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08124380A (ja) * | 1994-10-20 | 1996-05-17 | Hitachi Ltd | 半導体メモリ及び半導体メモリアクセス方法 |
JP2002025288A (ja) | 2000-06-30 | 2002-01-25 | Hitachi Ltd | 半導体集積回路 |
JP2002343079A (ja) | 2001-05-18 | 2002-11-29 | Melco Inc | Dram装置およびdram装置のリフレッシュ方法 |
JP2004295946A (ja) | 2003-03-25 | 2004-10-21 | Sony Corp | 温度検出回路および記憶装置 |
JP2014211939A (ja) | 2005-02-14 | 2014-11-13 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 揮発性メモリのレジスタの読み出し |
Also Published As
Publication number | Publication date |
---|---|
US7230876B2 (en) | 2007-06-12 |
JP2014211939A (ja) | 2014-11-13 |
IL185249A (en) | 2012-07-31 |
KR20070103060A (ko) | 2007-10-22 |
US20070115744A1 (en) | 2007-05-24 |
CN101156211A (zh) | 2008-04-02 |
ES2393715T3 (es) | 2012-12-27 |
US7251192B2 (en) | 2007-07-31 |
US20060181957A1 (en) | 2006-08-17 |
ATE475180T1 (de) | 2010-08-15 |
DE602006015613D1 (de) | 2010-09-02 |
CN101156211B (zh) | 2013-08-14 |
JP2008530721A (ja) | 2008-08-07 |
EP1849161B1 (en) | 2010-07-21 |
WO2006089313A3 (en) | 2007-01-18 |
EP1849161A2 (en) | 2007-10-31 |
KR100884448B1 (ko) | 2009-02-19 |
WO2006089313A2 (en) | 2006-08-24 |
IL185249A0 (en) | 2008-02-09 |
EP2234114B1 (en) | 2012-10-03 |
EP2234114A1 (en) | 2010-09-29 |
JP5490361B2 (ja) | 2014-05-14 |
BRPI0608200A2 (pt) | 2009-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5490361B2 (ja) | 揮発性メモリのレジスタの読み出し | |
US7640392B2 (en) | Non-DRAM indicator and method of accessing data not stored in DRAM array | |
CN101465158B (zh) | 半导体存储器、存储器***和存储器访问控制方法 | |
Wang | Modern dram memory systems: Performance analysis and scheduling algorithm | |
KR102098248B1 (ko) | 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러 | |
EP2076905B1 (en) | Concurrent reading of status registers | |
US20140325105A1 (en) | Memory system components for split channel architecture | |
TW201903783A (zh) | 半導體記憶體裝置及其操作方法及記憶體系統 | |
US6888760B2 (en) | System and method for multiplexing data and data masking information on a data bus of a memory device | |
KR100499844B1 (ko) | 정렬데이타저장장치및본딩패드를구비한dram구조 | |
TW202105180A (zh) | 記憶體分時控制的方法及相關系統 | |
US20130238841A1 (en) | Data processing device and method for preventing data loss thereof | |
JP4534485B2 (ja) | 半導体装置及びメモリモジュール | |
US11971832B2 (en) | Methods, devices and systems for high speed transactions with nonvolatile memory on a double data rate memory bus | |
US20070189084A1 (en) | Reduced pin count synchronous dynamic random access memory interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131023 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131028 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131125 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140212 |