JP2004295946A

JP2004295946A - 温度検出回路および記憶装置

Info

Publication number: JP2004295946A
Application number: JP2003083577A
Authority: JP
Inventors: Shigeji Ikeda; 繁治池田; Shinichi Fukuda; 真一福田; Isao Ohira; 勲大平; Toshihiko Sato; 佐藤　　敏彦
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-03-25
Filing date: 2003-03-25
Publication date: 2004-10-21
Anticipated expiration: 2023-03-25
Also published as: JP4366968B2

Abstract

【課題】低い消費電力で動作することができる温度検出回路、および、実効のある電力低減が可能な記憶装置を提供する。
【解決手段】レジスタ２５の出力がトランジスタ１６のゲート端子および比較器１０に、レジスタ３５の出力がトランジスタ２６のゲート端子および比較器２０にそれぞれ入力される。温度データＴＡ，ＴＢ，ＴＣが“１１０”の場合、温度データＴＢが“１”であるためにトランジスタ１６がオフ状態となって抵抗器１１、１２への電流供給が遮断され、比較器１０は定電流源が遮断されて強制的に“１”を出力する。温度データＴＡ，ＴＢ，ＴＣが“１１１”の場合、温度データＴＣが“１”のため、さらにトランジスタ２６がオフ状態となって抵抗器２１、２２への電流供給が遮断され、比較器２０は定電流源が遮断されて強制的に“１”を出力する。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、周囲温度を検出し、デジタル信号に変換して出力する温度検出回路、および周囲温度に応じてリフレッシュのタイミング周期が制御される記憶装置に関する。
【０００２】
【従来の技術】
従来より、コンピュータ装置などに使用される記憶装置として、ダイナミック型記憶素子により構築された半導体メモリＬＳＩ、例えばＳＤＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）がよく用いられている。この種の記憶素子は電荷蓄積の有無によって２値情報を表現するが、放っておくと電荷が電流として漏れ、一定時間後には電荷が消失してしまうという性質がある。そのため、記憶装置は、定期的に電荷を最補充してデータの喪失を防ぐリフレッシュと呼ばれる作業を必要としており、外部装置からのリフレッシュ要求に基づいてリフレッシュ動作を行うオート・リフレッシュ機能や、外部装置から状態を設定するだけでメモリＬＳＩ自体が自動的にリフレッシュ動作を実行するセルフ・リフレッシュ機能を備えたものとなっている。このうちセルフ・リフレッシュ機能は、パーソナルコンピュータ、ＰＤＡ（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔ）、携帯電話などにおいて、バッテリ電源で記憶内容を長期間保持することを目的として使用されている。
【０００３】
ところで、ダイナミック型記憶素子における記憶情報の保持時間は、温度に大きく依存しており、温度が１０℃低下すると記憶保持時間は約１．５倍に増加することが知られている。このため、記憶素子の温度を検出し、検出温度に応じてリフレッシュの周期を変えることにより、低温時における無駄なリフレッシュを省き、消費電流を大幅に低減することが提案されてきていた。
【０００４】
温度検知手段２００は、電源ＶＤＤと接地の間に、抵抗器２０１および温度変化に伴って抵抗値が変化するサーミスタ２０２を直列に接続したものであり、検知温度を電圧（温度検知信号ＴＩＮ）として出力する。一方、抵抗器２１１，２１２、抵抗器２２１，２２２、抵抗器２３１，２３２の各組は、それぞれ、電源電圧に対し基準電位ＶＲＡ，ＶＲＢ，ＶＲＣを発生するように構成されている。この基準電位ＶＲＡ，ＶＲＢ，ＶＲＣのそれぞれは、温度Ｔａ，Ｔｂ，Ｔｃにおける温度検知信号ＴＩＮの電位に相当するように予め設定された値である。
【０００５】
比較器２１０，２２０，２３０は、温度検知信号ＴＩＮの電位と、基準電位ＶＲＡ，ＶＲＢ，ＶＲＣの値をそれぞれ比較し、温度検知信号ＴＩＮが基準電位ＶＲＡ，ＶＲＢ，ＶＲＣよりも低電位である場合には“０”を、高電位である場合には“１”を出力するようになっている。レジスタ２１５，２２５，２３５は、比較器２１０，２２０，２３０からの出力をレジスタセット信号ＲＥの立ち上がりエッジで格納する。
【０００６】
サーミスタ２０２の抵抗値は、温度が高くなるにつれて低下する。そのため、温度検知信号ＴＩＮは、図９のような温度依存性を示す。このとき、比較器２１０，２２０，２３０ないしレジスタ１１５，１２５，１３５の出力である温度データＴＡ，ＴＢ，ＴＣは、図１０に示した表のように与えられ、温度Ｔａ，Ｔｂ，Ｔｃを境界値とする４つの温度範囲に対応する８ビットのデータとなる。これにより、検知温度が４つの温度範囲のいずれに該当するのかが判明する。そこで、従来では、このようにして得られた温度情報を基にリフレッシュの周期を制御すれば、リフレッシュ動作における平均消費電流を減少させることができると考えられていた（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開平５−１８９９６４号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、このような従来の温度検出回路では、基準電位ＶＲＡ，ＶＲＢ，ＶＲＣや比較回路２１０，２２０，２３０などに定常電流が流れるために、消費電流が大きいという問題があった。つまり、温度に応じたタイミング制御を実現し、無駄なリフレッシュ削減を可能にした反面、温度検出回路における消費電流が無視できない程度に大きいことが電力低減の効率を低下させていた。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、低い消費電力で動作することができる温度検出回路、および、実効のある電力低減が可能な記憶装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の温度検出回路は、温度検知素子から出力された温度検知信号に基づいて温度を検出する回路であって、温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する複数の比較手段を備え、比較結果に応じて、少なくとも比較手段の動作が制限されるようにしたものである。
【００１１】
本発明の記憶装置は、本発明の温度検出回路を備え、この温度検出回路が出力する温度情報に基づいてリフレッシュのタイミングが制御されるように構成されたものである。
【００１２】
本発明の温度検出回路および記憶装置では、複数の比較手段によって、温度検知信号と複数の基準信号のそれぞれとの比較結果が出力される。この比較結果に応じて少なくとも比較手段の動作が制限され、消費電流が削減される。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１４】
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態に係る記憶装置の概略構成を表している。この記憶装置は、いわゆるＤＲＡＭであり、２値情報を記憶するメモリセルがｍ（行；ロウ）×ｎ（列；カラム）のマトリクス状に配置されたメモリセルアレイ１１１と、情報の書き込みと読み出しに必要な回路によって構成されている。例えば、クロックバッファ１０１は、外部からのクロック信号を受信して内部回路およびタイミングジェネレータ１０３に分配するようになっている。コマンドデコーダ１０２は、外部から入力されるコマンド信号を解読してライト，リード，オート・リフレッシュなどの動作を判別し、クロックバッファ１０１，タイミングジェネレータ１０３に出力する。タイミングジェネレータ１０３は、これらクロックバッファ１０１やコマンドデコーダ１０２からの出力を受け、内部動作に必要な各種タイミングを発生させる。
【００１５】
ここでは、温度検出回路１０４が、メモリチップの内部あるいはその近傍の温度を検出し、検出結果をタイミングジェネレータ１０３，セルフリフレッシュタイマ１０５に出力するようになっている。また、セルフリフレッシュタイマ１０５は、セルフリフレッシュモード時のリフレッシュ動作間隔を決定するクロックを発生するものであり、クロック周波数を温度検出回路４からの検出温度により制御するようになっている。リフレッシュアドレスカウンタ１０６は、リフレッシュ動作を行うたびに１が加算（＋１）されるカウンタであり、リフレッシュ時のロウアドレスを発生する。
【００１６】
ロウアドレスラッチ１０７，カラムアドレスラッチ１０８には、外部より時分割に送られてくるアドレス信号がロウアドレスとカラムアドレスに分けられ、それぞれに格納される。マルチプレクサ１０９は、リフレッシュアドレスと通常動作時のロウアドレスのいずれかを選択してロウデコーダ１１０に入力し、ロウデコーダ１１０は、入力されるロウアドレスに応じてｍ行から１行のセルを選択する。センスアンプ１１２は、こうしてロウアドレスで選択されたｎ個のセルからの微小信号出力を増幅するために設けられ、カラムデコーダ１１３は、カラムアドレスに応じて１つのセル列を選択するようになっている。データ入出力バッファ１１４は、書き込み時には入力されるデータ信号をカラム側の回路に受け渡し、読み出し時にはセンスアンプ１１２からの出力を外部へ受け渡すようになっている。
【００１７】
図２は、このうち温度検出回路の具体的構成を表したものである。この温度検出回路１０４の基本構成は、例えばＤＲＡＭに適用されてきた従来の温度検出回路と同様である。すなわち、温度検出回路１０４は、抵抗器１Ａおよびサーミスタ２Ａを直列に接続した温度検知手段１、および、基準電位ＶＲＡを発生させる抵抗器１１，１２、基準電位ＶＲＢを発生させる抵抗器２１，２２、基準電位ＶＲＣを発生させる抵抗器３１，３２、比較器１０，２０，３０、並びにレジスタ１５，２５，３５から構成されている。さらに、ここでは、レジスタ２５からの出力が、トランジスタ１６のゲート端子および比較器１０に、またレジスタ３５からの出力が、トランジスタ２６のゲート端子および比較器２０にそれぞれ入力されるようになっている。
【００１８】
温度検知手段１は、周囲温度の変化によるサーミスタ２Ａの抵抗値変化を利用し、検出値として温度検知信号ＴＩＮを出力する。また上記の抵抗器１１〜３２を含む回路部分にて発生する基準電位ＶＲＡ，ＶＲＢ，ＶＲＣは、それぞれ、温度Ｔａ，Ｔｂ，Ｔｃにおける温度検知信号ＴＩＮの電位に相当するように設定されている。なお、ここでは、基準電位ＶＲＡを発生する抵抗器１１，１２と電源ＶＤＤとの間に、トランジスタ１６がソース−ドレイン間で接続されている。また、基準電位ＶＲＢを発生する抵抗器２１，２２と電源ＶＤＤとの間に、トランジスタ２６がソース−ドレイン間で接続されている。これらのトランジスタ１６，２６は、ゲート入力値が“１”であれば遮断され、“０”であれば導通するようになっている。
【００１９】
比較器１０，２０，３０は、定電流源を使用した差動回路などで構成されており、それぞれ、温度検知手段１から出力される温度検知信号ＴＩＮと基準電位ＶＲＡ，ＶＲＢ，ＶＲＣの値を比較し、温度検知信号ＴＩＮが基準電位ＶＲＡ，ＶＲＢ，ＶＲＣよりも低電位であれば“０”を、高電位であれば“１”を出力するようになっている。また、比較器１０，２０，３０の各出力はレジスタ１５，２５，３５が一旦格納し、温度データＴＡ，ＴＢ，ＴＣとしてタイミングジェネレータ１０３やセルフリフレッシュタイマ１０５に出力するようになっている。これらレジスタ１５，２５，３５は、すべてレジスタセット信号ＲＥによる制御下で動作する。
【００２０】
また、ここでは、比較器１０は、レジスタ２５からの信号入力を受け、信号値が“１”である場合に定電流源を遮断すると共に強制的に“１”を出力するように構成されている。また、比較器２０は、レジスタ３５からの信号入力を受け、信号値が“１”である場合に定電流源を遮断すると共に強制的に“１”を出力するようになっている。なお、本実施の形態における温度データＴＡ，ＴＢ，ＴＣを揃えたものは１つの温度情報を示すデータであって、本発明の「温度情報」に対応している。
【００２１】
次に、この記憶装置の動作について説明する。
【００２２】
書き込み動作は、一旦メモリセルアレイ１１１に記憶されている情報を読み出し、センスアンプ１１２で増幅した後、カラムデコーダ１１３で指定したセル列を外部入力された書き込み用データで置き換えることで行われる。また、読み出し動作においては、外部アドレス信号から得られるロウアドレスによってメモリセルアレイ１１１の１行が特定され、この行に接続されたｎ個のメモリセル各々から情報が読み出され、センスアンプ１１２で増幅される。読み出された情報のうちの１つが、カラムデコーダ１１３から入力されるカラムアドレスに基づいて選択され、データ入出力バッファ１１４を介して外部へ出力される。
【００２３】
このような通常の動作の一方で、記憶装置はリフレッシュ動作も行う。オート・リフレッシュはコマンド信号により指定される動作であり、リフレッシュアドレスカウンタ１０６からの出力がマルチプレクサ１０９からロウデコーダ１１０に入力されることで、セルの行が選択される。選択行におけるｎ個のカラムデータは読み出され、センスアンプ１１２で増幅されて、再度メモリセルに書き込まれる。
【００２４】
また、セルフ・リフレッシュ・モードには、セルフリフレッシュエントリコマンドで入り、このモードに入るとセルフリフレッシュタイマ１０５の制御に基づいて記憶装置内部で自動的にリフレッシュを行う。ここで、セルフリフレッシュタイマ１０５が発生するクロックの周期は、温度検出回路１０４から入力される温度データＴＡ，ＴＢ，ＴＣに基づいて制御されている。
【００２５】
温度検出回路１０４では、温度検知手段１が、検知温度を温度検知信号ＴＩＮとして出力する。その一方、抵抗器１１，１２、抵抗器２１，２２、抵抗器３１，３２の各組は、それぞれ基準電位ＶＲＡ，ＶＲＢ，ＶＲＣを発生する。比較器１０，２０，３０は、温度検知信号ＴＩＮの電位と、基準電位ＶＲＡ，ＶＲＢ，ＶＲＣの値をそれぞれ比較し、温度検知信号ＴＩＮが基準電位ＶＲＡ，ＶＲＢ，ＶＲＣよりも低電位である場合には“０”を、高電位である場合には“１”を出力する。これら比較器１０，２０，３０からの出力は、それぞれレジスタ１５，２５，３５にレジスタセット信号ＲＥのタイミングに応じて格納される。また、レジスタ１５，２５，３５のそれぞれは、格納した２値信号を温度データＴＡ，ＴＢ，ＴＣとして出力する。
【００２６】
図３は、検知温度範囲と温度データＴＡ，ＴＢ，ＴＣおよびパワーカットされる比較器の関係を表したものである。このように、温度データＴＡ，ＴＢ，ＴＣからなる温度情報は、温度データＴＣ側を上位桁とし、最上位桁からみて最初に“１”となる桁から下位の桁はすべて“１”となっている。これは、温度検知信号ＴＩＮが、ある基準電位より大きければ、それよりも低い基準電位と比較しても必ず大きいことによる。ここで、温度検出回路１０４は、前述のように動作したうえで、この温度情報のビット桁の表現規則を利用して次の動作を行う。
【００２７】
検知温度がＴｂ〜Ｔｃ、すなわち、温度データＴＡ，ＴＢ，ＴＣが“１１０”の場合には、温度データＴＢが“１”であるためにトランジスタ１６がオフ状態になり、抵抗器１１、１２への電流供給が遮断される。と同時に、比較器１０では定電流源が遮断され、強制的に“１”を出力するようになる。したがって、温度データＴＢが“１”となる場合には、比較器１０をパワーカットしながら、その出力である温度データＴＡは“１”の状態を保つ。
【００２８】
また、検知温度がＴｃ以上すなわち温度データＴＡ，ＴＢ，ＴＣが“１１１”の場合には、温度データＴＣが“１”であるためにトランジスタ２６がオフ状態となって抵抗器２１、２２への電流供給が遮断され、比較器２０では定電流源が遮断され、強制的に“１”を出力するようになる。また、このときは温度データＴＢも“１”であることから、トランジスタ１６もオフ状態となり、比較器１０においても電流供給は遮断され、強制的に“１”が出力される。したがって、比較器１０，２０をパワーカットしながら、これらの出力である温度データＴＡ，ＴＢは“１”の状態を保つ。
【００２９】
さらにその後、検知温度が下がった場合、例えば検知温度がＴｃ以上の範囲からＴｂ〜Ｔｃの範囲へ変化した場合には、温度データＴＣが“１”から“０”となる。すると、トランジスタ２６はオフ状態からオン状態となり、比較器２０も電流供給を受けて動作するようになる。よって、温度データＴＢは、通常どおり実測値が出力されるようになる。こうした動作は、温度データＴＢが“１”から“０”へと変化する場合にも同様であり、温度データＴＡは実測値が出力されるようになる。
【００３０】
このように本実施の形態の温度検出回路１０４では、電源ＶＤＤと基準電位ＶＲＡ，ＶＲＢを発生する抵抗器との間にそれぞれトランジスタ１６，２６を設け、トランジスタ１６のゲート端子および比較器１０には温度データＴＢを、トランジスタ２６のゲート端子および比較器２０には温度データＴＣを入力するようにしたので、温度情報のビット桁の表現規則から導出できることから実測値でなくともよいビット桁の温度データについては強制出力され、その温度データを検出するための抵抗器，比較器の電流供給は遮断される。よって、電流消費を大幅に削減することができる。また、本実施の形態の記憶装置においては、温度検出回路１０４が検出した温度データＴＡ，ＴＢ，ＴＣに基づいてセルフリフレッシュタイマ１０５の発生周期を制御するようにしたので、メモリの温度に対応したタイミング制御により無駄なリフレッシュは削減され、また温度検出回路１０４における電流消費が少ないことから、装置全体として効率よく消費電力を低減することができる。
【００３１】
〔第２の実施の形態〕
図４は、第２の実施の形態に係る温度検出回路の構成を表している。この温度検出回路は、第１の実施の形態における温度検出回路１０４と同様、ＤＲＡＭに組み込まれている。なお、第１の実施の形態と同様の構成要素については同一の符号を付し、説明を適宜省略するものとする。
【００３２】
ここでは、電源ＶＤＤと回路本体との間にトランジスタ３が設けられている。トランジスタ３には、ここではＰチャネル型のＦＥＴが用いられ、電源ＶＤＤと回路本体の間にソース−ドレイン間が接続され、ゲート端子にパワーカット信号ＰＥが入力される。すなわち、回路本体の各部に電源ＶＤＤを供給するか否かは、トランジスタ３の開閉状態、ひいてはパワーカット信号ＰＥにより制御されるようになっている。
【００３３】
パワーカット信号ＰＥは、例えば、レジスタセット信号ＲＥの同期信号とすると都合がよい。レジスタセット信号ＲＥは、図５（Ａ）に示したように、低レベルの期間と高レベルの期間を交互に繰り返すように設定されており、図５（Ｂ）に示したように、レジスタセット信号ＲＥが低レベルから高レベルへ移行する度に、その立ち上がりエッジＲＳにおいてレジスタ１５，２５，３５に温度データＴＡ，ＴＢ，ＴＣが格納される。よって、ここでは、レジスタセット信号ＲＥとパワーカット信号ＰＥはともに温度検出期間ｔ_１では低レベル，パワーカット期間ｔ_２では高レベルを保持し、トランジスタ３はパワーカット信号ＰＥが低レベルの温度検出期間ｔ_１ではオン状態、高レベルのパワーカット期間ｔ_２ではオフ状態となる。
【００３４】
次に、この温度検出回路の動作について説明する。
【００３５】
温度検出回路１０４では、温度検出期間ｔ_１でのみパワーカット信号ＰＥが低レベルとなってトランジスタ３が導通する。よって、電源ＶＤＤは、この間だけ検出回路本体に電流を供給し、動作させる。ここでの動作は、第１の実施の形態に説明したとおりである。これにより、温度データＴＡ，ＴＢ，ＴＣのうち温度情報のビット桁の表現規則から導出できるために実測値でなくともよいビット桁のデータは強制出力されると共に、その温度データを検出するための抵抗器，比較器の電流供給は遮断される。
【００３６】
比較器１０，２０，３０において得られた検出結果は、温度検出期間ｔ_１からパワーカット期間ｔ_２へ移行する際、レジスタセット信号ＲＥの遷移によりレジスタ１５，２５，３５に格納される。同時に、パワーカット信号ＰＥは高レベルへ遷移してトランジスタ３を遮断状態とすることから、パワーカット期間ｔ_２では、回路本体への電源供給が断たれ、温度検出動作は停止される。
【００３７】
このように、温度検出回路１０４は、常時動作するのではなく、電流供給を受ける温度検出期間ｔ_１にしか動作できないようになっており、この温度検出期間ｔ_１の内に温度データＴＡ，ＴＢ，ＴＣを検出し、レジスタ１５，２５，３５に格納するまでの動作を行う。パワーカット期間ｔ_２には、温度検出回路１０４は、本体部分から電源ＶＤＤが遮断されているために電流消費がない。このパワーカット状態は、次の温度検出期間ｔ_１となるまで続き、以上に説明したシーケンス全体は周期的に繰り返される。
【００３８】
このように本実施の形態の温度検出回路では、電源ＶＤＤと本体部分の間にトランジスタ３を設けることで動作期間を温度検出期間ｔ_１に限定し、この期間以外には電流供給を受けないようにしたので、その電流消費は動作期間に比例して大幅に削減される。つまり、パワーカット期間ｔ_２を温度検出期間ｔ_１に比して長く設定するほど、温度検出回路１０４の平均消費電流は削減される。よって、この場合の温度検出回路は、第１の実施の形態に比べ、さらに低消費電力で動作するものとなり、記憶装置の消費電力も一層削減することができる。
【００３９】
上記各実施の形態のように温度検知素子としてサーミスタ２Ａを用いる場合には、サーミスタ２Ａは集積化が困難であることから、図６のように半導体集積回路１５０の外部に実装することが好ましい（なお、比較回路６０は比較器１０〜３０を代表的に表している。比較回路６０など、サーミスタ２Ａ以外の回路部分は半導体集積回路１５０に内蔵されている）。
【００４０】
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態および実施例に限定されるものではなく、種々の変形実施が可能である。例えば、温度検知素子としてバイポーラトランジスタ３Ａを用い、図７のように接続してベース−エミッタ間の逆方向降伏電圧を利用することもできる。この場合には、温度検知手段，比較回路６０を含む温度検出回路１２４の全体が半導体集積回路１５０の内部に集積化される。なお、トランジスタ３Ａにおける電圧の温度変化は微小なため、出力される温度検出信号を比較回路６０に入力する前にオペアンプ等の信号増幅回路４Ａで増幅しておくとよい。
【００４１】
また、実施の形態においては、温度検出回路１０４は３段の比較器１０〜３０を備えるものとして説明したが、比較器の段数は４以上としてもよい。その場合には、より高精度な温度検出が可能であり、よりきめ細かに消費電流を削減することが可能となる。
【００４２】
また、実施の形態では、温度情報を、ビット桁が下位側から温度データＴＡ，ＴＢ，ＴＣの順に並んだデータとし、上位桁の情報に応じて下位桁の情報を制御するように説明したが、本発明におけるデータの上位、下位は便宜的に設定した概念であって、本発明は、あるデータの値が決定すれば自ずと値が決まるデータがある場合に、前者の値に応じて後者の出力を制御し、回路動作が省力化されるように構成されていればよい。
【００４３】
【発明の効果】
以上説明したように、本発明の温度検出回路によれば、温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する複数の比較手段を備え、比較結果に応じて、少なくとも比較手段の動作が制限されるようにしたので、回路動作が省力化され、その電流消費を大幅に削減することが可能となる。
【００４４】
また、本発明の記憶装置によれば、本発明の温度検出回路を備え、この温度検出回路からの出力に基づいてリフレッシュのタイミングが制御されるようにしたので、温度検出に要する電流消費が少なく、無駄なリフレッシュが削減されることから、実効的に消費電力を低減することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る記憶装置（ＤＲＡＭ）の構成図である。
【図２】図１に示した温度検出回路の構成を表すブロック図である。
【図３】図１に示した温度検出回路の動作を説明するための図である。
【図４】第２の実施の形態に係る温度検出回路の構成を表す図である。
【図５】図４に示した温度検出回路の動作を表すタイミングチャートである。
【図６】図１に示した記憶装置に対する温度検出回路の実装状態を説明するための図である。
【図７】図６に示した温度検出回路の実装状態の変形例を示す図である。
【図８】従来の温度検出回路の構成図である。
【図９】図８に示した温度検出回路における温度検出信号と検知温度との関係を表す図である。
【図１０】図８に示した温度検出回路における温度データと検知温度との関係を表す図である。
【符号の説明】
１…温度検知手段、１Ａ…抵抗器、２Ａ…サーミスタ、３…トランジスタ、１０，２０，３０…比較器、１１，１２，２１，２２，３１，３２…抵抗器、１６，２６…トランジスタ、１５，２５，３５…レジスタ、１０４…温度検出回路、１０５…セルフリフレッシュタイマ、ＴＩＮ…温度検知信号、ＶＲＡ，ＶＲＢ，ＶＲＣ…基準電位、ＰＥ…パワーカット信号、ＲＥＡ，ＲＥＢ，ＲＥＣ…レジスタセット信号、ＴＡ，ＴＢ，ＴＣ…温度データ、ｔ_１…温度検出期間、ｔ_２…パワーカット期間。

Claims

温度検知素子から出力された温度検知信号に基づいて温度を検出する回路であって、
前記温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する複数の比較手段を備え、
前記比較結果に応じて、少なくとも前記比較手段の動作が制限されるようにしたことを特徴とする温度検出回路。
前記複数の基準信号を発生する基準発生手段をさらに備え、
前記比較結果に応じて、前記基準発生手段の動作もまた制限されるようにしたことを特徴とする請求項１に記載の温度検出回路。
前記比較結果を、前記基準信号の大きさに対応するビット桁における２値の温度情報として保持する保持手段をさらに備え、
前記保持手段から出力された前記温度情報に応じて、前記複数の比較手段の動作が選択的に制限されるようにしたことを特徴とする請求項１に記載の温度検出回路。
前記温度情報のうち上位桁の情報に応じて下位桁の情報を制御すると共に、下位桁の２値信号を生成出力する基準発生手段および前記比較手段に対する電流供給が遮断されることを特徴とする請求項３に記載の温度検出回路。
少なくとも前記温度検知素子および前記比較手段の一方が時間間隔をおいて動作するように制御を行う制御手段を備えたことを特徴とする請求項１に記載の温度検出回路。
データを記憶する記憶部と、
温度検知素子から出力された温度検知信号と複数の基準信号のそれぞれとを比較してその比較結果をそれぞれ出力する複数の比較手段を含み、前記比較結果を温度情報として出力する温度検出回路と、
この温度検出回路により検出された温度に応じて前記記憶部におけるリフレッシュのタイミングを制御するリフレッシュ制御回路と
を備え、
前記比較結果に応じて、少なくとも前記比較手段の動作が制限されるようにしたことを特徴とする記憶装置。