JPS6218060A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6218060A JPS6218060A JP60157409A JP15740985A JPS6218060A JP S6218060 A JPS6218060 A JP S6218060A JP 60157409 A JP60157409 A JP 60157409A JP 15740985 A JP15740985 A JP 15740985A JP S6218060 A JPS6218060 A JP S6218060A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma nitride
- nitride film
- parts
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置特にそのボンディングパッド構造
に関する本のである。
に関する本のである。
従来、ポリシリを便用する高信頼度高速バイポーラ半導
体装置などに2いては、チタン(以後Tiと略す)と白
金(以後ptと略す)と金(以後Auと略す)の多層電
極で形成されるボンディングパッドを有している。
体装置などに2いては、チタン(以後Tiと略す)と白
金(以後ptと略す)と金(以後Auと略す)の多層電
極で形成されるボンディングパッドを有している。
その高信頼度・高速バイポーラ半導体装置において、二
層配線を形成する場合、一層目の配線は、ポリシリコン
と金属とのシリサイド膜で形成され、また、抵抗として
シリサイド化されない上記ポリシリコン(以後ポリシリ
抵抗と記す)が利用されている。
層配線を形成する場合、一層目の配線は、ポリシリコン
と金属とのシリサイド膜で形成され、また、抵抗として
シリサイド化されない上記ポリシリコン(以後ポリシリ
抵抗と記す)が利用されている。
更に、その上に層間膜としてプラズマ窒化膜を形成し、
更に、その上に二層目の配線がTiとPtとAuの多層
構造で形成されている。
更に、その上に二層目の配線がTiとPtとAuの多層
構造で形成されている。
上述した従来の構造では、ポリシリ抵抗をプラズマ窒化
膜で全面覆う構造となっているので、低温のアニールに
より、ポリシリ抵抗の電気伝導度が大幅に増加する事が
一般に知られて2つ、例えば、沖を気研究開発第117
号YO149Na2rプラズマ窒化膜の多結晶シリコン
抵抗への影響」P84右側114にrP−8iN層の中
に含まれている窒素あるいは、水素がアニールによって
素子内部へ拡散し、Po1y−8iのダングリングボン
ドと結合する」と書かれている。
膜で全面覆う構造となっているので、低温のアニールに
より、ポリシリ抵抗の電気伝導度が大幅に増加する事が
一般に知られて2つ、例えば、沖を気研究開発第117
号YO149Na2rプラズマ窒化膜の多結晶シリコン
抵抗への影響」P84右側114にrP−8iN層の中
に含まれている窒素あるいは、水素がアニールによって
素子内部へ拡散し、Po1y−8iのダングリングボン
ドと結合する」と書かれている。
上述した問題に対する対策として、プラズマ窒化膜で形
成された眉間膜の代りに、気相成長法で形成した酸化膜
を層間膜として使用すれば、窒素あるいは水素による影
響を除去する事ができ、ポリシリ抵抗の電気伝導度の大
幅な増加を抑える事ができる。その場合、その眉間膜と
しての酸化膜とTi との密着性が悪いために、ボンデ
ィング時に加わる機械的応力に耐える事ができず、ボン
ディング不良を生ずる欠点があった。
成された眉間膜の代りに、気相成長法で形成した酸化膜
を層間膜として使用すれば、窒素あるいは水素による影
響を除去する事ができ、ポリシリ抵抗の電気伝導度の大
幅な増加を抑える事ができる。その場合、その眉間膜と
しての酸化膜とTi との密着性が悪いために、ボンデ
ィング時に加わる機械的応力に耐える事ができず、ボン
ディング不良を生ずる欠点があった。
本発明σ1的は、低温のアニールを施しても、ポリシリ
コンの電気伝導度に影響を与えない眉間膜を有した構造
において、ボンディング時に加わる機械的応力に耐える
事ができる高信頼度なボンディング・パッド構造を提供
する事にある。
コンの電気伝導度に影響を与えない眉間膜を有した構造
において、ボンディング時に加わる機械的応力に耐える
事ができる高信頼度なボンディング・パッド構造を提供
する事にある。
本発明による構造は、多層金属電極で構成されるボンデ
ィング・パッドを有する構造において、そのボンディン
グ・パッドの直下に接してプラズマ窒化膜が設けられて
Sす、かつ、ボンディング・パッド以外の部分のプラズ
マ窒化膜は除去された構造を有する事を特敵としている
。
ィング・パッドを有する構造において、そのボンディン
グ・パッドの直下に接してプラズマ窒化膜が設けられて
Sす、かつ、ボンディング・パッド以外の部分のプラズ
マ窒化膜は除去された構造を有する事を特敵としている
。
第1図は、本発明の一実施例の最終断面図である。
本実施例の製造プロセスは、まず第2図のよりに、半導
体基板1上の一生面に設けたフィールド酸化膜2上に、
一層目の配線としてのポリシリ配線3を形成する。この
ポリシリ配線3は、例えば、化学的気相成長技術で、全
面に成長させたポリシリコンを既存のホスト1/シスト
技術(以下PR技術と略す)及びドライエツチング技術
でパターニングする事により、または、上述のポリシリ
コンを選択的酸化でパターニングする事により、形成す
る事ができる。その上に、層間膜として、気相成長法で
形成した酸化膜4及びTi と密着がよく、ボンディン
グ性が良好となる膜としてプラズマ窒化膜5を形成する
。
体基板1上の一生面に設けたフィールド酸化膜2上に、
一層目の配線としてのポリシリ配線3を形成する。この
ポリシリ配線3は、例えば、化学的気相成長技術で、全
面に成長させたポリシリコンを既存のホスト1/シスト
技術(以下PR技術と略す)及びドライエツチング技術
でパターニングする事により、または、上述のポリシリ
コンを選択的酸化でパターニングする事により、形成す
る事ができる。その上に、層間膜として、気相成長法で
形成した酸化膜4及びTi と密着がよく、ボンディン
グ性が良好となる膜としてプラズマ窒化膜5を形成する
。
さらに第3図に示す様に、既存のPR技術Sよびドライ
エツチング技術で、ボンディング・パッドを構成する部
分以外のプラズマ窒化膜5をエツチング除去する。
エツチング技術で、ボンディング・パッドを構成する部
分以外のプラズマ窒化膜5をエツチング除去する。
さらは、第4図の様に、二層目の配線としてのTi/P
t/Au 多層電極を、既存のりフトオフ技術を用い
てTi/Piを形成し、さらにその上に、Au蒸着また
はAuメッキ等により、形成すると共に、プラズマ窒化
膜が残っている部分上には、ボンディングパッド部10
を形成する。
t/Au 多層電極を、既存のりフトオフ技術を用い
てTi/Piを形成し、さらにその上に、Au蒸着また
はAuメッキ等により、形成すると共に、プラズマ窒化
膜が残っている部分上には、ボンディングパッド部10
を形成する。
最後に、第1図番こよれば、パッジベージ薔ン膜として
、ポリイミド9を形成する。この場合、ポリイミドは、
ボンディングパッド部10を既存のPR技vrI′j6
よびエツチング技術で選択的に除去し。
、ポリイミド9を形成する。この場合、ポリイミドは、
ボンディングパッド部10を既存のPR技vrI′j6
よびエツチング技術で選択的に除去し。
形成される。次に、組立工程に2いてボンディングパッ
ド部1oにボンディングワイヤー11を形成して成る。
ド部1oにボンディングワイヤー11を形成して成る。
以上説明したように、本発明により、プラズマ窒化膜の
影響によって生IZるポリシリ抵林の#ダ伝導度の変化
を抑制する事ができると共に、ボンディング時に加わる
機械的応力にも耐えうる高信頼度なボンディングパッド
構造を提供できるので、その効果は大きい。
影響によって生IZるポリシリ抵林の#ダ伝導度の変化
を抑制する事ができると共に、ボンディング時に加わる
機械的応力にも耐えうる高信頼度なボンディングパッド
構造を提供できるので、その効果は大きい。
第1図は本発明のボンディングパッド構造である。第2
図、第3図、第4図は、本発明によるボンディングパッ
ド構造の製造工程を示す各@面図である。 1・・・・・・半導体基板、2・・・−・・フィールド
酸化膜、3・・・・・・ポリシリ配線、4・・・・・・
酸化膜、5・・・・・・プラズマ窒化膜、6・・・・・
・Ti膜、7・・・・・・Pi膜、8・・・・・・Au
配線、9・・・・・・ポリイミド、10・・・・・・ボ
ンディングパッド部、11・・・・・・ボンディングワ
イヤー。 代理人 弁理士 内 原 晋。
図、第3図、第4図は、本発明によるボンディングパッ
ド構造の製造工程を示す各@面図である。 1・・・・・・半導体基板、2・・・−・・フィールド
酸化膜、3・・・・・・ポリシリ配線、4・・・・・・
酸化膜、5・・・・・・プラズマ窒化膜、6・・・・・
・Ti膜、7・・・・・・Pi膜、8・・・・・・Au
配線、9・・・・・・ポリイミド、10・・・・・・ボ
ンディングパッド部、11・・・・・・ボンディングワ
イヤー。 代理人 弁理士 内 原 晋。
Claims (1)
- 多層金属電極で構成されるボンディングパッドを有す
る構造において、該ボンディングパッドの直下に接して
、プラズマ窒化膜が設けられており、かつ、該ボンディ
ングパッド以外の部分のプラズマ窒化膜は除去された構
造を有する事を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60157409A JPS6218060A (ja) | 1985-07-16 | 1985-07-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60157409A JPS6218060A (ja) | 1985-07-16 | 1985-07-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6218060A true JPS6218060A (ja) | 1987-01-27 |
Family
ID=15648999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60157409A Pending JPS6218060A (ja) | 1985-07-16 | 1985-07-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6218060A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0330347A (ja) * | 1989-06-27 | 1991-02-08 | Toshiba Corp | 半導体装置 |
JPH03237723A (ja) * | 1990-02-14 | 1991-10-23 | Nec Yamagata Ltd | 半導体装置の製造方法 |
US5424581A (en) * | 1992-07-08 | 1995-06-13 | National Semiconductor | Crater prevention technique for semiconductor processing |
JP2012089901A (ja) * | 2012-02-09 | 2012-05-10 | Rohm Co Ltd | 半導体装置 |
CN105679729A (zh) * | 2014-12-04 | 2016-06-15 | 富士电机株式会社 | 半导体器件及半导体器件的制造方法 |
-
1985
- 1985-07-16 JP JP60157409A patent/JPS6218060A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0330347A (ja) * | 1989-06-27 | 1991-02-08 | Toshiba Corp | 半導体装置 |
JPH03237723A (ja) * | 1990-02-14 | 1991-10-23 | Nec Yamagata Ltd | 半導体装置の製造方法 |
US5424581A (en) * | 1992-07-08 | 1995-06-13 | National Semiconductor | Crater prevention technique for semiconductor processing |
JP2012089901A (ja) * | 2012-02-09 | 2012-05-10 | Rohm Co Ltd | 半導体装置 |
CN105679729A (zh) * | 2014-12-04 | 2016-06-15 | 富士电机株式会社 | 半导体器件及半导体器件的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6218060A (ja) | 半導体装置 | |
JPH0555228A (ja) | 半導体装置 | |
US4885630A (en) | High power multi-layer semiconductive switching device having multiple parallel contacts with improved forward voltage drop | |
JPH0529376A (ja) | 半導体装置のボンデイングパツド | |
JPH03101233A (ja) | 電極構造及びその製造方法 | |
JPH01268150A (ja) | 半導体装置 | |
JP2719569B2 (ja) | 半導体装置 | |
JP4800529B2 (ja) | パターン形成方法 | |
JPS6054462A (ja) | 半導体装置 | |
JPH05102524A (ja) | 半導体素子 | |
JPH05243323A (ja) | 半導体装置およびその製造方法 | |
JPS58219741A (ja) | 半導体装置 | |
JPS5965476A (ja) | 半導体装置 | |
JPH03191563A (ja) | 半導体装置 | |
JPH05343408A (ja) | Tab用半導体チップ | |
JPH03295242A (ja) | 半導体装置 | |
JPS5849640Y2 (ja) | 半導体装置の電極構造 | |
JPS6015150B2 (ja) | 半導体装置の製法 | |
JPS62169350A (ja) | 半導体装置とその製造方法 | |
JPH0352236A (ja) | 半導体装置の製造方法 | |
JPS612360A (ja) | 半導体装置の製造方法 | |
JPH023300B2 (ja) | ||
JPS62165345A (ja) | 半導体装置の電極配線形成方法 | |
JPH0439228B2 (ja) | ||
JPS63252445A (ja) | 半導体装置の製造方法 |