JP2012089866A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012089866A JP2012089866A JP2011266344A JP2011266344A JP2012089866A JP 2012089866 A JP2012089866 A JP 2012089866A JP 2011266344 A JP2011266344 A JP 2011266344A JP 2011266344 A JP2011266344 A JP 2011266344A JP 2012089866 A JP2012089866 A JP 2012089866A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor wafer
- groove
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Dicing (AREA)
Abstract
【課題】低コストで高い信頼性を有する逆阻止型の半導体装置およびその製造方法を提供する。
【解決手段】半導体チップを構成する表面構造133、裏面構造134を形成した薄い半導体ウェハ101を両面粘着テープ137で支持基板141に貼り付け、薄い半導体ウェハ101にスクライブラインとなるトレンチを湿式異方性エッチングで結晶面を出して形成し、結晶面が露出したトレンチの側面に逆耐圧を維持する分離層145を裏面拡散層であるpコレクタ領域110と接して表面側に延在するようにイオン注入と低温アニールまたはレーザーアニールで形成する。レーザーダイシングを行って、分離層145の下でコレクタ電極111を過不足なくきれいに切断した後、両面粘着テープ137をコレクタ電極111から剥がして半導体チップとすることで逆阻止型の半導体装置を形成する。
【選択図】図26
【解決手段】半導体チップを構成する表面構造133、裏面構造134を形成した薄い半導体ウェハ101を両面粘着テープ137で支持基板141に貼り付け、薄い半導体ウェハ101にスクライブラインとなるトレンチを湿式異方性エッチングで結晶面を出して形成し、結晶面が露出したトレンチの側面に逆耐圧を維持する分離層145を裏面拡散層であるpコレクタ領域110と接して表面側に延在するようにイオン注入と低温アニールまたはレーザーアニールで形成する。レーザーダイシングを行って、分離層145の下でコレクタ電極111を過不足なくきれいに切断した後、両面粘着テープ137をコレクタ電極111から剥がして半導体チップとすることで逆阻止型の半導体装置を形成する。
【選択図】図26
Description
この発明は、電力変換装置などに使用されるパワー半導体装置およびその製造方法に関し、特に、双方向の耐圧特性を有する双方向型デバイスまたは逆阻止型デバイスにおける分離層の形成プロセスに関する。
逆阻止型の半導体装置においては、順阻止能力と同等の逆阻止能力が必要となる。この逆阻止能力を確保するために、逆耐圧を維持するpn接合を半導体チップの裏面から表面まで延在させる必要がある。この裏面から表面に延在したpn接合を形成するための拡散層が分離層である。
図28(図28−1〜図28−3)は、従来の逆阻止型IGBTの分離層を形成する場合で、同図−1から同図−3は工程順に示した要部製造工程断面図である。これは、分離層を塗布拡散によって形成する方法である。まず、半導体ウェハ151上に膜厚がおおよそ2.5μm程度の熱酸化で形成した酸化膜152をドーパントマスクとして形成させる(図28−1)。つぎに、この酸化膜152にパターニング・エッチングにより、分離層を形成するための開口部153を形成する(図28−2)。
つぎに、開口部153にボロンソース154を塗布し、その後、拡散炉により高温、長時間の熱処理を行い、おおよそ数百μm程度のp型の拡散層を形成する(図28−3)。このp型の拡散層が分離層155となる。その後、特に図示しないが、表面構造を形成した後、裏面を分離層155付近に達するまで研削して半導体ウェハ151を薄くし、この研削面156にpコレクタ領域とコレクタ電極で構成される裏面構造を形成し、分離層155の中心部に位置するスクライブラインで半導体ウェハ151を切断してIGBTチップを形成する。
図29は、図28−1〜図28−3の方法で分離層が形成された従来の逆阻止型IGBTの要部断面図である。なお、図中の161はpウェル領域、162はp耐圧領域、163はエミッタ領域、164はゲート絶縁膜、165はゲート電極、166は層間絶縁膜、167はエミッタ電極、168はフィールド酸化膜、169はフィールドプレート、170はpコレクタ領域、171はコレクタ電極、172はダイシング面である。
図30(図30−1〜図30−3)は、従来の逆阻止型IGBTの分離層を形成する別の場合で、同図−1から同図−3は工程順に示した要部製造工程断面図である。これは、トレンチ(溝)を掘ってその側面に拡散層を形成して分離層を形成する方法である。数μmの厚い酸化膜173でエッチングマスクを形成する(図30−1)。つぎに、数百μm程度の深さのトレンチ174をドライエッチングで形成する(図30−2)。つぎに、気相拡散175にてトレンチ174の側壁へ不純物を導入して分離層176を形成する(図30−3)。
図31は、図30−1〜図30−3の方法で分離層が形成された従来の逆阻止型IGBTの要部断面図である。トレンチ174に補強材177を充填した後、スクライブラインに沿ってダイシングして半導体ウェハ151からIGBTチップが切り出されて、逆阻止型IGBTができあがる。178はダイシング面である。
このように、トレンチ174を掘ってその側面に分離層176を形成する方法としては、特許文献1〜3が開示されている。特許文献1において、デバイス上面から下側接合まで活性層を取り囲むようにトレンチを形成し、このトレンチの側面に拡散層を形成し、デバイスの下側接合の終端をデバイスの上面まで延在させて分離層を形成することが示されている。特許文献2および特許文献3において、これも特許文献1と同様に、デバイス上面から下側接合までトレンチを形成し、このトレンチの側面に拡散層を形成することで逆阻止能力のあるデバイスとしている。
図28−1〜図28−3に示す逆阻止型IGBTの分離層の形成方法において、表面からボロンソース154(ボロンの液状の拡散源)を塗布し熱処理にてボロンを拡散し、数百μm程度の拡散深さの分離層155を形成するためには、高温、長時間の拡散処理を必要とする。このため、拡散炉を構成する石英ボード、石英管(石英チューブ)、石英ノズルなど石英治具のへたりや、ヒーターからの汚染、石英治具の失透現象による強度低下などを発生させてしまう。
またこの塗布拡散法による分離層155の形成では、マスク酸化膜(酸化膜152)の形成が必要となる。このマスク酸化膜は長時間のボロン拡散に耐えるようにするためには良質で厚い酸化膜が必要となる。この耐マスク性が高い、つまり良質なシリコン酸化膜を得る方法としては熱酸化の方法がある。
しかし、高温で長時間(例えば1300℃、200時間)のボロンによる分離層155の拡散処理においてボロンがマスク酸化膜を突き抜けないためには、膜厚が約2.5μmの熱酸化膜を形成させる必要がある。この膜厚2.5μmの熱酸化膜形成のためには、例えば1150℃の酸化温度において必要な酸化時間は、良質な酸化膜が得られるドライ(乾燥酸素雰囲気)酸化では、約200時間必要である。
膜質がやや劣るものの、ドライ酸化に比べて酸化時間が短くて済むウェットもしくはパイロジェニック酸化でも、約15時間と長い酸化時間を必要とする。さらにこれらの酸化処理中には、大量の酸素がシリコンウェハ中に導入されるために、酸素析出物や酸化誘起積層欠陥などの結晶欠陥が導入されたり、酸素ドナーが発生したりすることによるデバイス特性劣化や信頼性低下の弊害が生じる。
さらに、ボロンソース154塗布後の拡散でも、通常は酸化雰囲気下で上記高温長時間の拡散処理が行われるため、ウェハ内に格子間酸素が導入され、この工程でも酸素析出物や酸素ドナー化現象、酸化誘起積層欠陥(OSF:Oxidation Induced Stacking Fault)や、スリップ転位など結晶欠陥が導入されてしまう。これら結晶欠陥が導入されたウェハに形成されたpn接合ではリーク電流が高くなってしまったり、ウェハ上に熱酸化により形成された絶縁膜の耐圧、信頼性が大幅に劣化することが知られている。また、拡散中に取り込まれた酸素がドナー化し、耐圧が低下するという弊害を生じさせる。
図28−1〜図28−3に示す分離層の形成方法では、ボロンによる拡散はマスク酸化膜の開口部から、シリコンバルクへとほぼ等方的に進行するため、深さ方向に200μmのボロン拡散を行う場合、必然的に横方向にもボロンは160μm拡散されてしまうため、デバイスピッチやチップサイズの縮小に対しての弊害を生じさせる。
図30−1〜図30−3に示す分離層の形成方法では、ドライエッチングにてトレンチ174を形成し、形成したトレンチ174側壁にボロンを導入して分離層を形成する。その後、トレンチ174を絶縁膜などの補強材177で充填し、高アスペクト比のトレンチが形成できるため、図30−1〜図30−3の形成方法は図28−1〜図28−3の形成方法と比べてデバイスピッチの縮小に有利である。
しかし200μm程度のエッチングに要する時間は、典型的なドライエッチング装置を用いた場合、1枚あたり、100分程度の処理時間が必要であり、リードタイムの増加、メンテナンス回数の増加など弊害をもたらす。また、ドライエッチングによって深いトレンチを形成する場合、マスクとしてシリコン酸化膜(SiO2)を用いた場合、選択比が50以下なので、数μm程度の厚いシリコン酸化膜が必要とするため、コストの上昇や酸化誘起積層欠陥や酸素析出物などのプロセス誘起結晶欠陥導入による良品率低下という弊害を生じさせる。
さらにドライエッチングによる高アスペクト比の深堀りトレンチを利用した分離層形成プロセスでは、図32に示すように、トレンチ内で薬液残渣179やレジスト残渣180などが発生し、歩留まりの低下や信頼性の低下など弊害を生じさせてしまう問題がある。通常、トレンチ側壁に対してリンやボロンなどのドーパントを導入する場合、トレンチ側壁が垂直となっているので、ウェハを斜めにしてイオン注入することによりトレンチ側壁へのドーパント導入を行っている。
しかし、アスペクト比の高いトレンチ側壁へのドーパント導入は、実効ドーズ量の低下(それに伴う注入時間の増加)、実効投影飛程の低下、スクリーン酸化膜によるドーズ量ロス、注入均一性の低下などの弊害を生じさせる。このため、アスペクト比の高いトレンチ内へ不純物を導入するための手法として、イオン注入の代わりにPH3(ホスフィン)やB2H6(ジボラン)などのガス化させたドーパント零囲気中にウェハを暴露させる気相拡散法が用いられるが、ドーズ量の精密制御性において、イオン注入法に比べて劣る。
またアスペクト比の高いトレンチに絶縁膜を充填させる場合、トレンチ内にボイドと呼ばれる隙間ができてしまい、信頼性などの問題が発生する。そこで、本出願人は、異方性ドライエッチングによりトレンチを形成し、このトレンチの内面からボロンを拡散させて分離層を形成する方法を先に提案している(特願2004−36274号)。この提案によれば、ウェハの横方向へのボロンの広がりを抑えることができる。また、前記の特許文献1〜3の製造方法では、トレンチ内に補強材を充填してウェハをスクライブラインで切断して半導体チップ化する工程が必要となることが想定され、製造コストが高くなる。
この発明は、上述した従来技術による問題点を解消するため、信頼性が高く、デバイスピッチやチップサイズの小さい半導体装置を提供することを目的とする。また、この発明は、高温で長時間の拡散処理や、長時間の酸化処理を行わずに分離層を形成することができる半導体装置の製造方法を提供することを目的とする。さらに、この発明は、高い信頼性を有する半導体装置を低コストで製造することができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置は、第1導電型半導体基板の第1主面の表面領域に選択的に設けられた第2導電型ベース領域と、前記ベース領域の表面領域に選択的に設けられた第1導電型エミッタ領域と、前記ベース領域の、前記半導体基板と前記エミッタ領域に挟まれた部分の表面上に設けられたゲート絶縁膜、および該ゲート絶縁膜上に設けられたゲート電極を含むMOSゲート構造と、前記エミッタ領域および前記ベース領域に接触するエミッタ電極と、前記半導体基板の第2主面の表面層に設けられた第2導電型コレクタ層と、前記コレクタ層に接触するコレクタ電極と、前記MOSゲート構造を囲み、かつ前記第1主面から前記第2主面に対して傾斜して前記第2主面まで至り、前記コレクタ層に連結された第2導電型分離層と、を備え、前記第1主面および前記第2主面は、{100}面であり、前記分離層は、前記半導体基板に形成された溝の{111}面の側壁に第2導電型不純物が導入されてできた不純物層であることを特徴とする。
この発明にかかる半導体装置は、上述した発明において、前記第2導電型分離層の傾斜の角度が54.7°であることを特徴とする。この発明にかかる半導体装置は、上述した発明において、前記溝は、絶縁膜または半導体膜により埋められていることを特徴とする。
この発明にかかる半導体装置の製造方法は、第1導電型半導体基板の第1主面の表面領域に選択的に設けられた第2導電型ベース領域と、前記ベース領域の表面領域に選択的に設けられた第1導電型エミッタ領域と、前記ベース領域の、前記半導体基板と前記エミッタ領域に挟まれた部分の表面上に設けられたゲート絶縁膜、および該ゲート絶縁膜上に設けられたゲート電極を含むMOSゲート構造と、前記エミッタ領域および前記ベース領域に接触するエミッタ電極と、前記半導体基板の第2主面の表面層に設けられた第2導電型コレクタ層と、前記コレクタ層に接触するコレクタ電極と、前記MOSゲート構造を囲み、かつ前記第1主面から前記第2主面に対して傾斜して前記第2主面まで至り、前記コレクタ層に連結された第2導電型分離層と、を有し、前記第1主面および前記第2主面は、{100}面であり、前記溝の側壁は、{111}面である半導体装置を製造するにあたって、第1導電型半導体基板の第1主面を所望のパターンのマスクで被覆する工程と、前記半導体基板の、前記マスクにより被覆されていない部分をアルカリ溶液に接触させて湿式異方性エッチングを行い、前記半導体基板に、断面形状がV字状または台形状である溝を形成する工程と、前記溝の側壁に第2導電型不純物を導入して第2導電型分離層を形成する工程と、を含むことを特徴とする。
この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝は、54.7°の角度で傾斜するよう形成し、前記側壁にイオン注入法により第2導電型不純物を導入することを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1主面側にゲート絶縁膜およびゲート電極を含むMOSゲート構造を形成した後に、前記溝の形成と第2導電型不純物の導入を順次行って前記第2導電型分離層を形成することを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1主面側にゲート絶縁膜およびゲート電極を含むMOSゲート構造を形成し、エミッタ電極を形成した後に、前記溝の形成と第2導電型不純物の導入を順次行って前記第2導電型分離層を形成することを特徴とする。
この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1主面側にゲート絶縁膜およびゲート電極を含むMOSゲート構造を形成し、エミッタ電極を形成し、前記第1主面側の表面保護膜を形成した後に、前記溝の形成と第2導電型不純物の導入を順次行って前記第2導電型分離層を形成することを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝の側壁に第2導電型不純物を導入した後に、前記溝を絶縁膜または半導体膜で埋め、その後に熱処理を行うことを特徴とする。
上述した発明によれば、アルカリ溶液による湿式異方性エッチングにおいて、エッチングマスクを、マスク選択比が非常に高いシリコン酸化膜やシリコン窒化膜(Si3N4)で形成することによって、エッチングマスクを薄くすることができる。例えば、エッチングマスクとしてシリコン酸化膜を用い、エッチング溶液として水酸化カリウム(KOH)水溶液を用いる場合、マスク選択比は1:350〜500と非常に大きいので、マスク酸化膜であるシリコン酸化膜の厚さを非常に小さくすることができる。従って、熱酸化によりマスク酸化膜を形成する際の酸化温度を低くし、また酸化時間を大幅に短くすることができるので、従来のリードタイムの増加という問題や、酸化時の酸素導入に起因する結晶欠陥の発生という問題を抑制することができる。
また、化学気相成長法(CVD)により形成したシリコン酸化膜は、熱酸化膜よりも膜質(耐マスク性)がやや劣るが、エッチングマスクとして十分なマスク選択比を有しているので、減圧CVD法やプラズマCVD法により形成されたTEOS膜またはシリコン窒化膜などをエッチングマスクとして用いることもできる。この場合には、CVDの形成温度が200〜680℃と低温であるので、ウェハ形成プロセスの後半、すなわちMOSゲート構造を形成した後や、エミッタ電極を形成した後や、表面保護膜を形成した後などに、分離層を形成するための溝を形成することができる。
また、アルカリ溶液による湿式異方性エッチングでは、エッチングレートを非常に高く設定することができる。例えば、54重量%濃度の水酸化カリウム水溶液を用いて、110℃でエッチングを行う場合、エッチングレートは、おおよそ8μm/分である。加えて、湿式エッチングでは、数〜数十枚のウェハを同時に処理するバッチ式と呼ばれる方法でエッチングを行うことができるので、リードタイムの短縮やコストの削減において非常に大きな効果を奏する。
また、アルカリ溶液による湿式異方性エッチングでは、エッチング温度は、200℃以下である。従って、サーマルバジェットが非常に小さくなり、活性領域のドーパントプロファイルへの影響がない。また、湿式異方性エッチングにより溝を形成する前に、アルミニウム(Al)などの比較的低融点の金属や、熱に弱い材料がウェハ上に形成されていても、エッチングを行ったことによるそれらに対する影響はない。
また、アルカリ溶液による湿式異方性エッチングによって溝を形成した後に、ボロンのイオン注入を行うことによって、従来よりも熱処理温度を低くすることができ、また熱処理時間を短くすることができるので、分離層を形成する際のリードタイムの削減と、それに伴う良品率の改善という効果が得られる。また、溝(トレンチ)の側壁のテーパー角度が、ドライエッチングによって形成されたトレンチに比べて非常に大きいので、イオン注入における従来の弊害、すなわち実効ドーズ量の低下、スクリーン酸化膜によるドーズ量ロス、イオンビームの反射や再放出によるドーズ量ロス、実効投影飛程の低下などを抑制することができる。さらに、溝の側壁のテーパー角度が大きいことにより、溝内の薬液や残渣を容易に除去することができるので、歩留まりと信頼性の向上に大きな効果がある。
また、アルカリ溶液による異方性エッチングでは、例えば(100)面を主面とするシリコンウェハを用いて、<110>方向に等価な結晶方向である{110}方向にマスクアライメントを配置する場合、溝の側壁のテーパー角度が54.7°に固定される。従って、プロセスのばらつきが少ないという効果がある。また、溝の側壁のテーパー角度が54.7°に固定されることによって、エッチングが進行して溝の断面形状がV字状になった時点で、エッチングの進行が自動的に停止する。つまり、V字状の溝の深さは、エッチングマスクの開口幅によって決定されるので、溝の深さのばらつきが従来よりも非常に小さくなるという効果を奏する。
また、上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の製造方法は、半導体ウェハの第1主面側に複数の拡散層と第1主電極および制御電極を形成する工程と、前記半導体ウェハの第2主面を研削して該半導体ウェハを薄くする工程と、該薄い半導体ウェハの第2主面側に拡散層と該拡散層と接する第2主電極とを形成する工程と、前記第2主電極を接着層を介して支持基板に接着する工程と、前記第1主面側から前記第2主面側の拡散層に達する溝を形成する工程と、該溝の側壁面の全域に前記第2主面側の拡散層と同一導電型の分離層を前記第2主面側の拡散層と接するように形成する工程と、前記接着層を前記薄い半導体ウェハから剥離して、前記半導体ウェハを半導体チップ化する工程と、を含むことを特徴とする。
この発明にかかる半導体装置の製造方法は、上述した発明において、前記接着層が、少なくとも発泡テープで構成されることを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記薄い半導体ウェハの第1主面の結晶面が{100}面であり、前記溝の表面の結晶面が{111}面であることを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝が、湿式異方性エッチングで形成されることを特徴とする。
この発明にかかる半導体装置の製造方法は、上述した発明において、前記分離層が、イオン注入と500℃以下の低温アニールで形成されることを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記分離層が、イオン注入とレーザーアニールで形成されることを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝の側壁面に照射されるレーザーの照射エネルギー密度が側壁面全域に亘って一定であることを特徴とする。
この発明にかかる半導体装置の製造方法は、上述した発明において、前記レーザーの照射エネルギー密度が1.5Joule/cm2以上であることを特徴とする。この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝の底面までの深さが、1mm以下であることを特徴とする。
上述した発明によれば、逆阻止型半導体チップを構成する表面構造、裏面構造を形成した薄い半導体ウェハを支持基板に貼り付け、スクライブラインとなる溝(トレンチ)を薄い半導体ウェハに形成し、このトレンチの側面に分離層を形成し、半導体ウェハを支持基板から剥がして半導体チップとすることで、従来のようなダイシング工程が削減でき、分離層形成に塗布拡散法を用いないので、酸素起因による特性劣化の影響が低減でき、低コストで、高い信頼性の逆阻止型の半導体装置を提供することができる。また、分離層の活性化に低温アニールやレーザーアニールを用いることで一様で拡散深さの浅い分離層とすることができて、従来の塗布拡散法に比べて、分離層の半導体チップに占める占有面積を小さくできてデバイスピッチを縮小することができる。
この発明にかかる半導体装置の製造方法は、半導体ウェハの第1主面側に複数の拡散層と第1主電極および制御電極を形成する工程と、前記半導体ウェハの第2主面を研削して該半導体ウェハを薄くする工程と、該薄い半導体ウェハの第2主面側に拡散層と該拡散層と接する第2主電極とを形成する工程と、前記第2主電極を接着層を介して支持基板に接着する工程と、前記第1主面側から前記第2主面側の拡散層に達する溝を形成する工程と、該溝の側壁面の全域に不純物をイオン注入し、その不純物注入領域にレーザー照射を行って前記第2主面側の拡散層と同一導電型の分離層を前記第2主面側の拡散層と接するように形成する工程と、前記溝の底面にレーザー照射を行って前記第2主面側の拡散層とその下の前記第2主電極を切断する工程と、前記接着層を前記薄い半導体ウェハから剥離して、前記半導体ウェハを半導体チップ化する工程と、を含むことを特徴とする。
この発明にかかる半導体装置の製造方法は、上述した発明において、前記分離層を形成する際のレーザー照射と、前記第2主面側の拡散層と前記第2主電極を切断する際のレーザー照射を、同一のレーザー照射装置により行うことを特徴とする。
上述した発明によれば、デバイスを先に形成してから、分離層を形成し、空乏層を制御するためにその分離層と第2主面側の拡散層をつなぐ必要があるが、支持基板を貼り付けて分離層の形成を行うことによって、分離層形成のためにトレンチを形成しても、そのトレンチ形成部のイオン注入工程とアニール工程が終了するまでにウェハがチップ状にばらばらになってしまうことはない。また、デバイスと支持基板との接着に、発泡テープとUVテープを貼り合わせた両面粘着テープを用い、デバイス面に発泡テープを貼り付け、支持基板にUVテープを貼り付けることによって、アニール処理後に容易にデバイスから両面粘着テープを発泡剥離させることができる。
また、イオン注入後のアニール工程をレーザーアニールにすることによって、瞬時にシリコンの融点に近い温度まで活性化することができるので、分離層を形成するためにイオン注入したドーパント(例えば、BやAl等のp型ドーパント)を500℃以下の低温炉アニールよりも高活性化することができる。その際、表面から数μmまでの距離しか活性化しないので、既に形成された表面電極への影響はない。
また、レーザーアニール後に、分離層の底面の拡散層と第2主電極をレーザー照射により切断してから、両面粘着テープの発泡剥離を行って個々のチップにするので、分離層の下で第2主電極を過不足なくきれいに切断することができる。従って、第2主電極がチップ端面から少し飛び出た状態で残ったり、第2主電極が分離層の下の部分で欠けてしまったりすることがない。また、第2主電極の切断面にバリ等が残らないので、きれいなチップ断面(切断面)を得ることができる。
上述した発明によれば、レーザー照射装置は、レーザーアニール工程ではイオン注入層の活性化として作用し、レーザーダイシング工程では加工モードで加工するように作用する。第2主電極の厚さは数μmと薄いので、レーザーダイシングの時間も短くて済み、通常のダイシングを使うよりも効果的である。また、この2つの工程は、同じ装置で照射エネルギー密度を変えることにより連続工程として実施することができる。従って、一台の装置で2つの工程を連続して行うことができるので、投資コストを抑えることができる。
本発明にかかる半導体装置およびその製造方法によれば、アルカリ溶液による湿式異方性エッチングによりシリコン半導体基板に溝を形成し、この溝の側壁に不純物をイオン注入することによって、高温で長時間の拡散処理や、長時間の酸化処理を行わずに分離層を形成することができる。また、支持基板を貼り付けて分離層の形成を行うことによって、第2主面側の拡散層につながる分離層を容易に形成することができる。さらに、レーザー照射によるダイシングを行ってから支持基板を取り外すことにより、分離層の下で第2主電極を過不足なくきれいに切断することができる。従って、信頼性が高く、デバイスピッチやチップサイズの小さい半導体装置が低コストで得られるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。ここでは、本発明を逆阻止型IGBTに適用した例について説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nまたはpに付す「+」および「-」は、それぞれ比較的高不純物濃度および比較的低不純物濃度であることを意味する。なお、以下の説明および添付図面において、同一の符号を付した構成は同様の構成であるので、重複する説明を省略する。
実施の形態1.
図1は、本発明の実施の形態1にかかる逆阻止型IGBTの構成を示す断面図である。図1に示すように、高比抵抗のn-シリコン半導体基板1の第1主面15に、pベース領域2が選択的に複数形成されている。基板裏面側の第2主面16には、p+コレクタ層3が形成されている。pベース領域2とp+コレクタ層3とによって基板厚さ方向に挟まれる領域は、もともとn-シリコン半導体基板1であり、nベース領域となる。特に限定しないが、n-シリコン半導体基板1の厚さ、すなわち第1主面15から第2主面16までの寸法は、例えば200μmである。
図1は、本発明の実施の形態1にかかる逆阻止型IGBTの構成を示す断面図である。図1に示すように、高比抵抗のn-シリコン半導体基板1の第1主面15に、pベース領域2が選択的に複数形成されている。基板裏面側の第2主面16には、p+コレクタ層3が形成されている。pベース領域2とp+コレクタ層3とによって基板厚さ方向に挟まれる領域は、もともとn-シリコン半導体基板1であり、nベース領域となる。特に限定しないが、n-シリコン半導体基板1の厚さ、すなわち第1主面15から第2主面16までの寸法は、例えば200μmである。
矢印で示す活性領域14において、pベース領域2内の表面層には、n+エミッタ領域4が選択的に形成されている。この活性領域14の外側には、プレーナ型pn接合表面の終端構造の一種として、矢印で示す耐圧構造13が形成されており、このIGBTの順方向阻止耐圧を確保している。この耐圧構造13は、第1主面15内で活性領域14の外側にあって、n-シリコン半導体基板1の表面層にリング状に形成されるp+半導体領域11のガードリング、酸化膜12および金属膜24のフィールドプレート等を複数段組み合わせて作られている。
n+エミッタ領域4とnベース領域(n-シリコン半導体基板1)とに挟まれたpベース領域2の表面と、複数のpベース領域2間のnベース領域の表面には、ゲート絶縁膜5を介してそれぞれゲート電極6が形成されている。n+エミッタ領域4の表面は、エミッタ
電極8により被覆されている。p+コレクタ層3の表面は、コレクタ電極9により被覆さ
れている。エミッタ電極8とゲート電極6との間には、層間絶縁膜7が設けられている。
電極8により被覆されている。p+コレクタ層3の表面は、コレクタ電極9により被覆さ
れている。エミッタ電極8とゲート電極6との間には、層間絶縁膜7が設けられている。
耐圧構造13の外側には、p+分離層20が形成されている。p+分離層20は、第1主面15から形成された溝(トレンチ)21の側壁に沿って形成されている。この溝21の側壁は、第2主面16に対しておおよそ54.7°の角度で傾斜している。従って、p+
分離層20は、断面形状が帯状で、第2主面16に対しておおよそ54.7°の角度で傾斜している。
分離層20は、断面形状が帯状で、第2主面16に対しておおよそ54.7°の角度で傾斜している。
p+分離層20とダイシング等による切断面25との間に形成された充填領域22は、SOG(スピンオングラス)やBPSG、ポリシラザン、ポリイミドなどの絶縁膜、もしくはポリシリコンやエピタキシャルシリコンなどの半導体膜によって充填された領域である。この充填領域22は、切断面25で切断される前の溝21内に充填されたものである。p+分離層20が設けられていることによって、逆バイアス時にpn接合の前後に広がる空乏層が切断面25およびその周辺のダメージ領域に広がるのを防ぐことができるので、十分な逆耐圧を得ることができる。
本実施の形態では、p+分離層20を形成するために、アルカリ溶液による湿式異方性エッチングを行うことによって、n-シリコン半導体基板1に、断面形状がV字状または台形状であり、かつ側壁がn-シリコン半導体基板1の第2主面16に対しておおよそ54.7°の角度で傾斜する溝21を形成する。この溝21の形成方法について、図5〜図9を参照しながら説明する。図5は、アルカリ溶液によるシリコンの湿式異方性エッチングを説明するための断面斜視図である。図5において、符号31は、シリコンウェハであり、符号32は、シリコン酸化膜やシリコン窒化膜よりなるエッチングマスクである。
また、図6および図8は、アルカリ溶液によるシリコンの湿式異方性エッチングによって形成されたチップ9個分の溝のパターンを示す平面図である。図7および図9は、それぞれ図6の切断線A−Aおよび図8の切断線B−Bにおける構成を示す断面図である。図6〜図9において、符号33は、デバイスの活性領域14となる(100)面であり、符号34は、エッチングにより露出した(100)面であり、符号35、36、37および38は、それぞれ溝21の側壁である(111)面、(11−1)面、(1−1−1)面および(1−11)面である。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味する。
シリコンの湿式異方性エッチング溶液には、水酸化カリウム、ヒドラジン、エチレンジアミン、アンモニア、TMAH(水酸化テトラメチルアンモニウム)などの水溶液を用いる。これらアルカリ溶液を用いたシリコンのエッチングには、シリコンの面方位によってエッチングレートが異なるという特性、すなわち異方性がある。具体的には、例えば水酸化カリウム溶液を用いた場合、(110)面および(100)面のエッチングレートは、それぞれ(111)面のエッチングレートの600倍および400倍である。つまり、事実上、(111)面に等価な結晶面でエッチングがストップする。
そのため、(100)ウェハ上に予め{110}方位に沿ってエッチングマスクを形成してエッチングを行えば、V字状の溝やピラミッド形のピット、あるいはピラミッド形の空洞構造を形成することができるということが知られている。また、エッチングマスクの開口幅やエッチング時間を調整することにより、任意の深さと任意の大きさのV字状や台形状の溝、あるいはピラミッド形のピットを形成することができるということが知られている。
エッチングを途中で停止させた場合には、図5〜図7に示すように、断面が逆台形状の溝21を形成することができる。この場合には、溝21の側壁となる(111)面35、(11−1)面36、(1−1−1)面37および(1−11)面38と、エッチングにより露出した(100)面34とのなす角度は、おおよそ125.3゜であり、後述するV字状溝の底部の角度よりも大きい。従って、V字状溝の場合よりも、レジストや薬液の残渣を取り除きやすく、また容易に溝21内に空洞を生じさせずに絶縁膜を埋め込むことができる。
エッチングをさらに進行させると、溝21の側壁の{111}面が増加する一方で、溝21の底部の(100)面34が減少していく。そして、最終的には、図8および図9に示すように、溝21の底部の(100)面34が消滅し、相対峙する両側の{111}面がおおよそ70.6°の角度をなして交差すると、それ以上のエッチングが実質的に停止する。このため、エッチング時間がばらついても、V字状の溝21の深さにばらつきは生じない。つまり、V字状の溝21の深さは、エッチング時間に応じて決まるのではなく、エッチングマスク32の開口幅に応じて決まる。
具体的には、V字状の溝21の深さは、エッチングマスク32の開口幅の1/2にtan54.7°を乗じた値となる。逆に、所望の深さのV字状の溝21を形成するには、エッチングマスク32の開口幅を、溝21の深さに2/tan54.7°を乗じた値とすればよい。例えば、溝の深さを200μmにする場合には、エッチングマスク32の開口幅を283μmにすればよいので、デバイスピッチの縮小化に有利である。ただし、この場合には、溝21の底部の角度がおおよそ70.6°とやや鋭角的であるため、水素アニール処理、角部の丸め酸化処理またはCDE(ケミカルドライエッチング)処理などを行って、角部が丸みを帯びるようにしておくとよい。
つぎに、図1に示す構成の逆阻止型IGBTの製造プロセスについて、図2(図2−1〜図2−3)を参照しながら説明する。まず、例えば熱酸化によりシリコンウェハ31上にマスク酸化膜30を形成する(図2−1)。アルカリ溶液によるシリコンの湿式異方性エッチングでは、エッチングマスク選択比が大きいため、マスク酸化膜30を非常に薄くすることができる。熱酸化膜に対して膜質(耐マスク性)がやや劣るが、CVDで形成したシリコン酸化膜でも十分なエッチングマスク選択比が得られるので、減圧CVD法やプラズマCVD法によりTEOS膜などを形成し、これをマスク酸化膜30としてもよい。
次いで、マスク酸化膜30のパターニングおよびエッチングを行って、所望のパターンのエッチングマスク32を形成する。そして、上述したアルカリ溶液によるシリコンの湿式異方性エッチングを行い、台形状(または、図2−2において点線で示すV字状)の溝21を形成する。その後、溝21の側壁に、例えばボロンをイオン注入法により導入する(図2−2)。その際、溝21の側壁のテーパー角度がおおよそ54.7°と非常に大きいので、シリコンウェハ31を傾けずに溝21の側壁に不純物を注入することができる。つまり、チルト角度0°でもってイオン注入を行うことができる。
この場合には、1回のイオン注入によって、(111)面35、(11−1)面36、(1−1−1)面37および(1−11)面38の4つの側壁に同時に不純物を注入することができるので、簡便である。ただし、通常のトレンチ側壁へのイオン注入のように、シリコンウェハ31を斜めに傾けて、(111)面35、(11−1)面36、(1−1−1)面37および(1−11)面38の4つの側壁ごとに不純物を注入してもよい。しかる後、熱処理を行い、注入された不純物を活性化させて、溝21の側壁および底部(台形状の溝21の場合)に沿ってp型拡散層40を形成する(図2−3)。このp型拡散層40が前記p+分離層20となる。
つぎに、図示省略するが、溝21内を、SOGやBPSG、ポリシラザン、ポリイミドなどの絶縁膜や、ポリシリコンやエピタキシャルシリコン膜などの半導体膜で埋めて、充填領域22を形成する。そして、アニール処理を行って、溝21内の充填領域22の膜質を改善するとともに、充填領域22とシリコンとの密着性を改善する。ポリシリコン膜やエピタキシャルシリコン膜で溝21を充填して充填領域22を形成する場合、膜形成中の原料シラン系ガスにB2H6(ジボラン)などドーパントガスを混入させることによりp型半導体膜で充填させれば、B+(ボロン)イオン注入によるドーパント導入工程を省略できるので簡便である。ここまでで、p+分離層20の形成工程が終了する。
この後、周知のプロセスに従って、活性領域14における素子の表面構造および耐圧構造13を作製する。そして、第2主面16を研削し、エッチングして薄ウェハ化する。その後、第2主面16側に、例えばボロンのイオン注入と熱処理によりp+コレクタ層3を形成する。また、例えば第2主面16側に、金(Au)の蒸着と熱処理によりコレクタ電極9を形成する。最後に、ダイシング等により個々のチップに切断して完成である。
実施の形態2.
図3は、本発明の実施の形態2にかかる逆阻止型IGBTの構成を示す断面図である。図3に示すように、実施の形態2は、実施の形態1において、p+分離層20と切断面25との間の充填領域22が第1主面15上に伸びて、耐圧構造13および活性領域14を覆っているものである。その他の構成は、実施の形態1と同じである。従って、実施の形態1と同様に、p+分離層20によって、逆バイアス時にpn接合の前後に広がる空乏層が切断面25およびその周辺のダメージ領域に広がるのを防ぐことができるので、十分な逆耐圧を得ることができる。なお、実施の形態1と同様の構成については、実施の形態1と同じ符号を付して説明を省略する。
図3は、本発明の実施の形態2にかかる逆阻止型IGBTの構成を示す断面図である。図3に示すように、実施の形態2は、実施の形態1において、p+分離層20と切断面25との間の充填領域22が第1主面15上に伸びて、耐圧構造13および活性領域14を覆っているものである。その他の構成は、実施の形態1と同じである。従って、実施の形態1と同様に、p+分離層20によって、逆バイアス時にpn接合の前後に広がる空乏層が切断面25およびその周辺のダメージ領域に広がるのを防ぐことができるので、十分な逆耐圧を得ることができる。なお、実施の形態1と同様の構成については、実施の形態1と同じ符号を付して説明を省略する。
つぎに、図3に示す構成の逆阻止型IGBTの製造プロセスについて、図4(図4−1〜図4−4)を参照しながら説明する。ただし、各工程の詳細については、実施の形態1で説明した通りであるので、重複する説明を省略し、ここでは、大まかな流れについて説明する。まず、周知のプロセスに従って、シリコンウェハ31の第1主面15に、活性領域14における素子の表面構造および耐圧構造13を作製する(図4−1)。ただし、この時点ではまだ、エミッタ電極8となるアルミニウム電極を形成しない。なお、図4−1において、符号41は、活性領域14における素子の表面構造および耐圧構造13を含む素子領域であり、素子領域41と素子領域41との間は、分離領域42である。
つぎに、アルカリ溶液によるシリコンの湿式異方性エッチングを行って、分離領域42に溝21を形成する。そして、溝21の側壁に、例えばボロンをイオン注入法により導入する。その後、第1主面15側にアルミニウムをスパッタし、これをエッチングしてエミッタ電極8を形成する(図4−2)。つぎに、第1主面15側にSOGやBPSG、ポリシラザン、ポリイミド、ポリシリコン、エピタキシャルシリコンなどの絶縁膜や半導体膜を堆積して、溝21内を絶縁膜や半導体膜で埋めた後、アニール処理を行う(図4−3)。ここまでで、p+分離層20の形成工程が終了する。この後、第2主面16を研削し、エッチングして薄ウェハ化する(図4−4)、その後、第2主面16側に、p+コレクタ層3およびコレクタ電極9を形成する。最後に、ダイシング等により個々のチップに切断して完成である。
このように、湿式異方性エッチングによる溝21の形成処理は、ダメージのない処理であり、処理温度も200℃以下であるので、第1主面15側にMOSゲート構造を形成した後や、アルミニウムのエミッタ電極8を形成した後や、BPSGなどの表面保護膜を形成した後など、素子の表面構造を作製するプロセスの大半を終了した後、つまりデバイス作製プロセスの後半に、溝21を形成することができる。また、溝21内を絶縁膜や半導体膜で埋めることによって、裏面研削によって薄ウェハ化する際に、溝21において個々のチップに分離してしまうことや、シリコンウェハ31が切断されてしまうのを防ぐことができる。
実施の形態1または2によれば、溝21を形成する際のエッチングマスク32を厚くしなくてもよいので、従来よりも低い温度で、かつ短時間で熱酸化を行ってエッチングマスク32となるマスク酸化膜30を形成することができる。従って、リードタイムの増加という問題や、酸化時の酸素導入に起因する結晶欠陥の発生という問題を抑制することができる。また、アルカリ溶液による湿式異方性エッチングでは、エッチングレートを非常に高く設定して、バッチ式でエッチングを行うことができるので、リードタイムの短縮やコストの削減において非常に大きな効果を奏する。
また、アルカリ溶液による湿式異方性エッチングでは、エッチング温度が200℃以下と低いので、サーマルバジェットが非常に小さくなり、活性領域14のドーパントプロファイルへの影響がない。また、湿式異方性エッチングにより溝21を形成する前に、アルミニウムなどの比較的低融点の金属や、熱に弱い材料がシリコンウェハ31上に形成されていても、エッチングを行ったことによるそれらに対する影響がない。
また、溝21の側壁に対してボロンのイオン注入を行うことによって、従来よりも熱処理温度が低くなり、また熱処理時間が短くなるので、p+分離層20を形成する際のリードタイムの削減と、それに伴う良品率の改善という効果が得られる。また、溝21の側壁のテーパー角度が、ドライエッチングによって形成されたトレンチに比べて非常に大きいので、実効ドーズ量の低下、スクリーン酸化膜によるドーズ量ロス、イオンビームの反射や再放出によるドーズ量ロス、実効投影飛程の低下などの弊害を抑制することができる。さらに、溝21の側壁のテーパー角度が大きいことにより、溝21内の薬液や残渣を容易に除去することができるので、歩留まりと信頼性の向上に大きな効果がある。
また、溝21の側壁のテーパー角度がばらつかないので、イオン注入時のドーズ量や飛程のばらつきが飛躍的に小さくなる。さらに、V字状の溝21を形成する場合には、溝21の深さが、エッチングマスク32の開口幅によって決定されるので、溝21の深さのばらつきが従来よりも非常に小さくなるという効果を奏する。
実施の形態3.
図10は、この発明の半導体装置(ここでは、逆阻止型IGBT)の半導体チップ形成箇所が多数集積した薄い半導体ウェハの構成を示す平面図である。図11は、図10のC−C線で切断した要部断面図であり、図12は、図11のD部とE部を拡大した図である。この薄い半導体ウェハは第1主面に表面構造が形成された厚い半導体ウェハの第2主面を研削し、この第2主面に裏面構造を形成した状態を示しており、スクライブラインとなるトレンチとこのトレンチに形成される分離層はまだ形成されていない状態を示す。
図10は、この発明の半導体装置(ここでは、逆阻止型IGBT)の半導体チップ形成箇所が多数集積した薄い半導体ウェハの構成を示す平面図である。図11は、図10のC−C線で切断した要部断面図であり、図12は、図11のD部とE部を拡大した図である。この薄い半導体ウェハは第1主面に表面構造が形成された厚い半導体ウェハの第2主面を研削し、この第2主面に裏面構造を形成した状態を示しており、スクライブラインとなるトレンチとこのトレンチに形成される分離層はまだ形成されていない状態を示す。
薄い半導体ウェハ101の第1主面131側のIGBTチップ形成箇所135には、pウェル領域102、p耐圧領域103、nエミッタ領域104などの拡散層が形成され、pウェル領域102のチャネル領域上にはゲート絶縁膜105を介してゲート電極106が形成され、このゲート電極106上には層間絶縁膜107が形成され、nエミッタ領域104上とpウェル領域102上(図示していない高濃度のpコンタクト領域上)にはエミッタ電極108が形成され、表面に図示しないポリイミドなどの保護膜が形成される(これらを表面構造133という)。薄い半導体ウェハ101の第2主面にはpコレクタ領域110が形成され、このpコレクタ領域110上にコレクタ電極111が形成される(これらを裏面構造134という)。なお、p耐圧領域103はフィールドプレートと接続する拡散層である。
図13から図18は、本発明の実施の形態3の逆阻止型IGBTの製造方法を工程順に示す要部断面図である。例えば、300μm程度の厚さの厚い半導体ウェハ101aの第1主面131側のIGBTチップ形成箇所135に、pウェル領域102、p耐圧領域103、nエミッタ領域104などの拡散層を形成し、pウェル領域102のチャネル領域上にはゲート絶縁膜105を介してゲート電極106を形成し、ゲート電極106上に層間絶縁膜107を形成する。nエミッタ領域104上とpウェル領域102上(図示していない高濃度のpコンタクト領域上)にはエミッタ電極108を形成し、これらの上に図示しないポリイミドなどの保護膜を形成する(これらが表面構造133となる)(図13)。
つぎに、厚い半導体ウェハ101aの第2主面132aを研削し、エッチングした、例えば、100μm程度の薄い半導体ウェハ101の研削面109(薄い半導体ウェハ101の第2主面132となる)側にpコレクタ領域110を形成し、このpコレクタ領域110上にコレクタ電極111を形成する(これらが半導体チップを構成する裏面構造134となる)。ここまでの工程が終了した薄い半導体ウェハ101を準備する(図14)。
つぎに、薄い半導体ウェハ101のコレクタ電極111を石英ガラス(ガラスウェハ)などで形成された支持基板141に両面粘着テープ137を介して貼り付ける。その際、薄い半導体ウェハ101と支持基板141で両面粘着テープ137を挟み、上下から圧力をかける方法や、ローラで気泡が入らないように貼り合わせる方法を利用して、薄い半導体ウェハ101と支持基板141を貼り合わせる。
両面粘着テープ137は、加熱により発泡して剥離する発泡テープ138と、例えば、紫外線の照射により剥離するUV(Ultravio1et)テープ139をPET(PoIyethylene Terephthalate)フィルム140を介して貼り付けた構成をしており、薄い半導体ウェハ101のコレクタ電極111と発泡テープ138を貼り付け、支持基板141とUVテープ139を貼り付ける(図15)。特に限定しないが、例えば発泡テープ138およびUVテープ139の厚さは50μmであり、PETフィルム140の厚さは100μmである。また、支持基板141の厚さは例えば600μmである。
つぎに、薄い半導体ウェハ101の隣り合うIGBTチップ形成箇所135の間にスクライブライン領域136となるトレンチ142を湿式異方性エッチングで形成する(図16)。このトレンチ142の底部はpコレクタ領域110に達するようにする。この状態では、トレンチ142を形成しても支持基板141に薄い半導体ウェハ101が両面粘着テープ137を介して固着しているので、薄い半導体ウェハ101はばらばらの半導体チップになることはない。このトレンチ142の側壁はIGBTチップの端部となる。
このトレンチ142を形成するためのエッチング液の条件は、TMAH(水酸化テトラメチルアンモニウム水溶液)で、濃度が3〜20%で、温度が50〜90℃である。また、NH4OH(アンモニア水溶液)で、濃度が1〜20%で、温度が50〜90℃であってもよく、KOH(水酸化カリウム水溶液)で、濃度が10〜60%で、温度が50〜90℃であってもよい。
このようにして形成されたトレンチ142の形状は、薄い半導体ウェハ101の第1主面131が{100}面であるので、実施の形態1において図5〜図9を参照しながら説明した通りである。この湿式異方性エッチングでエッチングされた{111}面の平坦度は1nmRa程度で極めて滑らかな面となる。図19に示すように、エッチングが自動的に停止して断面形状がV字形になった場合には、そのV字形の底部をpコレクタ領域110に接するようにする。また、図20に示すように、エッチングを途中で停止して断面形状が逆台形になった場合には、その逆台形の底部をpコレクタ領域110に接するようにする。
つぎに、薄い半導体ウェハ101の第1主面131側からトレンチ142の側壁へボロンのイオン注入144を行い、低温アニールし、注入されたボロンを活性化して、分離層145を形成する(図17)。この分離層145の形成にあたっては、垂直なトレンチ側壁へのイオン注入のように斜めにウェハを傾けて上下左右4方向の側壁にそれぞれ4回に分けて注入してもよいが、イオン注入されるトレンチ142の側壁面143の第1主面131とのテーパー角度(交角)が54.7°と非常に大きいのでウェハを傾けずに(チルト角度0°(垂直)で)注入してもよく、この場合は1回の注入で済むので簡便である(図16〜図18)。
従来技術のドライエッチングによるトレンチでは、アスペクト比が高いため、イオン注入における、実効ドーズ量の低下や、スクリーン酸化膜によるドーズ量ロス、イオンビームの反射や再放出によるドーズ量ロス、実効投影飛程の低下が発生したが、本発明では、テーパー角度が54.7°と大きくアスペクト比が小さいため、それらの問題は発生しない。さらにはアスペクト比が小さいため、トレンチ内の薬液や残渣除去が容易になり、歩留まりと信頼性の向上に対して大きな効果がある。V字溝のテーパー角度は、前記したように(100)主面とエッチングがストップする{111}面の交角54.7°で固定され、側壁テーパー角度がばらつかないので、ドーズ量や飛程のばらつきも飛躍的に小さくなる。
一例として、例えば1×1015cm-2/100keVでボロンをチルト角度0°でイオン注入する。イオン注入後の低温アニールは既に形成されているエミッタ電極やコレクタ電極に影響が及ばない温度と時間(例えば、400℃のアニール温度で5時間のアニール時間)で行う。また、トレンチ142の側壁面143の平坦度が1nmRaであるので、拡散深さが1μmの分離層145が確実に形成することができる。
つぎに、加熱して薄い半導体ウェハ101から発泡テープ138を発泡剥離して、半導体ウェハ101を支持基板141に固着している両面粘着テープ137から離す。また支持基板141については、紫外線(UV)をUVテープ139に照射することで、UVテープ139を支持基板141から剥離し、両面粘着テープ137を支持基板141から離して、支持基板141を再利用する。IGBTチップ形成箇所135同士は、数μmの厚さ(pコレタタ領域110とコレクタ電極111を合わせた厚み)で繋がっているが、発泡テープ138を剥離するときに、この薄い箇所が切れて互いに分離してIGBTチップとなる(図18)。
ここで、発泡剥離は、130℃程度に昇温したホットプレート上に支持基板141を下(ホットプレート面)にして載せて行う。トレンチ142の底面での残り厚さは、前記したように数μmしかないため発泡剥離を行うと同時にチップ化することができる。もしも、pコレクタ領域110とコレクタ電極111が切断できずに残ってしまった場合には、レーザー光などで繋がっている部分を切断するとよい。このようにして、図18のF部に示すIGBTチップが形成され、このチップを図示しないパッケージに組み込んで逆阻止型IGBTが完成する。
実施の形態3によれば、IGBTチップの表面構造133および裏面構造134が形成された薄い半導体ウェハ101を、両面粘着テープ137で支持基板141に貼り付けた後、スクライブラインを兼ねてトレンチ142を形成し、このトレンチ142側壁に分離層145を形成し、両面粘着テープ137を薄い半導体ウェハ101から剥離することで、IGBTチップが完成する。そのため、トレンチ142の形成後、厚い半導体ウェハ101aの裏面(第2主面132)を研削し、裏面構造134を形成する従来方法と比べてコンタミネーションが少なくなり、また従来の塗布拡散のような酸素に起因する特性劣化はなく、安定して90%以上の高い良品率にすることができる。また、従来のようにトレンチ内に補強材を充填して半導体ウェハを切断し、チップ化する工程が削除できるので、低コストで高い信頼性の逆阻止型IGBTを提供することができる。
図21は、イオン注入と低温アニールで形成した分離層のSR(広がり抵抗法)による濃度プロフィルである。トレンチ側壁の平坦性は1nmRaと良好であるので、1μm程度の拡散深さで1018cm-3程度の不純物濃度の分離層145でも空乏層を確実に止めることができる。なお、前記の分離層を形成するドーパントをボロンとしたがアルミニウムとしても構わない。また、実施の形態3では支持基板141側のテープにUVテープ139を使用したが、通常の研削工程(バックグラインド工程)で使用するピール(引っ張る)により支持基板141から剥離できる剥離テープを用いてもよい。
実施の形態4.
図22は、本発明の実施の形態4の逆阻止型IGBTの製造方法を示す要部断面図である。この断面図は、図17に相当する断面図である。図22に示すように、実施の形態4が実施の形態3と異なるのは、分離層145を形成するために、イオン注入後、低温アニールではなくレーザーアニール147を行うことである。その他のプロセスは、実施の形態3と同じである。なお、実施の形態3と同様の構成については、実施の形態3と同じ符号を付して説明を省略する。
図22は、本発明の実施の形態4の逆阻止型IGBTの製造方法を示す要部断面図である。この断面図は、図17に相当する断面図である。図22に示すように、実施の形態4が実施の形態3と異なるのは、分離層145を形成するために、イオン注入後、低温アニールではなくレーザーアニール147を行うことである。その他のプロセスは、実施の形態3と同じである。なお、実施の形態3と同様の構成については、実施の形態3と同じ符号を付して説明を省略する。
図23は、レーザーアニールした場合の分離層の濃度プロフィルである。参考までに低温アニールした場合の不純物濃度プロフィルも合わせて示す。これは、YAG2ωダブルパルスレーザー(照射エネルギー密度は2台合計で3J/cm2(1.5J/cm2+1.5J/cm2)、波長532nm、2台のレーザーの遅延時間は300n秒)を照射した場合である。
この条件でトレンチ側壁にイオン注入したドーパントのボロンを活性化させると、不純物濃度は1×1019cm-3を超え、深さも1μm程度のものが得られ、低温アニールを用いた場合よりも空乏化しにくいので逆耐圧良品率を向上させることができる。不純物濃度が低温アニールより高くなるのは、瞬時にSi融点に近い温度まで加熱されるのでドーパントの活性化率が高いためである。
また、分離層形成部のイオン注入層領域にしか熱による影響は加わらないために再びデバイスに熱履歴を加えることもなく良好な方法である。レーザー照射時には、照射したい場所以外はSUS等のメタルマスクをするか、部分照射レーザーアニールによって行ってもよい。部分照射レーザーアニールは、レーザー光を部分的に走査させたり、シャッターをレーザー走査中に開閉して制御することにより部分的にアニールする方法である。
図24は、レーザー焦点位置から高さ方向(離れる方向)に半導体基板をずらした場合のピーク不純物濃度とずれ量Zの関係を測定する場合の測定方法を示す図である。同一のドーズ量のボロンがイオン注入された半導体基板を21枚用意し、これを3グループに分け、第1グループ(No.1)の7枚はレーザーの照射エネルギー密度を3J/cm2、第2グループ(No.2)の7枚はレーザーの照射エネルギー密度を1.5J/cm2、第3グループ(No.3)の7枚はレーザーの照射エネルギー密度を1.2J/cm2として、それぞれZ=0mm、0.2mm、0.4mm、0.6mm、0.8mm、1.0mm、1.2mmずらした位置(7箇所)に半導体基板を置いてYAG2ωレーザーアニールし、その後ピーク不純物濃度を測定した。その結果について説明する。
図25は、レーザー焦点位置から高さ方向(離れる方向)に半導体基板をずらした場合のピーク不純物濃度とずれ量Zの関係を示す図である。図25より、照射エネルギー密度が1.2J/cm2の場合には、焦点位置がずれてくると照射エネルギー密度が変わってしまうことがわかる。また、1.5J/cm2と3.0J/cm2の照射エネルギー密度では焦点位置が1mmを超えるまで不純物濃度が変化しないことがわかる。
つまり、実施の形態4の場合には、1.5J/cm2以上の照射エネルギー密度で照射すれば、側壁にイオン注入した層を十分に活性化できることがわかる。従って、トレンチ底面までの深さが1mm以下でトレンチの側壁にイオン注入で分離層を形成する場合には、1.5J/cm2以上の照射エネルギー密度で照射することで、十分活性化することができる。
逆阻止型IGBTにおいては、1mmの厚さのウェハまで耐圧等の電気的特性が確保できれば本レーザーアニールを用いた分離層形成を実施することができる。また、トレンチ底面までの深さが10μm未満の場合ではレーザーアニールは集積回路を形成するときに既に行われており、従って、本レーザーアニール法はトレンチ底面までの深さが10μm以上で1mm以下の場合に適用するとよい。
実施の形態3または4によれば、塗布型分離層形成法により分離層を形成した場合よりも、酸素起因の影響を除去することができるために格段に良好な良品率(>90%)を確保することができる。また、前記の分離層の活性化に低温アニール(実施の形態3)やレーザーアニール(実施の形態4)を用いることで一様で拡散深さの浅い分離層とすることができて、従来の塗布拡散法に比べて、分離層の半導体チップに占める面積を小さくできてデバイスピッチを縮小することができる。なお、実施の形態4では、分離層形成を後で行う場合に限定して述べたが、このレーザーアニールの技術は、貼り合せ等による方法によらなくても有効性が高い。
実施の形態5.
図26および図27は、本発明の実施の形態5の逆阻止型IGBTの製造方法を順に示す要部断面図である。図26および図27に示すように、実施の形態5は、実施の形態4において、分離層145を形成した後、レーザー照射によるダイシング(レーザーダイシング)148を行ってトレンチ底面のpコレクタ領域110とコレクタ電極111を切断してから、発泡テープ138を加熱して薄い半導体ウェハ101を両面粘着テープ137から離すようにしたものである。その他のプロセスは、実施の形態4と同じである。なお、実施の形態4と同様の構成については、実施の形態3と同じ符号を付して説明を省略する。
図26および図27は、本発明の実施の形態5の逆阻止型IGBTの製造方法を順に示す要部断面図である。図26および図27に示すように、実施の形態5は、実施の形態4において、分離層145を形成した後、レーザー照射によるダイシング(レーザーダイシング)148を行ってトレンチ底面のpコレクタ領域110とコレクタ電極111を切断してから、発泡テープ138を加熱して薄い半導体ウェハ101を両面粘着テープ137から離すようにしたものである。その他のプロセスは、実施の形態4と同じである。なお、実施の形態4と同様の構成については、実施の形態3と同じ符号を付して説明を省略する。
特に限定しないが、例えばYAG2ωダブルパルスレーザー(照射エネルギー密度は2台合計で6J/cm2(3J/cm2+3J/cm2)、波長532nm、2台のレーザーの遅延時間は0n秒(遅延時間は設けない))でレーザーダイシング148を実施する。その際、微細領域のダイシングを行えるようレーザー光のビーム径を絞る。そして、レーザーダイシング148を終了した後に、実施の形態3と同様に発泡テープ138を加熱発泡させて薄い半導体ウェハ101を両面粘着テープ137から離す。なお、イオン注入時には、トレンチ部にのみマスクを行うのが理想的である。
ここで、レーザーアニール工程では、加工痕が入らない状態(加工モードでない状態)でレーザーアニールを行う。このときの照射エネルギー密度は、本実施の形態5のようにYAG2ωレーザーを用いる場合には、1台あたり2J/cm2以下であるのが適当である。一方、レーザーダイシング工程では、加工モードに入る状態でダイシングを行う。加工モードにするには、照射エネルギー密度を1台あたり2J/cm2/以上にすればよい。数μmの厚さのコレクタ電極111を切断する場合には、照射エネルギー密度は、1台あたり3J/cm2程度が適当である。
実施の形態5によれば、レーザーダイシング148を行ってから、両面粘着テープ137を剥がして個々のチップにするので、分離層145の下でコレクタ電極111を過不足なくきれいに切断することができる。従って、コレクタ電極111がチップ端面から少し飛び出た状態で残ったり、コレクタ電極111が分離層145の下の部分で欠けてしまったりすることがない。また、コレクタ電極111の切断面にバリ等が残らないので、きれいなチップ断面(切断面)を得ることができる。
さらに、照射エネルギー密度を調整することによって、同一のレーザー照射装置でもってレーザーアニールとレーザーダイシングを連続して行うことができる。そのようにすれば、レーザーアニール用の装置とレーザーダイシング用の装置を設けずに済み、装置メリットが高い。なお、YAG2ωダブルパルスレーザー以外にも、エキシマレーザー(XeF、XeCl等)、YAG3ωレーザー、YLF2ωレーザーあるいは半導体レーザーによっても、それぞれの照射エネルギー密度を調整することにより、本発明を実施することができる。
以上において、本発明は、上述した実施の形態に限らず、種々変更可能である。また、実施の形態では、第1導電型をn型とし、第2導電型をp型としたが、本発明は、その逆でも成り立つ。本発明は、逆阻止型IGBTに限らず、その他の逆阻止型デバイスや双方向型デバイス、または分離層形成を伴うMOSFETやバイポーラトランジスタ、MOSサイリスタなどの半導体デバイスにも適用でき、有効性がある。
以上のように、本発明にかかる半導体装置およびその製造方法は、電力変換装置などに使用されるパワー半導体装置に有用であり、特に、双方向型デバイスまたは逆阻止型デバイスに適している。
1 第1導電型シリコン半導体基板(n-シリコン半導体基板)
2 第2導電型ベース領域(pベース領域)
3 第2導電型コレクタ層(p+コレクタ層)
4 第1導電型エミッタ領域(n+エミッタ領域)
5 ゲート絶縁膜
6 ゲート電極
8 エミッタ電極
9 コレクタ電極
15,131 第1主面
16,132,132a 第2主面
20 第2導電型分離層(p+分離層)
21,142 溝(トレンチ)
22 充填領域
31 シリコンウェハ
32 エッチングマスク
33,34 {100}面
35,36,37,38 {111}面
101 薄い半導体ウェハ
101a 厚い半導体ウェハ
102,103,104,110 拡散層(pウェル領域、p耐圧領域、nエミッタ領域、pコレクタ領域)
106 制御電極(ゲート電極)
108 第1主電極(エミッタ電極)
111 第2主電極(コレクタ電極)
137 接着層(両面粘着テープ)
138 発泡テープ
141 支持基板
143 側壁面
145 分離層
147 レーザーアニール
148 レーザーダイシング
2 第2導電型ベース領域(pベース領域)
3 第2導電型コレクタ層(p+コレクタ層)
4 第1導電型エミッタ領域(n+エミッタ領域)
5 ゲート絶縁膜
6 ゲート電極
8 エミッタ電極
9 コレクタ電極
15,131 第1主面
16,132,132a 第2主面
20 第2導電型分離層(p+分離層)
21,142 溝(トレンチ)
22 充填領域
31 シリコンウェハ
32 エッチングマスク
33,34 {100}面
35,36,37,38 {111}面
101 薄い半導体ウェハ
101a 厚い半導体ウェハ
102,103,104,110 拡散層(pウェル領域、p耐圧領域、nエミッタ領域、pコレクタ領域)
106 制御電極(ゲート電極)
108 第1主電極(エミッタ電極)
111 第2主電極(コレクタ電極)
137 接着層(両面粘着テープ)
138 発泡テープ
141 支持基板
143 側壁面
145 分離層
147 レーザーアニール
148 レーザーダイシング
Claims (11)
- 半導体ウェハの第1主面側に複数の拡散層と第1主電極および制御電極を形成する工程と、
前記半導体ウェハの第2主面を研削して該半導体ウェハを薄くする工程と、
該薄い半導体ウェハの第2主面側に拡散層と該拡散層と接する第2主電極とを形成する工程と、
前記第2主電極を接着層を介して支持基板に接着する工程と、
前記第1主面側から前記第2主面側の拡散層に達する溝を形成する工程と、
該溝の側壁面の全域に前記第2主面側の拡散層と同一導電型の分離層を前記第2主面側の拡散層と接するように形成する工程と、
前記接着層を前記薄い半導体ウェハから剥離して、前記半導体ウェハを半導体チップ化する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記接着層が、少なくとも発泡テープで構成されることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記薄い半導体ウェハの第1主面の結晶面が{100}面であり、前記溝の表面の結晶面が{111}面であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記溝が、湿式異方性エッチングで形成されることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記分離層が、イオン注入と500℃以下の低温アニールで形成されることを特徴とする請求項1または3に記載の半導体装置の製造方法。
- 前記分離層が、イオン注入とレーザーアニールで形成されることを特徴とする請求項1または3に記載の半導体装置の製造方法。
- 前記溝の側壁面に照射されるレーザーの照射エネルギー密度が側壁面全域に亘って一定であることを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記レーザーの照射エネルギー密度が1.5Joule/cm2以上であることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記溝の底面までの深さが、1mm以下であることを特徴とする請求項7または8に記載の半導体装置の製造方法。
- 半導体ウェハの第1主面側に複数の拡散層と第1主電極および制御電極を形成する工程と、
前記半導体ウェハの第2主面を研削して該半導体ウェハを薄くする工程と、
該薄い半導体ウェハの第2主面側に拡散層と該拡散層と接する第2主電極とを形成する工程と、
前記第2主電極を接着層を介して支持基板に接着する工程と、
前記第1主面側から前記第2主面側の拡散層に達する溝を形成する工程と、
該溝の側壁面の全域に不純物をイオン注入し、その不純物注入領域にレーザー照射を行って前記第2主面側の拡散層と同一導電型の分離層を前記第2主面側の拡散層と接するように形成する工程と、
前記溝の底面にレーザー照射を行って前記第2主面側の拡散層とその下の前記第2主電極を切断する工程と、
前記接着層を前記薄い半導体ウェハから剥離して、前記半導体ウェハを半導体チップ化する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記分離層を形成する際のレーザー照射と、前記第2主面側の拡散層と前記第2主電極を切断する際のレーザー照射を、同一のレーザー照射装置により行うことを特徴とする請求項10に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011266344A JP5382098B2 (ja) | 2004-08-19 | 2011-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004240094 | 2004-08-19 | ||
JP2004240094 | 2004-08-19 | ||
JP2004312590 | 2004-10-27 | ||
JP2004312590 | 2004-10-27 | ||
JP2011266344A JP5382098B2 (ja) | 2004-08-19 | 2011-12-05 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005017486A Division JP4982948B2 (ja) | 2004-08-19 | 2005-01-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012089866A true JP2012089866A (ja) | 2012-05-10 |
JP5382098B2 JP5382098B2 (ja) | 2014-01-08 |
Family
ID=46261085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011266344A Expired - Fee Related JP5382098B2 (ja) | 2004-08-19 | 2011-12-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5382098B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109065441A (zh) * | 2013-06-26 | 2018-12-21 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185727A (ja) * | 1999-10-15 | 2001-07-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2002076017A (ja) * | 2000-08-28 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
JP2004140101A (ja) * | 2002-10-16 | 2004-05-13 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
-
2011
- 2011-12-05 JP JP2011266344A patent/JP5382098B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185727A (ja) * | 1999-10-15 | 2001-07-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2002076017A (ja) * | 2000-08-28 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
JP2004140101A (ja) * | 2002-10-16 | 2004-05-13 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109065441A (zh) * | 2013-06-26 | 2018-12-21 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
CN109065441B (zh) * | 2013-06-26 | 2023-06-30 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5382098B2 (ja) | 2014-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4982948B2 (ja) | 半導体装置の製造方法 | |
JP5082211B2 (ja) | 半導体装置の製造方法 | |
US7776672B2 (en) | Semiconductor device and manufacturing method thereof | |
US8507327B2 (en) | Semiconductor device manufacturing method thereof | |
JP5614451B2 (ja) | 半導体装置の製造方法 | |
JP5655931B2 (ja) | 半導体装置の製造方法 | |
JP4857578B2 (ja) | 半導体装置の製造方法 | |
JP5839768B2 (ja) | 半導体装置の製造方法 | |
JP5866827B2 (ja) | 逆阻止型絶縁ゲート型バイポーラトランジスタの製造方法 | |
JP5358960B2 (ja) | 半導体装置およびその製造方法 | |
JP2005142288A (ja) | 半導体装置とその製造方法 | |
JP2011187916A (ja) | 逆阻止型絶縁ゲートバイポーラトランジスタの製造方法 | |
JP5549532B2 (ja) | 半導体装置の製造方法 | |
US20020081784A1 (en) | Semiconductor device | |
JP5201305B2 (ja) | 半導体装置の製造方法 | |
JP5382098B2 (ja) | 半導体装置の製造方法 | |
JP5692241B2 (ja) | 逆阻止型半導体素子の製造方法 | |
JP2005175174A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
JP2013239600A (ja) | 半導体装置の製造方法および半導体製造装置 | |
JP4572529B2 (ja) | 半導体素子の製造方法 | |
JP2004103763A (ja) | 半導体装置の製造方法 | |
JP2014143435A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |