JP2012029158A - 受信装置、受信方法、プログラム、および受信システム - Google Patents

受信装置、受信方法、プログラム、および受信システム Download PDF

Info

Publication number
JP2012029158A
JP2012029158A JP2010167312A JP2010167312A JP2012029158A JP 2012029158 A JP2012029158 A JP 2012029158A JP 2010167312 A JP2010167312 A JP 2010167312A JP 2010167312 A JP2010167312 A JP 2010167312A JP 2012029158 A JP2012029158 A JP 2012029158A
Authority
JP
Japan
Prior art keywords
frequency
signal
decoding processing
control information
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010167312A
Other languages
English (en)
Other versions
JP2012029158A5 (ja
JP5622034B2 (ja
Inventor
Hideki Yokoshima
英城 横島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010167312A priority Critical patent/JP5622034B2/ja
Priority to US13/067,919 priority patent/US8837645B2/en
Priority to DK11174319.1T priority patent/DK2413500T3/da
Priority to EP11174319.1A priority patent/EP2413500B1/en
Priority to CN201110201464.5A priority patent/CN102348078B/zh
Publication of JP2012029158A publication Critical patent/JP2012029158A/ja
Publication of JP2012029158A5 publication Critical patent/JP2012029158A5/ja
Application granted granted Critical
Publication of JP5622034B2 publication Critical patent/JP5622034B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages

Landscapes

  • Circuits Of Receivers In General (AREA)

Abstract

【課題】受信周波数に迅速に調整することができるようにする。
【解決手段】受信装置１では、チューナ１２が周波数を変更しながら送信されてくる信号を受信する。制御回路１４は、信号を受信するため周波数を切り換える前に、現在の周波数でのチューナ１２における制御情報を前回の制御情報として記憶し、切り換え前の周波数で信号を再度受信する場合に、前回の制御情報を初期値としてチューナ１２に設定する。本発明は、例えば、周波数ホッピング方式で送信されてくる信号を受信する受信装置に適用できる。
【選択図】図１

Description

本発明は、受信装置、受信方法、プログラム、および受信システムに関し、特に、受信周波数に迅速に調整することができるようにする受信装置、受信方法、プログラム、および受信システムに関する。
きわめて短い時間間隔（例えば、0.１秒程度）で送信周波数を変更しながら送信されてくる信号を送受信する周波数ホッピング方式の通信装置がある（例えば、特許文献１参照）。地上デジタルテレビジョン放送の放送信号を受信する受信装置がある（例えば、特許文献２参照）。
特開２００９−２１２９５７号公報 特開２００９−８１５６８号公報
例えば、デジタルテレビジョン放送の信号に周波数ホッピング方式が採用された場合、受信装置には、受信周波数の切り換えを短時間（例えば、５msec以内）に行う必要があるため、受信周波数に迅速に調整することが要求される。
本発明は、このような状況に鑑みてなされたものであり、受信周波数に迅速に調整することができるようにするものである。
本発明の第１の側面の受信装置は、周波数を変更しながら送信されてくる信号を受信する受信手段と、前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での前記受信手段における制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として前記受信手段に設定する制御手段とを備える。
本発明の第１の側面の受信方法は、周波数を変更しながら送信されてくる信号を受信する受信装置が、前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として設定するステップを含む。
本発明の第１の側面のプログラムは、周波数を変更しながら送信されてくる信号を受信処理するコンピュータに、前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として設定する処理を実行させるためのものである。
本発明の第１の側面においては、現在の周波数での制御情報が前回の制御情報として記憶され、切り換え前の周波数で信号を再度受信する場合に、前回の制御情報が初期値として設定される。
本発明の第２の側面の受信システムは、周波数を変更しながら送信されてくる信号を受信する受信手段と、前記受信手段により受信された信号に対して伝送路復号処理を行う伝送路復号処理手段とを備え、前記受信手段は、前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での前記受信手段における制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として前記受信手段に設定する制御手段とを備える。
本発明の第２の側面においては、受信手段において、周波数を変更しながら送信されてくる信号が受信され、伝送路復号手段において、受信された信号に対して伝送路復号処理が行われる。受信手段では、現在の周波数での制御情報が前回の制御情報として記憶され、切り換え前の周波数で信号を再度受信する場合に、前回の制御情報が初期値として設定される。
本発明の第３の側面の受信システムは、周波数を変更しながら送信されてくる信号を受信する受信手段と、前記受信手段により受信された信号に対して伝送路復号処理を行う伝送路復号処理手段と、前記伝送路復号処理手段による伝送路復号処理後の信号に対して情報源復号処理を行う情報源復号処理手段とを備え、前記受信手段は、前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での前記受信手段における制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として前記受信手段に設定する制御手段とを備える。
本発明の第３の側面においては、受信手段において、周波数を変更しながら送信されてくる信号が受信され、伝送路復号手段において、受信された信号に対して伝送路復号処理が行われ、情報源復号処理手段において、伝送路復号処理後の信号に対して情報源復号処理が行われる。受信手段では、現在の周波数での制御情報が前回の制御情報として記憶され、切り換え前の周波数で信号を再度受信する場合に、前回の制御情報が初期値として設定される。
本発明の第４の側面の受信システムは、周波数を変更しながら送信されてくる信号を受信する受信手段と、前記受信手段により受信された信号に対して伝送路復号処理を行う伝送路復号処理手段と、前記伝送路復号処理手段による伝送路復号処理後の信号に対して情報源復号処理を行う情報源復号処理手段と、前記情報源復号処理手段による情報源復号処理後の信号に基づいて画像または音声を出力する出力手段とを備え、前記受信手段は、前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での前記受信手段における制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として前記受信手段に設定する制御手段とを備える。
本発明の第４の側面においては、受信手段において、周波数を変更しながら送信されてくる信号が受信され、伝送路復号手段において、受信された信号に対して伝送路復号処理が行われ、情報源復号処理手段において、伝送路復号処理後の信号に対して情報源復号処理が行われ、出力手段において、情報源復号処理後の信号に基づいて画像または音声が出力される。受信手段では、現在の周波数での制御情報が前回の制御情報として記憶され、切り換え前の周波数で信号を再度受信する場合に、前回の制御情報が初期値として設定される。
本発明の第５の側面の受信システムは、周波数を変更しながら送信されてくる信号を受信する受信手段と、前記受信手段により受信された信号に対して伝送路復号処理を行う伝送路復号処理手段と、前記伝送路復号処理手段による伝送路復号処理後の信号に対して情報源復号処理を行う情報源復号処理手段と、前記情報源復号処理手段による情報源復号処理後の信号の記録を制御する記録制御手段とを備え、前記受信手段は、前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での前記受信手段における制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として前記受信手段に設定する制御手段とを備える。
本発明の第５の側面においては、受信手段において、周波数を変更しながら送信されてくる信号が受信され、伝送路復号手段において、受信された信号に対して伝送路復号処理が行われ、情報源復号処理手段において、伝送路復号処理後の信号に対して情報源復号処理が行われ、記録制御手段において、情報源復号処理後の信号の記録が制御される。受信手段では、現在の周波数での制御情報が前回の制御情報として記憶され、切り換え前の周波数で信号を再度受信する場合に、前回の制御情報が初期値として設定される。
本発明の第１乃至第５の側面によれば、受信周波数に迅速に調整することができる。
本発明を適用した受信装置の一実施の形態の構成例を示すブロック図である。 従来のチューナの第１の構成例を示すブロック図である。 従来のチューナの第２の構成例を示すブロック図である。 チューナの第１の実施の形態の構成例を示すブロック図である。 AGC制御回路の詳細な構成例を示すブロック図である。 受信周波数切り換え時のAGC制御処理を説明するフローチャートである。 図４のチューナの第１の実施の形態の変形例を示すブロック図である。 図１のチューナの第２の実施の形態の構成例を示すブロック図である。 受信周波数切り換え時のAGC制御処理を説明するフローチャートである。 受信周波数切り換え時のAGC制御処理を説明する図である。 受信周波数切り換え時のAGC制御処理を説明する図である。 受信周波数切り換え時のAGC制御処理を説明する図である。 チューナの第２の実施の形態の第１の変形例を示すブロック図である。 チューナの第２の実施の形態の第２の変形例を示すブロック図である。 本発明を適用した受信装置のその他の実施の形態の構成例を示すブロック図である。 図１の受信装置を適用可能な受信システムの第１の構成例を示すブロック図である。 図１の受信装置を適用可能な受信システムの第２の構成例を示すブロック図である。 図１の受信装置を適用可能な受信システムの第３の構成例を示すブロック図である。 本発明を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
以下、本発明を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．本発明の受信装置の実施の形態
２．従来のチューナの構成例
３．本発明の受信装置におけるチューナの第１の実施の形態
４．チューナの第１の実施の形態の変形例
５．本発明の受信装置におけるチューナの第２の実施の形態
６．チューナの第２の実施の形態の変形例
７．本発明の受信装置のその他の実施の形態
８．本発明の受信装置を適用可能な受信システムの実施の形態
＜本発明の受信装置の実施の形態＞
［受信装置の構成例］
図１は、本発明を適用した受信装置の一実施の形態の構成例を示している。
図１の受信装置１は、アンテナ１１、チューナ１２１および１２２、復調回路１３１および１３２、並びに、制御回路１４により構成される。
受信装置１は、例えば、地上デジタル放送の所定のチャンネルに対応する周波数（受信周波数）の高周波信号（以下、RF信号という。）を受信して復調し、映像信号および音声信号を出力する。ここで、受信装置１が受信する放送信号は、所定の時間間隔（例えば、0.１秒程度）で送信周波数を変更しながら送信されてくる、周波数ホッピング方式の信号であるとする。
チューナ１２１および１２２それぞれは、例えば、地上デジタル放送の所望の受信周波数のRF信号をアンテナ１１を介して受信する。そして、チューナ１２１および１２２それぞれは、受信したRF信号からIF信号（IF：中間周波数）を取り出して、後段に出力する。チューナ１２１は、IF信号を復調回路１３１に出力し、チューナ１２２は、IF信号を復調回路１３２に出力する。なお、以下において、チューナ１２１および１２２のそれぞれを特に区別する必要が無い場合、単にチューナ１２と称する。
チューナ１２は、受信周波数が切り換えられる場合、チューナ１２内部の切り換え直前の制御値を、前回の制御値として、制御回路１４に供給する。また、チューナ１２は、受信周波数が切り換えられる場合、これから切り換える受信周波数（変更後の受信周波数）における前回の制御値を制御回路１４から取得し、初期値として内部に設定する。
復調回路１３１は、チューナ１２１から供給されるIF信号を復調し、その結果得られる映像信号及び音声信号（ベースバンド信号）を制御回路１４に供給する。同様に、復調回路１３２は、チューナ１２２から供給されるIF信号を復調し、その結果得られる映像信号及び音声信号（ベースバンド信号）を制御回路１４に供給する。なお、以下において、復調回路１３１および１３２のそれぞれを特に区別する必要が無い場合、単に復調回路１３と称する。
チューナ１２および復調回路１３の個数は２個には限定されず、３個以上でもよい。但し、チューナ１２および復調回路１３の個数は、周波数ホッピングに利用される周波数帯域の数よりは少ないものとする。
制御回路１４は、受信装置１が搭載されている図示せぬテレビジョン受像機等の制御部から、チャンネルの切り換え指示を受けた場合、チャンネルに対応する所望の受信周波数を受信するようにチューナ１２を制御する。また、制御回路１４は、周波数ホッピング方式により所定の時間間隔で変更される受信周波数にも応じてチューナ１２を制御する。ここで、制御回路１４は、チューナ１２１とチューナ１２２が交互に所望の受信周波数を受信するように切り換え制御する。例えば、チューナ１２１が第１の受信周波数の信号を受信しているとき、次に第２の受信周波数の信号を受信したい場合、制御回路１４は、チューナ１２２が第２の受信周波数の信号を受信するように制御する。さらにその後、第３の受信周波数の信号を受信したい場合、制御回路１４は、チューナ１２１が第３の受信周波数の信号を受信するように制御する。このように、チューナ１２を交互に切り替えて利用することで、所望の受信周波数に迅速に調整することができる。
また、制御回路１４は、第１の受信周波数で受信しているチューナ１２を、第２の受信周波数の信号を受信するように変更する場合、現在の受信周波数である第１の受信周波数の制御値をチューナ１２から取得し、前回の制御値として記憶する。そして、制御回路１４は、チューナ１２が変更後の第２の受信周波数の信号を以前受信していたときに前回の制御値として記憶しておいた制御値を、初期値として、チューナ１２に供給する。このように、前回の制御値を記憶し、次回の初期値としてチューナ１２に使用させることで、所望の受信周波数に迅速に調整することができる。
制御回路１４は、復調回路１３１および１３２から供給される映像信号および音声信号の一方を選択して、後段に出力する。後段は、例えば、誤り訂正回路などである。
以上のように構成される受信装置１では、チューナ１２が所定の時間間隔で周波数を変更しながら送信されてくる信号を受信する。制御回路１４は、受信する周波数を切り換える前に、現在の周波数でのチューナ１２における制御情報（制御値）を前回の制御情報として記憶し、切り換え前の周波数で信号を再度受信する場合に、前回の制御情報を初期値としてチューナ１２に設定する。
＜従来のチューナの構成例＞
［従来のチューナの第１の構成例］
次に、本発明を適用した受信装置１のチューナ１２の詳細構成例を説明する前に、その前提となる、従来のチューナの構成例について説明する。従来のチューナの構成例として、アナログ回路のみで形成されるAGC (Automatic Gain Control)ループが存在しない第１の構成例（図２）と、アナログ回路のみで形成されるAGCループが存在する第２の構成例（図３）について説明する。
図２は、従来のチューナの第１の構成例を示している。
図２のチューナ１５０Aにおいて、アンテナ１１で受信された地上デジタル放送の放送信号は、RFフィルタ２１に入力される。RFフィルタ２１は、地上デジタル放送の信号のみを通過させ、RFフィルタ２１を通過した信号が、ゲイン可変RFアンプ２２において、受信周波数に応じたゲインで増幅されて、RFフィルタ２３に供給される。
RFフィルタ２３は、ゲイン可変RFアンプ２２で増幅された信号のうち、受信周波数の信号のみを通過させ、ミキサ２４に供給する。ミキサ２４は、RFフィルタ２３の出力信号と、局部発振回路２５から供給されるローカル周波数Floの信号を混合し、その結果得られるIF信号をチャンネル選択フィルタ２６とオーバーロードディテクタ２９に供給する。
チャンネル選択フィルタ２６は、中間周波数に隣接する周波数の妨害信号を除去し、ゲイン可変IFアンプ２７は、除去後のIF信号を所定のゲインで増幅して、ADC（ADコンバータ）２８に出力する。ADC２８は、ゲイン可変IFアンプ２７から供給されるアナログのIF信号をデジタルに変換（A/D変換）して、AGC制御回路３１とIMRR補正ブロック３２に出力する。
オーバーロードディテクタ２９は、IF信号と予め設定された閾値とを比較し、閾値を超えた信号成分を検出し、検出結果をAGCループ用のADC３０に供給する。ADC３０はオーバーロードディテクタ２９の検出結果であるIF信号レベルをデジタルに変換（A/D変換）して、AGC制御回路３１に出力する。
AGC制御回路３１は、ADC２８から出力されるIF信号のデジタル値と、ADC３０から出力されるIF信号レベルのデジタル値とに基づいて、ゲイン可変RFアンプ２２とゲイン可変IFアンプ２７のゲインを制御（調整）する。
IMRR補正ブロック３２は、IMRR（イメージ周波数抑圧度:IMage Rejection Ratio）を補正する。IMRR推定回路３２Aは、IMRR補正値を推定し、IMRR補正回路３２Bは、IMRR補正値に基づいて、IMRR補正を行う。IMRR補正後のIF信号が、周波数オフセット補正ブロック３３に出力される。
周波数オフセット補正ブロック３３は、IF信号の周波数のオフセット（ずれ）を補正する。周波数オフセット推定回路３３Aは、IF信号の周波数オフセットの補正値を推定し、補正値に対応する信号をミキサ３３Bに出力する。ミキサ３３Bは、IMRR補正後のIF信号と、周波数オフセット推定回路３３Aが出力する補正用の信号とを混合し、周波数オフセット補正後のIF信号を出力する。
以上のように構成されるチューナ１５０Aにおいては、アナログ回路のみで形成されるAGCループは存在しない。また、IMRR補正と周波数オフセット補正は、いずれも、デジタルドメインで行われている。即ち、IMRR補正と周波数オフセット補正は、いずれも、A/D変換後のIF信号により行われている。
［従来のチューナの第２の構成例］
図３は、従来のチューナの第２の構成例を示している。なお、図３以降の図において、上述した図２と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
図３のチューナ１５０Bでは、ADC２８から出力されるIF信号は、AGC制御回路３１’と周波数オフセット補正ブロック３３に出力される。周波数オフセット補正ブロック３３は、周波数オフセット推定回路３３Cとローカル周波数制御回路３３Dとから構成される。
周波数オフセット推定回路３３Cは、ADC２８から出力されるIF信号から周波数オフセットの補正値△ｆを推定（算出）し、ローカル周波数制御回路３３Dに供給する。ローカル周波数制御回路３３Dは、ローカル周波数Floの情報を取得し、ローカル周波数Floに対し、補正値△ｆだけ補正した補正後のローカル周波数Flo＋△ｆを、設定すべきローカル周波数として局部発振回路２５に出力する。
AGC制御回路３１’は、ADC２８から出力されるIF信号のデジタル値に基づいて、ゲインの制御値（設定値）を決定し、ゲイン可変IFアンプ２７と、AGC選択回路４２に出力する。
LPF（Loop Filter）４１は、オーバーロードディテクタ２９の出力信号から、ゲイン可変RFアンプ２２のゲインの制御値（設定値）を決定し、AGC選択回路４２に出力する。
AGC選択回路４２は、AGC制御回路３１’からのゲインの制御値（設定値）と、LPF４１からのゲインの制御値（設定値）のうち、よりゲインの低い方を選択し、ゲイン可変RFアンプ２２に供給する。
以上のように構成されるチューナ１５０Bにおいては、オーバーロードディテクタ２９、LPF４１等を経由するアナログ信号のAGCループが存在する。即ち、アナログ回路のみで形成されるAGCループが存在する。また、周波数オフセット補正はアナログドメインで行われ、IMRR補正はデジタルドメインで行われている。
受信装置１が受信する放送信号は、例えば、0.１秒程度のきわめて短い時間間隔で送信周波数を変更しながら送信されてくる。従って、所望の受信周波数の調整も、きわめて短時間（例えば、５msec以内）で行う必要がある。
しかしながら、図２および図３に示した従来のチューナの構成では、IMRRの補正値や周波数オフセットの補正値を算出するのに時間がかかり、AGCの制御値が収束するまでに時間がかかる。従って、例えば、５msec以内程度の短時間で所望の受信周波数に調整することは困難である。
そこで、図２や図３のチューナ１５０Aまたは１５０Bを、所望の受信周波数に短時間で調整することができるように改良した、図１のチューナ１２の構成について、以下、説明する。
＜本発明の受信装置におけるチューナの第１の実施の形態＞
［チューナ１２の第１の実施の形態］
図４は、チューナ１２の第１の実施の形態としてのチューナ１２Aの構成例を示すブロック図である。
図４のチューナ１２Aは、図２に示したアナログ回路のみで形成されるAGCループが存在しないチューナ１５０Aを改良したものである。
具体的には、チューナ１２Aでは、チューナ１５０AのAGC制御回路３１に代えて、AGC制御回路５１が設けられている。
AGC制御回路５１は、チューナ１２Aの受信周波数が切り換えられる場合、切り換え直前の制御値１および２を制御回路１４（図１）に供給する。同時に、AGC制御回路５１は、これから切り換える受信周波数の前回の制御値１および２を初期値１および２として制御回路１４から取得し、内部に設定する。
図５は、AGC制御回路５１の詳細な構成例を示すブロック図である。
AGC制御回路５１は、演算器６１、積分器６２および６３、並びに選択回路６４により構成される。
ADC２８から出力されたIF信号のデジタル値は、演算器６１に入力される。演算器６１は、参照信号Vrefを減算して出力する。演算器６１から出力された信号は、積分器６２に入力され、積分器６２は制御値１を算出して出力する。一方、ADC３０から出力された信号は積分器６３に入力される。積分器６３は、制御値２を算出して出力する。選択回路６４には、制御値１と制御値２が入力され、選択回路６４は、制御値１と制御値２のうち、より低いゲインを設定する制御値を選択して出力する。
スイッチ６５ａ及び６５ｂは、制御回路１４（図１）からのコントロール信号CTL1によってオンまたはオフされる。スイッチ６６ａ及び６６ｂは、制御回路１４からのコントロール信号CTL2によってオンまたはオフされる。
レジスタ６８ａは、加算器６７ａでフィードバック信号と加算された信号を出力するとともに一時記憶する。レジスタ６８ａの出力は、所定のタイミングで、切り換え直前の制御値１として、制御回路１４（図１）に供給される。レジスタ６８ｂも、加算器６７ｂでフィードバック信号と加算された信号を出力するとともに一時記憶する。レジスタ６８ｂの出力は、所定のタイミングで、切り換え直前の制御値２として、制御回路１４（図１）に供給される。レジスタ６８ａ及び６８ｂで一時記憶された信号（制御値）は、制御回路１４（図１）からのリセット信号RSTによりリセットされる。
[受信周波数切り換え時のAGC制御処理]
図６は、チューナ１２の第１の実施の形態における受信周波数切り換え時のAGC制御処理のフローチャートである。なお、この処理の開始時点では、スイッチ６５ａ及び６５ｂはオン、スイッチ６６ａ及び６６ｂはオフの状態である。
初めに、ステップＳ１において、制御回路１４（図１）は、受信周波数を変更するかを判定し、変更すると判定されるまで待機する。
そして、ステップＳ１で、受信周波数を変更すると判定された場合、処理はステップＳ２に進み、制御回路１４は、現在のAGCの制御値１および２である、AGC制御回路５１のレジスタ６８ａ及び６８ｂの出力値を、チューナ１２Aから取得し、記憶する。
ステップＳ３において、制御回路１４は、リセット信号RSTをAGC制御回路５１のレジスタ６８ａ及び６８ｂに供給し、レジスタ６８ａ及び６８ｂに記憶されている値をリセットする。
ステップＳ４において、制御回路１４は、自分の出力が加算器に入力されるようにスイッチを制御する。即ち、制御回路１４は、スイッチ６５ａ及び６５ｂをオフするコントロール信号CTL1と、スイッチ６６ａ及び６６ｂをオンするコントロール信号CTL2をAGC制御回路５１に供給する。これにより、加算器６７ａ及び６７ｂへの入力が、ADC２８側ではなく、制御回路１４側となる。
ステップＳ５において、制御回路１４は、これから切り換える受信周波数の前回の制御値１及び２を、初期値として、AGC制御回路５１に出力する。上述したステップＳ４の処理により、加算器６７ａ及び６７ｂへの入力が制御回路１４側となっているので、制御回路１４が出力した前回の制御値１及び２がレジスタ６８ａ及び６８ｂに供給され、記憶される。
ステップＳ６において、制御回路１４は、AGCループに戻すようにスイッチを制御する。即ち、制御回路１４は、スイッチ６５ａ及び６５ｂをオンするコントロール信号CTL1と、スイッチ６６ａ及び６６ｂをオフするコントロール信号CTL2をAGC制御回路５１に供給する。これにより、加算器６７ａ及び６７ｂへの入力がADC２８及びADC３０側となり、AGCループの制御が再び開始される。従って、チューナ１２Aでは、前回のAGCの制御値１及び２を初期値として、AGC制御が実行される。
以上のように、チューナ１２Aによる受信周波数切り換え時のAGC制御処理では、受信周波数が変更される場合、次に同一の受信周波数にチューニングするときのために、変更直前の制御値（AGCのゲイン値）が記憶される。そして、次回のチューニング時に、前回の制御値を初期値としてAGC制御が開始される。これにより、所望の受信周波数に迅速に調整することができる。
＜チューナの第１の実施の形態の変形例＞
[チューナ１２Aの変形例]
上述したチューナ１２Aでは、変更直前のAGCのゲイン値を、次に同一の受信周波数にチューニングするときのために記憶しておくようにしたが、IMRRの補正値や周波数オフセットの補正値も同様に記憶しておくようにしてもよい。
図７は、IMRR補正値や周波数オフセット補正値も記憶しておくようにしたチューナ１２Aの構成例を示すブロック図である。
図７では、図４のIMRR推定回路３２Aに代えて、IMRR推定回路７１Aが設けられ、図４の周波数オフセット推定回路３３Aに代えて、周波数オフセット推定回路７２Aが設けられている。
IMRR推定回路７１Aは、図６のステップＳ２の処理が実行されるのと同時に、現在のIMRR補正値を、切り換え直前のIMRR補正値として、制御回路１４に出力する。制御回路１４は、IMRR推定回路７１Aからの切り換え直前のIMRR補正値を、前回の制御値として取得し、記憶する。
そして、IMRR推定回路７１Aは、図６のステップＳ５の処理が実行されるのと同時に、これから切り換える受信周波数の前回のIMRR補正値を、初期値として、制御回路１４から取得する。そして、IMRR推定回路７１Aは、初期値として取得された前回のIMRR補正値をIMRR補正回路３２Bに出力する。
周波数オフセット推定回路７２Aは、図６のステップＳ２の処理が実行されるのと同時に、現在の周波数オフセット補正値を、切り換え直前の周波数オフセット補正値として、制御回路１４に出力する。制御回路１４は、周波数オフセット推定回路７２Aからの切り換え直前の周波数オフセット補正値を、前回の制御値として取得し、記憶する。
そして、周波数オフセット推定回路７２Aは、図６のステップＳ５の処理が実行されるのと同時に、これから切り換える受信周波数の前回の周波数オフセット補正値を、初期値として、制御回路１４から取得する。そして、周波数オフセット推定回路７２Aは、初期値として取得された前回の周波数オフセット補正値に対応する信号をミキサ３３Bに出力する。
図７のチューナ１２Aによれば、IMRR補正と周波数オフセットの補正についても、前回と同様の特性まで短時間で収束させることができる。
＜本発明の受信装置におけるチューナの第２の実施の形態＞
［チューナ１２の第２の実施の形態］
図８は、チューナ１２の第２の実施の形態としてのチューナ１２Bの構成例を示すブロック図である。
図８のチューナ１２Bは、図３に示したアナログ回路のみで形成されるAGCループが存在するチューナ１５０Bを改良したものである。
図８のチューナ１２Bでは、図３のチューナ１５０Bと比較して、AGC制御回路３１’に代えてAGC制御回路８１が設けられるとともに、バッファ８２、ADC８３、およびスイッチ８４乃至８６が新たに設けられている。
AGC制御回路８１は、チューナ１２Bの受信周波数が切り換えられる場合、切り換え直前の制御値を制御回路１４（図１）に供給する。同時に、AGC制御回路８１は、これから切り換える受信周波数の前回の制御値を初期値として制御回路１４から取得し、設定する。
また、AGC制御回路８１は、制御値の取得および出力に応じて、スイッチ８４乃至８６を制御する。
受信周波数の切り換え時以外の、ADC２８から出力されるIF信号に基づいてゲイン制御を行う通常状態においては、AGC制御回路８１により、スイッチ８４乃至８６はいずれもａ側に設定されている。この場合、オーバーロードディテクタ２９の出力信号が、LPF４１を介してAGC選択回路４２に入力されるので、図３のチューナ１５０Bと同様のゲイン制御が行われる。
なお、アナログ回路のAGCループ（以下、アナログAGCループともいう。）の制御電圧は、バッファ８２を介してADC８３に入力され、ADC８３でデジタル変換されてAGC制御回路８１に供給されるが、通常状態においては、AGC制御回路８１は特に処理を行わない。
[受信周波数切り換え時のAGC制御処理]
次に、図９乃至図１２を参照して、チューナ１２の第２の実施の形態における受信周波数切り換え時のAGC制御処理について説明する。
図９は、図８のチューナ１２Bによる受信周波数切り換え時のAGC制御処理のフローチャートである。なお、この処理の開始時点では、チューナ１２BはADC２８から出力されるIF信号に基づいてゲイン制御を行う通常状態であるものとし、スイッチ８４乃至８６はいずれもａ側に設定されている。
初めに、ステップＳ２１において、制御回路１４（図１）は、受信周波数を変更するかを判定し、変更すると判定されるまで待機する。
そして、ステップＳ２１で、受信周波数を変更すると判定された場合、処理はステップＳ２２に進み、制御回路１４は、チューナ１２BのAGC制御回路８１に受信周波数の切り換え信号を出力する。
制御回路１４からの受信周波数の切り換え信号を取得したチューナ１２BのAGC制御回路８１は、ステップＳ２３において、図１０に示すように、バッファ８２を介してADC８３に入力される、アナログAGCループの制御電圧のデジタル値をADC８３から取得する。そして、AGC制御回路８１は、取得したアナログAGCループの制御電圧のデジタル値を、切り換え直前の制御値として、制御回路１４に出力する。制御回路１４は、チューナ１２BのAGC制御回路８１から供給される、切り換え直前の制御値を取得し、記憶する。
次のステップＳ２４において、AGC制御回路８１は、図１１に示すように、スイッチ８４乃至８６をいずれもｂ側に設定し、アナログAGCループの制御をオフする。
ステップＳ２５において、制御回路１４は、これから切り換える受信周波数の前回の制御値を、初期値として、AGC制御回路８１に出力する。AGC制御回路８１は、制御回路１４から供給された初期値としての前回の制御値を、スイッチ８４に出力する。その結果、図１１に示すように、初期値としての前回の制御値は、アナログAGCループの最初の制御電圧としてAGC選択回路４２に直接供給される（設定される）。また、前回の制御値はバッファ８２を介してLPF４１にも供給され、LPF４１の電圧が初期値としてAGC選択回路４２に直接供給されている電圧と同一とみなせる所定の範囲内となるまで、LPF４１の電圧がチャージされる。即ち、LPF４１にチャージされる電圧も、前回のAGC制御時と同一とみなせる所定の範囲内となるまで、LPF４１に電圧がチャージされる。
LPF４１へのチャージを開始してから予め設定された所定時間経過した時点で、LPF４１にチャージされた電圧が前回のAGC制御時と同一となったとみなされ、処理はステップＳ２６に進む。
ステップＳ２６において、AGC制御回路８１は、図１２に示すように、スイッチ８４乃至８６をいずれもａ側に戻して（ａ側に設定して）、処理を終了する。これにより、前回のアナログAGCループの制御電圧を初期値として、AGCループの制御が開始される。
以上のように、チューナ１２Bによる受信周波数切り換え時のAGC制御処理では、受信周波数が変更される場合、次に同一の受信周波数にチューニングするときのために、変更直前の制御値（AGCループのゲインを制御している制御電圧）が記憶される。そして、次回のチューニング時に、前回の制御値を初期値としてAGCループの制御が開始される。これにより、所望の受信周波数に迅速に調整することができる。
＜チューナの第２の実施の形態の変形例＞
[チューナ１２Bの第１の変形例]
上述したチューナ１２Bでは、変更直前のAGCの制御電圧を、次に同一の受信周波数にチューニングするときのために記憶しておくようにしたが、チューナ１２Bにおいて、直前の制御値として、周波数オフセットの補正値も併せて記憶しておくようにしてもよい。
図１３は、周波数オフセット補正値も記憶しておくようにしたチューナ１２Bの構成例を示すブロック図である。
図１３では、図８の周波数オフセット推定回路３３Cに代えて、周波数オフセット推定回路９１Cが設けられている。
周波数オフセット推定回路９１Cは、図９のステップＳ２３の処理が実行されるのと同時に、現在の周波数オフセット補正値△ｆを、切り換え直前の周波数オフセット補正値△ｆとして制御回路１４に出力する。制御回路１４は、周波数オフセット推定回路９１Cからの切り換え直前の周波数オフセット補正値△ｆを取得し、記憶する。
そして、図９のステップＳ２５の処理が実行されるのと同時に、制御回路１４は、これから切り換える受信周波数の前回の周波数オフセット補正値△ｆを、初期値として周波数オフセット推定回路９１Cに出力する。周波数オフセット推定回路９１Cは、制御回路１４から、前回の周波数オフセット補正値△ｆを初期値として取得する。そして、周波数オフセット推定回路９１Cは、初期値として取得された周波数オフセット補正値△ｆをローカル周波数制御回路３３Dに出力する。
[チューナ１２Bの第２の変形例]
図１４は、周波数オフセット補正後のローカル周波数Flo＋△ｆを記憶しておくようにしたチューナ１２Bの構成例を示すブロック図である。
図１４では、図８のローカル周波数制御回路３３Dに代えて、ローカル周波数制御回路９２Dが設けられている。
ローカル周波数制御回路９２Dは、図９のステップＳ２３の処理が実行されるのと同時に、現在の補正後のローカル周波数（補正ローカル周波数）Flo＋△ｆを、切り換え直前の補正ローカル周波数Flo＋△ｆとして制御回路１４に出力する。制御回路１４は、ローカル周波数制御回路９２Dからの切り換え直前の補正ローカル周波数Flo＋△ｆを取得し、記憶する。
そして、図９のステップＳ２５の処理が実行されるのと同時に、制御回路１４は、これから切り換える受信周波数の前回の補正ローカル周波数Flo＋△ｆを、初期値としてローカル周波数制御回路９２Dに出力する。ローカル周波数制御回路９２Dは、制御回路１４から、前回の補正ローカル周波数Flo＋△ｆを初期値として取得する。そして、ローカル周波数制御回路９２Dは、周波数オフセット推定回路３３Cで算出される補正値△ｆを一旦リセットするとともに、初期値として取得された補正ローカル周波数Flo＋△ｆを局部発振回路２５に出力する。
図１３および図１４のチューナ１２Bによれば、周波数オフセットの補正についても、前回と同様の特性まで短時間で収束させることができる。
＜本発明の受信装置のその他の実施の形態＞
［受信装置の構成例］
図１５は、本発明を適用した受信装置のその他の実施の形態の構成例を示している。
図１５の受信装置１では、図１の制御回路１４に代えて、信号処理回路１００が設けられ、信号処理回路１００の内部に復調回路１３が設けられている。即ち、図１の受信装置１では、復調回路１３と制御回路１４とが別々の回路で構成されていたが、図１５の受信装置１では、復調回路１３と制御回路１４の機能が１つの信号処理回路１００により構成される。
なお、図１においては、チューナ１２、復調回路１３、および制御回路１４のそれぞれを、個別のIC (Integrated Circuit)チップにより構成することができる。勿論、２つのチューナ１２１および１２２若しくは２つの復調回路１３１および１３２を、または、チューナ１２１と復調回路１３１若しくはチューナ１２２と復調回路１３２を、それぞれ１個のICチップにより構成してもよい。そして、図１５においては、復調回路１３の機能を含む信号処理回路１００を、１つのICチップにより構成することができる。
＜本発明の受信装置を適用可能な受信システムの実施の形態＞
[受信システムの第１の構成例]
図１６は、上述した受信装置１を適用可能な受信システムの第１の構成例を示すブロック図である。
図１６において、受信システムは、取得部２０１、伝送路復号処理部２０２、および、情報源復号処理部２０３から構成される。
取得部２０１は、地上デジタル放送、衛星デジタル放送、CATV(Cable Television)網等の、図示せぬ伝送路を介して放送（送信）されてくる、所定の受信周波数の信号を取得し、伝送路復号処理部２０２に供給する。受信周波数の信号は、例えば、番組の画像データや音声データ等を含む信号である。この取得部２０１として、上述した受信装置１の構成を採用することができる。
即ち、取得部２０１としての受信装置１は、所定の時間間隔で周波数を変更しながら送信されてくる信号を受信するチューナ１２と、信号を受信するため周波数を切り換える前に、現在の周波数でのチューナ１２における制御情報を前回の制御情報として記憶し、切り換え前の周波数で信号を再度受信する場合に、前回の制御情報を初期値としてチューナ１２に設定する制御回路１４とを備える。
伝送路復号処理部２０２は、取得部２０１が伝送路を介して取得した信号に対して、伝送路で生じる誤りを訂正する処理を含む伝送路復号処理を施し、その結果得られる信号を、情報源復号処理部２０３に供給する。
即ち、取得部２０１が伝送路を介して取得した信号は、伝送路で生じる誤りを訂正するための誤り訂正符号化を行うことで得られた信号である。そこで、伝送路復号処理部２０２は、そのような信号に対して、例えば、誤り訂正処理等の伝送路復号処理を施す。誤り訂正符号化としては、例えば、LDPC符号化や、リードソロモン符号化等がある。
情報源復号処理部２０３は、伝送路復号処理が施された信号に対して、圧縮された情報を元の情報に伸張する処理を少なくとも含む情報源復号処理を施す。
即ち、取得部２０１が伝送路を介して取得した信号には、情報としての画像や音声等のデータ量を少なくするために、情報を圧縮する圧縮符号化が施されている場合がある。このような場合、情報源復号処理部２０３は、伝送路復号処理が施された信号に対して、圧縮された情報を元の情報に伸張する処理(伸張処理）等の情報源復号処理を施す。
なお、取得部２０１が伝送路を介して取得した信号に、圧縮符号化が施されていない場合には、情報源復号処理部２０３では、圧縮された情報を元の情報に伸張する処理は行われない。
ここで、伸張処理としては、例えば、MPEG（Moving Picture Experts Group phase）デコード等がある。また、情報源復号処理には、伸張処理の他、デスクランブル等が含まれることがある。
以上のように構成される受信システムでは、取得部２０１において、例えば、画像や音声等のデータに対して、MPEG符号化等の圧縮符号化が施され、さらに、LDPC符号化等の誤り訂正符号化が施された信号が、伝送路を介して取得され、伝送路復号処理部２０２に供給される。
伝送路復号処理部２０２では、例えば、取得部２０１からの信号のLDPC符号に対して、LDPC符号化が伝送路復号処理として施される。伝送路復号処理の結果得られる信号は、情報源復号処理部２０３に供給される。
情報源復号処理部２０３では、伝送路復号処理部２０２からの信号に対して、MPEGデコード等の情報源復号処理が施され、その結果得られる画像、又は音声が出力される。
以上のような図１６の受信システムは、例えば、デジタル放送としてのテレビジョン放送を受信するテレビチューナ等に適用することができる。
なお、取得部２０１、伝送路復号処理部２０２、及び、情報源復号処理部２０３は、それぞれ、１つの独立した装置（ハードウエア（IC(Integrated Circuit)等））、又はソフトウエアモジュール）として構成することが可能である。
また、取得部２０１、伝送路復号処理部２０２、及び、情報源復号処理部２０３のうち２以上からなるセットを、１つの独立した装置として構成することが可能である。このようなセットとしては、例えば、取得部２０１と伝送路復号処理部２０２とのセットが存在する。また例えば、伝送路復号処理部２０２と情報源復号処理部２０３とのセットが存在する。また例えば、取得部２０１、伝送路復号処理部２０２、及び、情報源復号処理部２０３のセットが存在する。
[受信システムの第２の構成例]
図１７は、上述した受信装置１を適用可能な受信システムの第２の構成例を示すブロック図である。
なお、図中、図１６の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図１７の受信システムは、取得部２０１、伝送路復号処理部２０２、及び、情報源復号処理部２０３を有する点で、図１６の場合と共通し、出力部２０４が新たに設けられている点で、図１６の場合と相違する。
出力部２０４は、例えば、画像を表示する表示装置や、音声を出力するスピーカであり、情報源復号処理部２０３から出力される信号としての画像や音声等を出力する。即ち、出力部２０４は、画像を表示し、あるいは、音声を出力する。
以上のような図１７の受信システムは、例えば、デジタル放送としてのテレビジョン放送を受信するテレビジョン受像機や、ラジオ放送を受信するラジオ受信機等に適用することができる。
なお、取得部２０１において取得された信号に、圧縮符号化が施されていない場合には、伝送路復号処理部２０２が出力する信号が、出力部２０４に供給される。
[受信システムの第３の構成例]
図１８は、上述した受信装置１を適用可能な受信システムの第３の構成例を示すブロック図である。
なお、図中、図１６の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図１８の受信システムは、取得部２０１、及び、伝送路復号処理部２０２を有する点で、図１７の場合と共通する。
ただし、図１８の受信システムは、情報源復号処理部２０３が設けられておらず、記録制御部２０５および記録媒体２０６が新たに設けられている点で、図１７の場合と相違する。
記録制御部２０５は、伝送路復号処理部２０２が出力する信号（例えば、MPEGのTS（Transport Stream）のTSパケット）の、光ディスクや、ハードディスク（磁気ディスク）、フラッシュメモリ等の記録媒体２０６への記録を制御する。
以上のような図１８の受信システムは、テレビジョン放送を録画するレコーダ等に適用することができる。
なお、図１８において、受信システムは、情報源復号処理部２０３を設けて構成し、情報源復号処理部２０３で、情報源復号処理が施された後の信号、すなわち、デコードによって得られる画像や音声を、記録制御部２０５により記録媒体２０６に記録することができる。
[本発明のプログラムへの適用]
ところで、上述した一連の処理は、ハードウエアにより実行させることもできるが、ソフトウエアにより実行させることができる。
この場合、上述した受信装置１を含む受信システムの少なくとも一部として、例えば、図１９に示すコンピュータを採用することができる。
図１９において、CPU（Central Processing Unit）２２１は、ROM（Read Only Memory）２２２に記録されているプログラムに従って各種の処理を実行する。または記憶部２２８からRAM（Random Access Memory）２２３にロードされたプログラムに従って各種の処理を実行する。RAM２２３にはまた、CPU２２１が各種の処理を実行する上において必要なデータなども適宜記憶される。
CPU２２１、ROM２２２、およびRAM２２３は、バス２２４を介して相互に接続されている。このバス２２４にはまた、入出力インタフェース２２５も接続されている。
入出力インタフェース２２５には、キーボード、マウスなどよりなる入力部２２６、ディスプレイなどよりなる出力部２２７が接続されている。また、ハードディスクなどより構成される記憶部２２８、および、モデム、ターミナルアダプタなどより構成される通信部２２９が接続されている。通信部２２９は、インターネットを含むネットワークを介して他の装置（図示せず）との間で行う通信を制御する。
入出力インタフェース２２５にはまた、必要に応じてドライブ２３０が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどよりなるリムーバブルメディア２３１が適宜装着される。そして、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部２２８にインストールされる。
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、その順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数の装置や処理部により構成される装置全体を表すものである。
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
１ 受信装置， １２１，１２２ チューナ， １３１，１３２ 復調回路， １４ 制御回路， ５１ AGC制御回路， ８１ AGC制御回路， １００ 信号処理回路

Claims (14)

  1. 周波数を変更しながら送信されてくる信号を受信する受信手段と、
    前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での前記受信手段における制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として前記受信手段に設定する制御手段と
    を備える受信装置。
  2. 前記制御情報は、AGCの制御値である
    請求項１に記載の受信装置。
  3. 前記受信手段は、アナログ回路のみで形成される、ループフィルタ回路を少なくとも含むAGCループを有し、
    前記制御手段は、前記AGCループのゲインを制御している制御電圧を、前記制御情報として記憶する
    請求項２に記載の受信装置。
  4. 前記制御手段は、前記AGCループの制御をオフして、前記前回の制御情報としての前記制御電圧を前記初期値として前記受信手段に設定するとともに、前記ループフィルタ回路の電圧が前回の前記制御電圧に対して所定の範囲内となるまで、前記ループフィルタ回路に電圧をチャージさせ、その後、前記AGCループの制御を開始させる
    請求項３に記載の受信装置。
  5. 前記制御情報は、IMRR補正の補正値である
    請求項１に記載の受信装置。
  6. 前記制御情報は、周波数オフセット補正の補正値である
    請求項１に記載の受信装置。
  7. 前記制御情報は、周波数オフセット補正の補正後のローカル周波数である
    請求項１に記載の受信装置。
  8. 前記受信手段は、所定の時間間隔で、周波数を変更しながら送信されてくる信号を受信する
    請求項１に記載の受信装置。
  9. 周波数を変更しながら送信されてくる信号を受信する受信装置が、
    前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として設定する
    ステップを含む受信方法。
  10. 周波数を変更しながら送信されてくる信号を受信処理するコンピュータに、
    前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として設定する
    処理を実行させるためのプログラム。
  11. 周波数を変更しながら送信されてくる信号を受信する受信手段と、
    前記受信手段により受信された信号に対して伝送路復号処理を行う伝送路復号処理手段と
    を備え、
    前記受信手段は、
    前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での前記受信手段における制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として前記受信手段に設定する制御手段と
    を備える
    受信システム。
  12. 周波数を変更しながら送信されてくる信号を受信する受信手段と、
    前記受信手段により受信された信号に対して伝送路復号処理を行う伝送路復号処理手段と、
    前記伝送路復号処理手段による伝送路復号処理後の信号に対して情報源復号処理を行う情報源復号処理手段と
    を備え、
    前記受信手段は、
    前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での前記受信手段における制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として前記受信手段に設定する制御手段と
    を備える
    受信システム。
  13. 周波数を変更しながら送信されてくる信号を受信する受信手段と、
    前記受信手段により受信された信号に対して伝送路復号処理を行う伝送路復号処理手段と、
    前記伝送路復号処理手段による伝送路復号処理後の信号に対して情報源復号処理を行う情報源復号処理手段と、
    前記情報源復号処理手段による情報源復号処理後の信号に基づいて画像または音声を出力する出力手段と
    を備え、
    前記受信手段は、
    前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での前記受信手段における制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として前記受信手段に設定する制御手段と
    を備える
    受信システム。
  14. 周波数を変更しながら送信されてくる信号を受信する受信手段と、
    前記受信手段により受信された信号に対して伝送路復号処理を行う伝送路復号処理手段と、
    前記伝送路復号処理手段による伝送路復号処理後の信号に対して情報源復号処理を行う情報源復号処理手段と、
    前記情報源復号処理手段による情報源復号処理後の信号の記録を制御する記録制御手段と
    を備え、
    前記受信手段は、
    前記信号を受信するため前記周波数を切り換える前に、現在の前記周波数での前記受信手段における制御情報を前回の制御情報として記憶し、切り換え前の前記周波数で信号を再度受信する場合に、前記前回の制御情報を初期値として前記受信手段に設定する制御手段と
    を備える
    受信システム。
JP2010167312A 2010-07-26 2010-07-26 受信装置、受信方法、プログラム、および受信システム Expired - Fee Related JP5622034B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010167312A JP5622034B2 (ja) 2010-07-26 2010-07-26 受信装置、受信方法、プログラム、および受信システム
US13/067,919 US8837645B2 (en) 2010-07-26 2011-07-07 Reception apparatus, reception method, program, and reception system
DK11174319.1T DK2413500T3 (da) 2010-07-26 2011-07-18 Modtagelsesanordning, modtagelses-fremgangsmåde, program og modtagelsessystem
EP11174319.1A EP2413500B1 (en) 2010-07-26 2011-07-18 Reception apparatus, reception method, program, and reception system
CN201110201464.5A CN102348078B (zh) 2010-07-26 2011-07-19 接收设备、接收方法、程序、以及接收***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010167312A JP5622034B2 (ja) 2010-07-26 2010-07-26 受信装置、受信方法、プログラム、および受信システム

Publications (3)

Publication Number Publication Date
JP2012029158A true JP2012029158A (ja) 2012-02-09
JP2012029158A5 JP2012029158A5 (ja) 2013-08-01
JP5622034B2 JP5622034B2 (ja) 2014-11-12

Family

ID=44501827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010167312A Expired - Fee Related JP5622034B2 (ja) 2010-07-26 2010-07-26 受信装置、受信方法、プログラム、および受信システム

Country Status (5)

Country Link
US (1) US8837645B2 (ja)
EP (1) EP2413500B1 (ja)
JP (1) JP5622034B2 (ja)
CN (1) CN102348078B (ja)
DK (1) DK2413500T3 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019159358A1 (ja) * 2018-02-19 2019-08-22 株式会社日立国際電気 無線通信装置および無線通信装置の周波数オフセット補償方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9001941B2 (en) * 2012-01-31 2015-04-07 Analog Devices, Inc. Method and apparatus to independently control front end gain and baseband gain
JP2013168783A (ja) * 2012-02-15 2013-08-29 Alps Electric Co Ltd 放送受信装置
US20130322572A1 (en) * 2012-05-31 2013-12-05 Brian Green Asynchronous sample rate converter for digital radio tuners
EP2993810A1 (en) * 2014-09-04 2016-03-09 Xieon Networks S.à r.l. Method and system for decoding a modulated signal
US9716521B2 (en) 2015-04-17 2017-07-25 Telefonaktiebolaget Lm Ericsson (Publ) Optimization of automatic gain control for narrow bandwidth operation
CN108650034B (zh) * 2018-05-15 2021-06-22 京信通信***（中国）有限公司 一种射频设备的增益校准方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03229517A (ja) * 1990-02-03 1991-10-11 Shintomu Kk 周波数シンセサイザの周波数切替方法および周波数シンセサイザ
JPH07321767A (ja) * 1994-05-20 1995-12-08 Fujitsu General Ltd Ａｇｃ回路
JPH09284071A (ja) * 1996-04-17 1997-10-31 Kokusai Electric Co Ltd 低速周波数ホッピング通信用無線受信機の自動利得制御回路
JP2005286806A (ja) * 2004-03-30 2005-10-13 Nec Corp 自動利得制御装置および自動利得制御方法
JP2009253558A (ja) * 2008-04-03 2009-10-29 Sony Corp 電子機器、電子機器の調整方法およびｉｃ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2625387B1 (fr) 1987-12-29 1995-03-10 Thomson Csf Dispositif de controle automatique de gain pour recepteur radiofrequence, a bande laterale unique et evasion de frequence et recepteur comportant un tel dispositif
US6563891B1 (en) * 1998-11-24 2003-05-13 Telefonaktiebolaget L M Ericsson (Publ) Automatic gain control for slotted mode operation
US6191906B1 (en) * 1999-05-06 2001-02-20 Quantum Corp. Method for estimating sampling phase from synchronously demodulated samples of sinusoidal waveforms
KR20020096008A (ko) * 2001-06-19 2002-12-28 엘지전자 주식회사 안테나 정합 회로망
US7146148B2 (en) * 2002-10-01 2006-12-05 Hitachi Kokusai Electric Inc. Low intermediate frequency type receiver
US6864818B1 (en) * 2003-12-09 2005-03-08 Texas Instruments Incorporated Programmable bandpass analog to digital converter based on error feedback architecture
US7218258B2 (en) * 2004-02-05 2007-05-15 Broadcom Corporation Method and system for mixed analog-digital automatic gain control
US20050265483A1 (en) * 2004-05-25 2005-12-01 Berkana Wireless, Inc. Digital noise coupling reduction and variable intermediate frequency generation in mixed signal circuits
EP1774692A2 (en) * 2004-07-01 2007-04-18 Staccato Communications, Inc. Multiband receiver synchronization
JP2006311353A (ja) * 2005-04-28 2006-11-09 Samsung Electronics Co Ltd ダウンコンバータおよびアップコンバータ
US7551907B2 (en) 2005-09-02 2009-06-23 Sigma Designs, Inc. Digital automatic gain control with parallel/serial interface for multiple antenna ultra wideband OFDM system
CN101179280A (zh) * 2006-11-09 2008-05-14 北京三星通信技术研究有限公司 基于特定查找表的数字自动增益控制装置
JP4529092B2 (ja) 2007-09-25 2010-08-25 ソニー株式会社 チューナ装置
WO2009077200A1 (en) * 2007-12-19 2009-06-25 St Wireless Sa A multi-bit sigma-delta modulator with reduced niumber of bits in feedback path
JP2009212957A (ja) 2008-03-05 2009-09-17 Sony Corp 無線通信装置、無線通信システム、およびプログラム
CN101262240A (zh) * 2008-04-25 2008-09-10 浙江大学 一种易于硬件实现的全数字频率变换的方法及其装置
US8175549B2 (en) * 2008-10-17 2012-05-08 Texas Instruments Incorporated Closed loop transmitter IQ calibration
US8126094B2 (en) * 2009-01-07 2012-02-28 Skyworks Solutions, Inc. Circuits, systems, and methods for managing automatic gain control in quadrature signal paths of a receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03229517A (ja) * 1990-02-03 1991-10-11 Shintomu Kk 周波数シンセサイザの周波数切替方法および周波数シンセサイザ
JPH07321767A (ja) * 1994-05-20 1995-12-08 Fujitsu General Ltd Ａｇｃ回路
JPH09284071A (ja) * 1996-04-17 1997-10-31 Kokusai Electric Co Ltd 低速周波数ホッピング通信用無線受信機の自動利得制御回路
JP2005286806A (ja) * 2004-03-30 2005-10-13 Nec Corp 自動利得制御装置および自動利得制御方法
JP2009253558A (ja) * 2008-04-03 2009-10-29 Sony Corp 電子機器、電子機器の調整方法およびｉｃ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019159358A1 (ja) * 2018-02-19 2019-08-22 株式会社日立国際電気 無線通信装置および無線通信装置の周波数オフセット補償方法
JPWO2019159358A1 (ja) * 2018-02-19 2021-01-14 株式会社日立国際電気 無線通信装置および無線通信装置の周波数オフセット補償方法
US11271784B2 (en) 2018-02-19 2022-03-08 Hitachi Kokusai Electric Inc. Wireless communication device and frequency offset compensation method for wireless communication device

Also Published As

Publication number Publication date
DK2413500T3 (da) 2014-09-22
EP2413500B1 (en) 2014-09-03
CN102348078B (zh) 2017-03-01
US20120020388A1 (en) 2012-01-26
EP2413500A1 (en) 2012-02-01
US8837645B2 (en) 2014-09-16
CN102348078A (zh) 2012-02-08
JP5622034B2 (ja) 2014-11-12

Similar Documents

Publication Publication Date Title
JP5622034B2 (ja) 受信装置、受信方法、プログラム、および受信システム
US7671927B2 (en) Method for reducing channel switching delay in digital broadcast receiver and digital broadcast receiver using the same
JP4397205B2 (ja) 放送受信装置
US8139684B2 (en) Apparatus and method for processing multi-channel signals and multi-channel receiver using the same
US8019027B2 (en) Digital broadcasting receiver
JP2007037026A (ja) 放送受信装置及び放送受信方法
JP5359568B2 (ja) 同期回路、同期方法、および受信システム
JP4287855B2 (ja) モバイルのテレビジョン受信機用集積回路
US6678010B2 (en) Method and apparatus for generating auto gain control signal having information storing feature
JP6379746B2 (ja) 選局回路、受信装置
JP2008502278A (ja) マルチチャンネル受信機において信号を処理するための装置および方法
MXPA06000556A (es) Aparato y metodo para procesar senales analogas y digitales desde multiples fuentes de senal.
US20080218637A1 (en) Receiving apparatus, method of controlling apparatus, and program for implementing the method
JP2007027973A (ja) リモートコントロール装置及び映像表示システム
JP2010136137A (ja) 受信装置および方法、並びにプログラム
JP4602185B2 (ja) 受信装置および情報記録出力装置
US11811435B2 (en) Semiconductor chip and receiving apparatus
KR100649739B1 (ko) 디지털 ｔｖ 수신기의 자동 채널 탐색 방법
KR100771801B1 (ko) 디지탈 ｔｖ 수신기 및 그 ｉｆ ａｇｃ 방법
JP3891183B2 (ja) 携帯型高周波受信装置とこれに用いる集積回路
JP2007180997A (ja) 受信装置
JP2003101426A (ja) 放送受信装置
JP2007088880A (ja) チューナ
JP2006270582A (ja) 受信回路
JP2010028176A (ja) デジタル放送用受信装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140910

R151 Written notification of patent or utility model registration

Ref document number: 5622034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees