JP2012009671A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012009671A
JP2012009671A JP2010145022A JP2010145022A JP2012009671A JP 2012009671 A JP2012009671 A JP 2012009671A JP 2010145022 A JP2010145022 A JP 2010145022A JP 2010145022 A JP2010145022 A JP 2010145022A JP 2012009671 A JP2012009671 A JP 2012009671A
Authority
JP
Japan
Prior art keywords
region
trench
conductivity type
forming
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010145022A
Other languages
English (en)
Inventor
Tomonari Ota
朋成 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010145022A priority Critical patent/JP2012009671A/ja
Priority to US13/168,562 priority patent/US8587053B2/en
Publication of JP2012009671A publication Critical patent/JP2012009671A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】トレンチゲートＭＯＳＦＥＴのソース抵抗の低減をはかりオン抵抗を低減する。
【解決手段】トレンチ上縁部の形状を上に開口するテーパ面Ｔ２とすることで、トレンチの形成ピッチを増大することなく、コンタクト抵抗を低減する。すなわち、トレンチは開口縁でテーパ面を有し、ソース領域とこのテーパ面に充填されるソース電極との接触面がソースコンタクト領域を構成する。
【選択図】図４

Description

本発明は、半導体装置およびその製造方法に係り、特にトレンチ構造を有する絶縁ゲートトランジスタなどの半導体装置におけるオン抵抗の低減に関する。
近年、携帯電話をはじめとした電子機器における低消費電力化、高機能化及び高速化に伴って、それに搭載される半導体装置も低消費電力化、高速化が要求されてきている。一般的に電子機器のロードスイッチ及びＤＣ−ＤＣコンバータ等に用いられているトランジスタも、それらに対応するためにオン抵抗の小さなものが要求されている。トランジスタのオン抵抗の低減をはかるためには、個々のデバイスを微細化して、単位面積あたりに配置するトランジスタの密度を大きくすることが、一つの方法としてあげられる。具体的には、トレンチにゲート電極を形成した縦型ＭＯＳＦＥＴにおいて、トランジスタを形成しているトレンチをストライプ状に配置して、トレンチの幅を微細化すると共に、隣接するトレンチ間のピッチを小さくすることでトランジスタ密度を大きくすることが出来る。
Ｔ−ＭＯＳＦＥＴは、トレンチ内にゲート絶縁膜を介して、ゲート電極を埋設することにより、トレンチの側壁をチャネルとして利用するＭＯＳＦＥＴである。
代表的なＮチャネルＴ−ＭＯＳ構造を図７（特許文献１第１図）に示す。Ｎ型（第１導電型）不純物がドープされたＮ+ 型の半導体基板１８００であるシリコン基板上に、エピタキシャル成長法によってエピタキシャル層１８１０が形成され、このエピタキシャル層１８１０は、Ｎ型のドレイン領域１８１１と、このドレイン領域１８１１上に形成されたＰ型のボディー領域１８１２と、ボディー領域１８１２上に形成されたＮ+ 型のソース領域１８１３と、ソース領域１８１３と隣接するように形成され且つボディー領域１８１２よりも不純物濃度が高いＰ+ 型のボディーコンタクト領域１８１４とを構成している。エピタキシャル層１８１０には、ソース領域１８１３及びボディー領域１８１２を貫通し且つドレイン領域１８１１の上部に達するトレンチが設けられ、該トレンチの内部には縦型ゲート電極１８２０が埋め込まれている。縦型ゲート電極１８２０の最上面は、ソース領域１８１３の存在するエピタキシャル層１８１０の表面よりも下に位置するように形成される。また、このトレンチの内部における縦型ゲート電極１８２０の上側には絶縁膜１８３０が充填されている。また、ドレイン領域１８１１及びボディー領域１８１２のそれぞれにおけるトレンチの垂直な壁面となる面と、縦型ゲート電極１８２０との間には、ゲート絶縁膜となる絶縁物質１８４０が介在している。また、エピタキシャル層１８１０の表面上には、ソース領域１８１３及びボディーコンタクト領域１８１４に共通接続される共通電極１８５０が設けられている。
近年、さらなる低オン抵抗化、チップの縮小すなわち高電流密度化の要求にこたえるため、さらなるトレンチピッチの微細化を企図して種々の技術が提案されている。
図８は特許文献２のＴ−ＭＯＳにおけるトレンチピッチ微細化技術の一例である。トレンチピッチを狭くするためにトレンチ幅およびトレンチ間隔の短縮を行っている。図７の構造を持ったままピッチ幅を短縮すればソース領域１８１３およびボディーコンタクト領域１８１４の面積が小さくなる。ゆえに共通電極１８５０としての本体コンタクト電極金属とソース領域１８１３およびボディーコンタクト領域１８１４間のコンタクト抵抗が大きくなり、狙い通りにオン抵抗を下げることは難しい。以上の理由から特許文献２では図８に示すようにトレンチ２１４０上縁部を“丸まった形状”にしている。これにより、トレンチ１本あたりのチャネル長（ゲート電極２１２０の長さ）を長くすることによりトレンチの本数を低減し、トレンチ間隔を増大し、ボディーコンタクトおよびソースコンタクト面積を実効的に大きくすることで微細化に伴うコンタクト抵抗の増加を抑制することができる。この技術を用いて、トレンチピッチをマイクロメートルオーダーからサブミクロンオーダー、具体的には１μｍ以下まで縮小化することが可能であるといわれている。
特開２００５−３２７９２号公報 特開２００６−１９６８７６号公報
しかしながら、さらなる、素子の微細化に伴い、近年オン抵抗の削減への要望は高まる一方であるが、現状では、エピタキシャル層１８１０の抵抗をコントロールする程度の対応しかできず、さらなるオン抵抗の削減が強く求められている。
このような状況の中で、トレンチの形状は素子特性に大きな影響を与えることになる。特に、トレンチ開口近傍のソースコンタクトにおけるコンタクト抵抗およびソース領域の抵抗は、オン抵抗を増大させる原因となる。
本発明は、前記実情に鑑みてなされたもので、さらなるソース抵抗の低減をはかりオン抵抗を低減することを目的とする。
そこで本発明者らは、種々の実験を重ねた結果、トレンチ上縁部の形状を開口部で拡がるテーパ面とすることで、トレンチの形成ピッチを増大することなく、コンタクト抵抗を低減できることを発見した。
本発明の半導体装置は、第１導電型の半導体領域からなるドレイン領域と、このドレイン領域上に形成された第２導電型の半導体領域からなるボディー領域と、このボディー領域内に形成された第１導電型の半導体領域からなるソース領域と、ボディー領域内であってソース領域とは異なる領域に形成された第２導電型の高濃度半導体領域からなるボディーコンタクト領域と、ソース領域からボディー領域を貫通してドレイン領域に到達するように、形成されたトレンチと、トレンチ内に形成されたゲート電極と、ソース領域およびボディーコンタクト領域に当接するように形成されたソース電極と、ドレイン領域に形成されたドレイン電極とを備え、トレンチは開口縁で外方に広がるテーパ面を形成し、ソース領域とこのトレンチ内に充填されるソース電極との間がソースコンタクト領域を構成することを特徴とする。
また本発明は、上記半導体装置において、トレンチは、断面が垂直方向に伸張する垂直面と、垂直面の上縁部に形成され、開口縁で外方に広がるテーパ面とを具備し、テーパ面は、ゲート電極上を覆う絶縁膜の周縁からソース領域の上縁まで到達するように形成されたことを特徴とする。
また本発明は、上記半導体装置において、シリコン基板上に形成されたＳｉＭＯＳＦＥＴであることを特徴とする。
また本発明は、第１導電型の半導体基板上にエピタキシャル成長により、第１導電型の半導体層を形成する工程と、第１導電型の半導体層の内、ドレイン領域となる第１導電型の半導体領域を残して、第２導電型の不純物を導入し、第２導電型のボディー領域を形成する工程と、所望のピッチで前記ドレイン領域に到達するようにトレンチを形成する工程と、ドレイン領域上に形成された第２導電型の半導体領域からなるボディー領域内に形成された第１導電型の半導体領域からなるソース領域を形成する工程と、ボディー領域内であってソース領域とは異なる領域に第２導電型の高濃度半導体領域からなるボディーコンタクト領域を形成する工程と、トレンチ内にゲート電極を形成する工程と、ゲート電極上を絶縁膜で覆い、ソース領域および前記ボディーコンタクト領域に当接するようにソース電極を形成する工程と、ドレイン領域にコンタクトするようにドレイン電極を形成する工程とを含み、トレンチを形成する工程が、第２導電型のボディー領域の形成された半導体基板表面に酸化膜を形成し、酸化膜からなるマスクパターンを形成する工程と、マスクパターンをマスクとして、等方性エッチングにより開口部に相当するテーパ面を形成する第１の工程と、異方性エッチングにより垂直面を形成する第２の工程とを含むことを特徴とする。
以上のように、本発明によれば、ソース領域が開口部に向けて拡がるテーパ面を構成するため、ソース電極との接触面積（ソースコンタクト領域）が、２０％程度も向上し、かつソース領域が縮小された分、ソース電極が増大し、オン抵抗の大幅な低減を図ることができる。
本発明の実施の形態１のＴ―ＭＯＳＦＥＴを示す断面図 図１の上面図 本発明の実施の形態１のＴ―ＭＯＳＦＥＴを示す斜視図 本発明の実施の形態１のＴ―ＭＯＳＦＥＴにおけるトレンチ形状の説明図 本発明の実施の形態１のＴ―ＭＯＳＦＥＴの製造工程を示す断面図 本発明の実施の形態１のＴ―ＭＯＳＦＥＴの製造工程を示す断面図 従来例のＴ―ＭＯＳＦＥＴを示す断面図 従来例のＴ―ＭＯＳＦＥＴを示す説明図
以下、発明の実施の形態について図面を参照しつつ詳細に説明する。
（実施の形態１）
図１乃至３は本実施の形態１のトレンチが形成されたＴ−ＭＯＳＦＥＴを示す図、図４はトレンチ形状の説明図、図５（ａ）〜（ｄ）および図６（ａ）〜（ｃ）は、本発明にかかる半導体装置の製造方法の概略を示す工程断面図である。図１は断面図、図２は上面図、図３は斜視図であり、図１は図２のＡ−Ａ断面を示す図である。
本実施の形態１のＴ−ＭＯＳＦＥＴは、トレンチＴが開口縁で外方に広がる断面がほぼ直線状のテーパをもつテーパ面Ｔ２を形成し、このテーパ面Ｔ２に充填されるソース電極５０と、テーパ面Ｔ２に沿って形成されたソース電極５０との間がソースコンタクト領域５０ｃを構成することを特徴とする。
すなわち、このＴ−ＭＯＳＦＥＴは、図１に断面図を示すように、Ｎ＋型シリコン基板１０表面に形成されたＮ型エピタキシャル層からなるドレイン領域１１と、このドレイン領域１１上に形成されたＰ型ウェル領域からなるボディー領域１２と、このボディー領域１２内に形成されたＰ型領域からなるソース領域１３と、ボディー領域１２内であってソース領域１３とは異なる領域に形成されたＰ＋型領域からなるボディーコンタクト領域１４と、ソース領域１３からボディー領域１２を貫通してドレイン領域１１に到達するように形成されたトレンチＴと、トレンチＴ内に、ゲート絶縁膜としての酸化シリコン膜４０を介して形成されたポリシリコン層からなるゲート電極２０と、ソース領域１３およびボディーコンタクト領域１４に当接するように形成されたソース電極５０と、ドレイン領域としてのＮ型のシリコン基板１０に形成されたドレイン電極とを有する。
製造に際しては、トレンチＴを形成する工程を酸化シリコン膜３０のマスクパターンを形成し、このマスクパターンを介して２段階エッチングを行い、断面が垂直方向に伸張する垂直面Ｔ１と、垂直面の上縁部に形成されたテーパ面Ｔ２とを具備し、テーパ面Ｔ２は、ゲート電極２０上を覆う絶縁膜の周縁からソース領域の上縁まで到達するように形成される。このトレンチＴは図４に説明図を示すように、上部で、断面が直線となるテーパ面を構成している。つまり中心軸Ｏを中心として、テーパ面の断面に相当する直線Ｌ１ＡＢを回転した回転体の表面積がコンタクト面積Ｓ１ＡＢとなる（図３参照）。一方特許文献２のトレンチＴｗ１は上縁で、断面が上方に拡がるテーパ状の丸まった面を構成している。つまり中心軸Ｏを中心として、上に凸の曲線Ｌ１ＡＢを回転した回転体の表面積がコンタクト面積Ｓ１ＡＢとなる。
Ｌ２ＡＢ上のすべての点が、Ｌ１ＡＢ上の点よりも中心軸Ｏからの距離が大きい。従ってこの中心軸ＯからＬ２ＡＢ上のすべての点までの距離を半径とする回転体の表面積Ｓ２ＡＢは、中心軸ＯからＬ１ＡＢ上のすべての点までの距離を半径とする回転体の表面積Ｓ１ＡＢよりも大きい。
ゆえに
Ｓ２ＡＢ＞Ｓ１ＡＢ
このように、テーパ面を構成するトレンチの場合、コンタクト面積Ｓ２ＡＢが断面が上方に突出する湾曲面の場合のコンタクト面積Ｓ１ＡＢよりも大幅に大きくなることは明らかである。
このことからも、ソース領域とソース電極とのコンタクト面積が、上に凸の丸まった形状を持つ図７のＴ−ＭＯＳＦＥＴに比べ大幅に増大していることがわかる。またソース領域が縮小された分ソース電極が増大していることも明らかである。
このようにして本実施の形態のＴ−ＭＯＳＦＥＴの場合、従来に比べオン抵抗が低減されることがわかる。実際には、本実施の形態のＴ−ＭＯＳＦＥＴの場合、従来に比べコンタクト面積が２０％程度も向上し、かつソース領域が縮小された分、ソース電極が増大し、オン抵抗の大幅な低減を図ることができる。またソース電極形成時の段切れを抑制することができる。さらにまた外観性が向上し、信頼性も向上する。
以下図面とともに、本実施の形態のＴ−ＭＯＳＦＥＴについて説明する。
基本的には、前述した特許文献１のＮチャネルＴ−ＭＯＳＦＥＴと同様であり、図１乃至３に示すように、Ｎ型（第１導電型）不純物がドープされた半導体基板としてのＮ+ 型シリコン基板１０上に、エピタキシャル成長法によってエピタキシャル層Ｅが形成され、このエピタキシャル層Ｅの底部をＮ型のドレイン領域１１とし、このエピタキシャル層Ｅ内に、不純物拡散領域を形成し、このドレイン領域１１上にＰ型のボディー領域１２と、ボディー領域１２の表面上に形成されたＮ+ 型のソース領域１３と、ソース領域１３と隣接するように形成され且つボディー領域１２よりも高濃度となるように同一導電型の不純物濃度を導入して形成されたＰ+ 型のボディーコンタクト領域１４とを構成している。エピタキシャル層Ｅには、ソース領域１３及びボディー領域１２を貫通し且つドレイン領域１１の上部に達するトレンチＴが設けられ、該トレンチＴの内部にはドープトポリシリコンからなる縦型のゲート電極２０が埋め込まれている。この縦型のゲート電極２０の最上面は、ソース領域１３の存在するエピタキシャル層Ｅの表面よりも所定の深さだけ下に位置するように形成される。そして、前記トレンチＴの内部における縦型のゲート電極２０の上側に絶縁膜としての酸化シリコン膜３０が充填されている。また、ドレイン領域１１及びボディー領域１２のそれぞれにおける前記トレンチの垂直な壁面となる面と、縦型のゲート電極２０との間には、ゲート絶縁膜となる酸化シリコン膜４０が介在している。また、エピタキシャル層Ｅの上には、ソース領域１３及びボディーコンタクト領域１４に共通接続される共通電極としてのソース電極５０が設けられている。
次に本発明のＴ−ＭＯＳＦＥＴの製造方法について説明する。
まず、半導体基板としてのＮ+ 型シリコン基板１０上に、エピタキシャル成長法によってエピタキシャル層Ｅを形成し、このエピタキシャル層Ｅの表面に熱酸化により膜厚保７００ｎｍ程度の酸化シリコン層を形成する。そしてＰ型のウェル領域を形成するためのマスクを形成しこのマスクを用いて酸化シリコン層をパターニングし、Ｐ型の不純物をイオン注入し、ボディー領域１２となるＰ型ウェル領域を形成する。
こののち図５（ａ）に示すようにトレンチ形成のためのレジストパターンＲを形成する。
そしてこのレジストパターンＲをマスクとして図５（ｂ）に示すように酸化シリコン膜３０をパターニングする。
さらにこの酸化シリコン膜３０をマスクとして図５（ｃ）に示すようにエッチングガスとして４フッ素炭素（ＣＦ4）＋酸素（Ｏ２）を用い、温度５０〜１００℃、０．５〜２分のドライエッチングにより、テーパ面Ｔ２を持つトレンチを形成する。ここでＯ２に対しＣＦ4は１〜５倍とした。
こののち図５（ｄ）に示すようにエッチングガスとしてフッ素系ガス＋Ａｒ＋酸素を用い、温度５０〜１００℃、２〜４分の異方性エッチングにより、垂直面Ｔ１からなる断面をもつトレンチＴを形成する。ここでトレンチＴは垂直面Ｔ１で囲まれた部分の幅が６００ｍｍ、テーパ面の開口幅が８００ｍｍとなるように形成されている。
そして、素子領域および電極を形成するが、ここでは図６（ａ）乃至（ｃ）を参照しつつ、簡略化して説明する。
図６（ａ）に示すようにＮ+ 型シリコン基板１０上に形成されたエピタキシャル層Ｅ内に形成されたトレンチＴの内壁を、熱酸化によって酸化シリコン膜４０を形成した後、図６（ｂ）に示すようにさらにトレンチＴ内および表面に、ゲート電極２０を形成するためのポリシリコン膜を堆積する。そしてこのポリシリコン膜内に所望の濃度となるように不純物を導入する。
このようにして、埋め込み層を形成した後、層間絶縁膜としてＣＶＤ法により酸化シリコン膜３０を形成したのち、バックエッチを行い、トレンチのテーパ面Ｔ２を露出させる。
こののち、図６（ｃ）に示すように、順次Ｎ型不純物を注入しソース領域１３を形成するとともに、Ｐ型不純物を注入しボディーコンタクト領域１４を形成する。
そして、ＣＶＤ法により層間絶縁膜としての酸化シリコン膜３０を形成した後最後にソース電極５０として、アルミニウム層を形成しこれをパターニングする。
以上、図５（ａ）〜図５（ｄ）、図６（ａ）〜図６（ｃ）の一連の手順を踏むことにより、本発明のＴ−ＭＯＳＦＥＴを製造することができる。
なお、前記実施の形態ではシリコンを用いたシリコンＴ−ＭＯＳＦＥＴについて説明したが、ゲート絶縁膜をなくし、ゲート電極をトレンチ内に直接形成したショットキーゲートＦＥＴ、基板をＰ型基板として上記構成をとるようにした、ＩＧＢＴとしたものにも有効である。
また、前記実施の形態ではシリコンを用いたシリコンＴ−ＭＯＳＦＥＴについて説明したが、ＳｉＣを用いたＴ−ＭＯＳＦＥＴについても適用可能である。
本発明における半導体装置の製造方法は、トレンチゲートＭＯＳトランジスタに有効であるが、トレンチゲートＭＯＳトランジスタ以外にも、例としてトレンチゲートのような、微細かつ一様なトレンチパターンが形成され、さらにそのトレンチパターン形成部が半導体デバイスの総面積の主要部分を持つ半導体装置、たとえば絶縁トレンチゲートバイポーラトランジスタ（トレンチＩＧＢＴ）や、それらを具備する半導体装置などに応用することも可能である。
１０ 半導体基板（Ｎ+ 型のシリコン基板）
Ｅ エピタキシャル層
１１ Ｎ型ドレイン領域
１２ Ｐ型ボディー領域
１３ ソース領域
１４ ボディーコンタクト領域
２０ ゲート電極
３０ 酸化シリコン膜（絶縁膜）
４０ 酸化シリコン膜（ゲート絶縁膜）
５０ ソース電極
１８００ 半導体基板
１８１１ Ｎ型ドレイン領域
１８１２ Ｐ型ボディー領域
１８１３ ソース領域
１８１４ ボディーコンタクト領域
１８２０ 縦型ゲート電極
１８３０ 絶縁膜
１８４０ 絶縁物質
１８５０ 共通電極
２１００ 半導体基板
２１１０ 半導体層
２１１１ ドレイン領域
２１１２ ボディー領域
２１１３ ソース領域
２１２０ ゲート電極
２１３０ 絶縁膜
２１４０ トレンチ

Claims (4)

  1. 第１導電型の半導体領域からなるドレイン領域と、
    前記ドレイン領域上に形成された第２導電型の半導体領域からなるボディ領域と、
    前記ボディー領域内に形成された第１導電型の半導体領域からなるソース領域と、
    前記ボディー領域内であって前記ソース領域とは異なる領域に形成された第２導電型の高濃度半導体領域からなるボディーコンタクト領域と、
    前記ソース領域から前記ボディー領域を貫通して前記ドレイン領域に到達するように、形成されたトレンチと、
    前記トレンチ内に形成されたゲート電極と、
    前記ソース領域および前記ボディーコンタクト領域に当接するように形成されたソース電極と、
    前記ドレイン領域に形成されたドレイン電極とを備えた半導体装置であって、
    前記トレンチは開口縁で外方に広がるテーパ面を有し、前記ソース領域と、前記トレンチ内に充填されるソース電極との間がソースコンタクト領域を構成する半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記トレンチは、断面が垂直方向に伸張する垂直面と、前記垂直面の上縁部に形成されたテーパ面とを具備し、
    前記テーパ面は、前記ゲート電極上を覆う絶縁膜の周縁から前記ソース領域の上縁まで到達するように形成された半導体装置。
  3. 請求項１または２に記載の半導体装置であって、
    前記半導体装置は、シリコン基板上に形成されたＳｉＭＯＳＦＥＴである半導体装置。
  4. 第１導電型の半導体基板上にエピタキシャル成長により、第１導電型の半導体層を形成する工程と、
    前記第１導電型の半導体層の内、ドレイン領域となる第１導電型の半導体領域を残して、第２導電型の不純物を導入し、第２導電型のボディー領域を形成する工程と、
    所望のピッチで前記ドレイン領域に到達するようにトレンチを形成する工程と、
    前記ドレイン領域上に形成された第２導電型の半導体領域からなるボディー領域内に形成された第１導電型の半導体領域からなるソース領域を形成する工程と、
    前記ボディー領域内であって前記ソース領域とは異なる領域に第２導電型の高濃度半導体領域からなるボディーコンタクト領域を形成する工程と、
    前記トレンチ内にゲート電極を形成する工程と
    前記ゲート電極上を絶縁膜で覆い、前記ソース領域および前記ボディーコンタクト領域に当接するようにソース電極を形成する工程と、
    前記ドレイン領域にコンタクトするようにドレイン電極を形成する工程とを含み、
    前記トレンチを形成する工程が、第２導電型のボディー領域の形成された前記半導体基板表面に酸化膜を形成し、酸化膜からなるマスクパターンを形成する工程と、
    前記マスクパターンをマスクとして、等方性エッチングにより開口部に相当するテーパ面を形成する第１の工程と、
    前記異方性エッチングにより垂直面を形成する第２の工程とを含む半導体装置の製造方法。
JP2010145022A 2010-06-25 2010-06-25 半導体装置およびその製造方法 Pending JP2012009671A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010145022A JP2012009671A (ja) 2010-06-25 2010-06-25 半導体装置およびその製造方法
US13/168,562 US8587053B2 (en) 2010-06-25 2011-06-24 Semiconductor device having reduced on-resistance characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010145022A JP2012009671A (ja) 2010-06-25 2010-06-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012009671A true JP2012009671A (ja) 2012-01-12

Family

ID=45351718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010145022A Pending JP2012009671A (ja) 2010-06-25 2010-06-25 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US8587053B2 (ja)
JP (1) JP2012009671A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038999A (ja) * 2012-08-14 2014-02-27 Samsung Electro-Mechanics Co Ltd トレンチゲート型電力半導体素子
WO2019117248A1 (ja) * 2017-12-14 2019-06-20 富士電機株式会社 半導体装置
JP2021044517A (ja) * 2019-09-13 2021-03-18 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2021082838A (ja) * 2015-09-16 2021-05-27 富士電機株式会社 半導体装置および製造方法
JP7486407B2 (ja) 2020-11-27 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9666663B2 (en) * 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
JP2020167333A (ja) * 2019-03-29 2020-10-08 ローム株式会社 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637323A (ja) * 1992-07-20 1994-02-10 Oki Electric Ind Co Ltd 縦型ｍｏｓｆｅｔ装置とその製造方法
JPH07263692A (ja) * 1994-02-04 1995-10-13 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000164694A (ja) * 1998-11-27 2000-06-16 Toyota Motor Corp 半導体トレンチ構造の形成方法
JP2005032792A (ja) * 2003-07-08 2005-02-03 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2005045123A (ja) * 2003-07-24 2005-02-17 Toyota Motor Corp トレンチゲート型半導体装置およびその製造方法
WO2005062386A1 (ja) * 2003-12-22 2005-07-07 Matsushita Electric Industrial Co., Ltd. 縦型ゲート半導体装置およびその製造方法
US20050280079A1 (en) * 2004-06-21 2005-12-22 International Rectifier Corporation Trench FET with reduced mesa width and source contact inside active trench
JP2006196876A (ja) * 2004-12-14 2006-07-27 Matsushita Electric Ind Co Ltd 縦型ゲート半導体装置およびその製造方法
JP2008098593A (ja) * 2006-09-15 2008-04-24 Ricoh Co Ltd 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1812127A (zh) 2004-12-14 2006-08-02 松下电器产业株式会社 纵型栅极半导体装置及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637323A (ja) * 1992-07-20 1994-02-10 Oki Electric Ind Co Ltd 縦型ｍｏｓｆｅｔ装置とその製造方法
JPH07263692A (ja) * 1994-02-04 1995-10-13 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000164694A (ja) * 1998-11-27 2000-06-16 Toyota Motor Corp 半導体トレンチ構造の形成方法
JP2005032792A (ja) * 2003-07-08 2005-02-03 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2005045123A (ja) * 2003-07-24 2005-02-17 Toyota Motor Corp トレンチゲート型半導体装置およびその製造方法
WO2005062386A1 (ja) * 2003-12-22 2005-07-07 Matsushita Electric Industrial Co., Ltd. 縦型ゲート半導体装置およびその製造方法
US20050280079A1 (en) * 2004-06-21 2005-12-22 International Rectifier Corporation Trench FET with reduced mesa width and source contact inside active trench
JP2006196876A (ja) * 2004-12-14 2006-07-27 Matsushita Electric Ind Co Ltd 縦型ゲート半導体装置およびその製造方法
JP2008098593A (ja) * 2006-09-15 2008-04-24 Ricoh Co Ltd 半導体装置及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038999A (ja) * 2012-08-14 2014-02-27 Samsung Electro-Mechanics Co Ltd トレンチゲート型電力半導体素子
JP2015188104A (ja) * 2012-08-14 2015-10-29 サムソン エレクトロ−メカニックス カンパニーリミテッド． トレンチゲート型電力半導体素子
JP2021082838A (ja) * 2015-09-16 2021-05-27 富士電機株式会社 半導体装置および製造方法
JP7284202B2 (ja) 2015-09-16 2023-05-30 富士電機株式会社 半導体装置の製造方法
WO2019117248A1 (ja) * 2017-12-14 2019-06-20 富士電機株式会社 半導体装置
JPWO2019117248A1 (ja) * 2017-12-14 2020-04-02 富士電機株式会社 半導体装置
US11043582B2 (en) 2017-12-14 2021-06-22 Fuji Electric Co., Ltd. Semiconductor device
US11710784B2 (en) 2017-12-14 2023-07-25 Fuji Electric Co., Ltd. Semiconductor device with interlayer dielectric film
JP2021044517A (ja) * 2019-09-13 2021-03-18 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7486407B2 (ja) 2020-11-27 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US8587053B2 (en) 2013-11-19
US20110316074A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
JP2012009671A (ja) 半導体装置およびその製造方法
JP5569162B2 (ja) 半導体装置および半導体装置の製造方法
TWI491044B (zh) 在溝槽ｄｍｏｓ中製備帶有階梯厚度的閘極氧化物的方法
WO2013187017A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2007189192A (ja) 半導体装置
US7524726B2 (en) Method for fabricating a semiconductor device
JP2016092257A (ja) 炭化珪素半導体装置およびその製造方法
JP2006128507A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5767857B2 (ja) トレンチ型ｍｏｓｆｅｔ及びその製造方法
JP2009065117A (ja) 半導体装置および半導体装置の製造方法
JP2008251620A (ja) 半導体装置とその製造方法
JP2009076738A (ja) 半導体装置およびその製造方法
JP2007207784A (ja) 半導体装置
US8564054B2 (en) Trench semiconductor power device having active cells under gate metal pad
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
JP5223291B2 (ja) 半導体装置の製造方法
JP2002164541A (ja) 半導体装置およびその製造方法
JP2013008716A (ja) 半導体装置及びその製造方法
JP2011071232A (ja) 半導体装置およびその製造方法
US8088662B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
TW200945586A (en) Semiconductor device and method of manufacturing the same
JP5520024B2 (ja) 半導体装置、及びその製造方法
JP2009016480A (ja) 半導体装置、及び半導体装置の製造方法
JP2008060416A (ja) 半導体装置
WO2011117920A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130605

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140930

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141007