JP2012008817A - 半導体メモリカード - Google Patents

半導体メモリカード Download PDF

Info

Publication number
JP2012008817A
JP2012008817A JP2010144375A JP2010144375A JP2012008817A JP 2012008817 A JP2012008817 A JP 2012008817A JP 2010144375 A JP2010144375 A JP 2010144375A JP 2010144375 A JP2010144375 A JP 2010144375A JP 2012008817 A JP2012008817 A JP 2012008817A
Authority
JP
Japan
Prior art keywords
semiconductor memory
memory card
solder resist
wiring
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010144375A
Other languages
English (en)
Inventor
Hidetoshi Suzuki
秀敏 鈴木
Toshiyuki Hayakawa
俊之 早川
Yuka Nagashima
悠加 永島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010144375A priority Critical patent/JP2012008817A/ja
Priority to US13/052,164 priority patent/US20110315984A1/en
Publication of JP2012008817A publication Critical patent/JP2012008817A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

【課題】レーザを用いたマーキングによって刻印を施しても不具合を生じない半導体メモリカードを提供する。
【解決手段】本発明の一つの実施形態によれば、半導体メモリカードは、半導体メモリ１及び半導体メモリ１に対するデータの読み書きを制御するコントローラ２が一方の面に実装され、半導体メモリ１に対するデータの入出力のための電極端子３が他方の面に設けられたプリント基板１０を備え、プリント基板１０の一方の面が樹脂２０で封止されてカード状に成型される。プリント基板１０の電極端子３が設けられた側の面の予め定められた領域内のソルダレジスト１３の上にインク層５０を有し、インク層５０にはレーザで施された刻印５１によって情報が表示されている。刻印５１はインク層５０の下のソルダレジスト１３によって隠蔽されたＣｕ配線１２に到達していない。
【選択図】図２

Description

本発明の実施の形態は、半導体メモリカードに関する。
プリント基板の一方の面に不揮発性の半導体メモリ（例えばＮＡＮＤ型フラッシュメモリ）及びコントローラを実装し、他方の面にデータの読み書きのための電極パッドを設け、半導体メモリ、コントローラ及び電極パッドをＣｕ配線で接続し、両面をソルダレジストで覆うことによってＣｕ配線を保護・隠蔽した半導体メモリカードが用いられている。
このような半導体メモリカードの現品表示マーキングには、インクを用いた印刷やレーザなどによる刻印といった手法が用いられている。特に、ウィークリーコード（製品が製造された日が１年の何番目の週に含まれるかを示す番号）やロット番号などの印字内容が頻繁に変わる情報のマーキングには、情報の変更への対応の容易性から、一般的にはレーザによる刻印が用いられている。
例えば、ｍｉｃｒｏＳＤＴＭメモリカード（以下、ｍｉｃｒｏＳＤメモリカード）の場合、カードの樹脂面（半導体メモリやコントローラが実装された側の面）には、ＳＤのロゴや製造国名などはインクで印刷され、ウィークリーコードなどはレーザを用いて刻印される。
半導体メモリカードにレーザで刻印を施すに当たっては、刻印を施すことによって半導体メモリカードとしての機能を損なうという不具合が発生しないようにする必要がある。
特開２００９−８８２１７号公報
本発明の実施の形態は、レーザを用いたマーキングによって刻印を施しても不具合を生じない半導体メモリカードを提供することを目的とする。
本発明の一つの実施形態によれば、半導体メモリカードは、半導体メモリを含む電子部品が一方の面に実装され、半導体メモリに対するデータの入出力のための外部端子が他方の面に設けられたプリント基板を備え、該プリント基板の一方の面が樹脂で封止されてカード状に成型される。プリント基板は、基材としてのコア材の両面に、電子部品及び外部端子を接続する金属配線と、コア材の表面及び金属配線を覆うソルダレジストとを順に積層した積層体である。プリント基板の外部端子が設けられた側の面の予め定められた領域内のソルダレジストの上にインク層を有し、インク層にはレーザで施された刻印によって情報が表示されている。刻印は、インク層の下のソルダレジストによって隠蔽された金属配線に到達していない。
図１は、第１の実施の形態に係る半導体メモリカードとしてのｍｉｃｒｏＳＤメモリカードの平面図。 図２は、第１の実施の形態に係るｍｉｃｒｏＳＤメモリカードの断面図。 図３は、ｍｉｃｒｏＳＤメモリカードに適用されるプリント基板の構成を示す図。 図４は、半導体メモリに予め記憶させたコンテンツと関連する画像をデザイン層として印刷したｍｉｃｒｏＳＤメモリカードの一例を示す図。 図５は、レーザ発振器を用いてｍｉｃｒｏＳＤメモリカードの端子面に刻印を施す状態の一例を示す図。 図６は、発明者が知得した参考例のｍｉｃｒｏＳＤメモリカードの断面図。 図７は、端子面のソルダレジストの膜厚を厚くすることによって刻印がＣｕ配線まで到達しないようにしたｍｉｃｒｏＳＤメモリカードの構成を示す断面図。 図８は、硬化前のソルダレジストが電極端子やテスト用端子の上に垂れた状態を示す図。 図９は、第２の実施の形態に係る半導体メモリカードとしてのｍｉｃｒｏＳＤメモリカードの断面図。 図１０は、第３の実施の形態に係る半導体メモリカードとしてのｍｉｃｒｏＳＤメモリカードの平面図。 図１１は、第３の実施の形態に係るｍｉｃｒｏＳＤメモリカードの断面図。 図１２は、レーザ発振器を用いてｍｉｃｒｏＳＤメモリカードの端子面に刻印を施す状態の一例を示す図。 図１３は、印字領域の樹脂面側にフローティング配線を形成したｍｉｃｒｏＳＤメモリカードの構成を示す図。
以下に添付図面を参照して、実施の形態に係る半導体メモリカードを詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
以下の各実施の形態においては、ｍｉｃｒｏＳＤメモリカードを例として実施の形態に係る半導体メモリカードを説明するが、これに限定されることはなく、他の規格に準拠した半導体メモリカードであっても良いことは言うまでもない。
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体メモリカードとしてのｍｉｃｒｏＳＤメモリカードの平面図である。図２は、第１の実施の形態に係るｍｉｃｒｏＳＤメモリカードの断面図である。なお、図２は、図１におけるＩＩ−ＩＩ断面を示している。プリント基板１０の一方の面には、半導体メモリ１と、半導体メモリ１に対するデータの書き込み及び読み出しを行うコントローラ２とが実装されている。プリント基板１０の他方の面には、データの読み書きのための外部端子としての電極端子３や半導体メモリ１を単体でテストするためのテスト用端子４が設けられている。プリント基板１０の半導体メモリ１やコントローラ２などの電子部品が実装された側の面は、樹脂モールド２０によって基板全面が封止されている。プリント基板１０に実装する半導体メモリ１の数は任意であるが、半導体メモリ１及びコントローラ２をそれぞれ一つとすることで、ｍｉｃｒｏＳＤメモリカードの構造や組立作業が簡素化され、製造コストを低減できる。
以下の説明においては、ｍｉｃｒｏＳＤメモリカードの二つの面のうち、半導体メモリ１やコントローラ２が実装された側の面を樹脂面、電極端子３やテスト用端子４が設けられた側の面を端子面と言う。
図３は、本実施の形態に係るｍｉｃｒｏＳＤメモリカードに適用されるプリント基板１０の構成の一例を示す図である。コア材１１は、例えばガラスエポキシ基板である。コア材１１の両表面には金属配線としてのＣｕ配線１２をなすＣｕ配線層が形成されており、半導体メモリ１やコントローラ２などの電子部品と、電極端子３及びテスト用端子４とは、Ｃｕ配線１２によって電気的に接続されている。半導体メモリ１やコントローラ２の実装用パッドや電極端子３、テスト用端子４などが設けられる部分を除いてほぼ全面がＣｕ配線層の上からソルダレジスト１３によって覆われている。ソルダレジスト１３は、電極端子３や実装用パッド、テスト用端子４などが設けられる部分にマスクを施した上で熱硬化型又は紫外線硬化型のレジストインクを塗布したり、シート状の成型物をコア材にラミネートした後に不要部分を除去することによって電極端子３や実装用パッド、テスト用端子４などが設けられる部分以外の領域の上に形成されている。レジストインクとしては、熱硬化型のエポキシ系樹脂や紫外線硬化型のエポキシ系樹脂、紫外線硬化型のアクリレート系樹脂などを成分とした一般的なものを適用可能である。
プリント基板１０を構成する各層の寸法の一例を挙げると、コア材１１の厚さは１００μｍ、Ｃｕ配線１２の厚さが１２〜２５μｍ、コア材１１の表面からソルダレジスト１３の表面までの厚さが５０μｍであり、Ｃｕ配線１２上のソルダレジスト１３の厚さは２５〜３８μｍである。これらの値はあくまでも一例であり、本発明を限定するものではない。
テスト用端子４は、マスクラベル５（図１では不図示）で覆われて隠蔽されており、通常時は露出していない。ｍｉｃｒｏＳＤメモリカードに不良が発生した時の原因解析の際にはマスクラベル５をはがしてテスト用端子４を露出させた上で、半導体メモリ１単体でのテストが行われる。なお、コントローラ２が半導体メモリ１のテスト機能を備えており、製造時に半導体メモリ１単体でのテストを行う必要がない場合には、テスト用端子４の上にもソルダレジスト１３を設け、不良原因の解析時にソルダレジスト１３を除去して半導体メモリ１単体でのテストを行うようにしても良い。
カードの樹脂面には、コンテンツメーカが所望する任意の情報を表示するデザイン層３０が形成されている。例えば、所定のコンテンツを予め半導体メモリ１に記録させたｍｉｃｒｏＳＤメモリカードの樹脂面には、そのコンテンツと関連のある情報を印刷してデザイン層３０を形成できる。具体例を挙げると、あるアニメキャラクターの静止画像や動画像のデータを半導体メモリ１に記録したｍｉｃｒｏＳＤメモリカードであれば、樹脂面にそのキャラクターの画像を印刷してデザイン層３０を形成する。なお、デザイン層３０によって樹脂面に表示する情報は画像に限られることはなく、文字列などであってもよい。また、デザイン層３０は、印刷層に限定されることはなく、シールとして樹脂面に貼り付けられていても良い。さらに、コンテンツメーカがデザイン層３０に、任意の方法（例えばレーザによる刻印）で識別用のマーキングを施すことも可能である。
半導体メモリ１に記録されるコンテンツとしては、携帯電話端末などの携帯端末用のアプリケーションや待ち受け画像、着信音、アニメーションなどがあげられる。ｍｉｃｒｏＳＤメモリカード用のコネクタを備えた携帯端末に本実施形態に係るｍｉｃｒｏＳＤメモリカードを差し込むことで、半導体メモリ１に予め記録されたコンテンツを携帯端末で利用可能となる。なお、コンテンツを携帯端末などにインストールする方法としては、携帯端末の通信機能を利用してダウンロードする方法も考えられるが、この方法ではダウンロード中は通信可能な環境下に携帯端末を存在させておかなければならない上に、通信コストが発生する。コンテンツを予め記録したｍｉｃｒｏＳＤメモリカードを用いることで、コンテンツをインストールするにあたっての場所的な制約や通信コストの発生を回避できる。
コンテンツを予め記録したｍｉｃｒｏＳＤメモリカードを利用した商形態として、コンテンツメーカが携帯端末のユーザ（エンドユーザ）にｍｉｃｒｏＳＤメモリカードを販売することが考えられる。この場合、同じコンテンツであってもデザイン層３０として樹脂面に印刷する情報の内容を変えることで、商品としての価値を異ならせることができる。例えば、同じコンテンツを記録するｍｉｃｒｏＳＤメモリカードの一部を、デザイン層３０として樹脂面に印刷する画像を変更した希少価値の高いカード（レアなカード）とすることで、エンドユーザの購買意欲を高めることができる。
図４は、半導体メモリ１に予め記憶させたコンテンツと関連する画像をデザイン層３０として印刷したｍｉｃｒｏＳＤメモリカードの一例を示す図である。図４に示したように、デザイン層３０を樹脂面に設けることにより、ｍｉｃｒｏＳＤメモリカードのロゴマークやロット番号などの情報を樹脂面に印刷や刻印することはできなくなる。ｍｉｃｒｏＳＤのロゴは、規格として表示が義務付けられており、非表示とすることは許されていない。また、ロット番号や半導体メモリ１の容量などの情報については、規格で表示が義務付けられている訳ではないが、カードの製造メーカが製品を管理する上で表示が必要である。このため、本実施の形態においては、ロゴマークや製造国名などの変更の頻度が低い情報は端子面に印刷されている。ＳＤのロゴや製造国名などは、パッド印刷やシルク印刷などの手法によって印刷層４０として端子面に印刷される。
また、端子面上の所定の領域（印字領域）には、インク層５０が形成されている。インク層５０の形成は、印刷層４０の印刷と同一工程で行うことが可能である。ただし、別々の工程であっても良い。
インク層５０にはレーザによって刻印５１が施されており、ロット番号や半導体メモリ１の容量などの変更の頻度が高い情報が刻印５１によって表示されている。刻印５１はインク層５０を貫通しておらず、ソルダレジスト１３は無傷のまま保たれている。したがって、刻印５１の下のＣｕ配線１２は、刻印５１が施されていない箇所と同等にソルダレジスト１３によって保護される。
図５は、レーザ発振器１００を用いてｍｉｃｒｏＳＤメモリカードの端子面に刻印を施す状態の一例を示す図である。レーザ発振器１００から出射したレーザＬは、インク層５０に入射する。レーザＬはインク層５０において減衰され、インク層５０を貫通しない深さで刻印５１を形成する。一例として、出力電流の最大値を４０Ａとしてレーザ発振器１００を発振させた場合、刻印５１の深さは平均で１５μｍ、最大で２２μｍ程度となる。このような場合には、インク層５０の厚さが２２μｍよりも厚ければ、刻印５１は、ソルダレジスト１３まで到達しない。すなわち、刻印５１を形成しても、コア材１１表面に形成されているＣｕ配線１２は露出しない。このため、本実施の形態に係るｍｉｃｒｏＳＤメモリカードにおいては、電気的な短絡の発生やＣｕ配線１２の腐食といった問題が生じることはない。
比較のため、発明者が知得した参考例のｍｉｃｒｏＳＤメモリカードについて説明する。図６は、発明者が知得した参考例のｍｉｃｒｏＳＤメモリカードの断面図である。本実施の形態に係るｍｉｃｒｏＳＤメモリカードとは、印刷層５０を備えていない点で相違する。レーザ発振器１００から出射してソルダレジスト１３に直接入射したレーザＬは、ソルダレジスト１３を貫通してＣｕ配線１２まで突き抜けている。すなわち、レーザＬによって刻印１３ａが施された部分では、Ｃｕ配線１２が露出している。Ｃｕ配線１２が露出すると、露出部分を介して電気的な短絡が発生する恐れがある。また、露出部分からＣｕ配線１２の腐食が進行する恐れがある。なお、上記例示したプリント基板１０のＣｕ配線１２上のソルダレジスト１３は、厚さが２５〜３８μｍであるため、レーザ発振器１００の出力電流の最大値が４０Ａであれば、刻印１３ａはソルダレジスト１３を貫通しないが、出力電流の最大値が高くなると刻印１３ａがソルダレジスト１３を貫通してＣｕ配線１２が露出する恐れがある。
また、比較のため、端子面のソルダレジストの膜厚を厚くしたｍｉｃｒｏＳＤメモリカードについて説明する。図７は、端子面のソルダレジスト１３の膜厚を厚くすることによって刻印１３ａがＣｕ配線１２まで到達しないようにしたｍｉｃｒｏＳＤメモリカードの構成を示す断面図である。端子面のソルダレジスト１３の膜厚以外は図２に示したｍｉｃｒｏＳＤメモリカードと同様である。
ｍｉｃｒｏＳＤメモリカードの形状寸法については、規格で定められており、ｍｉｃｒｏＳＤメモリカードにデータを読み書きするためのコネクタ側のカード挿入穴についても規格に沿った大きさとなる。したがって、単純にソルダレジスト１３の膜厚を厚くすると、カード挿入穴とのクリアランスが小さくなり、コネクタへの挿抜を行いにくくなる。
また、電極端子３を露出させるためには、電極端子３の直上の領域にはソルダレジスト１３が存在しないようにする必要がある。このため、単純にソルダレジスト１３の膜厚を厚くすると、電極端子３の周縁部でソルダレジスト１３と電極端子３との高低差（段差）が大きくなってしまい、コネクタ側の端子との導通を図りにくくなる。さらに、熱硬化型又は紫外線硬化型の樹脂を塗布し、硬化させることによってソルダレジストを形成する場合には、ソルダレジストの膜厚を厚くしようとすると、図８に示すように硬化前のソルダレジスト１３が電極端子３やテスト用端子４の上に垂れてしまうことがある。電極端子３やテスト用端子４の上に樹脂が垂れると、導通不良の原因となる。
このように、刻印１３ａがＣｕ配線１２に到達することを防ぐために単にソルダレジスト１３の膜厚を厚くしたｍｉｃｒｏＳＤメモリカードは、コネクタへの挿抜に支障を来たしたり、電極端子３やテスト用端子４の導通が不良となったりするという不具合が生じる可能性がある。
以上のように、本実施の形態に係るｍｉｃｒｏＳＤメモリカードは、樹脂面にレーザによる刻印が施されているが、刻印はインク層を貫通しておらず、その内部に留まっている。したがって、Ｃｕ配線が露出することに起因する電気的な不具合は発生しない。
（第２の実施の形態）
図９は、第２の実施の形態に係る半導体メモリカードとしてのｍｉｃｒｏＳＤメモリカードの断面図である。ｍｉｃｒｏＳＤメモリカードの構成は第１の実施の形態とほぼ同様であるが、本実施の形態においてはインク層５０が実施の形態１よりも薄く形成されている。
本実施の形態においては、レーザによる刻印５１はインク層５０に留まらずにソルダレジスト１３まで到達しているが、Ｃｕ配線１２までは到達していない。このため、第１の実施の形態と同様に、Ｃｕ配線１２が露出することによる電気的な不具合は発生しない。
刻印５１は、浅くなると視認性が低下する。したがって、インク層５０を印刷層４０と同一工程で形成する場合、十分な視認性を備えた深さの刻印５１がインク層５０内に留まる厚さでインク層５０を形成することが困難な場合がある。このような場合は、刻印５１がソルダレジスト１３まで到達しても、ソルダレジスト１３を貫通してしまうことを防ぐのに十分な膜厚でインク層５０を形成すれば、Ｃｕ配線１２の露出は防止できる。
この他については第１の実施の形態と同様であるため、重複する説明は割愛する。
（第３の実施の形態）
図１０は、第３の実施の形態に係る半導体メモリカードとしてのｍｉｃｒｏＳＤメモリカードの平面図である。図１１は、第３の実施の形態に係るｍｉｃｒｏＳＤメモリカードの断面図である。なお、図１１は、図１０におけるＸＩ−ＸＩ断面を示している。ｍｉｃｒｏＳＤメモリカードの構造は、第１、第２の実施の形態とほぼ同様であるが、本実施の形態ではインク層は設けられていない。また、第１の実施の形態に係るｍｉｃｒｏＳＤメモリカードと比較すると、テスト用端子４が電極端子３に近い位置に集められており、電極端子３と反対側の端部近傍には、端子面側にＣｕ配線１２が存在しない領域（印字領域７０）が設けられている。印字領域７０内のソルダレジスト１３には、刻印１３ａが形成されている。
図１２は、レーザ発振器１００を用いてｍｉｃｒｏＳＤメモリカードの端子面に刻印を施す状態の一例を示す図である。レーザ発振器１００から出射したレーザＬはソルダレジスト１３に入射する。印字領域７０の端子面側にはＣｕ配線１２が形成されていないため、レーザＬによる刻印１３ａがコア材１１まで到達したとしても、刻印部分においてＣｕ配線１２は露出しない。
なお、レーザの出力によっては、刻印１３ａが端子面側のソルダレジスト１３のみならずコア材１１を貫通してしまう可能性がある。この場合、印字領域７０の樹脂面側にＣｕ配線１２や電子部品の実装用のパッドが存在していたり、半導体メモリが実装されていたりすると、レーザによって損傷する恐れがある。このような不具合を防止するためには、図１３（ａ）、（ｂ）に示すように、印字領域７０の樹脂面側にフローティング状態のＣｕ配線（フローティング配線８０）を形成しておけばよい。なお、図１３（ｂ）は、図１３（ａ）におけるＸＩＩＩｂ−ＸＩＩＩｂ断面を示している。端子面側のソルダレジスト１３及びコア材１１を貫通して樹脂面側にまで達した刻印１３ａは、フローティング配線８０によってそれ以上の進行が抑制される。フローティング配線８０は、ｍｉｃｒｏＳＤメモリカードの動作には関係しないため、仮に露出したとしても、電気的な短絡の発生の原因とはならない。また、空気に触れて腐食したとしても、ｍｉｃｒｏＳＤメモリカードの動作に支障を来たすことはない。
フローティング配線８０は、端子面側に形成されていても良いが、樹脂面側に形成することで、仮に露出した場合でも視認されにくくなり、ｍｉｃｒｏＳＤメモリカードの美観を損ないにくくなる。
この他については第１、第２の実施の形態と同様であるため、重複する説明は割愛する。
このように、本実施の形態に係るｍｉｃｒｏＳＤメモリカードに適用されるプリント基板は、印字領域を避けてＣｕ配線層が形成されているため、レーザによって刻印を施したとしても、電気的な短絡の発生やＣｕ配線の腐食といった問題が生じることはない。
以上にいくつかの実施の形態を個々に説明したが、各実施の形態を組み合わせて実施することも可能である。例えば、半導体メモリカードに印刷層と印字領域とを兼ね備えさせて、各々にレーザで刻印を施して情報を表示させることも可能である。また、フローティング配線を備えた印字領域と印刷層とを組み合わせての実施も可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明と均等の範囲に含まれる。
１ 半導体メモリ、２ コントローラ、３ 電極端子、１０ プリント基板、１１ コア材、１２ Ｃｕ配線、１３ ソルダレジスト、１３ａ、５１ 刻印、３０ デザイン層、５０ インク層、７０ 印字領域、８０ フローティング配線。

Claims (5)

  1. 半導体メモリを含む電子部品が一方の面に実装され、前記半導体メモリに対するデータの入出力のための外部端子が他方の面に設けられたプリント基板を備え、該プリント基板の前記一方の面が樹脂で封止されてカード状に成型された半導体メモリカードであって、
    前記プリント基板は、基材としてのコア材の両面に、前記電子部品及び前記外部端子を接続する金属配線と、前記コア材の表面及び前記金属配線を覆うソルダレジストとを順に積層した積層体であり、
    前記プリント基板の前記外部端子が設けられた側の面の予め定められた領域内の前記ソルダレジストの上にインク層を有し、
    前記インク層にはレーザで施された刻印によって情報が表示されており、
    前記刻印は、前記インク層の下の前記ソルダレジストによって隠蔽された前記金属配線に到達していないことを特徴とする半導体メモリカード。
  2. 前記刻印が、前記インク層の下の前記ソルダレジストに到達していないことを特徴とする請求項１記載の半導体メモリカード。
  3. 半導体メモリを含む電子部品が一方の面に実装され、前記半導体メモリに対するデータの入出力のための外部端子が他方の面に設けられたプリント基板を備え、該プリント基板の前記一方の面が樹脂で封止されてカード状に成型された半導体メモリカードであって、
    前記プリント基板は、基材としてのコア材の両面に、前記電子部品及び前記外部端子を接続する金属配線と、前記コア材の表面及び前記金属配線を覆うソルダレジストとを順に積層した積層体であり、
    前記外部端子が設けられた面の予め定められた領域には前記金属配線が配置されていない印字領域が形成されており、
    前記印字領域内の前記ソルダレジストにはレーザで施された刻印によって情報が表示されていることを特徴とする半導体メモリカード。
  4. 前記印字領域内の前記コア材のいずれか片側の表面に、電気的に孤立したフローティング配線を備えることを特徴とする請求項３記載の半導体メモリカード。
  5. 前記樹脂で封止された面の上に、前記半導体メモリに予め記録されたデータと関連付けられた情報が表示されたことを特徴とする請求項１から４のいずれか１項記載の半導体メモリカード。
JP2010144375A 2010-06-25 2010-06-25 半導体メモリカード Pending JP2012008817A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010144375A JP2012008817A (ja) 2010-06-25 2010-06-25 半導体メモリカード
US13/052,164 US20110315984A1 (en) 2010-06-25 2011-03-21 Semiconductor memory card and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010144375A JP2012008817A (ja) 2010-06-25 2010-06-25 半導体メモリカード

Publications (1)

Publication Number Publication Date
JP2012008817A true JP2012008817A (ja) 2012-01-12

Family

ID=45351676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010144375A Pending JP2012008817A (ja) 2010-06-25 2010-06-25 半導体メモリカード

Country Status (2)

Country Link
US (1) US20110315984A1 (ja)
JP (1) JP2012008817A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005141A (ja) * 2013-06-20 2015-01-08 株式会社東芝 半導体記憶装置及び製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014088B1 (ko) * 2012-03-20 2019-08-26 엘지이노텍 주식회사 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
JP6383252B2 (ja) * 2014-10-30 2018-08-29 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
CN107871717B (zh) * 2016-09-23 2020-09-25 东芝存储器株式会社 半导体装置及其制造方法
USD934868S1 (en) * 2018-02-28 2021-11-02 Sony Corporation Memory card

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06139381A (ja) * 1992-10-29 1994-05-20 Aisin Seiki Co Ltd バーコードの成形方法
JP2002279386A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 携帯可能電子媒体
JP2006128459A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2009070866A (ja) * 2007-09-11 2009-04-02 Rohm Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255108B1 (en) * 1997-06-18 2000-05-01 Samsung Electronics Co Ltd Chip card
US6040622A (en) * 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
US7174628B1 (en) * 2005-03-03 2007-02-13 Super Talent Electronics, Inc. Memory card production using prefabricated cover and molded casing portion
US8240034B1 (en) * 2000-01-06 2012-08-14 Super Talent Electronics, Inc. High throughput manufacturing method for micro flash memory cards
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
JPWO2005081181A1 (ja) * 2004-02-20 2008-01-17 株式会社ルネサステクノロジ Ｉｃカードの製造方法およびｉｃカード
JP2005352790A (ja) * 2004-06-10 2005-12-22 Sony Corp 個体メモリカード及びその印字方法
US7601563B2 (en) * 2005-06-10 2009-10-13 Kingston Technology Corporation Small form factor molded memory card and a method thereof
JP2007241727A (ja) * 2006-03-09 2007-09-20 Toshiba Corp 半導体メモリカード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06139381A (ja) * 1992-10-29 1994-05-20 Aisin Seiki Co Ltd バーコードの成形方法
JP2002279386A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 携帯可能電子媒体
JP2006128459A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2009070866A (ja) * 2007-09-11 2009-04-02 Rohm Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005141A (ja) * 2013-06-20 2015-01-08 株式会社東芝 半導体記憶装置及び製造方法

Also Published As

Publication number Publication date
US20110315984A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
JP2012008817A (ja) 半導体メモリカード
TW421760B (en) Method and system for creating and using a logotype contact module with a smart card
JP4838813B2 (ja) 基板への電子アセンブリの設置方法及び該アセンブリの設置装置
JP2007004775A (ja) 半導体メモリカード
RU2300159C2 (ru) Способ изготовления карт или электронных этикеток
CN101542507B (zh) 便携式存储器装置及其方法
KR20060052300A (ko) 반도체 장치 및 그 제조 방법
JP2007066989A (ja) Ｒｆｉｄタグ付きプリント基板
KR100852127B1 (ko) 도전성 스폰지를 이용한 콤비카드 및 그 제조방법
JP4835404B2 (ja) 電子回路部品付回路基板
JP2009016397A (ja) プリント配線板
JP2015005141A (ja) 半導体記憶装置及び製造方法
CN217283538U (zh) 印刷电路板和电子设备
US9633297B2 (en) IC module, IC card, and IC module substrate
JP2011065509A (ja) 集積回路内蔵カード
CN201681413U (zh) 存储卡的改良结构
JP6810383B2 (ja) 封印用電子シール
JP4662326B2 (ja) 電子機器
JP5145951B2 (ja) ディスプレイカードの製造方法、および、ディスプレイ回路基板
JP2009201941A (ja) 特殊景品
KR20020028263A (ko) 집적회로카드용 반도체패키지의 제조방법
JP4978112B2 (ja) フィスカルユニットおよびプリンタ
JP2012059101A (ja) 電子部品搭載基板内蔵カード及びその作製方法
JP2010157669A (ja) 電子回路部品および電子機器
JP2004341759A (ja) インターフェースロゴ入りｉｃモジュール、ｉｃカード、ｕｉｍ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131001