TWI484496B - 儲存媒體及浮動偵測方法 - Google Patents
儲存媒體及浮動偵測方法 Download PDFInfo
- Publication number
- TWI484496B TWI484496B TW101144662A TW101144662A TWI484496B TW I484496 B TWI484496 B TW I484496B TW 101144662 A TW101144662 A TW 101144662A TW 101144662 A TW101144662 A TW 101144662A TW I484496 B TWI484496 B TW I484496B
- Authority
- TW
- Taiwan
- Prior art keywords
- level
- detection
- line
- transmission lines
- storage medium
- Prior art date
Links
Landscapes
- Dram (AREA)
Description
本發明係有關於一種儲存媒體,特別是有關於一種可偵測傳輸線是否為一浮動狀態的儲存媒體。
一般而言,儲存媒體可分成揮發性記憶體以及非揮發性記憶體。當電源供應中斷後,記憶體所儲存的資料便會消失的記憶體稱為揮發性記憶體。相反地,當電源供應中斷後,記憶體所儲存的資料並不會因而消失的記憶體稱為非揮發性記憶體。
不論是揮發性記憶體或是非揮發性記憶體,其內部均具有許多傳輸線(如字元線及位元線)。透過每一傳輸線,便可存取相對應的記憶胞。然而,當某一傳輸線發生異常(如斷線)時,便無法正常地存取異常傳輸線所對應的記憶胞。習知的解決方式係利用一備用傳輸線取代異常傳輸線。該備用傳輸線亦具有許多備用記憶胞,用以取代異常傳輸線所對應的記憶胞。
雖然備用傳輸線及備用記憶胞可取代異常的傳輸線及記憶胞,但異常傳輸線所對應的記憶胞仍具有電荷,並將成為一雜訊源,影響相鄰或所有傳輸線所對應的記憶胞所儲存的電荷,進而造成儲存媒體無法正常地存取資料。
本發明提供一種儲存媒體,包括複數記憶胞、複數傳
輸線、一驅動模組以及一浮動偵測模組。記憶胞用以儲存資料。傳輸線耦接記憶胞。驅動模組透過傳輸線,存取記憶胞。浮動偵測模組包括,一重置單元、複數連接器以及一偵測器。重置單元耦接一偵測線。每一連接器耦接於一相對應傳輸線與偵測線之間。偵測器根據該偵測線的位準,得知傳輸線之至少一者的狀態是否為一浮動狀態。
本發明另提供一種浮動偵測方法,適用於一儲存媒體。儲存媒體包括複數記憶胞、複數傳輸線、一驅動模組以及一浮動偵測模組。驅動模組透過傳輸線,存取記憶胞。傳輸線透過複數連接器,耦接到一偵測線。本發明之浮動偵測方法包括:設定偵測線的位準;判斷偵測線的位準是否等於一預設位準;以及當偵測線的位準不等於預設位準時,表示傳輸線之至少一者的狀態為一浮動狀態。
為讓本發明之特徵和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
第1圖為本發明之儲存媒體之一可能示意圖。如圖所示,儲存媒體100包括一驅動模組110、傳輸線WL0
~WLn
、RWL0
~RWLk
、BL0
~BLm
、記憶胞M00
~Mmn
、RM00
~RMmk
以及一浮動偵測模組140。在本實施例中,傳輸線RWL0
~RWLk
係為備用傳輸線,用以取代傳輸線WL0
~WLn
中異常的傳輸線。
舉例而言,當測試人員判斷得知傳輸線WL0
發生異常時,測試人員便以傳輸線RWL0
取代傳輸線WL0
,其中傳
輸線RWL0
所耦接的記憶胞RM00
~RMm0
也將取代傳輸線WL0
耦接的記憶胞M00
~Mm0
。
驅動模組110透過傳輸線WL0
~WLn
、RWL0
~RWLk
、BL0
~BLm
,存取記憶胞M00
~Mmn
、RM00
~RMmk
。在本實施例中,驅動模組110包括一列驅動器120以及一行驅動器130。列驅動器120用以觸發傳輸線WL0
~WLn
、RWL0
~RWLk
。在本實施例中,傳輸線WL0
~WLn
係為字元線(wordline),而傳輸線RWL0
~RWLk
係為備用字元線(redundancy wordline)。
本發明並不限定列驅動器120的內部架構。在一可能實施例中,列驅動器120具有一解碼單元121以及輸出級OT0
~OTn
、ROT0
~ROTk
。解碼單元121解碼一位址信號101,並根據解碼結果,控制輸出級OT0
~OTn
、ROT0
~ROTk
,用以觸發傳輸線WL0
~WLn
、RWL0
~RWLk
,也就是控制傳輸線WL0
~WLn
、RWL0
~RWLk
的狀態。
在本實施例中,輸出級OT0
~OTn
、ROT0
~ROTk
係由一P型電晶體以及一N型電晶體所構成,但並非用以限制本發明。以輸出級OT0
為例,P型電晶體與N型電晶體係串聯於操作電壓VDD
與VNN
之間。在一可能實施例中,操作電壓VDD
大於操作電壓VNN
,並且操作電壓VNN
可能為一負值。
第2圖為傳輸線發生異常狀態示意圖。事件1係指P型電晶體210與N型電晶體220的閘極發生斷路(open)。事件2A係指P型電晶體210的源極發生斷路。事件2B係指P型電晶體210的汲極發生斷路。事件3係指傳輸線WL0
發生斷路。事件4A係指N型電晶體220的汲極發生斷路。事件4B係指N型電晶體220的源極發生斷路。當事件1~4B之任一者發生時,列驅動器120將無法正常地控制傳輸線WL0
的狀態。因此,傳輸線WL0
的狀態為一浮動狀態。
請回到第1圖,行驅動器130透過傳輸線BL0
~BLm
,擷取記憶胞M00
~Mmn
、RM00
~RMmk
所儲存的資料,或是將資料寫入記憶胞M00
~Mmn
、RM00
~RMmk
。在一可能實施例中,行驅動器130係為一偵測放大器(sense amplifier),用以偵測並放大相對應記憶胞所儲存的資料。在本實施例中,傳輸線BL0
~BLm
係為位元線(bitline)。
記憶胞M00
~Mmn
、RM00
~RMmk
均具有一開關SW以及一儲存電容Cs。當一傳輸線的狀態發生異常時,耦接該輸線的儲存電容的電荷將影響行驅動器130的擷取結果。舉例而言,當傳輸線WL0
發生異常(如斷線)時,列驅動器120無法正常地控制傳輸線WL0
的狀態。因此,測試人員利用傳輸線RWL0
取代傳輸線WL0
。此時,由於傳輸線WL0
的狀態為浮動狀態,由於傳輸線WL0
所對應的記憶胞M00
~Mm0
所儲存的電荷可能影響相鄰記憶胞M01
~Mm1
或是所有記憶胞所儲存的電荷,因此,傳輸線WL0
所對應的記憶胞M00
~Mm0
將成為一雜訊源。
在本實施例中,浮動偵測模組140偵測傳輸線WL0
~WLn
、RWL0
~RWLk
的狀態,用以得知傳輸線WL0
~WLn
、RWL0
~RWLk
、BL0
~BLm
的狀態是否為浮動狀態。若是,則測試人員將儲存媒體100視為不良品。相反地,若傳輸線WL0
~WLn
、RWL0
~RWLk
、BL0
~BLm
的狀態
不為浮動狀態,則儲存媒體100為良品。
如圖所示,浮動偵測模組140包括一重置單元141、連接器CN1
~CNn
、RCN0
~RCNk
以及一偵測器142。重置單元141耦接一偵測線143,用以在一重置期間,設定偵測線143的位準。
本發明並不限定重置單元141的實施方式。在本實施例中,重置單元141係為一P型電晶體144。在一可能實施例中,P型電晶體144係整合於行驅動器130之中。如圖所示,P型電晶體144的閘極接收一重置信號SRET
,其源極接收一操作電壓VH,其汲極耦接偵測線143。在其它實施例中,重置單元141可為一N型電晶體。
連接器CN0
~CNn
及RCN0
~RCNk
耦接於一相對應傳輸線與偵測線143之間。在本實施例中,浮動偵測模組140係用以偵測傳輸線WL0
~WLn
、RWL0
~RWLk
的狀態,因此,連接器CN0
~CNn
、RCN0
~RCNk
係耦接字元線(如WL0
~WLn
、RWL0
~RWLk
)。本發明並不限定連接器CN0
~CNn
、RCN0
~RCNk
的種類。在一可能實施例中,連接器CN0
~CNn
、RCN0
~RCNk
與記憶胞M00
~RMmk
內的開關SW均為N型電晶體。
以連接器CN0
例,N型電晶體145的閘極耦接傳輸線WL0
,其汲極耦接偵測線143,其源極接收一操作電壓Vss。在本實施例中,操作電壓Vss小於操作電壓VH。在一可能實施例中,操作電壓Vss係為一接地電壓,或是小於接地電壓。在另一實施例中,操作電壓Vss大於操作電壓VNN
。在其它實施例中,N型電晶體145的基極接收一基電壓
VBB
。在一可能實施例中,操作電壓Vss等於基電壓VBB
。
偵測器142根據偵測線143的位準,得知傳輸線WL0
~RWLk
之至少一者的狀態是否為一浮動狀態。第3A圖為本發明之浮動偵測模組140的偵測方式。首先,列驅動器120不觸發傳輸線WL0
~RWLk
,因此,傳輸線WL0
~WLm
及RWL0
~RWLk
為低位準狀態。
在重置期間300,重置信號SRET
為低位準,因而導通P型電晶體144,使得偵測線143的位準為高位準。當重置信號SRET
由低位準變化至高位準時,偵測線143的位準應保持在一預設位準。舉例而言,偵測線143的位準應保持在高位準(如符號SNOR
所示)。然而,當傳輸線WL0
~WLm
及RWL0
~RWLk
之一者的狀態異常時,偵測線143的位準將不等於預設位準。在一可能實施例中,偵測線143的位準可能變化至低位準(如符號SER
所示)。
因此,在一偵測期間310,偵測器142偵測偵測線143的位準。當偵測線143的位準不等於一預設位準時(如符號SER
所示),偵測器142判定傳輸線WL0
~WLm
及RWL0
~RWLk
之至少一者的狀態為浮動狀態。在一可能實施例中,浮動的傳輸線是因事件1、3、4A或4B所造成。
第3B圖為本發明之浮動偵測模組140的另一偵測方式。當重置信號SRET
由高位準變化至低位準時,表示開始設定偵測線143的位準。在偵測線143的位準保持在高位準後,重置信號SRET
仍保持在低位準。在此例中,雖然P型電晶體144持續導通,但只要傳輸線WL0
~WLm
及RWL0
~RWLk
之至少一者的狀態為浮動狀態時,偵測線143
的位準便不再保持在高位準。如符號SER
所示,在偵測期間320,偵測線143的位準將逐漸下降。
第4圖為本發明之浮動偵測模組140的另一偵測方式。在重置期間400A,重置信號SRET
為低位準,因而導通P型電晶體144,使得偵測線143的位準S143
為高位準。在重置期間400A後,重置信號SRET
為高位準,因而不導通P型電晶體144。此時,偵測線143的位準S143
應保持在一預設位準(如高位準)。
在觸發期間440,列驅動器120觸發傳輸線WL0
。此時,連接器CN0
被導通。因此,偵測線143的位準S143
逐漸下降。接著,在重置期間400B,P型電晶體144被導通,因此,偵測線143的位準S143
會再上升至一預設位準(如高位準)。接著,在觸發期間450,列驅動器120觸發傳輸線WL1
。此時,連接器CN1
被導通。因此,偵測線143的位準S143
會再次逐漸下降。
偵測器142根據偵測線143的位準S143
,便可判斷出傳輸線WL0
~RWLk
的狀態是否為浮動狀態。在一可能實施例中,偵測器142在偵測期間410A判斷偵測線143的位準S143
。若偵測線143的位準S143
不等於一預設位準,表示事件1、3、4A或4B發生,因而造成傳輸線WL0
~RWLk
之至少一者的狀態為浮動狀態。
接著,偵測器142在偵測期間410B,判斷偵測線143的位準S143
。若偵測線143的位準S143
等於預設位準,表示事件2A或2B發生,因而造成偵測線143的位準S143
無法下降。因此,測試人員根據偵測器142的偵測結果,便
可得知傳輸線WL0
~RWLk
之至少一者的狀態為浮動狀態。
在本實施例中,在偵測期間410A、420A、430A中,偵測線143的位準S143
應該等於一預設位準,否則,就表示傳輸線WL0
~RWLk
之至少一者的狀態為浮動狀態。另外,偵測期間410B、420B、430B中,偵測線143的位準S143
應該不等於預設位準,否則,就表示傳輸線WL0
~RWLk
之至少一者的狀態為浮動狀態。
第5A圖為本發明之浮動偵測模組140的另一偵測方式。第5A圖相似第3圖,不同之處在於第5A圖具有一起始期間520A。起始期間520A早於重置期間500。在起始期間,列驅動器120依序觸發傳輸線WL0
~RWLk
。因此,偵測線143上的位準S143
應該為低位準(如符號SNOR
所示)。
接著,在重置期間500,重置信號SRET
為低位準,因此,偵測線143上的位準S143
將由低位準變化至高位準。當重置信號SRET
由低位準變化至高位準時,偵測線143的位準應該保持在高位準(如符號SNOR
所示)。因此,在偵測期間510,偵測器142根據偵測線143的位準S143
,得知是否發生浮動狀態。然而,當偵測線143的位準S143
並未保持在高位準時(如符號SER
所示),表示發生浮動狀態。
第5B圖為本發明之浮動偵測模組140的另一偵測方式。第5B圖相似第5A圖,不同之處係在第5B圖的起始期間520B,驅動器120同時觸發傳輸線WL0
~RWLk
。由於第5B圖的動作原理與第5A圖相似,故不再贅述。
第6圖為本發明之儲存媒體之另一可能實施例。第6圖相似第1圖,不同之處在於,第6圖的重置單元600包
括一電晶體610及一閂鎖器620。在本實施例中,電晶體610係為一P型電晶體,但並非用以限制本發明。在其它實施例中,電晶體610可為一N型電晶體。如圖所示,電晶體610的閘極接收一重置信號SRET
,其源極接收一操作電壓VH,其汲極耦接偵測線143。
閂鎖器620閂鎖偵測線143的位準。在本實施例中,閂鎖器620包括一反相器630以及一電晶體640。反相器630的輸入端及輸出端分別耦接電晶體640的汲極及閘極。電晶體640的源極接收操作電壓VH,其汲極耦接偵測線143。
第7圖為本發明之儲存媒體之另一可能實施例。第7圖相似第1圖,不同之處在於浮動偵測模組700耦接傳輸線BL0
~BLm
,用以判斷傳輸線BL0
~BLm
之至少一者的狀態是否為浮動狀態。由於第7圖的動作原理與第1圖相同,故不再贅述。在一可能實施例中,可利用第6圖所示的重置單元600取代第7圖的重置單元710。在另一實施例中,可將第7圖的浮動偵測模組700應用於第1圖中。因此,儲存媒體將具有兩浮動偵測模組,分別偵測垂直傳輸線BL0
~BLm
及水平傳輸線WL0
~WLn
、RWL0
~RWLk
的狀態。
第8A圖為本發明之浮動偵測方法之一可能流程圖。本發明之浮動偵測方法可應用於第1、6及7圖所示的儲存媒體中。為方便說明,以下將以第1圖為例。首先,觸發傳輸線WL0
~RWLk
(步驟S800)。本發明並不限定觸發順序。在一可能實施例中,可同時或依序觸發傳輸線WL0
~RWLk
。另外,步驟S800並非必要。在其它實施例中,
可省略步驟S800。
接著,設定偵測線143的位準(步驟S810)。在一可能實施例中,可利用一重置單元(如141),設定偵測線143的位準。接著,判斷偵測線的位準是否等於一預設位準(步驟S820)。
當偵測線143的位準不等於預設位準時,偵測器142輸出一第一偵測結果,表示傳輸線WL0
~RWLk
之至少一者的狀態為一浮動狀態(步驟S830)。相反地,當偵測線143的位準等於預設位準時,偵測器142輸出一第二偵測結果,表示傳輸線WL0
~RWLk
的狀態不為一浮動狀態(步驟S840)。
第8B圖為本發明之浮動偵測方法之另一可能流程圖。第8B圖相似第8A圖,不同之處在於省略步驟S800,並增加步驟S850及S860。當偵測線143的位準等於預設位準時,觸發傳輸線WL0
~RWLk
中之第一傳輸線(步驟S850),再判斷偵測線143的位準是否等於預設位準(步驟S860)。
當偵測線143的位準等於預設位準時,表示傳輸線WL0
~RWLk
之至少一者的狀態為一浮動狀態(步驟S830)。當偵測線143的位準不等於預設位準時,表示傳輸線WL0
~RWLk
不為浮動狀態(步驟S840),因此,回到步驟S810,再次設定偵測線143的位準,並再次判斷偵測線143的位準是否等於預設位準(步驟S820)。
當偵測線143的位準等於預設位準時,觸發下一條傳輸線(步驟S850),並判斷偵測線143的位準是否等於預設
位準(步驟S860)。當偵測線143的位準不等於預設位準,則回到步驟S810,並在步驟S820後,觸發下一條傳輸線,直到所有傳輸線均被觸發過。
除非另作定義,在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外,除非明白表示,詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致,而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧儲存媒體
110‧‧‧驅動模組
140、700‧‧‧浮動偵測模組
120‧‧‧列驅動器
130‧‧‧行驅動器
121‧‧‧解碼單元
101‧‧‧位址信號
142‧‧‧偵測器
210、144、610、640‧‧‧P型電晶體
220、145‧‧‧N型電晶體
141、600、710‧‧‧重置單元
143‧‧‧偵測線
300、400A、400B、400C、500‧‧‧重置期間
310、320、410A、410B、420A、420B、430A、430B、510‧‧‧偵測期間
440、450、460、520A、520B‧‧‧觸發期間
600‧‧‧重置單元
620‧‧‧閂鎖器
630‧‧‧反相器
WL0
~WLn
、RWL0
~RWLk
、BL0
~BLm
‧‧‧傳輸線
M00
~Mmn
、RM00
~RMmk
‧‧‧記憶胞
OT0
~OTn
、ROT0
~ROTk
‧‧‧輸出級
VDD
、VNN
、VH、Vss、VBB
‧‧‧操作電壓
CN0
~CNn
、RCN0
~RCNk
‧‧‧連接器
SRET
‧‧‧重置信號
SW‧‧‧開關
SER
‧‧‧異常位準
Cs‧‧‧儲存電容
SNOR
‧‧‧正常位準
S143
‧‧‧位準
第1圖為本發明之儲存媒體之一可能示意圖。
第2圖為傳輸線發生異常狀態示意圖。
第3A、3B、4、5A及5B圖為本發明之浮動偵測模組的可能偵測方式。
第6~7圖為本發明之儲存媒體之其它可能實施例。
第8A、8B圖為本發明之浮動偵測方法之可能流程圖。
100‧‧‧儲存媒體
110‧‧‧驅動模組
140‧‧‧浮動偵測模組
120‧‧‧列驅動器
130‧‧‧行驅動器
121‧‧‧解碼單元
101‧‧‧位址信號
144‧‧‧P型電晶體
145‧‧‧N型電晶體
141‧‧‧重置單元
142‧‧‧偵測器
143‧‧‧偵測線
WL0
~WLn
、RWL0
~RWLk
、BL0
~BLm
‧‧‧傳輸線
M00
~Mmn
、RM00
~RMmk
‧‧‧記憶胞
OT0
~OTn
、ROT0
~ROTk
‧‧‧輸出級
VDD
、VNN
、VH、Vss、VBB
‧‧‧操作電壓
CN0
~CNn
、RCN0
~RCNk
‧‧‧連接器
SRET
‧‧‧重置信號
Cs‧‧‧儲存電容
SW‧‧‧開關
Claims (14)
- 一種儲存媒體,包括:複數記憶胞,用以儲存資料;複數傳輸線,耦接該等記憶胞;一驅動模組,透過該等傳輸線,存取該等記憶胞;一浮動偵測模組,包括:一重置單元,耦接一偵測線;複數連接器,每一連接器耦接於一相對應傳輸線與該偵測線之間;以及一偵測器,根據該偵測線的位準,在一第一偵測期間,得知該等傳輸線之至少一者的狀態是否為一浮動狀態,其中在該第一偵測期間,該驅動模組不觸發該等傳輸線。
- 如申請專利範圍第1項所述之儲存媒體,其中在一重置期間,該重置單元設定該偵測線的位準;在該第一偵測期間,該偵測器偵測該偵測線的位準,當該偵測線的位準不等於一預設位準時,該偵測器判定該等傳輸線之至少一者的狀態為該浮動狀態。
- 如申請專利範圍第2項所述之儲存媒體,其中該等傳輸線包括複數字元線以及複數位元線,該等連接器係一對一地耦接該等字元線。
- 如申請專利範圍第3項所述之儲存媒體,其中在一第二偵測期間,該驅動模組觸發該等字元線中之一第一字元線,並且該偵測器偵測該偵測線的位準,當該偵測線的位準等於該預設位準時,該偵測器判定該第一字元線的狀態為該浮動狀態。
- 如申請專利範圍第3項所述之儲存媒體,其中在該重置期間前的一起始期間,該驅動模組依序觸發該等字元線。
- 如申請專利範圍第3項所述之儲存媒體,其中在該重置期間前的一起始期間,該驅動模組同時觸發該等字元線。
- 如申請專利範圍第3項所述之儲存媒體,其中該重置單元係為一電晶體,其閘極接收一重置信號,其源極接收一第一操作電壓,其汲極耦接該偵測線。
- 如申請專利範圍第3項所述之儲存媒體,其中該重置單元包括:一第一電晶體,其閘極接收一重置信號,其源極接收一第一操作電壓,其汲極耦接該偵測線;以及一閂鎖器,用以閂鎖該偵測線的位準。
- 如申請專利範圍第8項所述之儲存媒體,其中該閂鎖器包括:一第二電晶體,其源極接收該第一操作電壓,其汲極耦接該偵測線;以及一反相器,其輸入端耦接該第二電晶體的汲極,其輸出端耦接該第二電晶體的閘極。
- 如申請專利範圍第8項所述之儲存媒體,其中該等連接器之每一者係為一電晶體,其閘極耦接一相對應字元線,其汲極耦接該偵測線,其源極接收一第二操作電壓,該第二操作電壓小於該第一操作電壓。
- 一種浮動偵測方法,適用於一儲存媒體,該儲存媒 體包括複數記憶胞、複數傳輸線、一驅動模組以及一浮動偵測模組,該驅動模組透過該等傳輸線,存取該等記憶胞,該等傳輸線透過複數連接器,耦接到一偵測線,該浮動偵測方法包括:設定該偵測線的位準;在一偵測期間,判斷該偵測線的位準是否等於一預設位準;以及當該偵測線的位準不等於該預設位準時,表示該等傳輸線之至少一者的狀態為一浮動狀態,其中在該偵測期間,該驅動模組不觸發該等傳輸線。
- 如申請專利範圍第11項所述之浮動偵測方法,更包括:觸發該等傳輸線中之一第一傳輸線;判斷該偵測線的位準是否等於該預設位準;以及當該偵測線的位準等於該預設位準時,表示該第一傳輸線的狀態為該浮動狀態。
- 如申請專利範圍第11項所述之浮動偵測方法,更包括:在設定該偵測線前,依序觸發該等傳輸線。
- 如申請專利範圍第11項所述之浮動偵測方法,更包括:在設定該偵測線前,同時觸發該等傳輸線。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101144662A TWI484496B (zh) | 2012-11-29 | 2012-11-29 | 儲存媒體及浮動偵測方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101144662A TWI484496B (zh) | 2012-11-29 | 2012-11-29 | 儲存媒體及浮動偵測方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201421480A TW201421480A (zh) | 2014-06-01 |
TWI484496B true TWI484496B (zh) | 2015-05-11 |
Family
ID=51393508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101144662A TWI484496B (zh) | 2012-11-29 | 2012-11-29 | 儲存媒體及浮動偵測方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI484496B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748545A (en) * | 1997-04-03 | 1998-05-05 | Aplus Integrated Circuits, Inc. | Memory device with on-chip manufacturing and memory cell defect detection capability |
US7440347B1 (en) * | 2007-05-04 | 2008-10-21 | Qimonda North America Corp. | Circuit and method to find wordline-bitline shorts in a DRAM |
TW200931428A (en) * | 2008-01-07 | 2009-07-16 | Etron Technology Inc | Method for detecting erroneous word lines of a memory array and device thereof |
US7636267B2 (en) * | 2005-12-27 | 2009-12-22 | Elpida Memory, Inc. | Semiconductor memory device |
US20110141794A1 (en) * | 2009-12-10 | 2011-06-16 | Kurosawa Tomonori | Semiconductor memory device and inspecting method of the same |
-
2012
- 2012-11-29 TW TW101144662A patent/TWI484496B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748545A (en) * | 1997-04-03 | 1998-05-05 | Aplus Integrated Circuits, Inc. | Memory device with on-chip manufacturing and memory cell defect detection capability |
US7636267B2 (en) * | 2005-12-27 | 2009-12-22 | Elpida Memory, Inc. | Semiconductor memory device |
US7440347B1 (en) * | 2007-05-04 | 2008-10-21 | Qimonda North America Corp. | Circuit and method to find wordline-bitline shorts in a DRAM |
TW200931428A (en) * | 2008-01-07 | 2009-07-16 | Etron Technology Inc | Method for detecting erroneous word lines of a memory array and device thereof |
US20110141794A1 (en) * | 2009-12-10 | 2011-06-16 | Kurosawa Tomonori | Semiconductor memory device and inspecting method of the same |
Also Published As
Publication number | Publication date |
---|---|
TW201421480A (zh) | 2014-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9830990B2 (en) | Semiconductor memory device | |
US7656732B2 (en) | Semiconductor storage device | |
KR100497164B1 (ko) | 반도체 메모리 장치 및 그의 동작 방법 | |
US7184333B2 (en) | Semiconductor memory having a dummy signal line connected to dummy memory cell | |
US7421636B2 (en) | Semiconductor memory device having a test control circuit | |
JPH0969300A (ja) | 半導体記憶装置 | |
JP5127435B2 (ja) | 半導体記憶装置 | |
US20070223297A1 (en) | Semiconductor storage device | |
US20100110807A1 (en) | Bitline Leakage Detection in Memories | |
US20200035272A1 (en) | Memory device with control and test circuit, and method for test reading and writing using bit line precharge voltage levels | |
JP2006331511A (ja) | 半導体記憶装置およびその検査手法 | |
US6741510B2 (en) | Semiconductor memory device capable of performing burn-in test at high speed | |
US6504784B1 (en) | Semiconductor memory device with reduced standby current | |
US6992911B2 (en) | Semiconductor memory device | |
US20090086529A1 (en) | Semiconductor storage device | |
JP4066357B2 (ja) | 半導体記憶装置 | |
US20080235541A1 (en) | Method for testing a word line failure | |
TWI484496B (zh) | 儲存媒體及浮動偵測方法 | |
US7286426B2 (en) | Semiconductor memory device | |
US7548473B2 (en) | Apparatus and methods for determining memory device faults | |
US6538935B1 (en) | Semiconductor memory device enabling reliable stress test after replacement with spare memory cell | |
JP3866511B2 (ja) | 不揮発性メモリ | |
JP3836802B2 (ja) | 半導体記憶装置およびその救済方法並びにテスト方法 | |
US8947960B2 (en) | Semiconductor storage with a floating detection circuitry and floating detection method thereof | |
JP5263015B2 (ja) | 半導体メモリ |