JP2011119903A

JP2011119903A - Ｐｌｌ回路

Info

Publication number: JP2011119903A
Application number: JP2009274486A
Authority: JP
Inventors: Tsuneji Tsutsumi; 恒次堤; Takanori Takahashi; 貴紀高橋; Mitsuhiro Shimozawa; 充弘下沢; Masahiko Komaki; 昌彦小牧; Kenji Suematsu; 憲治末松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-12-02
Filing date: 2009-12-02
Publication date: 2011-06-16

Abstract

【課題】高速かつ確実に低雑音特性を得ることができるＰＬＬ回路を得ることを目的とする。
【解決手段】相互に異なる移相量ＰＳ１_４，ＰＳ２_４，ＰＳ３_４がそれぞれ設定されており、Ｎ分周された発振信号の位相を設定されている移相量だけ変える移相器４−１〜４−３と、移相量の差分の関係が移相器４−１〜４−３のそれぞれに設定されている移相量の差分の関係と一致する条件の下で、相互に異なる移相量ＰＳ１_５，ＰＳ２_５，ＰＳ３_５がそれぞれ設定されており、Ｒ分周された基準信号Ｒｅｆの位相を設定されている移相量だけ変える移相器５−１〜５−３とを設ける。
【選択図】図１

Description

この発明は、所望の周波数の信号を発振するＰＬＬ回路に関するものである。

図９は位相周波数比較器を並列化して低雑音化を図っているＰＬＬ回路の一例を示す構成図である。
図９のＰＬＬ回路では、以下の要素から構成されている。
（１）入力される電気信号（電圧信号又は電流信号）の信号値に応じた周波数で信号を発振する電圧制御発振器であるＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）１０１
（２）ＶＣＯ１０１の発振信号をＮ分周する周波数分周器１０２
（３）基準信号ＲｅｆをＲ分周する周波数分周器１０３
（４）周波数分周器１０２によりＮ分周された発振信号と周波数分周器１０３によりＲ分周された基準信号Ｒｅｆの周波数差及び位相差を検出し、その周波数差及び位相差に応じた誤差信号である電気信号（電圧信号又は電流信号）を出力する位相周波数比較器１０４−１〜１０４−Ｍ
（５）位相周波数比較器１０４−１〜１０４−Ｍから出力された電気信号に含まれている高周波成分を除去して、その電気信号をＶＣＯ１０１に与えるループフィルタ１０５−１〜１０５−Ｍ

図９のＰＬＬ回路では、位相周波数比較器１０４をＭ個並列に動作させて、ループフィルタ１０５から出力されるＭ個の電気信号を合成してＶＣＯ１０１に与えているが、Ｍ個の電気信号を合成することで、位相周波数比較器１０４により生成される電気信号の信号レベルがＭ倍になる。
このとき、位相周波数比較器１０４で発生する雑音については、位相周波数比較器１０４−１〜１０４−Ｍ間で相関がないとすれば、合成された雑音レベルが√Ｍ倍になる。
これにより、ＶＣＯ１０１を制御する信号のＳＮ比が、位相周波数比較器１０４を並列化しない場合と比べて√Ｍ倍になるため、位相周波数比較器１０４を並列化することで、ＰＬＬ回路で発生する雑音が低減されることになる。

理想的には、Ｍ個の位相周波数比較器１０４を並列化することで、ＳＮ比が√Ｍ倍改善して、低雑音化の効果が得られる。
しかし、実際には、位相周波数比較器１０４−１〜１０４−Ｍの動作タイミングによって、改善量が大きくなったり、小さくなったりすることがある。
例えば、以下の特許文献１には、複数のＰＬＬ−ＩＣを並列に動作させて、出力雑音をモニタしながらリセットを繰り返すことで、低雑音特性が得られる複数のＰＬＬ−ＩＣ間の動作タイミングを検出する方法が開示されている。

特開２００４−３１２６５６号公報

従来のＰＬＬ回路は以上のように構成されているので、複数のＰＬＬ−ＩＣを並列に動作させて、出力雑音をモニタしながらリセットを繰り返せば、低雑音特性が得られる複数のＰＬＬ−ＩＣ間の動作タイミングを検出することができるが、低雑音特性が得られるまでに多くの時間を要し、また、事前にどの程度の時間を要するかを予測することができない課題があった。

この発明は上記のような課題を解決するためになされたもので、高速かつ確実に低雑音特性を得ることができるＰＬＬ回路を得ることを目的とする。

この発明に係るＰＬＬ回路は、相互に異なる移相量がそれぞれ設定されており、第１の周波数分周器により分周された発振信号の位相を設定されている移相量だけ変える複数の発振信号移相器と、移相量の差分の関係が複数の発振信号移相器のそれぞれに設定されている移相量の差分の関係と一致する条件の下で、相互に異なる移相量がそれぞれ設定されており、第２の周波数分周器により分周された基準信号の位相を設定されている移相量だけ変える複数の基準信号移相器とを設け、複数の位相周波数比較器が、発振信号移相器により位相が変えられた発振信号と基準信号移相器により位相が変えられた基準信号との周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号を出力するようにしたものである。

この発明によれば、相互に異なる移相量がそれぞれ設定されており、第１の周波数分周器により分周された発振信号の位相を設定されている移相量だけ変える複数の発振信号移相器と、移相量の差分の関係が複数の発振信号移相器のそれぞれに設定されている移相量の差分の関係と一致する条件の下で、相互に異なる移相量がそれぞれ設定されており、第２の周波数分周器により分周された基準信号の位相を設定されている移相量だけ変える複数の基準信号移相器とを設け、複数の位相周波数比較器が、発振信号移相器により位相が変えられた発振信号と基準信号移相器により位相が変えられた基準信号との周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号を出力するように構成したので、高速かつ確実に低雑音特性を得ることができる効果がある。

この発明の実施の形態１によるＰＬＬ回路を示す構成図である。図１のＰＬＬ回路がロックしている状態の各部の出力信号を示すタイミングチャートである。この発明の実施の形態２によるＰＬＬ回路を示す構成図である。この発明の実施の形態３によるＰＬＬ回路を示す構成図である。この発明の実施の形態４によるＰＬＬ回路を示す構成図である。この発明の実施の形態５によるＰＬＬ回路を示す構成図である。この発明の実施の形態５による他のＰＬＬ回路を示す構成図である。この発明の実施の形態６によるＰＬＬ回路を示す構成図である。位相周波数比較器を並列化して低雑音化を図っているＰＬＬ回路の一例を示す構成図である。

実施の形態１．
図１はこの発明の実施の形態１によるＰＬＬ回路を示す構成図である。
図１では、図面の簡単化のため、位相周波数比較器６及びループフィルタ７が３個だけ記述されているが、実際には、位相周波数比較器６及びループフィルタ７がＭ（Ｍは２以上の整数）個ずつ実装されている。
ただし、この実施の形態１では、説明の便宜上、Ｍ＝３であるとして説明する。

図１において、ＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）１はループフィルタ７−１〜７−３から出力された電気信号（電圧信号又は電流信号）の信号値に応じた周波数で信号を発振する処理を実施する。なお、ＶＣＯ１は発振器を構成している。
周波数分周器２はＶＣＯ１の発振信号をＮ分周して、Ｎ分周後の発振信号を移相器４−１〜４−３に出力する処理を実施する。
ただし、Ｎは特に整数である必要はない。また、周波数分周器２が単なるバッファ増幅器であっても、Ｎ＝１の周波数分周器として考えることができる。
なお、周波数分周器２は第１の周波数分周器を構成している。

周波数分周器３は基準信号Ｒｅｆを入力して、その基準信号ＲｅｆをＲ分周し、Ｒ分周後の基準信号Ｒｅｆを移相器５−１〜５−３に出力する処理を実施する。
ただし、Ｒは特に整数である必要はない。また、周波数分周器３が単なるバッファ増幅器であっても、Ｒ＝１の周波数分周器として考えることができる。
なお、周波数分周器３は第２の周波数分周器を構成している。

移相器４−１は移相器４−２，４−３と異なる移相量ＰＳ１_４が設定されており、周波数分周器２によりＮ分周された発振信号の位相を移相量ＰＳ１_４だけ変える処理を実施する。
移相器４−２は移相器４−１，４−３と異なる移相量ＰＳ２_４が設定されており、周波数分周器２によりＮ分周された発振信号の位相を移相量ＰＳ２_４だけ変える処理を実施する。
移相器４−３は移相器４−１，４−２と異なる移相量ＰＳ３_４が設定されており、周波数分周器２によりＮ分周された発振信号の位相を移相量ＰＳ３_４だけ変える処理を実施する。
なお、移相器４−１〜４−３は発振信号移相器を構成している。

移相器５−１は移相器５−２，５−３と異なる移相量ＰＳ１_５が設定されており、周波数分周器３により分周された基準信号Ｒｅｆの位相を移相量ＰＳ１_５だけ変える処理を実施する。
移相器５−２は移相器５−１，５−３と異なる移相量ＰＳ２_５が設定されており、周波数分周器３により分周された基準信号Ｒｅｆの位相を移相量ＰＳ２_５だけ変える処理を実施する。
移相器５−３は移相器５−１，５−２と異なる移相量ＰＳ３_５が設定されており、周波数分周器３により分周された基準信号Ｒｅｆの位相を移相量ＰＳ３_５だけ変える処理を実施する。
なお、移相器５−１〜５−３は基準信号移相器を構成している。

ただし、移相器４−１，４−２，４−３及び移相器５−１，５−２，５−３の移相量を設定するに際して、移相器４−１の移相量ＰＳ１_４と移相器４−２の移相量ＰＳ２_４との差分（＝ＰＳ１_４−ＰＳ２_４）と、移相器５−１の移相量ＰＳ１_５と移相器５−２の移相量ＰＳ２_５との差分（＝ＰＳ１_５−ＰＳ２_５）が一致するように設定される。
また、移相器４−２の移相量ＰＳ２_４と移相器４−３の移相量ＰＳ３_４との差分（＝ＰＳ２_４−ＰＳ３_４）と、移相器５−２の移相量ＰＳ２_５と移相器５−３の移相量ＰＳ３_５との差分（＝ＰＳ２_５−ＰＳ３_５）が一致するように設定される。

位相周波数比較器６−１は移相器４−１により移相量ＰＳ１_４だけ位相が変えられた発振信号と移相器５−１により移相量ＰＳ１_５だけ位相が変えられた基準信号Ｒｅｆとの周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号をループフィルタ７−１に出力する処理を実施する。
位相周波数比較器６−２は移相器４−２により移相量ＰＳ２_４だけ位相が変えられた発振信号と移相器５−２により移相量ＰＳ２_５だけ位相が変えられた基準信号Ｒｅｆとの周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号をループフィルタ７−２に出力する処理を実施する。
位相周波数比較器６−３は移相器４−３により移相量ＰＳ３_４だけ位相が変えられた発振信号と移相器５−３により移相量ＰＳ３_５だけ位相が変えられた基準信号Ｒｅｆとの周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号をループフィルタ７−３に出力する処理を実施する。
なお、位相周波数比較器６−１〜６−３は位相周波数比較器を構成している。

ループフィルタ７−１は位相周波数比較器６−１から出力された電気信号に含まれている高周波成分を除去して、高周波成分除去後の電気信号をＶＣＯ１に与える処理を実施する。
ループフィルタ７−２は位相周波数比較器６−２から出力された電気信号に含まれている高周波成分を除去して、高周波成分除去後の電気信号をＶＣＯ１に与える処理を実施する。
ループフィルタ７−３は位相周波数比較器６−３から出力された電気信号に含まれている高周波成分を除去して、高周波成分除去後の電気信号をＶＣＯ１に与える処理を実施する。

次に動作について説明する。
ＶＣＯ１は、ループフィルタ７−１〜７−３から電気信号（電圧信号又は電流信号）を受けると、その電気信号の信号値に応じた周波数で信号を発振する。
ＶＣＯ１の発振信号は、ＰＬＬ回路の出力信号Ｏｕｔとなるが、周波数分周器２にも入力される。

周波数分周器２は、ＶＣＯ１の発振信号を入力すると、その発振信号をＮ分周して、Ｎ分周後の発振信号を移相器４−１〜４−３に出力する。
ただし、Ｎは特に整数である必要はない。また、周波数分周器２が単なるバッファ増幅器であっても、Ｎ＝１の周波数分周器として考えることができる。

一方、周波数分周器３は、ＰＬＬ回路の基準信号Ｒｅｆを入力し、その基準信号ＲｅｆをＲ分周して、Ｒ分周後の基準信号Ｒｅｆを移相器５−１〜５−３に出力する。
ただし、Ｒは特に整数である必要はない。また、周波数分周器３が単なるバッファ増幅器であっても、Ｒ＝１の周波数分周器として考えることができる。

これにより、周波数分周器２によりＮ分周された発振信号が移相器４−１〜４−３に入力され、周波数分周器３によりＲ分周された基準信号Ｒｅｆが移相器５−１〜５−３に入力される。
このとき、移相器４−１〜４−３に設定されている移相量ＰＳ１_４，ＰＳ２_４，ＰＳ３_４が相互に異なり、移相器５−１〜５−３に設定されている移相量ＰＳ１_５，ＰＳ２_５，ＰＳ３_５が相互に異なっている。
また、移相器４−１の移相量ＰＳ１_４と移相器４−２の移相量ＰＳ２_４との差分（＝ＰＳ１_４−ＰＳ２_４）と、移相器５−１の移相量ＰＳ１_５と移相器５−２の移相量ＰＳ２_５との差分（＝ＰＳ１_５−ＰＳ２_５）が一致しており、移相器４−２の移相量ＰＳ２_４と移相器４−３の移相量ＰＳ３_４との差分（＝ＰＳ２_４−ＰＳ３_４）と、移相器５−２の移相量ＰＳ２_５と移相器５−３の移相量ＰＳ３_５との差分（＝ＰＳ２_５−ＰＳ３_５）が一致している。

具体的には、移相器４−１と移相器４−２の移相量の差分（＝ＰＳ１_４−ＰＳ２_４）が、例えば４０度であるとすれば、移相器５−１と移相器５−２の移相量の差分（＝ＰＳ１_５−ＰＳ２_５）が４０度であるように設定されている。
また、移相器４−２と移相器４−３の移相量の差分（＝ＰＳ２_４−ＰＳ３_４）が、例えば６０度であるとすれば、移相器５−２と移相器５−３の移相量の差分（＝ＰＳ２_５−ＰＳ３_５）が６０度であるように設定されている。
ただし、周波数分周器２によりＮ分周された発振信号の信号分岐点から移相器４−１〜４−３までの線路に遅延が存在する場合、この遅延量も考慮して、移相器４−１〜４−３の移相量ＰＳ１_４，ＰＳ２_４，ＰＳ３_４が設定されている。
同様に、周波数分周器３によりＲ分周された基準信号Ｒｅｆの信号分岐点から移相器５−１〜５−３までの線路に遅延が存在する場合、この遅延量も考慮して、移相器５−１〜５−３の移相量ＰＳ１_５，ＰＳ２_５，ＰＳ３_５が設定されている。

移相器４−１は、周波数分周器２によりＮ分周された発振信号を入力すると、その発振信号の位相を移相量ＰＳ１_４だけ変えて、移相後の発振信号を位相周波数比較器６−１に出力する。
移相器４−２は、周波数分周器２によりＮ分周された発振信号を入力すると、その発振信号の位相を移相量ＰＳ２_４だけ変えて、移相後の発振信号を位相周波数比較器６−２に出力する。
移相器４−３は、周波数分周器２によりＮ分周された発振信号を入力すると、その発振信号の位相を移相量ＰＳ３_４だけ変えて、移相後の発振信号を位相周波数比較器６−３に出力する。

移相器５−１は、周波数分周器３によりＲ分周された基準信号Ｒｅｆを入力すると、その基準信号Ｒｅｆの位相を移相量ＰＳ１_５だけ変えて、移相後の基準信号Ｒｅｆを位相周波数比較器６−１に出力する。
移相器５−２は、周波数分周器３によりＲ分周された基準信号Ｒｅｆを入力すると、その基準信号Ｒｅｆの位相を移相量ＰＳ２_５だけ変えて、移相後の基準信号Ｒｅｆを位相周波数比較器６−２に出力する。
移相器５−３は、周波数分周器３によりＲ分周された基準信号Ｒｅｆを入力すると、その基準信号Ｒｅｆの位相を移相量ＰＳ３_５だけ変えて、移相後の基準信号Ｒｅｆを位相周波数比較器６−３に出力する。

位相周波数比較器６−１は、移相器４−１により移相量ＰＳ１_４だけ位相が変えられた発振信号と、移相器５−１により移相量ＰＳ１_５だけ位相が変えられた基準信号Ｒｅｆとを入力すると、その発振信号と基準信号Ｒｅｆの周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号をループフィルタ７−１に出力する。
位相周波数比較器６−２は、移相器４−２により移相量ＰＳ２_４だけ位相が変えられた発振信号と、移相器５−２により移相量ＰＳ２_５だけ位相が変えられた基準信号Ｒｅｆとを入力すると、その発振信号と基準信号Ｒｅｆの周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号をループフィルタ７−２に出力する。
位相周波数比較器６−３は、移相器４−３により移相量ＰＳ３_４だけ位相が変えられた発振信号と、移相器５−３により移相量ＰＳ３_５だけ位相が変えられた基準信号Ｒｅｆとを入力すると、その発振信号と基準信号Ｒｅｆの周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号をループフィルタ７−３に出力する。

ループフィルタ７−１は、位相周波数比較器６−１から出力された電気信号に含まれている高周波成分を除去して、高周波成分除去後の電気信号をＶＣＯ１に与える。
ループフィルタ７−２は、位相周波数比較器６−２から出力された電気信号に含まれている高周波成分を除去して、高周波成分除去後の電気信号をＶＣＯ１に与える。
ループフィルタ７−３は、位相周波数比較器６−３から出力された電気信号に含まれている高周波成分を除去して、高周波成分除去後の電気信号をＶＣＯ１に与える。
なお、ループフィルタ７−１〜７−３から出力される電気信号が電流信号である場合、図１のように、ループフィルタ７−１〜７−３の出力をＶＣＯ１の入力側に接続すればよいが、ループフィルタ７−１〜７−３から出力される電気信号が電圧信号である場合、例えば、オペアンプを使った加算器などの回路を用いて、ループフィルタ７−１〜７−３の出力をＶＣＯ１の入力側と接続する必要がある。

ＶＣＯ１は、ループフィルタ７−１〜７−３から電気信号を受けると、上述したように、その電気信号の信号値に応じた周波数で信号を発振して、その発振信号を周波数分周器２に出力するが、ループフィルタ７−１〜７−３から出力される電気信号が一定値（位相周波数比較器６−１〜６−３から出力される電気信号がゼロ）になるように、周波数分周器２に出力する発振信号の周波数を調整する。

ここで、図２は図１のＰＬＬ回路がロックしている状態の各部の出力信号を示すタイミングチャートである。
ただし、図２では、説明の便宜上、周波数分周器２における分周比をＮ＝４、周波数分周器３における分周比をＲ＝２としている。
以下、図２を参照しながら、ＰＬＬ回路がロックしている状態での動作を説明する。

周波数分周器２により４分周された発振信号は、信号分岐点で分岐されたのち、移相器４−１，４−２，４−３を通るが、上述したように、移相器４−１，４−２，４−３に設定されているＰＳ１_４，ＰＳ２_４，ＰＳ３_４が相互に異なっているため、図２に示すように、移相器４−１，４−２，４−３における発振信号の出力タイミングが相互に異なっている。
また、周波数分周器３により２分周された基準信号Ｒｅｆは、信号分岐点で分岐されたのち、移相器５−１，５−２，５−３を通るが、上述したように、移相器５−１，５−２，５−３に設定されているＰＳ１_５，ＰＳ２_５，ＰＳ３_５が相互に異なっているため、図２に示すように、移相器５−１，５−２，５−３における基準信号Ｒｅｆの出力タイミングが相互に異なっている。

しかし、移相器４−１，４−２，４−３間における移相量の差分の関係が、移相器５−１，５−２，５−３間における移相量の差分の関係と一致するように設定されているため（ＰＳ１_４−ＰＳ２_４＝ＰＳ１_５−ＰＳ２_５、ＰＳ２_４−ＰＳ３_４＝ＰＳ２_５−ＰＳ３_５）、図２に示すように、移相器４−１から出力される発振信号と移相器５−１から出力される基準信号Ｒｅｆとの位相差と、移相器４−２から出力される発振信号と移相器５−２から出力される基準信号Ｒｅｆとの位相差と、移相器４−３から出力される発振信号と移相器５−３から出力される基準信号Ｒｅｆとの位相差が等しくなる。
これらの位相差は、ＰＬＬによって位相同期がかかるとゼロになるため、ＰＬＬ回路がロックしている状態では、図２のタイミングチャートに示す通りの動作となる。

なお、複数の位相周波数比較器６を並列化し、雑音の無相関性を利用してＰＬＬ回路の低雑音化を図る場合において、最も効果的に低位相雑音特性を得るには、各位相周波数比較器６の動作タイミングとして、以下の２つの条件１，２を満足する必要がある。
（１）条件１
各位相周波数比較器６は、時間的に異なるタイミングで、２つの入力信号の位相比較を行うことである。
時間的に異なるタイミングで、２つの入力信号の位相比較を行うことで、各位相周波数比較器６で発生する雑音の相関を小さくすることができる。
仮に同じタイミングで、２つの入力信号の位相比較を行うと、その時刻での電源電圧の雑音等の影響によって、各位相周波数比較器６間の出力雑音が相関を持つ可能性があるためである。

（２）条件２
各位相周波数比較器６が、２つの入力信号の位相が揃っている状態でロックすることである。
２つの入力信号の位相が揃っている状態でロックすると、位相周波数比較器６の出力パルス幅が最も小さくなるため、出力される雑音が最も小さくなる。
図２のタイミングチャートでは、条件１，２を満足しているため、位相周波数比較器６−１〜６−３の並列化によるＰＬＬの出力雑音低減の効果を最大限に引き出すことができている。

以上で明らかなように、この実施の形態１によれば、相互に異なる移相量ＰＳ１_４，ＰＳ２_４，ＰＳ３_４がそれぞれ設定されており、周波数分周器２によりＮ分周された発振信号の位相を設定されている移相量だけ変える移相器４−１〜４−３と、移相量の差分の関係が移相器４−１〜４−３のそれぞれに設定されている移相量の差分の関係と一致する条件の下で、相互に異なる移相量ＰＳ１_５，ＰＳ２_５，ＰＳ３_５がそれぞれ設定されており、周波数分周器３によりＲ分周された基準信号Ｒｅｆの位相を設定されている移相量だけ変える移相器５−１〜５−３とを設け、位相周波数比較器６−１〜６−３が、移相器４−１〜４−３により位相が変えられた発振信号と移相器５−１〜５−３により位相が変えられた基準信号Ｒｅｆとの周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号を出力するように構成したので、高速かつ確実に低雑音特性を得ることができる効果を奏する。

なお、この実施の形態１では、３個の位相周波数比較器６が並列に動作するものについて示したが、２個の位相周波数比較器６が並列に動作するようにしてもよいし、４個以上の位相周波数比較器６が並列に動作するようにしてもよい。
この実施の形態１における移相器４−１〜４−３，５−１〜５−３は、アナログ移相器でもよいし、ケーブルなどによる遅延線でもよいし、シフトレジスタなどを用いて構成されたディジタル移相器でもよい。
また、周波数分周器における分周過程で、タイミングが異なる複数の出力信号を生成する方式でも、同様の効果を得ることができる。

実施の形態２．
図３はこの発明の実施の形態２によるＰＬＬ回路を示す構成図である。
上記実施の形態１では、位相周波数比較器６−１の入力側に移相器４−１と移相器５−１が実装されているものを示したが（図１を参照）、図３に示すように、移相器４−１と移相器５−１を省略しても、図２と同じタイミングチャートでＰＬＬ回路を動作させることができる。
したがって、この実施の形態２によれば、上記実施の形態１と同様に、高速かつ確実に低雑音特性を得ることができる効果を奏するほかに、移相器４−１と移相器５−１を省略する分だけ、構成の簡略化を図ることができる効果を奏する。

実施の形態３．
図４はこの発明の実施の形態３によるＰＬＬ回路を示す構成図であり、図において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
ＬＰＦ８−１は位相周波数比較器６−１から出力された電気信号に含まれている低周波成分をフィードバック信号として、可変移相器９−１に与えるローパスフィルタである。
ＬＰＦ８−２は位相周波数比較器６−２から出力された電気信号に含まれている低周波成分をフィードバック信号として、可変移相器９−２に与えるローパスフィルタである。
ＬＰＦ８−３は位相周波数比較器６−３から出力された電気信号に含まれている低周波成分をフィードバック信号として、可変移相器９−３に与えるローパスフィルタである。

可変移相器９−１はＬＰＦ８−１から与えられるフィードバック信号に応じた移相量ＰＳ１_９が設定され、周波数分周器３により分周された基準信号Ｒｅｆの位相を移相量ＰＳ１_９だけ変える処理を実施する。
可変移相器９−２はＬＰＦ８−２から与えられるフィードバック信号に応じた移相量ＰＳ２_９が設定され、周波数分周器３により分周された基準信号Ｒｅｆの位相を移相量ＰＳ２_９だけ変える処理を実施する。
可変移相器９−３はＬＰＦ８−３から与えられるフィードバック信号に応じた移相量ＰＳ３_９が設定され、周波数分周器３により分周された基準信号Ｒｅｆの位相を移相量ＰＳ３_９だけ変える処理を実施する。
なお、可変移相器９−１〜９−３は基準信号移相器を構成している。

次に動作について説明する。
ＬＰＦ８−１は、位相周波数比較器６−１から電気信号を受けると、その電気信号に含まれている低周波成分をフィードバック信号として、可変移相器９−１に与える。
ＬＰＦ８−２は、位相周波数比較器６−２から電気信号を受けると、その電気信号に含まれている低周波成分をフィードバック信号として、可変移相器９−２に与える。
ＬＰＦ８−３は、位相周波数比較器６−３から電気信号を受けると、その電気信号に含まれている低周波成分をフィードバック信号として、可変移相器９−３に与える。

可変移相器９−１，９−２，９−３は、図１の移相器５−１，５−２，５−３のように予め移相量ＰＳ１_５，ＰＳ２_５，ＰＳ３_５が設定されておらず、ＬＰＦ８−１，８−２，８−３から与えられるフィードバック信号に応じて、位相周波数比較器６−１，６−２，６−３に入力される２つ信号の位相が等しくなるように、移相量ＰＳ１_９，ＰＳ２_９，ＰＳ３_９が自動調整される。

可変移相器９−１は、上記のようにして、フィードバック信号に応じた移相量ＰＳ１_９が設定されると、周波数分周器３により分周された基準信号Ｒｅｆの位相を移相量ＰＳ１_９だけ変えて、移相後の基準信号Ｒｅｆを位相周波数比較器６−１に出力する。
可変移相器９−２は、フィードバック信号に応じた移相量ＰＳ２_９が設定されると、周波数分周器３により分周された基準信号Ｒｅｆの位相を移相量ＰＳ２_９だけ変えて、移相後の基準信号Ｒｅｆを位相周波数比較器６−２に出力する。
可変移相器９−３は、フィードバック信号に応じた移相量ＰＳ３_９が設定されると、周波数分周器３により分周された基準信号Ｒｅｆの位相を移相量ＰＳ３_９だけ変えて、移相後の基準信号Ｒｅｆを位相周波数比較器６−３に出力する。

以上で明らかなように、この実施の形態３によれば、相互に異なる移相量ＰＳ１_４，ＰＳ２_４，ＰＳ３_４がそれぞれ設定されており、周波数分周器２によりＮ分周された発振信号の位相を設定されている移相量だけ変える移相器４−１〜４−３と、位相周波数比較器６−１〜６−３から出力された電気信号に含まれている低周波成分をフィードバック信号として可変移相器９−１〜９−３に与えるＬＰＦ８−１〜８−３と、ＬＰＦ８−１〜８−３から与えられるフィードバック信号に応じた移相量ＰＳ１_９，ＰＳ２_９，ＰＳ３_９が設定され、周波数分周器３により分周された基準信号Ｒｅｆの位相を設定された移相量だけ変える可変移相器９−１〜９−３とを設け、位相周波数比較器６−１〜６−３が、移相器４−１〜４−３により位相が変えられた発振信号と可変移相器９−１〜９−３により位相が変えられた基準信号Ｒｅｆとの周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号を出力するように構成したので、高速かつ確実に低雑音特性を得ることができる効果を奏する。
また、可変移相器９−１〜９−３については予め移相量を設定する必要がなく、設定処理の簡略化を図ることができる効果を奏する。

なお、この実施の形態３では、３個の位相周波数比較器６が並列に動作するものについて示したが、２個の位相周波数比較器６が並列に動作するようにしてもよいし、４個以上の位相周波数比較器６が並列に動作するようにしてもよい。
この実施の形態３における可変移相器９−１〜９−３は、アナログ移相器でもよいし、シフトレジスタなどを用いて構成されたディジタル移相器でもよい。
また、可変移相器９−１〜９−３の制御方法としては、上記のようにＬＰＦを用いる以外に、例えば位相周波数比較器６−１〜６−３の出力信号をＡＤ変換し、ディジタル回路による演算で制御信号を求める方式などでもよい。

実施の形態４．
図５はこの発明の実施の形態４によるＰＬＬ回路を示す構成図であり、図において、図４と同一符号は同一又は相当部分を示すので説明を省略する。
可変移相器１０−１はＬＰＦ８−１から与えられるフィードバック信号に応じた移相量ＰＳ１_１０が設定され、周波数分周器２により分周された発振信号の位相を移相量ＰＳ１_１０だけ変える処理を実施する。
可変移相器１０−２はＬＰＦ８−２から与えられるフィードバック信号に応じた移相量ＰＳ２_１０が設定され、周波数分周器２により分周された発振信号の位相を移相量ＰＳ２_１０だけ変える処理を実施する。
可変移相器１０−３はＬＰＦ８−３から与えられるフィードバック信号に応じた移相量ＰＳ３_１０が設定され、周波数分周器２により分周された発振信号の位相を移相量ＰＳ３_１０だけ変える処理を実施する。
なお、可変移相器１０−１〜１０−３は発振信号移相器を構成している。

可変移相器１０−１，１０−２，１０−３は、図１の移相器４−１，４−２，４−３のように予め移相量ＰＳ１_４，ＰＳ２_４，ＰＳ３_４が設定されておらず、ＬＰＦ８−１，８−２，８−３から与えられるフィードバック信号に応じて、位相周波数比較器６−１，６−２，６−３に入力される２つ信号の位相が等しくなるように、移相量ＰＳ１_１０，ＰＳ２_１０，ＰＳ３_１０が自動調整される。

可変移相器１０−１は、上記のようにして、フィードバック信号に応じた移相量ＰＳ１_１０が設定されると、周波数分周器２により分周された発振信号の位相を移相量ＰＳ１_１０だけ変えて、移相後の発振信号を位相周波数比較器６−１に出力する。
可変移相器１０−２は、フィードバック信号に応じた移相量ＰＳ２_１０が設定されると、周波数分周器２により分周された発振信号の位相を移相量ＰＳ２_１０だけ変えて、移相後の発振信号を位相周波数比較器６−２に出力する。
可変移相器１０−３は、フィードバック信号に応じた移相量ＰＳ３_１０が設定されると、周波数分周器２により分周された発振信号の位相を移相量ＰＳ３_１０だけ変えて、移相後の発振信号を位相周波数比較器６−３に出力する。

以上で明らかなように、この実施の形態４によれば、位相周波数比較器６−１〜６−３から出力された電気信号に含まれている低周波成分をフィードバック信号として可変移相器１０−１〜１０−３に与えるＬＰＦ８−１〜８−３と、ＬＰＦ８−１〜８−３から与えられるフィードバック信号に応じた移相量ＰＳ１_１０，ＰＳ２_１０，ＰＳ３_１０が設定され、周波数分周器３により分周された発振信号の位相を設定された移相量だけ変える可変移相器１０−１〜１０−３と、相互に異なる移相量ＰＳ１_５，ＰＳ２_５，ＰＳ３_５がそれぞれ設定されており、周波数分周器３によりＲ分周された基準信号Ｒｅｆの位相を設定されている移相量だけ変える移相器５−１〜５−３とを設け、位相周波数比較器６−１〜６−３が、可変移相器１０−１〜１０−３により位相が変えられた発振信号と移相器５−１〜５−３により位相が変えられた基準信号Ｒｅｆとの周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号を出力するように構成したので、高速かつ確実に低雑音特性を得ることができる効果を奏する。
また、可変移相器１０−１〜１０−３については予め移相量を設定する必要がなく、設定処理の簡略化を図ることができる効果を奏する。

なお、この実施の形態４では、３個の位相周波数比較器６が並列に動作するものについて示したが、２個の位相周波数比較器６が並列に動作するようにしてもよいし、４個以上の位相周波数比較器６が並列に動作するようにしてもよい。
この実施の形態３における可変移相器１０−１〜１０−３は、アナログ移相器でもよいし、シフトレジスタなどを用いて構成されたディジタル移相器でもよい。
また、可変移相器９−１〜９−３の制御方法としては、上記のようにＬＰＦを用いる以外に、例えば位相周波数比較器６−１〜６−３の出力信号をＡＤ変換し、ディジタル回路による演算で制御信号を求める方式などでもよい。

実施の形態５．
図６はこの発明の実施の形態５によるＰＬＬ回路を示す構成図である。
上記実施の形態３では、位相周波数比較器６−１の入力側に移相器４−１と可変移相器９−１が実装されているものを示したが（図４を参照）、図６に示すように、移相器４−１と可変移相器９−１を省略しても、図４のＰＬＬ回路と同様に動作させることができる。
したがって、この実施の形態５によれば、上記実施の形態３と同様の効果を奏するほかに、移相器４−１と可変移相器９−１を省略する分だけ、構成の簡略化を図ることができる効果を奏する。

図７はこの発明の実施の形態５による他のＰＬＬ回路を示す構成図である。
上記実施の形態４では、位相周波数比較器６−１の入力側に可変移相器１０−１と移相器５−１が実装されているものを示したが（図５を参照）、図７に示すように、可変移相器１０−１と移相器５−１を省略しても、図５のＰＬＬ回路と同様に動作させることができる。
したがって、この実施の形態５によれば、上記実施の形態４と同様の効果を奏するほかに、可変移相器１０−１と移相器５−１を省略する分だけ、構成の簡略化を図ることができる効果を奏する。

実施の形態６．
図８はこの発明の実施の形態６によるＰＬＬ回路を示す構成図であり、図において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
周波数分周器１１−１は制御信号Ｎ＿ｃｏｎｔによって、周波数分周器１１−２，１１−３と異なる出力タイミングＯＴ１が設定されており、ＶＣＯ１の発振信号をＮ分周して、Ｎ分周後の発振信号を出力タイミングＯＴ１で位相周波数比較器６−１に出力する処理を実施する。
周波数分周器１１−２は制御信号Ｎ＿ｃｏｎｔによって、周波数分周器１１−１，１１−３と異なる出力タイミングＯＴ２が設定されており、ＶＣＯ１の発振信号をＮ分周して、Ｎ分周後の発振信号を出力タイミングＯＴ２で位相周波数比較器６−２に出力する処理を実施する。

周波数分周器１１−３は制御信号Ｎ＿ｃｏｎｔによって、周波数分周器１１−１，１１−２と異なる出力タイミングＯＴ３が設定されており、ＶＣＯ１の発振信号をＮ分周して、Ｎ分周後の発振信号を出力タイミングＯＴ３で位相周波数比較器６−３に出力する処理を実施する。
なお、周波数分周器１１−１〜１１−３は第１の周波数分周器を構成している。

周波数分周器１２−１は制御信号Ｒ＿ｃｏｎｔによって、周波数分周器１１−１と同一の出力タイミングＯＴ１が設定されており、基準信号ＲｅｆをＲ分周して、Ｒ分周後の基準信号Ｒｅｆを出力タイミングＯＴ１で位相周波数比較器６−１に出力する処理を実施する。
周波数分周器１２−２は制御信号Ｒ＿ｃｏｎｔによって、周波数分周器１１−２と同一の出力タイミングＯＴ２が設定されており、基準信号ＲｅｆをＲ分周して、Ｒ分周後の基準信号Ｒｅｆを出力タイミングＯＴ２で位相周波数比較器６−２に出力する処理を実施する。

周波数分周器１２−３は制御信号Ｒ＿ｃｏｎｔによって、周波数分周器１１−３と同一の出力タイミングＯＴ３が設定されており、基準信号ＲｅｆをＲ分周して、Ｒ分周後の基準信号Ｒｅｆを出力タイミングＯＴ３で位相周波数比較器６−３に出力する処理を実施する。
なお、周波数分周器１２−１〜１２−３は第２の周波数分周器を構成している。

次に動作について説明する。
周波数分周器１１−１は、制御信号Ｎ＿ｃｏｎｔによって、周波数分周器１１−２，１１−３と異なる出力タイミングＯＴ１が設定されており、ＶＣＯ１の発振信号をＮ分周（例えば、４分周）して、Ｎ分周後の発振信号を出力タイミングＯＴ１で位相周波数比較器６−１に出力する。
一方、周波数分周器１２−１は、制御信号Ｒ＿ｃｏｎｔによって、周波数分周器１１−１と同一の出力タイミングＯＴ１が設定されており、基準信号ＲｅｆをＲ分周（例えば、２分周）して、Ｒ分周後の基準信号Ｒｅｆを出力タイミングＯＴ１で位相周波数比較器６−１に出力する。

このように、周波数分周器１１−１と周波数分周器１２−１の出力タイミングが同一の出力タイミングＯＴ１に設定されているので、周波数分周器１１−１から出力されて位相周波数比較器６−１に入力される発振信号と、周波数分周器１２−１から出力されて位相周波数比較器６−１に入力される基準信号Ｒｅｆとが同相になる。

周波数分周器１１−２は、制御信号Ｎ＿ｃｏｎｔによって、周波数分周器１１−１，１１−３と異なる出力タイミングＯＴ２が設定されており、ＶＣＯ１の発振信号をＮ分周（例えば、４分周）して、Ｎ分周後の発振信号を出力タイミングＯＴ２で位相周波数比較器６−２に出力する。
一方、周波数分周器１２−２は、制御信号Ｒ＿ｃｏｎｔによって、周波数分周器１１−２と同一の出力タイミングＯＴ２が設定されており、基準信号ＲｅｆをＲ分周（例えば、２分周）して、Ｒ分周後の基準信号Ｒｅｆを出力タイミングＯＴ２で位相周波数比較器６−２に出力する。

このように、周波数分周器１１−２と周波数分周器１２−２の出力タイミングが同一の出力タイミングＯＴ２に設定されているので、周波数分周器１１−２から出力されて位相周波数比較器６−２に入力される発振信号と、周波数分周器１２−２から出力されて位相周波数比較器６−２に入力される基準信号Ｒｅｆとが同相になる。
また、周波数分周器１１−２，１２−２の出力タイミングＯＴ２が、周波数分周器１１−１，１２−１の出力タイミングＯＴ１と異なるので、周波数比較器６−１に入力される発振信号及び基準信号Ｒｅｆと、周波数比較器６−２に入力される発振信号及び基準信号Ｒｅｆとが同相になることがない。

周波数分周器１１−３は、制御信号Ｎ＿ｃｏｎｔによって、周波数分周器１１−１，１１−２と異なる出力タイミングＯＴ３が設定されており、ＶＣＯ１の発振信号をＮ分周（例えば、４分周）して、Ｎ分周後の発振信号を出力タイミングＯＴ３で位相周波数比較器６−３に出力する。
一方、周波数分周器１２−３は、制御信号Ｒ＿ｃｏｎｔによって、周波数分周器１１−３と同一の出力タイミングＯＴ３が設定されており、基準信号ＲｅｆをＲ分周（例えば、２分周）して、Ｒ分周後の基準信号Ｒｅｆを出力タイミングＯＴ３で位相周波数比較器６−３に出力する。

このように、周波数分周器１１−３と周波数分周器１２−３の出力タイミングが同一の出力タイミングＯＴ３に設定されているので、周波数分周器１１−３から出力されて位相周波数比較器６−３に入力される発振信号と、周波数分周器１２−３から出力されて位相周波数比較器６−３に入力される基準信号Ｒｅｆとが同相になる。
また、周波数分周器１１−３，１２−３の出力タイミングＯＴ３が、周波数分周器１１−１，１２−１の出力タイミングＯＴ１及び周波数分周器１１−２，１２−２の出力タイミングＯＴ２と異なるので、周波数比較器６−１に入力される発振信号及び基準信号Ｒｅｆと、周波数比較器６−２に入力される発振信号及び基準信号Ｒｅｆと、周波数比較器６−３に入力される発振信号及び基準信号Ｒｅｆとが同相になることがない。

これにより、図８のＰＬＬ回路においても、図２と同じタイミングチャートで動作させることができる。
したがって、この実施の形態６によれば、上記実施の形態１と同様に、高速かつ確実に低雑音特性を得ることができる。

１ＶＣＯ（発振器）、２周波数分周器（第１の周波数分周器）、３周波数分周器（第２の周波数分周器）、４−１〜４−３移相器（発振信号移相器）、５−１〜５−３移相器（基準信号移相器）、６−１〜６−３位相周波数比較器（位相周波数比較器）、７−１〜７−３ループフィルタ、８−１〜８−３ＬＰＦ（ローパスフィルタ）、９−１〜９−３可変移相器（基準信号移相器）、１０−１〜１０−３可変移相器（発振信号移相器）、１１−１〜１１−３周波数分周器（第１の周波数分周器）、１２−１〜１２−３周波数分周器（第２の周波数分周器）、１０１ＶＣＯ、１０２周波数分周器、１０３周波数分周器、１０４−１〜１０４−Ｍ位相周波数比較器、１０５−１〜１０５−Ｍループフィルタ。

Claims

与えられる電気信号に応じた周波数で信号を発振する発振器と、上記発振器の発振信号を分周する第１の周波数分周器と、相互に異なる移相量がそれぞれ設定されており、上記第１の周波数分周器により分周された発振信号の位相を設定されている移相量だけ変える複数の発振信号移相器と、基準信号を分周する第２の周波数分周器と、移相量の差分の関係が上記複数の発振信号移相器のそれぞれに設定されている移相量の差分の関係と一致する条件の下で、相互に異なる移相量がそれぞれ設定されており、上記第２の周波数分周器により分周された基準信号の位相を設定されている移相量だけ変える複数の基準信号移相器と、上記発振信号移相器により位相が変えられた発振信号と上記基準信号移相器により位相が変えられた基準信号との周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号を出力する複数の位相周波数比較器と、上記位相周波数比較器から出力された電気信号に含まれている高周波成分を除去して、高周波成分除去後の電気信号を上記発振器に与える複数のループフィルタとを備えたＰＬＬ回路。
与えられる電気信号に応じた周波数で信号を発振する発振器と、上記発振器の発振信号を分周する第１の周波数分周器と、相互に異なる移相量がそれぞれ設定されており、上記第１の周波数分周器により分周された発振信号の位相を設定されている移相量だけ変える複数の発振信号移相器と、基準信号を分周する第２の周波数分周器と、与えられるフィードバック信号に応じた移相量が設定され、上記第２の周波数分周器により分周された基準信号の位相を上記移相量だけ変える複数の基準信号移相器と、上記発振信号移相器により位相が変えられた発振信号と上記基準信号移相器により位相が変えられた基準信号との周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号を出力する複数の
位相周波数比較器と、上記位相周波数比較器から出力された電気信号を用いて各位相周波数比較器に入力される発振信号と基準信号の位相が揃うように上記基準信号移相器へのフィードバック信号を生成する回路と、上記位相周波数比較器から出力された電気信号に含まれている高周波成分を除去して、高周波成分除去後の電気信号を上記発振器に与える複数のループフィルタとを備えたＰＬＬ回路。
与えられる電気信号に応じた周波数で信号を発振する発振器と、上記発振器の発振信号を分周する第１の周波数分周器と、与えられるフィードバック信号に応じた移相量が設定され、上記第１の周波数分周器により分周された発振信号の位相を上記移相量だけ変える複数の発振信号移相器と、基準信号を分周する第２の周波数分周器と、相互に異なる移相量がそれぞれ設定されており、上記第２の周波数分周器により分周された基準信号の位相を設定されている移相量だけ変える複数の基準信号移相器と、上記発振信号移相器により位相が変えられた発振信号と上記基準信号移相器により位相が変えられた基準信号との周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号を出力する複数の
位相周波数比較器と、上記位相周波数比較器から出力された電気信号を用いて各位相周波数比較器に入力される発振信号と基準信号の位相が揃うように上記発振信号移相器へのフィードバック信号を生成する回路と、上記位相周波数比較器から出力された電気信号に含まれている高周波成分を除去して、高周波成分除去後の電気信号を上記発振器に与える複数のループフィルタとを備えたＰＬＬ回路。
与えられる電気信号に応じた周波数で信号を発振する発振器と、相互に異なる出力タイミングが設定されており、上記発振器の発振信号を分周して、分周後の発振信号を設定されている出力タイミングで出力する複数の第１の周波数分周器と、上記第１の周波数分周器のそれぞれと同一の出力タイミングが設定されており、基準信号を分周して、分周後の基準信号を設定されている出力タイミングで出力する複数の第２の周波数分周器と、上記第１の周波数分周器から出力された発振信号と上記第２の周波数分周器から出力された基準信号の周波数差及び位相差を検出し、その周波数差及び位相差に応じた電気信号を出力する複数の位相周波数比較器と、上記位相周波数比較器から出力された電気信号に含まれている高周波成分を除去して、高周波成分除去後の電気信号を上記発振器に与える複数のループフィルタとを備えたＰＬＬ回路。