JP2015519773A - マルチチャネルのためのクロック復元装置、受信装置、および通信システム - Google Patents

マルチチャネルのためのクロック復元装置、受信装置、および通信システム Download PDF

Info

Publication number
JP2015519773A
JP2015519773A JP2015503121A JP2015503121A JP2015519773A JP 2015519773 A JP2015519773 A JP 2015519773A JP 2015503121 A JP2015503121 A JP 2015503121A JP 2015503121 A JP2015503121 A JP 2015503121A JP 2015519773 A JP2015519773 A JP 2015519773A
Authority
JP
Japan
Prior art keywords
signal
data
global
clock
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015503121A
Other languages
English (en)
Other versions
JP5933111B2 (ja
Inventor
ヤン，ジェヒョク
ハン，ジンホ
ユン，ビョングク
ヒョンミン ベ，
ヒョンミン ベ，
パク，ジンホ
キム，テホ
Original Assignee
テラスクエア カンパニー リミテッド
テラスクエア カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テラスクエア カンパニー リミテッド, テラスクエア カンパニー リミテッド filed Critical テラスクエア カンパニー リミテッド
Publication of JP2015519773A publication Critical patent/JP2015519773A/ja
Application granted granted Critical
Publication of JP5933111B2 publication Critical patent/JP5933111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/40—Information retrieval; Database structures therefor; File system structures therefor of multimedia data, e.g. slideshows comprising image and additional audio data
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】マルチデータチャネルのクロック信号を復元するためのクロック復元装置の多様な実施形態を開示する。【解決手段】一実施形態に係る複数のデータチャネルに対するクロック復元装置は、複数のチャネルブロックを含み、前記各チャネルブロックは、それぞれのデータチャネルから受信したそれぞれのデータ信号（ｄａｔａ ｓｉｇｎａｌ）とグローバル信号（ｇｌｏｂａｌ ｓｉｇｎａｌ）に基づいて中間信号を生成する周波数検出ブロック（ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｉｏｎ ｂｌｏｃｋ）、および前記グローバル信号および前記それぞれのデータ信号に対応するそれぞれのデータチャネル（ｄａｔａ ｃｈａｎｎｅｌ）に対するクロック信号（ｃｌｏｃｋ ｓｉｇｎａｌ）を復元する復元ブロック（ｒｅｃｏｖｅｒｙ ｂｌｏｃｋ）を含んでもよい。また、前記装置は、前記複数のチャネルブロックから中間信号を受信して結合することによって前記グローバル信号を生成するグローバル信号生成ブロック（ｇｌｏｂａｌ ｓｉｇｎａｌ ｇｅｎｅｒａｔｉｏｎ ｂｌｏｃｋ）を含んでもよい。【選択図】図４

Description

本発明の多様な実施形態は、デジタルデータ処理に関し、より詳細には、クロック復元、クロックおよびデータ復元（ＣＤＲ）、受信装置（ｒｅｃｅｉｖｅｒ）、およびマルチデータチャネルに対する通信システムに関する。
ここでは明確な指示がない限り、この項目に記載されている事項は、この出願に開示される技術的思想に対する必須の先行技術ではないことから、その事項は本出願の開示事項に対して認定された先行技術として見なされてはならない。
クロック復元またはＣＤＲ（Ｃｌｏｃｋ ａｎｄ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）技法は、入出力インタフェース、受信装置、および通信システムのような多様なデジタルデータ処理で利用されている。例えば、デジタルデータストリームがクロック信号（ｃｌｏｃｋ ｓｉｇｎａｌ）なく受信装置に送信された場合、受信装置は参照周波数の近似値に基づいてクロックを生成するＣＤＲ技法を利用することができ、データを復元することができるクロック信号を探索できるようになる。しかし、既存のＣＤＲ技法にはいくつかの問題点が存在する。例えば、ＣＤＲ技術の殆どは、各チャネルデータストリームの位相固定を必要とする。これは、位相が固定されたデータストリームに残りのストリームの動作を拘束させる効果を招来することができる。
また、並列通信技術は、高速送信を提供するために、複数のデータチャネルを同時に利用してデータを送信するために開発された。
したがって、多数のデータストリームのより効率的なＣＤＲ技術が求められている。
本発明は、上述した問題点を解消するために案出されたものであって、複数のデータチャネルに対するクロック復元装置を提供することを目的とする。
クロック復元装置は複数のチャネルブロックを含み、各チャネルブロックは、それぞれのデータチャネルから受信されたそれぞれのデータ信号（ｄａｔａ ｓｉｇｎａｌ）とグローバル信号（ｇｌｏｂａｌ ｓｉｇｎａｌ）に基づいて中間信号を生成する周波数検出ブロック（ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｉｏｎ ｂｌｏｃｋ）、および前記グローバル信号および前記それぞれのデータ信号に対応するそれぞれのデータチャネル（ｄａｔａ ｃｈａｎｎｅｌ）に対するクロック信号（ｃｌｏｃｋ ｓｉｇｎａｌ）を復元する復元ブロック（ｒｅｃｏｖｅｒｙ ｂｌｏｃｋ）を含んでもよい。クロック復元装置は、前記複数のチャネルブロックから中間信号を受信して結合することによって前記グローバル信号を生成するグローバル信号生成ブロック（ｇｌｏｂａｌ ｓｉｇｎａｌ ｇｅｎｅｒａｔｉｏｎ ｂｌｏｃｋ）をさらに含んでもよい。
さらに他の実施形態によると、前記各チャネルブロック内の周波数検出ブロックは、前記それぞれのデータ信号に基づいて参照信号を生成する参照信号生成部（ｒｅｆｅｒｅｎｃｅ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ）、前記グローバル信号に基づいてフィードバック信号を生成するフィードバック信号生成部（ｆｅｅｄｂａｃｋ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ）、および前記フィードバック信号および参照信号の間の周波数差を示す前記中間信号を生成する周波数検出部（ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｏｒ）を含んでもよい。
本発明の一実施形態において、複数のデータチャネルに対するクロック復元装置は、複数のデータチャネルからデータ信号を受信し、前記複数のデータチャネルのうち１つ以上のアクティブチャネル（ａｃｔｉｖｅ ｃｈａｎｎｅｌ）から受信された少なくとも１つのデータ信号に基づいてグローバル信号を生成する周波数獲得ブロック（ｆｒｅｑｕｅｎｃｙ ａｃｑｕｉｓｉｔｉｏｎ ｂｌｏｃｋ）を含み、前記グローバル信号は、前記１つ以上のアクティブチャネルで使用された周波数と実質的に同じ周波数を有してもよい。前記クロック復元装置は、該当のデータ信号に基づいて前記グローバル信号の位相を回転することによってデータ信号に対応するクロック信号を復元し、前記複数のデータチャネルそれぞれに対応する複数の復元ブロックをさらに含んでもよい。
本発明の他の実施形態よると、複数のデータチャネルに対する受信装置を提供してもよい。前記受信装置は複数のチャネルブロックを含み、各チャネルブロックは、それぞれのデータチャネルから受信されたそれぞれのデータ信号（ｄａｔａ ｓｉｇｎａｌ）とグローバル信号（ｇｌｏｂａｌ ｓｉｇｎａｌ）に対する応答として中間信号を生成する周波数検出ブロック（ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｉｏｎ ｂｌｏｃｋ）、および前記グローバル信号およびそれぞれのデータ信号に対応するそれぞれのデータチャネルに対するデータとクロック信号（ｃｌｏｃｋ ｓｉｇｎａｌ）を復元する復元ブロック（ｒｅｃｏｖｅｒｙ ｂｌｏｃｋ）を含んでもよい。前記受信装置は、前記チャネルブロックから中間信号を受信して結合することによって前記グローバル信号を生成するグローバル信号生成ブロック（ｇｌｏｂａｌ ｓｉｇｎａｌ ｇｅｎｅｒａｔｉｏｎ ｂｌｏｃｋ）をさらに含んでもよい。
一部の実施形態では、上述した受信装置を含む通信システムを提供してもよい。
一部の実施形態では、複数のデータチャネルに対するクロック復元方法を提供してもよい。前記方法は、少なくとも２つのチャネルブロックおよびグローバル信号生成ブロックを含む装置で実行され、各チャネルブロックで周波数検出ブロックを利用し、グローバル信号およびそれぞれのデータチャネルから受信されたそれぞれのデータ信号に基づいて中間信号を生成するステップ、各チャネルブロックで復元ブロックを利用し、前記グローバル信号および前記それぞれのデータ信号に対応するそれぞれのデータチャネルに対するクロック信号を復元するステップ、およびグローバル信号生成ブロックで前記グローバル信号を生成するように、それぞれのチャネルブロックからの中間信号を受信および結合するステップを含んでもよい。
本発明の一実施形態では、命令語を含むコンピュータで読み取り可能な記録媒体を提供してもよい。前記命令語が少なくとも１つのプロセッサ、少なくとも２つのチャネルブロック、およびグローバル信号生成ブロックを含む装置によって実行されるとき、複数のデータチャネルに対するクロック復元を実行する方法は、各チャネルブロックで周波数検出ブロックを利用し、グローバル信号およびそれぞれのデータチャネルから受信されたそれぞれのデータ信号に基づいて中間信号を生成するステップ、各チャネルブロックで復元ブロックを利用し、前記グローバル信号および前記それぞれのデータ信号に対応するそれぞれのデータチャネルに対するクロック信号を復元するステップ、およびグローバル信号生成ブロックを利用して前記グローバル信号を生成するように、それぞれのチャネルブロックからの中間信号を受信および結合するステップを含んでもよい。
本発明の追加の目的および効果は、後述する説明の一部として記載されてもよく、後述する説明の一部は、本明細書の説明から明白に導き出されてもよく、本発明の実際の活用によって学習されてもよい。本発明の目的および効果は、添付の特許請求の範囲で明らかにされている構成要素の手段とその結合によって実現されてもよく、獲得されてもよいだろう。
したがって、上述した本発明に関する一般的な説明と後述する詳細な説明は例示的なものに過ぎず、特許請求の範囲に記載されている発明を制限するものとして解釈されてはならない。
添付の図面は、本発明の一部として挿入されたものであり、本発明の多様な実施形態を説明するものであって、これらは本発明の詳細な説明と共に本発明の原理を説明するためのものである。
ＶＣＯ基盤のＣＤＲ構造を示した例示図である。 回転機基盤のＣＤＲ構造を示した例示図である。 本発明の一実施形態において、クロック復元装置を示したブロック図である。 本発明の他の実施形態において、クロック復元装置を示したブロック図である。 本発明のさらに他の実施形態において、クロック復元装置を示したブロック図である。 本発明の一実施形態において、マスターレス（ｍａｓｔｅｒ−ｌｅｓｓ）およびレファレンスレス（ｒｅｆｅｒｅｎｃｅ−ｌｅｓｓ）回転機基盤の並列ＣＤＲ構造を示した図である。 本発明の一実施形態において、ジッタ耐力マスクとＦＬＬの位相雑音の間の比較を示した図である。 本発明の一実施形態において、ジッタ累積が除去された場合にＦＬＬおよびＳＲＣＧの位相雑音の変化を示した図である。 本発明の一実施形態において、ジッタ抑制ループの数学的モデルを示した図である。 本発明の一実施形態において、ジッタ抑制方式とＳＲＣＧの位相雑音のシミュレーション結果を示した図である。 本発明の一実施形態において、受信装置を示したブロック図である。 本発明の他の実施形態において、受信装置を示したブロック図である。
以下の詳細な説明は、添付の図面を参照しながら詳細に説明する。また、同じ参照符号は、文脈が相違するように指示しない限り、同じ部分を参照するように図面全般に渡って使用する。
開示された技術は、コンピュータ、受信装置、および通信装置のための入／出力インタフェースのような多様なシステムに適用されてもよい。開示された実施形態は、主にクロック復元構造（ｃｌｏｃｋ ｒｅｃｏｖｅｒｙ ａｒｃｈｉｔｅｃｔｕｒｅ）に関して説明する。しかし、開示された実施形態はこのような類型の構造に限定されるものではなく、これは当業者にとって明白であろう。
図１は、ＶＣＯ（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）基盤のＣＤＲ構造を示した例示図であり、図２は、回転機基盤のＣＤＲ構造を示した例示図である。
電力使用量および面積効率を考慮すると、図１に示された回転機基盤のＣＤＲ構造が、図２に示されたＶＣ０基盤のＣＤＲ構造よりも並列入出力アプリケーション（Ｉ／Ｏ ａｐｐｌｉｃａｔｉｏｎ）により適合するようになる。参照クロック信号（ｒｅｆｅｒｅｎｃｅ ｃｌｏｃｋ ｓｉｇｎａｌ）が存在しない場合、ＶＣＯはチャネルのうち１つ（例えば、マスターチャネル）のデータストリームに位相を固定する必要があり、残りの回転機基盤チャネル（ｒｏｔａｔｏｒ−ｂａｓｅｄ ｃｈａｎｎｅｌｓ）に対するＣＤＲ動作は、位相が固定されたＶＣＯクロック信号の存在に拘束されるようになる。
図３は、本発明の一実施形態において、クロック復元装置３００を示したブロック図である。クロック復元装置３００は、周波数獲得ブロック３１０および複数の復元ブロック３５０＿１、３５０＿２、３５０＿３、３５０＿４を含んでもよい。周波数獲得ブロック（Ｆｒｅｑｕｅｎｃｙ ａｃｑｕｉｓｉｔｉｏｎ ｂｌｏｃｋ）３１０は、各データチャネルにそれぞれ対応する複数の周波数検出ブロック３２０＿１、３２０＿２、３２０＿３、３２０＿４、およびグローバル信号生成ブロック（ｇｌｏｂａｌ ｓｉｇｎａｌ ｇｅｎｅｒａｔｉｏｎ ｂｌｏｃｋ）３３０を含んでもよい。
本願で使用される用語「ブロック（ｂｌｏｃｋ）」は、開示された実施形態を実現するための多数の技術（ｔｅｃｈｎｏｌｏｇｉｅｓ）を含んでもよい。例えば、詳細な説明に開示された多様な「ブロック（ｂｌｏｃｋｓ）」は、集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）、ＶＬＳＩ（Ｖｅｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｒａｔｉｏｎ−ｂａｓｅｄ ｃｈｉｐ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ−Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、またはハードウェア、ファームウェア、ソフトウェア、またはこれらの組み合わせを含んでもよい。
図３を参照すると、周波数獲得ブロック３１０は、複数のデータチャネルからデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、およびＲＤ＿４を受信し、１つ以上のアクティブデータチャネルから受信された少なくとも１つのデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、およびＲＤ＿４に基づいてグローバル信号（ｇｌｏｂａｌ ｓｉｇｎａｌ）Ｇ＿ＳＩＧを生成してもよい。
例えば、複数の周波数検出ブロック３２０＿１、３２０＿２、３２０＿３、および３２０＿４それぞれは、中間信号（ｉｎｔｅｒｍｅｄｉａｔｅ ｓｉｇｎａｌ）Ｉ＿１、Ｉ＿２、Ｉ＿３、またはＩ＿４を生成するために対応するデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、またはＲＤ＿４を処理するように構成されてもよい。また、グローバル信号生成ブロック（ｇｌｏｂａｌ ｓｉｇｎａｌ ｇｅｎｅｒａｔｉｏｎ ｂｌｏｃｋ）３３０は、グローバル信号Ｇ＿ＳＩＧを生成するように中間信号Ｉ＿１、Ｉ＿２、Ｉ＿３、およびＩ＿４を結合してもよい。アクティブデータチャネル（ａｃｔｉｖｅ ｄａｔａ ｃｈａｎｎｅｌｓ）は、ＮＲＺ（ｎｏｎ−ｒｅｔｕｒｎ−ｔｏ−ｚｅｒｏ）信号のような有効データ信号を受信するチャネルを含んでもよい。グローバル信号Ｇ＿ＳＩＧは、１つ以上のアクティブチャネルで利用された周波数と実質的に同じ周波数を有してもよい。
グローバル信号生成ブロック３３０は、オシレータ制御部（ｏｓｃｉｌｌａｔｏｒ ｃｏｎｔｒｏｌｌｅｒ）３４０およびオシレータ（ｏｓｃｉｌｌａｔｏｒ）３４６を含んでもよい。オシレータ制御部３４０は、オシレータ制御信号ＯＣを生成するために中間信号Ｉ＿１、Ｉ＿２、Ｉ＿３、およびＩ＿４を結合してもよい。オシレータ３４６は、オシレータ制御信号ＯＣに基づいてグローバルクロック信号（ｇｌｏｂａｌ ｃｌｏｃｋ ｓｉｇｎａｌ）Ｇ＿ＳＩＧを生成してもよい。一例として、オシレータ３４６は、オシレータ制御信号ＯＣによって決められた周波数を有するグローバルクロック信号Ｇ＿ＳＩＧを生成してもよい。
複数の復元ブロック３５０＿１、３５０＿２、３５０＿３、３５０＿４は、複数のデータチャネルそれぞれに対応し、該当のデータチャネルから受信されたそれぞれのデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、ＲＤ＿４と周波数獲得ブロック３１０から受信されたグローバル信号Ｇ＿ＳＩＧに基づいて該当のデータチャネルに対するクロック信号Ｃ＿１、Ｃ＿２、Ｃ＿３、Ｃ＿４を復元してもよい。
復元ブロック３５０＿１、３５０＿２、３５０＿３、３５０＿４それぞれは、回転制御部（ｒｏｔａｔｉｏｎ ｃｏｎｔｒｏｌｌｅｒ）３６０＿１、３６０＿２、３６０＿３、または３６０＿４と、位相回転部（ｐｈａｓｅ ｒｏｔａｔｏｒ）３７０＿１、３７０＿２、３７０＿３、または３７０＿４を含んでもよい。回転制御部３６０＿１、３６０＿２、３６０＿３、または３６０＿４は、該当のクロック信号Ｃ＿１、Ｃ＿２、Ｃ＿３、またはＣ＿４と該当のデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、またはＲＤ＿４に基づいて回転制御信号ＲＣ＿１、ＲＣ＿２、ＲＣ＿３、またはＲＣ＿４を生成してもよい。
例えば、回転制御部３６０＿１、３６０＿２、３６０＿３、または３６０＿４は、位相検出部３６２＿１、３６２＿２、３６２＿３、または３６２＿４と、ループフィルタ（ｌｏｏｐ ｆｉｌｔｅｒ）３６４＿１、３６４＿２、３６４＿３、または３６４＿４を含んでもよい。位相検出部３６２＿１、３６２＿２、３６２＿３、または３６２＿４は、該当のクロック信号Ｃ＿１、Ｃ＿２、Ｃ＿３、またはＣ＿４とデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、またはＲＤ＿４の間の位相差を示す信号を生成してもよい。ループフィルタ３６４＿１、３６４＿２、３５４＿３、３６４＿４は、回転制御信号ＲＣ＿１、ＲＣ＿２、ＲＣ＿３、またはＲＣ＿４を生成するためにそれぞれの位相検出部３６２＿１、３６２＿２、３６２＿３、または３６２＿４の出力をフィルタリングしてもよい。
位相回転部３７０＿１、３７０＿２、３７０＿３、または３７０＿４は、クロック信号Ｃ＿１、Ｃ＿２、Ｃ＿３、またはＣ＿４を生成するために、該当の回転制御部３６０＿１、３６０＿２、３６０＿３、または３６０＿４から生成された回転制御信号ＲＣ＿１、ＲＣ＿２、ＲＣ＿３、またはＲＣ＿４によってグローバル信号Ｇ＿ＳＩＧの位相を回転してもよい。
図４は、本発明の他の実施形態において、クロック復元装置３００’を示したブロック図である。クロック復元装置３００’は、複数の周波数検出ブロック３２０＿１、３２０＿２、３２０＿３、３２０＿４、複数の復元ブロック３５０＿１、３５０＿２、３５０＿３、３５０＿４、オシレータ制御部３４０、およびオシレータ３４６を含んでもよい。
それぞれの周波数検出ブロック３２０＿１、３２０＿２、３２０＿３、または３２０＿４は、参照信号生成部（ｒｅｆｅｒｅｎｃｅ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ）３２２＿１、３２２＿２、３２２＿３、または３２２＿４、フィードバック信号生成部（ｆｅｅｄｂａｃｋ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ）３３４＿１、３３４＿２、３３４＿３、または３３４＿４、および周波数検出部３３０＿１、３３０＿２、３３０＿３、または３３０＿４を含んでもよい。
参照信号生成部３２２＿１、３２２＿２、３２２＿３、または３２２＿４は、該当のデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、またはＲＤ＿４に基づいて参照信号ＲＳ＿１、ＲＳ＿２、ＲＳ＿３、またはＲＳ＿４を生成してもよい。一例として、参照信号生成部３２２＿１、３２２＿２、３２２＿３、または３２２＿４は、参照信号ＲＳ＿１、ＲＳ＿２、ＲＳ＿３、またはＲＳ＿４を生成するために、第１分割比で該当のデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、またはＲＤ＿４の周波数を分割してもよい。例えば、第１分割比は５１２であってもよい。
フィードバック信号生成部３３４＿１、３３４＿２、３３４＿３、または３３４＿４は、オシレータ３４６で生成されたグローバル信号Ｇ＿ＳＩＧに基づいてフィードバック信号ＦＳ＿１、ＦＳ＿２、ＦＳ＿３、またはＦＳ＿４を生成してもよい。例えば、フィードバック信号生成部３３４＿１、３３４＿２、３３４＿３、または３３４＿４は、フィードバック信号ＦＳ＿１、ＦＳ＿２、ＦＳ＿３、またはＦＳ＿４を生成するために、第２分割比でグローバルクロック信号Ｇ＿ＳＩＧの周波数を分割する周波数分割部（ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｄｅｒ）であってもよい。例えば、第２分割比は５１２であってもよい。
一例として、オシレータ制御部３４０は、結合部（ｃｏｍｂｉｎｅｒ）３４２およびループフィルタ（ｌｏｏｐ ｆｉｌｔｅｒ）３４４を含んでもよい。結合部３４２は、複数の周波数検出ブロック３２０＿１、３２０＿２、３２０＿３、３２０＿４から受信された中間信号Ｉ＿１、Ｉ＿２、Ｉ＿３、Ｉ＿４を結合してもよい。ループフィルタ３４４は、オシレータ制御信号ＯＣを生成するために結合部３４２の出力をフィルタリングしてもよい。他の例として、ループフィルタ３４４は、各周波数検出部３３０＿１、３３０＿２、３３０＿３、または３３０＿４と結合部３４２の間に位置してもよい。
図５は、本発明のさらに他の実施形態において、クロック復元装置３００’’を示したブロックである。
クロック復元装置３００’’は、複数の周波数検出ブロック３２０＿１、３２０＿２、３２０＿３、３２０＿４、複数の復元ブロック３５０＿１、３５０＿２、３５０＿３、３５０＿４、オシレータ制御部３４０、およびオシレータ３４６を含んでもよい。
周波数検出ブロック３２０＿１、３２０＿２、３２０＿３、３２０＿４それぞれは、該当のデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、またはＲＤ＿４、グローバルクロック信号Ｇ＿ＳＩＧ、およびクロック信号Ｃ＿１、Ｃ＿２、Ｃ＿３、またはＣ＿４に基づいて中間信号Ｉ＿１、Ｉ＿２、Ｉ＿３、またはＩ＿４を生成してもよい。参照信号生成部３２２＿１、３２２＿２、３２２＿３、または３２２＿４は、クロック信号Ｃ＿１、Ｃ＿２、Ｃ＿３、またはＣ＿４に基づいて第１分割比で該当のデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、またはＲＤ＿４の周波数を分割してもよい。フィードバック信号生成部３３４＿１、３３４＿２、３３４＿３、または３３４＿４は、第２分割比でグローバルクロック信号Ｇ＿ＳＩＧの周波数を分割してもよい。
参照信号生成部３２２＿１、３２２＿２、３２２＿３、または３２２＿４は、それぞれのＳＲＣＧ（ｓｔｏｃｈａｓｔｉｃ ｒｅｆｅｒｅｎｃｅ ｃｌｏｃｋ ｇｅｎｅｒａｔｏｒ）３２４＿１、３２４＿２、３２４＿３、または３２４＿４、位相検出部３２６＿１、３２６＿２、３２６＿３、または３２６＿４、周波数分割部３２８＿１、３２８＿２、３２８＿３、または３２８＿４を含んでもよい。ＳＲＣＧ３２４＿１、３２４＿２、３２４＿３、または３２４＿４は、バングバング位相検出器（ｂａｎｇ−ｂａｎｇ ｐｈａｓｅ ｄｅｔｅｃｔｏｒ）のようなそれぞれの位相検出部３２６＿１、３２６＿２、３２６＿３、または３２６＿４の出力に基づいて制御された第１分割比で該当のデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、またはＲＤ＿４を分割してもよい。
図６は、本発明の一実施形態において、マスターレス（ｍａｓｔｅｒ−ｌｅｓｓ）およびレファレンスレス（ｒｅｆｅｒｅｎｃｅ−ｌｅｓｓ）回転機基盤の並列ＣＤＲ構造を示した図である。一例として、それぞれのチャネルブロックは、ＳＲＣＧ（ｓｔｏｃｈａｓｔｉｃ ｒｅｆｅｒｅｎｃｅ ｃｌｏｃｋ ｇｅｎｅｒａｔｏｒ）、ＣＩＤ耐性カウンタ基盤の周波数検出部（Ｆｒｅｑｕｅｎｃｙ Ｄｅｔｅｃｔｏｒ：ＦＤ）、およびジッタ抑制ループ（ｊｉｔｔｅｒ ｓｕｐｐｒｅｓｓｉｏｎ ｌｏｏｐ）を含んでもよい。ＳＲＣＧは、データ信号であるランダム入力データの分割によって準周期的信号を生成してもよい。各チャネルブロックでＦＤの出力が結合され、グローバルＶＣＯを制御するデジタル領域に累積されてもよい。これにより、ＶＣＯは周波数を固定できるようになり、入力信号はマスターレス（ｍａｓｔｅｒ−ｌｅｓｓ）およびレファレンスレス（ｒｅｆｅｒｅｎｃｅ−ｌｅｓｓ）動作を付与するデータチャネルのうちいずれか１つに存在するように提供されるようになる。全体データチャネルは低い電力および面積オーバーヘッドを満たしながらマスターチャネル（ｍａｓｔｅｒ ｃｈａｎｎｅｌ）を要求せずに、独立的に動作できるようになる。
図７は、本発明の一実施形態において、ジッタ耐力マスクとＦＬＬの位相雑音の間の比較を示した図である。従来の二重ループＰＬＬとは異なり、周波数固定ループ（ＦＬＬｓ）は開始時にのみ動作し、開始したＦＬＬは連続して動作してもよい。ＳＲＣＧ基盤の周波数獲得方式は１つの回線速度のＤフリップフロップ（Ｄ ｆｌｉｐ−ｆｌｏｐ）を必要とし、残りのブロック全体は分割した速度で動作するため、従来の設計方式に比べて少ない電力を消費するようになる。しかし、ＳＲＣＧから大きい累積ジッタはＶＣＯクロック信号の品質を低下させ、最終的には各データチャネルでＢＥＲ（ｂｉｔ−ｅｒｒｏｒ−ｒａｔｅ）ペナルティを増加させるようになる。これにより、一部の実施形態において、周波数分割部を調整することができる追加のジッタ抑制ループは、ＶＣＯからジッタを抑制し、ＳＲＣＧによって累積されたジッタを抑制するためにそれぞれのチャネルで使用されてもよい。
ＳＲＣＧに固定されたＶＣＯ信号の周波数は各ＣＤＲチャネルに分配され、位相回転部は入力データ信号とクロック信号の間の位相差が最小化するように制御されてもよい。ＳＲＣＧの累積ジッタは無制限であり、２０ｄＢの傾きによって増加／周波数が減少するようになる。ＳＲＣＧの高周波位相雑音はＦＬＬによってその大部分がフィルタリングされる反面、低周波位相雑音の大部分はＦＬＬによって影響を受けず、それぞれのチャネルでＣＤＲの最大耐力ジッタを超過するようになる。
図８は、本発明の一実施形態において、ジッタ累積が除去された場合にＦＬＬおよびＳＲＣＧの位相雑音の変化を示した図である。ＳＲＣＧの大きい低周波位相雑音は、周期ジッタの累積を防ぐことによって減少するようになる。ＳＲＣＧでジッタ累積を抑制するために、ＳＲＣＧの瞬時位相は参照クロック信号の瞬時位相と比較されてもよい。ＳＲＣＧで、分割比は動的に調整されてもよい。このような多様な周波数分割の概念は、一般的に周波数シンセサイザ（ｆｒｅｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｚｅｒ）に適用されてもよい。ＳＲＣＧ出力のクロックエッジ（ｃｌｏｃｋ ｅｄｇｅ）がターゲットエッジ（ｔａｒｇｅｔｅｄｇｅ）よりも遅い場合、ＳＲＣＧの分割比は次のＳＲＣＧ出力の周期を短縮するために減少されてもよい。反対に、分割比は、ＳＲＣＧのクロックエッジがターゲットエッジよりも速い場合には増加してもよい。バングバング位相検出部は、ＳＲＣＧの分割比を制御するために利用されてもよい。可変分割比の量は、ＳＲＣＧの自己−ジッタ（ｓｅｌｆ−ｊｉｔｔｅｒ）生成およびジッタ累積の均衡のために選択されてもよい。
図９は、本発明の一実施形態において、ジッタ抑制ループおよび累積ジッタをモデリングした概念的なブロック図である。累積ジッタ（ａｃｃｕｍｕｌａｔｉｏｎ ｊｉｔｔｅｒ）はランダムウォークプロセッサ（ｒａｎｄｏｍ ｗａｌｋ ｐｒｏｃｅｓｓ）によってモデリングされ、可変周波数分割部は位相領域に追加されて示されてもよい。前記ループの出力ジッタは下記のように示されてもよい。
ここで、Φｐｅｒｉｏｄ、Φｒｅｆ、およびΦｏｕｔは、ＳＲＣＧのジッタ周期、参照クロックジッタ、および出力ジッタをそれぞれ示し、ＫｂｐｄはＢＢＰＤの線形利得を示してもよい。簡単に前記方程式を双線形変換（ｂｉ−ｌｉｎｅａｒ ｔｒａｎｓｆｏｒｍａｔｉｏｎ）することにより、出力ジッタは次のように表現されてもよい。
ジッタがなく、Φｒｅｆ＝０である参照クロック信号が提供され、前記の伝達関数は次のように簡略化されてもよい。
前記ループのＤＣ利得は１／Ｋｂｐｄであり、極（ｐｏｌｅ）とゼロ（ｚｅｒｏ）は
および
にそれぞれ位置してもよい。Ｋｂｐｄが１よりも小さい場合、ジッタは出力にて累積してもよく、低周波出力位相雑音は入力にてさらに大きくなってもよい。累積されたジッタは、ＳＲＣＧの平均周期ジッタと同じ分割比でΔＮが可変するように設定されることにより、Ｋｂｐｄ＝１である場合に最適に除去されるようになる。
ＳＲＣＧの２つの隣接した転移エッジ（ｔｒａｎｓｉｔｉｏｎ ｅｄｇｅ）の間の時間差の平均と分散は、次のように示されてもよい。
ここで、Ｎは分割比、ｐは転移密度、Ｔｕｎｉｔはユニット間隔（ｕｎｉｔ ｉｎｔｅｒｖａｌ）である。
周期の平均と分散はそれぞれ２μと２σＮである。分割比がΔＮに変更した場合、クロック周期は
に変更する。
周期ジッタの標準偏差を有するΔＮから周期の変化を同一視することにより、

周期ΔＮは下記のように表現されてもよい。
図１０は、本発明の一実施形態において、ｐ＝０．５、Ｎ＝１０２４である場合にＳＲＣＧの位相雑音のシミュレーション結果を示した図である。最適な場合、ΔＮは１６である。この値だけでなく、他の値がΔＮに利用されてもよい。
位相回転部の出力は、ジッタ抑制ループで参照クロックに利用されてもよい。ＦＬＬフィルタリングされたＳＲＣＧ信号は回転機ループ（ｒｏｔａｔｏｒ ｌｏｏｐ）によってハイパス（ｈｉｇｈ−ｐａｓｓ）フィルタリングされるため、前記回転機の出力クロックはＦＬＬの低周波位相雑音よりも低い低周波位相雑音を有してもよい。ＳＲＣＧの累積されたジッタの減少はＬＬの低周波位相雑音を抑制させてもよく、最終的に回転機の出力クロックをクリーナ（ｃｌｅａｎｅｒ）として生成するようになる。このようなブートストラップ（ｂｏｏｔｓｔｒａｐｐｉｎｇ）動作は、ＦＬＬとＰＬＬ両方の位相雑音を徐々に減少させる。ジッタ抑制ループなくＳＲＣＧおよびＦＬＬのシミュレーションされた位相雑音は、提案された構成の効果を明らかに示す。
以上の実施形態は、有線、光、または無線通信のための装置を含む多様な受信装置に適用されてもよい。前記装置は、ネットワーク装備、パーソナル装置、コンピュータ、およびコンピュータのバスインタフェースのようなモジュール（ｍｏｄｕｌｅ）を含んでもよい。
図１１は、本発明の一実施形態において、受信装置を示したブロック図である。受信装置４００は、周波数獲得ブロック３１０、および複数の復元ブロック３５０＿１、３５０＿２、３５０＿３、３５０＿４を含んでもよい。受信装置４００は、データ処理ブロック（ｄａｔａ ｐｒｏｃｅｓｓｉｎｇ ｂｌｏｃｋ）３９５をさらに含んでもよい。
データ処理ブロック３９５は、データ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、ＲＤ＿４、および復元されたクロック信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、ＲＤ＿４に基づいてデータを復元してもよい。例えば、データ処理ブロック３９５は、復元されたデータを生成するために、復元されたクロック信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、ＲＤ＿４を有するデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、ＲＤ＿４に硬判定または軟判定（ｈａｒｄ ｏｒ ｓｏｆｔ ｄｅｃｉｓｉｏｎ）を適用してもよい。データ処理ブロック３９５は、復元されたデータに対する追加の処理を適用するように構成されてもよい。このような処理は、上述して例示した多様な受信装置で実行される多様な処理を含んでもよい。
図１２は、本発明の他の実施形態において、受信装置４００’を示したブロック図である。
受信装置４００’は、周波数獲得ブロック３１０および複数の復元ブロック３５０＿１、３５０＿２、３５０＿３、３５０＿４を含んでもよい。位相検出部３６２＿１’、３６２＿２’、３６２＿３’、３６２＿４’は、複数の復元ブロック３５０＿１、３５０＿２、３５０＿３、３５０＿４それぞれに含まれ、上述して例示した方式と類似する方式によって位相を検出できるだけでなく、データ復元を実行することができる。例えば、それぞれの位相検出部３６２＿１’、３６２＿２’、３６２＿３’、または３６２＿４’は、データＤ＿１、Ｄ＿２、Ｄ＿３、またはＤ＿４を復元するために、復元されたクロック信号Ｃ＿１、Ｃ＿２、Ｃ＿３、またはＣ＿４それぞれの各データ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、またはＲＤ＿４に対して軟判定または硬判定を適用してもよい。
データ処理ブロック３９５’は、復元されたデータに対して追加の処理を適用するように構成されてもよい。例えば、データ処理ブロック３９５’は、前記受信装置の多様な形態に対し、上述したように復元されたデータを処理するように構成されてもよい。
以上で説明した多様な実施形態は、多様な通信システムに適用されてもよく、光学、無線、または有線通信、およびバスインタフェースのような装置で媒体を利用して通信を実行する装置（例えば、コンピュータ）のモジュールにおいて、モジュール間の通信を実行する遠隔送信装置および受信装置を含んでもよい。
以上の実施形態において、動作、プロセス、およびステップは、任意の類型のコンピュータで読み取り可能な媒体に格納されたコンピュータで読み取り可能な命令語で実現されてもよい。コンピュータで読み取り可能な命令語は、モバイル機器、ネットワーク要素、および／または任意の他のコンピュータ装置のプロセッサによって実行されてもよい。
以上で説明された詳細な説明は、ブロック図と例の使用によって装置および／またはプロセスの多様な実施形態を記載している。ブロック図および実施形態は１つ以上の機能および／または動作を含むため、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによってブロック図、フローチャート、または例で説明した各機能および／または動作が個別に実施されるということは、該当の技術分野において通常の知識を有する者であれば理解できるであろう。一実施形態において、本願に記載された要旨のいくつかの部分は、ＡＳＩＣ、ＦＰＧＡ、ＤＳＰ、または他の集積されたフォーマットによって実現されてもよい。１つ以上のコンピュータで実行される１つ以上のプログラム（例えば、１つ以上のコンピュータシステムで実行される１つ以上のコンピュータプログラム）、１つ以上のプロセッサで実行される１つ以上のプログラム（１つ以上のマイクロプロセッサで実行される１つ以上のプログラム）、ファームウェア、またはこれらの任意の組み合わせ、または回路設計、および／またはハードウェア、ソフトウェア、および／またはファームウェアのためのコードを記録および／または電気回路（ｃｉｒｃｕｉｔｒｙ）を設計することは、本願と全体的または部分的に等価の集積回路によって実現が可能であり、上述したように開示された内容から当業者が修正および変更できることを認識することができる。
当業者は、本願で提示された方式によって装置および／またはプロセスを説明するために本技術分野において共通することを知ることができ、以後、データ処理システムによって上述した装置および／またはプロセスを統合するエンジニアリング技法を使用するであろう。すなわち、上述した装置のうち少なくとも一部および／または本願に記載されたプロセスは、適切な実験値によってデータ処理システムに統合されてもよい。
該当の分野において通常のデータ処理システムは、一般的に１つ以上のシステムユニットハウジング、ビデオディスプレイ装置、揮発性および非揮発性のようなメモリ、マイクロプロセッサ、デジタル信号プロセッサのようなプロセッサ、運営システム、ドライバ、グラフィックユーザインタフェースのような演算個体（ｃｏｍｐｕｔａｔｉｏｎａｌ ｅｎｔｉｔｉｅｓ）、およびアプリケーションプログラム、タッチパッド、またはスクリーンのような１つ以上のインタラクション装置を含み、および／または制御システムは、フィードバックループおよび制御モータ（例えば、位置および／または速度を感知するフィードバック：数量および／または構成要素を調整および／または調整するための制御モータ）を含むことは、当業者にとって明白であろう。通常のデータ処理システムは、一般的にデータコンピュータ／通信および／またはネットワークコンピュータ／通信システムで発見されるもののような任意の適切に商業的に利用可能な部品を利用して実現されてもよい。
以上のように、本発明の実施形態は限定された実施例と図面によって説明されたが、該当の技術分野において通常の知識を有する者であれば、上述した記載から多様な修正および変形が可能である。発明の範囲内で機能的に同等な方法および装置は、本明細書に列挙されたものの他にも、上述した説明から修正および変形が可能であることは当業者にとって明白であろう。このような修正および変形は、添付の特許請求の範囲に属する。本発明は、特許請求の範囲が権利となる均等物の全体範囲と共に、添付の特許請求の範囲によってのみ制限されなければならない。
本発明の多様な実施形態はデジタルデータ処理に適用されてもよく、より詳細には、クロック復元、ＣＤＲ、受信装置、および複数のデータチャネルに対する通信システムに適用されてもよい。
データ処理ブロック３９５は、データ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、ＲＤ＿４、および復元されたクロック信号Ｃ＿１、Ｃ＿２、Ｃ＿３、Ｃ＿４に基づいてデータを復元してもよい。例えば、データ処理ブロック３９５は、復元されたデータを生成するために、復元されたクロック信号Ｃ＿１、Ｃ＿２、Ｃ＿３、Ｃ＿４を有するデータ信号ＲＤ＿１、ＲＤ＿２、ＲＤ＿３、ＲＤ＿４に硬判定または軟判定（ｈａｒｄ ｏｒ ｓｏｆｔ ｄｅｃｉｓｉｏｎ）を適用してもよい。データ処理ブロック３９５は、復元されたデータに対する追加の処理を適用するように構成されてもよい。このような処理は、上述して例示した多様な受信装置で実行される多様な処理を含んでもよい。

Claims (22)

  1. 複数のデータチャネルに対するクロック復元装置であって、
    複数のチャネルブロックを含み、
    各チャネルブロックは、
    それぞれのデータチャネルから受信されたそれぞれのデータ信号（ｄａｔａ ｓｉｇｎａｌ）とグローバル信号（ｇｌｏｂａｌ ｓｉｇｎａｌ）に基づいて中間信号を生成する周波数検出ブロック（ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｉｏｎ ｂｌｏｃｋ）、
    前記グローバル信号および前記それぞれのデータ信号に対応するそれぞれのデータチャネル（ｄａｔａ ｃｈａｎｎｅｌ）に対するクロック信号（ｃｌｏｃｋ ｓｉｇｎａｌ）を復元する復元ブロック（ｒｅｃｏｖｅｒｙ ｂｌｏｃｋ）、および
    前記複数のチャネルブロックから中間信号を受信して結合することによって前記グローバル信号を生成するグローバル信号生成ブロック（ｇｌｏｂａｌ ｓｉｇｎａｌ ｇｅｎｅｒａｔｉｏｎ ｂｌｏｃｋ）
    を含む、クロック復元装置。
  2. 前記各チャネルブロック内の周波数検出ブロックは、
    前記それぞれのデータ信号に基づいて参照信号を生成する参照信号生成部（ｒｅｆｅｒｅｎｃｅ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ）、
    前記グローバル信号に基づいてフィードバック信号を生成するフィードバック信号生成部（ｆｅｅｄｂａｃｋ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ）、および
    前記フィードバック信号および参照信号の間の周波数差を示す前記中間信号を生成する周波数検出部（ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｏｒ）
    を含む、請求項１に記載のクロック復元装置。
  3. 前記各チャネルブロック内の参照信号生成部は、
    前記それぞれのデータ信号の周波数を分割することによって前記参照信号を生成し、
    前記各チャネルブロック内のフィードバック信号生成部は、
    グローバルクロック信号（ｇｌｏｂａｌ ｃｌｏｃｋ ｓｉｇｎａｌ）の周波数を分割して前記フィードバック信号を生成する周波数分割部（ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｄｅｒ）を含む、請求項２に記載のクロック復元装置。
  4. 前記各チャネルブロック内の周波数検出ブロックは、
    前記それぞれのデータ信号、グローバル信号、および前記それぞれのデータチャネルに対して復元されたクロック信号に基づいて前記中間信号を生成する、請求項１に記載のクロック復元装置。
  5. 前記各チャネルブロック内の周波数検出ブロックは、
    前記それぞれのデータチャネルに対して復元されたクロック信号と前記それぞれのデータ信号に基づいて参照信号を生成する参照信号生成部、
    前記グローバル信号に基づいてフィードバック信号を生成するフィードバック信号生成部、および
    前記フィードバック信号および前記参照信号の間の周波数差を示す前記中間信号を生成する周波数検出部
    を含む、請求項４に記載のクロック復元装置。
  6. 前記各チャネルブロック内の参照信号生成部は、
    前記それぞれのデータ信号の周波数を分割することによって前記参照信号を生成し、
    前記各チャネルブロック内のフィードバック信号生成部は、
    グローバルクロック信号（ｇｌｏｂａｌ ｃｌｏｃｋ ｓｉｇｎａｌ）の周波数を分割して前記フィードバック信号を生成する周波数分割部（ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｄｅｒ）を含み、
    前記各チャネルブロック内の参照信号生成部によって利用される分割比（ｄｉｖｉｓｉｏｎ ｒａｔｉｏ）は、前記それぞれのデータチャネルに対して復元されたクロック信号に基づいて制御される、請求項５に記載のクロック復元装置。
  7. 前記グローバル信号生成ブロックは、
    前記中間信号を結合してオシレータ制御信号を生成するオシレータ制御部（ｏｓｃｉｌｌａｔｏｒ ｃｏｎｔｒｏｌｌｅｒ）、および
    前記オシレータ制御信号に基づいてグローバルクロック信号を生成するオシレータ（ｏｓｃｉｌｌａｔｏｒ）
    を含む、請求項１に記載のクロック復元装置。
  8. 前記オシレータ制御部は、
    前記中間信号を結合する結合部（ｃｏｍｂｉｎｅｒ）、および
    前記結合部の出力信号（ｏｕｔｐｕｔ）をフィルタリングすることによって前記オシレータ制御信号を生成するフィルタ（ｆｉｌｔｅｒ）
    を含む、請求項７に記載のクロック復元装置。
  9. 前記各チャネルブロック内の復元ブロックは、
    回転制御信号（ｒｏｔａｔｉｏｎ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ）に基づいて前記グローバル信号の位相を回転することにより、前記それぞれのデータチャネルに対するクロック信号を生成する位相回転部（ｐｈａｓｅ ｒｏｔａｔｏｒ）、および
    前記位相回転部によって供給されたクロック信号および前記それぞれのデータ信号に基づいて前記回転制御信号を生成する回転制御部（ｒｏｔａｔｉｏｎ ｃｏｎｔｒｏｌｌｅｒ）
    を含む、請求項１に記載のクロック復元装置。
  10. 前記各チャネルブロック内の回転制御部は、
    前記位相回転部によって供給されたクロック信号と前記それぞれのデータ信号の間の位相差を示す信号を生成する位相検出部（ｐｈａｓｅ ｄｅｔｅｃｔｏｒ）、
    前記位相差を示す信号をフィルタリングすることによって前記回転制御信号を生成すフィルタ（ｆｉｌｔｅｒ）
    を含む、請求項９に記載のクロック復元装置。
  11. 複数のデータチャネルに対するクロック復元装置であって、
    複数のデータチャネルからデータ信号を受信し、前記複数のデータチャネルのうち１つ以上のアクティブチャネル（ａｃｔｉｖｅ ｃｈａｎｎｅｌ）から受信された少なくとも１つのデータ信号に基づいてグローバル信号を生成する周波数獲得ブロック（ｆｒｅｑｕｅｎｃｙ ａｃｑｕｉｓｉｏｎ ｂｌｏｃｋ）、前記グローバル信号は、前記１つ以上のアクティブチャネルで使用された周波数と実質的に同じ周波数を有し、および
    該当のデータ信号に基づいて前記グローバル信号の位相を回転することによってデータ信号に対応するクロック信号を復元し、前記複数のデータチャネルそれぞれに対応する複数の復元ブロック
    を含む、クロック復元装置。
  12. 前記周波数獲得ブロックは、
    前記複数のデータチャネルそれぞれに対応する複数の周波数検出ブロック、前記複数の周波数検出ブロックそれぞれは、前記グローバル信号に対応するデータ信号を処理（ｐｒｏｃｅｓｓ）することによって中間信号を出力する、および
    前記周波数検出ブロックでの中間信号を結合することによって前記グローバル信号を生成するグローバル信号生成ブロックを含む、請求項１１に記載のクロック復元装置。
  13. 前記複数の周波数検出ブロックそれぞれは、
    該当のデータ信号に基づいて参照信号を生成する参照信号生成部、
    前記グローバル信号に基づいてフィードバック信号を生成するフィードバック信号生成部、および
    前記フィードバック信号および参照信号の間の周波数差を示す中間信号を生成する周波数検出部
    を含む、請求項１２に記載のクロック復元装置。
  14. 前記周波数獲得ブロックは、
    前記復元ブロックから復元されたクロック信号を受信し、前記データ信号、前記グローバル信号、および前記復元されたクロック信号に基づいて前記グローバル信号を生成する、請求項１１に記載のクロック復元装置。
  15. 前記周波数獲得ブロックは、
    前記複数のデータチャネルそれぞれに対応する複数の周波数検出ブロック、および
    前記周波数検出ブロックでの中間信号を結合して前記グローバル信号を生成するグローバル信号生成部
    を含み、
    それぞれの周波数検出ブロックは、該当のデータチャネルに対して復元されたクロック信号と前記グローバル信号に対応するデータ信号を処理（ｐｒｏｃｅｓｓ）することによって中間信号を出力する、請求項１４に記載のクロック復元装置。
  16. 前記周波数検出ブロックそれぞれは、
    該当のデータ信号に対して復元されたクロック信号および該当のデータ信号に基づいて参照信号を生成する参照信号生成部、
    前記グローバル信号に基づいてフィードバック信号を生成するフィードバック信号生成部、および
    前記フィードバック信号および参照信号の間の周波数差を示す中間信号を生成する周波数検出部
    を含む、請求項１５に記載のクロック復元装置。
  17. 前記グローバル信号生成ブロックは、
    前記中間信号を結合してオシレータ制御信号を生成するオシレータ制御部、および
    前記オシレータ制御信号に基づいて前記グローバルクロック信号を生成するオシレータ
    を含む、請求項１１に記載のクロック復元装置。
  18. 前記復元ブロックそれぞれは、
    回転制御信号（ｒｏｔａｔｉｏｎ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ）によって前記グローバル信号の位相を回転して前記クロック信号を生成する位相回転部（ｐｈａｓｅ ｒｏｔａｔｏｒ）、および
    前記位相回転部によって供給されたクロック信号および該当のデータ信号に基づいて前記回転制御信号を生成する回転制御部（ｒｏｔａｔｉｏｎ ｃｏｎｔｒｏｌｌｅｒ）
    を含む、請求項１１に記載のクロック復元装置。
  19. 複数のデータチャネルに対する受信装置（ｒｅｃｅｉｖｅｒ）であって、
    複数のチャネルブロックを含み、
    各チャネルブロックは、
    それぞれのデータチャネルから受信されたそれぞれのデータ信号（ｄａｔａ ｓｉｇｎａｌ）とグローバル信号（ｇｌｏｂａｌ ｓｉｇｎａｌ）に対する応答によって中間信号を生成する周波数検出ブロック（ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｉｏｎ ｂｌｏｃｋ）、
    前記グローバル信号およびそれぞれのデータ信号に対応するそれぞれのデータチャネルに対するデータとクロック信号（ｃｌｏｃｋ ｓｉｇｎａｌ）を復元する復元ブロック（ｒｅｃｏｖｅｒｙ ｂｌｏｃｋ）、および
    前記チャネルブロックから中間信号を受信して結合することによって前記グローバル信号を生成するグローバル信号生成ブロック（ｇｌｏｂａｌ ｓｉｇｎａｌ ｇｅｎｅｒａｔｉｏｎ ｂｌｏｃｋ）
    を含む、受信装置。
  20. 前記受信装置を含む、請求項１９に記載の通信システム。
  21. グローバル信号生成ブロックおよび少なくとも２つのチャネルブロックを含む装置が実行する複数のデータチャネルに対するクロック復元方法であって、
    各チャネルブロックで周波数検出ブロックを利用し、グローバル信号およびそれぞれのデータチャネルから受信されたそれぞれのデータ信号に基づいて中間信号を生成し、
    各チャネルブロックで復元ブロックを利用し、前記グローバル信号および前記それぞれのデータ信号に対応するそれぞれのデータチャネルに対するクロック信号を復元し、
    グローバル信号生成ブロックで前記グローバル信号を生成するように、それぞれのチャネルブロックからの中間信号を受信および結合すること
    を含む、クロック復元方法。
  22. 命令語を含む類型の（ｔａｎｇｉｂｌｅ）コンピュータで読み取り可能な記録媒体であって、その命令語は、少なくとも１つのプロセッサを含む装置、少なくとも２つのチャネルブロック、およびグローバル信号生成ブロックによって実行される場合に、複数のデータチャネルに対するクロック復元方法を実行するためのものであり、
    前記クロック復元方法は、
    各チャネルブロックで周波数検出ブロックを利用し、グローバル信号およびそれぞれのデータチャネルから受信されたそれぞれのデータ信号に基づいて中間信号を生成し、
    各チャネルブロックで復元ブロックを利用し、前記グローバル信号および前記それぞれのデータ信号に対応するそれぞれのデータチャネルに対するクロック信号を復元し、
    グローバル信号生成ブロックを利用して前記グローバル信号を生成するように、それぞれのチャネルブロックからの中間信号を受信および結合すること
    を含む、コンピュータで読み取り可能な記録媒体。
JP2015503121A 2012-03-29 2013-03-27 マルチチャネルのためのクロック復元装置、受信装置、および通信システム Active JP5933111B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261617211P 2012-03-29 2012-03-29
US61/617,211 2012-03-29
PCT/KR2013/002557 WO2013147514A1 (en) 2012-03-29 2013-03-27 Clock recovery, receiver, and communication system for multiple channels

Publications (2)

Publication Number Publication Date
JP2015519773A true JP2015519773A (ja) 2015-07-09
JP5933111B2 JP5933111B2 (ja) 2016-06-08

Family

ID=49236722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015503121A Active JP5933111B2 (ja) 2012-03-29 2013-03-27 マルチチャネルのためのクロック復元装置、受信装置、および通信システム

Country Status (6)

Country Link
US (1) US9189012B2 (ja)
EP (1) EP2832031B1 (ja)
JP (1) JP5933111B2 (ja)
KR (1) KR101584477B1 (ja)
CN (1) CN104521175B (ja)
WO (1) WO2013147514A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013137863A1 (en) 2012-03-13 2013-09-19 Rambus Inc. Clock and data recovery having shared clock generator
US9385859B2 (en) * 2013-12-27 2016-07-05 Realtek Semiconductor Corp. Multi-lane serial data link receiver and method thereof
JP6303513B2 (ja) * 2014-01-14 2018-04-04 富士通株式会社 マルチレーンリタイマ回路およびマルチレーン伝送システム
US10084623B1 (en) * 2014-11-19 2018-09-25 Fmax Technologies, Inc. Multichannel CDR with sharing of adaptation hints and learning
US9590799B2 (en) * 2015-03-21 2017-03-07 Finisar Corporation Clock recovery and equalizer estimation in a multi-channel receiver
CN109845146B (zh) * 2016-10-26 2020-07-07 华为技术有限公司 接收异步时钟的多发射机数据的方法和接收机
US10347283B2 (en) * 2017-11-02 2019-07-09 Kandou Labs, S.A. Clock data recovery in multilane data receiver
US11031939B1 (en) * 2020-03-19 2021-06-08 Mellanox Technologies, Ltd. Phase detector command propagation between lanes in MCM USR serdes
CN113886300B (zh) * 2021-09-23 2024-05-03 珠海一微半导体股份有限公司 一种总线接口的时钟数据自适应恢复***及芯片

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09512379A (ja) * 1994-04-21 1997-12-09 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 記録担体上のｎ個の隣接トラックからのｎ個のディジタル信号を再生する装置
JP2003289294A (ja) * 2002-03-27 2003-10-10 Toshiba Corp クロック抽出回路
JP2004088212A (ja) * 2002-08-23 2004-03-18 Ntt Electornics Corp クロックデータリカバリ回路
US20070033466A1 (en) * 2005-07-11 2007-02-08 International Business Machines Corporation Method and apparatus for handling of clock information in serial link ports
JP2009538592A (ja) * 2007-07-24 2009-11-05 コリア ユニバーシティ インダストリアル アンド アカデミック コラボレイション ファウンデーション 直列送受信装置及びその通信方法
WO2011004580A1 (ja) * 2009-07-06 2011-01-13 パナソニック株式会社 クロックデータリカバリ回路
JP2011119903A (ja) * 2009-12-02 2011-06-16 Mitsubishi Electric Corp Ｐｌｌ回路
WO2011097442A1 (en) * 2010-02-04 2011-08-11 Altera Corporation Clock and data recovery circuitry with auto-speed negotiation and other possible features
JP2012039614A (ja) * 2010-08-05 2012-02-23 Fujitsu Ltd 差動４位相偏移変調の位相補間ベースのクロック及びデータの回復

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0608014A3 (en) * 1993-01-20 1995-02-15 Philips Electronics Nv Device for reproducing n digital signals from n adjacent tracks on a recording medium.
US6178213B1 (en) 1998-08-25 2001-01-23 Vitesse Semiconductor Corporation Adaptive data recovery system and methods
US7158559B2 (en) 2002-01-15 2007-01-02 Tensor Comm, Inc. Serial cancellation receiver design for a coded signal processing engine
EP1469629A1 (en) 2003-04-14 2004-10-20 Infineon Technologies AG Method and apparatus for generating a phase shifted output clock signal
CN101405984B (zh) 2005-12-23 2011-08-24 创达特（苏州）科技有限责任公司 多通道时钟恢复***
US8019034B2 (en) * 2007-10-11 2011-09-13 International Business Machines Corporation Common state-space multi-channel digital sample timing phase control of multiple read channels for correlated signals
US7733592B2 (en) * 2007-10-11 2010-06-08 International Business Machines Corporation Methods for multi-channel data detection phase locked loop frequency error combination
US7885030B2 (en) * 2008-07-07 2011-02-08 International Business Machines Corporation Methods and systems for delay compensation in global PLL-based timing recovery loops
US8289061B2 (en) 2009-09-29 2012-10-16 Integrated Device Technology, Inc. Technique to reduce clock recovery amplitude modulation in high-speed serial transceiver

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09512379A (ja) * 1994-04-21 1997-12-09 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 記録担体上のｎ個の隣接トラックからのｎ個のディジタル信号を再生する装置
JP2003289294A (ja) * 2002-03-27 2003-10-10 Toshiba Corp クロック抽出回路
JP2004088212A (ja) * 2002-08-23 2004-03-18 Ntt Electornics Corp クロックデータリカバリ回路
US20070033466A1 (en) * 2005-07-11 2007-02-08 International Business Machines Corporation Method and apparatus for handling of clock information in serial link ports
JP2009538592A (ja) * 2007-07-24 2009-11-05 コリア ユニバーシティ インダストリアル アンド アカデミック コラボレイション ファウンデーション 直列送受信装置及びその通信方法
WO2011004580A1 (ja) * 2009-07-06 2011-01-13 パナソニック株式会社 クロックデータリカバリ回路
JP2011119903A (ja) * 2009-12-02 2011-06-16 Mitsubishi Electric Corp Ｐｌｌ回路
WO2011097442A1 (en) * 2010-02-04 2011-08-11 Altera Corporation Clock and data recovery circuitry with auto-speed negotiation and other possible features
JP2012039614A (ja) * 2010-08-05 2012-02-23 Fujitsu Ltd 差動４位相偏移変調の位相補間ベースのクロック及びデータの回復

Also Published As

Publication number Publication date
US9189012B2 (en) 2015-11-17
US20130262909A1 (en) 2013-10-03
KR101584477B1 (ko) 2016-01-12
CN104521175B (zh) 2017-10-10
WO2013147514A1 (en) 2013-10-03
EP2832031A4 (en) 2015-12-02
EP2832031A1 (en) 2015-02-04
KR20140139552A (ko) 2014-12-05
CN104521175A (zh) 2015-04-15
EP2832031B1 (en) 2020-03-25
JP5933111B2 (ja) 2016-06-08

Similar Documents

Publication Publication Date Title
JP5933111B2 (ja) マルチチャネルのためのクロック復元装置、受信装置、および通信システム
US8139701B2 (en) Phase interpolation-based clock and data recovery for differential quadrature phase shift keying
US6310521B1 (en) Reference-free clock generation and data recovery PLL
US7532697B1 (en) Methods and apparatus for clock and data recovery using a single source
US6738922B1 (en) Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal
KR100547831B1 (ko) 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치
US20130070882A1 (en) Phase Averaging-Based Clock and Data Recovery
JP5553999B2 (ja) デジタル位相ロックループを実施するためのシステム及び方法
JPH08139778A (ja) 同期検波回路
KR101419892B1 (ko) 수신기 및 이를 포함하는 통신 시스템
US8410834B2 (en) All digital serial link receiver with low jitter clock regeneration and method thereof
JP2008263508A (ja) クロックアンドデータリカバリ回路
CN110768662B (zh) 异步数据恢复
JP2003032233A (ja) ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法
JP4971861B2 (ja) クロックアンドデータリカバリ回路
JP4549861B2 (ja) 平衡型４相相関器を備えたｐｌｌ
CN100431268C (zh) 使用不均衡自动调节相位线路的锁相环
US7239208B1 (en) Device and method for frequency synthesis for wireline transceivers and similar devices
JP5323977B1 (ja) クロック再生装置及び方法
JP2016171387A (ja) クロックデータリカバリ回路
CN116318132A (zh) 一种时钟信号平滑装置、方法及锁相环***
Arya et al. Design of Observer-Controller Digital Phase-Locked Loop Using Kalman Filter
CN114726495A (zh) 一种去除展频的电路及方法
Assaad Design and modelling of clock and data recovery integrated circuit in 130 nm cmos technology for 10 gb/s serial data communications
Kim et al. A study of low jitter phase locked loop for SPDIF

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160428

R150 Certificate of patent or registration of utility model

Ref document number: 5933111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250