JP2011060964A - バンプの形成方法 - Google Patents

バンプの形成方法 Download PDF

Info

Publication number
JP2011060964A
JP2011060964A JP2009208386A JP2009208386A JP2011060964A JP 2011060964 A JP2011060964 A JP 2011060964A JP 2009208386 A JP2009208386 A JP 2009208386A JP 2009208386 A JP2009208386 A JP 2009208386A JP 2011060964 A JP2011060964 A JP 2011060964A
Authority
JP
Japan
Prior art keywords
mask
bump
solder paste
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009208386A
Other languages
English (en)
Inventor
Seiji Shibata
誠治 柴田
Tomohiko Kasahara
智彦 笠原
Masakazu Nakaji
将一 中路
Hiroshi Miura
博志 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to JP2009208386A priority Critical patent/JP2011060964A/ja
Priority to TW099125929A priority patent/TW201133665A/zh
Priority to KR1020100088022A priority patent/KR20110027609A/ko
Publication of JP2011060964A publication Critical patent/JP2011060964A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】バンプ高さを増大でき、かつバンプ高さのバラツキを抑制できるバンプの形成方法を提供する。
【解決手段】電極(2)上に、第１マスクを用いてソルダペーストを印刷して、第１ソルダペースト層を電極(2)上に形成する工程と、前記第１マスクを取り外し、前記第１ソルダペースト層を溶融させた後、凝固させることにより、第１バンプ(8)を電極(2)上に形成する工程と、第１バンプ(8)上に、表面が撥油性を示す第２マスク(10)を用いてソルダペースト(5)を印刷して、第２ソルダペースト層(11)を第１バンプ(8)上に形成する工程と、第２マスク(10)を取り外し、第１バンプ(8)と第２ソルダペースト層(11)とを溶融させることにより一体化させた後、凝固させることにより、第２バンプ(12)を電極(2)上に形成する工程とを有する、バンプの形成方法とする。
【選択図】図２

Description

本発明は、例えばＣＳＰ（チップサイズパッケージ）をマザーボードに実装する際、あるいはウエハーから切り出される半導体チップを実装基板（プリント基板）にベアチップ実装する際などに、接続電極として用いられるバンプの形成方法に関する。
従来、バンプの形成方法としては種々のものが知られているが、利用する技術に応じていくつかに区分される。例えば、めっき法や蒸着法で形成したはんだ膜を利用する方法、はんだボールを電極上に搭載する方法、印刷したソルダペースト（はんだペースト）を利用する方法などがある。これらの方法によって電極上に設けられたはんだ層あるいははんだボールは、リフロー炉で加熱により一時的に溶融せしめられる。こうして形成されるはんだ溶融体ないしはんだ流動体は、表面張力によって略球状あるいは突起状になるので、そのまま冷却して凝固させると、略球状あるいは突起状のバンプが得られる。
上述したバンプの形成方法のうち、製造コストの観点からは、印刷したソルダペーストを利用する方法が最も好ましい。それは、スクリーン印刷法を利用してはんだ層を形成するため、簡単な設備で実施でき、低コスト化が容易だからである。
しかし、このスクリーン印刷を利用する方法の欠点は、他の方法に比べて、得られるバンプの高さが低いことである。これは、「はんだブリッジ」という欠陥やはんだ量のバラツキといった問題を防止するために、一度の印刷で電極上に供給するはんだの量を少な目にしなければならないことに起因する。バンプの高さが低いと、実装基板の表面に凹凸が存在していたり熱変形が生じていたりした場合に、バンプと対応する電極の接合が不充分となって接続不良が生じるおそれがある。
以上のような理由により、スクリーン印刷を利用するバンプ形成方法では、低コストという利点を生かしながら、バンプ高さを増大でき、かつバンプ高さのバラツキを抑制できるバンプ形成方法が求められている。そこで、従来、種々の改良が検討されてきた。例えば、下記の特許文献１では、基板上にマスクを介してソルダペーストを印刷した後にリフローする工程を繰り返し行うことにより、バンプ高さを増大できるバンプ形成方法が開示されている。
特開２００２−１３４５３８号公報
しかし、上記特許文献１に開示された方法を用いても、狭ピッチ化された電極上にバンプを設ける際は、充分な高さのバンプを形成することが困難であり、バンプ高さのバラツキを抑制することも困難であった。
本発明は、上記実情に鑑みてなされたものであり、バンプ高さを増大でき、かつバンプ高さのバラツキを抑制できるバンプの形成方法を提供する。
本発明のバンプの形成方法は、
ａ）基体に設けられた複数の電極上に、複数の開口部を持つ第１マスクを用いてソルダペーストを印刷して、第１ソルダペースト層を複数の前記電極上にそれぞれ形成する工程と、
ｂ）前記第１マスクを取り外し、加熱により前記第１ソルダペースト層を溶融させた後、凝固させることにより、第１バンプを複数の前記電極上にそれぞれ形成する工程と、
ｃ）前記第１バンプ上に、複数の開口部を持ち、かつ表面が撥油性を示す第２マスクを用いてソルダペーストを印刷して、第２ソルダペースト層を複数の前記第１バンプ上にそれぞれ形成する工程と、
ｄ）前記第２マスクを取り外し、加熱により前記第１バンプと前記第２ソルダペースト層とを溶融させることにより一体化させた後、凝固させることにより、前記第１バンプよりも大きい第２バンプを複数の前記電極上にそれぞれ形成する工程とを有する、バンプの形成方法である。
本発明のバンプの形成方法によれば、ソルダペーストの印刷工程を２回以上に分けて行い、２回目以降の印刷工程において表面が撥油性を示す第２マスクを用いることによって、バンプ高さを増大でき、かつバンプ高さのバラツキを抑制できる。
Ａ〜Ｄは、本発明のバンプの形成方法の一実施形態を示す工程別断面図である。 Ａ〜Ｄは、本発明のバンプの形成方法の一実施形態を示す工程別断面図である。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。参照する図１Ａ〜Ｄ及び図２Ａ〜Ｄは、本発明のバンプの形成方法の一実施形態を示す工程別断面図である。
まず、図１Ａに示すように、レジストマスク１及び複数の電極２が設けられた基体３を準備し、レジストマスク１上に複数の開口部４ａを持つ第１マスク４を配置する。ここで、複数の電極２は、レジストマスク１の複数の開口部１ａ内にそれぞれ配置されている。また、第１マスク４を配置する際は、第１マスク４の各開口部４ａが対応する電極２と重なるように配置する。図１Ａでは、第１マスク４の下面がレジストマスク１の表面に接触し、各電極２が第１マスク４の対応する開口部４ａ内の略中央に面している。
レジストマスク１は、例えば、フォトソルダレジスト膜をパターン化して形成される。基体３は、図１Ａではプリント配線基板が使用されているが、他の回路基板や、ＬＳＩチップ等の電子部品等であってもよい。
第１マスク４の材質としては、特に限定されないが、ニッケル、ニッケル合金、ステンレス鋼あるいはアンバー材等の金属などが挙げられる。また、後述する第２マスク１０と同様の材質を使用することもできる。
バンプ高さを容易に増大させるには、第１マスク４の厚みＴＭ１が電極２の厚みＴＥよりも厚いことが好ましい。同様の観点から、第１マスク４の開口部４ａの面積が電極２の面積よりも大きいことが好ましい。
第１マスク４の厚みＴＭ１の好ましい範囲は、電極２の厚みＴＥや形状等により異なるが、例えば、電極２の上面が円形で、電極２の厚みＴＥが５〜５０μｍの場合、第１マスク４の厚みＴＭ１は電極２の厚みＴＥの０．８〜１０．０倍が好ましく、１．２〜５．０倍がより好ましい。また、第１マスク４の開口部４ａの好ましい面積範囲は、電極２の面積や形状等により異なる。例えば、電極２の上面が円形で、その直径が５０〜２００μｍの場合、第１マスク４の開口部４ａの直径は電極２の直径の０．８〜２．５倍が好ましく、１．１〜２．０倍がより好ましい。
次に、図１Ｂに示すように、第１マスク４の上面全体に所定量のソルダペースト５を載せた後、スキージ６を用いて電極２上にソルダペースト５を印刷して、第１ソルダペースト層７を複数の電極２上にそれぞれ形成する。
ソルダペースト５は、特に限定されず、例えばフラックスとはんだ粉末とを含有するソルダペーストを使用することができる。上記フラックスについても特に限定させず、ロジン系樹脂を含むフラックスや、熱硬化性樹脂を含むフラックス等が使用できる。フラックスの樹脂成分としてロジン系樹脂を使用する場合は、適正な粘度を確保する観点から、溶剤としてグリコール系溶剤等を使用することが好ましく、ヘキシルジグリコール、ヘキシルカルビトール、ブチルカルビトール、エチレングリコールモノブチルエーテルを使用することがより好ましい。なお、上記適正な粘度とは、温度２５℃の条件でマルコム粘度計にて測定した粘度が１５０〜４５０Ｐａ・ｓ程度であることをいう。
次に、第１マスク４を取り外し、レジストマスク１、複数の電極２及び複数の第１ソルダペースト層７が設けられた基体３をリフロー炉（図示せず）の中に入れ、所定温度で所定時間加熱する。この際、ソルダペースト５中のフラックスの一部が気化・放散する。他方、ソルダペースト５中のはんだ粒子は溶融して一体化するとともに、はんだ溶融体の表面張力によって略球状あるいは突起状になる。その後、基体３をリフロー炉から取り出して、例えば室温（２５℃）で冷却すると、上記はんだ溶融体が凝固して、図１Ｃに示すように、各電極２上に第１バンプ８が形成される。この際、フラックスの一部が、第１バンプ８の周囲に残さ膜９として残る。
次に、アルコール系洗浄液等によって基体３を洗浄し、図１Ｄに示すように、残さ膜９を除去する。
続いて、図２Ａに示すように、複数の開口部１０ａを持ち、かつ表面が撥油性を示す第２マスク１０を準備し、この第２マスク１０をレジストマスク１上に配置する。ここで、第２マスク１０を配置する際は、第２マスク１０の各開口部１０ａが対応する電極２（第１バンプ８）と重なるように配置する。図２Ａでは、第２マスク１０の下面がレジストマスク１の表面に接触し、各第１バンプ８が第２マスク１０の対応する開口部１０ａ内の略中央に面している。
第２マスク１０としては、例えば撥油性を有さない汎用マスクの表面を撥油処理したものや、撥油性を有する材料からなるもの等が使用できる。撥油性を有さない汎用マスクの表面を撥油処理する際は、汎用マスクの表面全体を撥油処理する必要はないが、汎用マスクの下面及び開口部の内壁面については、撥油処理することが好ましい。なお、本発明において「撥油」とは、ソルダペーストをはじく性質を指す。
マスクの撥油処理方法は、特に限定されないが、マスク表面をフッ素含有化学吸着単分子膜やフッ素樹脂でコーティングする方法、あるいはフッ素含有無電解複合めっき等で撥油層を形成する方法等が例示できる。上記フッ素樹脂の具体例としては、ポリテトラフルオロエチレンに代表されるフッ素系樹脂、及びフッ化ビニリデン系樹脂、例えば、フッ化ビニリデンのホモポリマーや、フッ化ビニリデンと共重合可能な単量体（例えば４フッ化エチレン、フッ化ビニル、６フッ化プロピレン等）とのコポリマーを挙げることが出来る。さらに、上記のフッ素樹脂に、（メタ）アクリル酸エステル系樹脂をブレンドする事も出来る。
バンプ高さを容易に増大させるには、第２マスク１０の厚みＴＭ２が電極２の厚みＴＥよりも厚いことが好ましい。同様の観点から、第２マスク１０の開口部１０ａの面積が電極２の面積よりも大きいことが好ましい。
第２マスク１０の厚みＴＭ２の好ましい範囲は、電極２の厚みＴＥや形状等により異なるが、例えば、電極２の上面が円形で、電極２の厚みＴＥが５〜５０μｍの場合、第２マスク１０の厚みＴＭ２は電極２の厚みＴＥの０．８〜２０．０倍が好ましく、１．２〜１０．０倍がより好ましい。また、第２マスク１０の開口部１０ａの好ましい面積範囲は、電極２の面積や形状等により異なる。例えば、電極２の上面が円形で、その直径が５０〜２００μｍの場合、第２マスク１０の開口部１０ａの直径は電極２の直径の０．８〜３．５倍が好ましく、１．１〜３．０倍がより好ましい。
また、第２マスク１０の厚みＴＭ２は、第１マスク４の厚みＴＭ１と同等又はそれ以上であることが好ましい。バンプ高さをより増大でき、かつバンプ高さのバラツキをより抑制できるからである。同様の観点から、第２マスク１０の厚みＴＭ２と第１マスク４の厚みＴＭ１との比（ＴＭ２／ＴＭ１）は１．０以上であることが好ましく、１．１以上であることがより好ましい。なお、はんだブリッジを確実に防ぐ観点からは、上記比（ＴＭ２／ＴＭ１）は５．０以下であることが好ましく、２．０以下であることがより好ましい。
次に、図２Ｂに示すように、第２マスク１０の上面全体に所定量のソルダペースト５を載せた後、スキージ６を用いて第１バンプ８上にソルダペースト５を印刷して、第２ソルダペースト層１１を複数の第１バンプ８上にそれぞれ形成する。
こうして、第２マスク１０の開口部１０ａ全体がソルダペースト５で充填された後、第２マスク１０を取り外す。この際、第２マスク１０の表面が撥油性を示すため、版抜けが良好となり、第１バンプ８上のはんだ量のバラツキが抑制される。これにより、バンプ高さのバラツキを抑制できる。
バンプ高さのバラツキをより効果的に抑制するには、第２マスク１０の表面に対するヘキシルジグリコール（ソルダペーストに含まれる一般的な溶剤）の接触角が、２５℃において３０°〜５０°であることが好ましく、３５°〜４５°であることがより好ましい。上記接触角（接触角θ）は、マスク上に溶剤を１μL液滴し、θ／２法により測定できる。測定装置としては、例えば接触角計ＣＡ−ＤＴ（協和界面科学社製）が使用できる。
続いて、レジストマスク１、複数の電極２、複数の第１バンプ８及び複数の第２ソルダペースト層１１が設けられた基体３をリフロー炉（図示せず）の中に入れ、所定温度で所定時間加熱する。この際、ソルダペースト５中のフラックスの一部が気化・放散する。他方、ソルダペースト５中のはんだ粒子は溶融して第１バンプ８と一体化するとともに、はんだ溶融体の表面張力によって略球状あるいは突起状になる。その後、基体３をリフロー炉から取り出して、例えば室温（２５℃）で冷却すると、上記はんだ溶融体が凝固して、図２Ｃに示すように、各電極２上に、上述した第１バンプ８よりも大きい第２バンプ１２が形成される。この際、フラックスの一部が、第２バンプ１２の周囲に残さ膜９として残る。
次に、アルコール系洗浄液等によって基体３を洗浄し、図２Ｄに示すように、残さ膜９を除去する。以上の方法でバンプを形成することにより、バンプ高さＨ（レジストマスク１の上面からの高さ）を増大でき、かつバンプ高さＨのバラツキを抑制できる。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態には限定されない。例えば、第２バンプ１２（図２Ｄ）を形成した後、更に図２Ａ〜Ｄに示す工程を１回以上行うことによって、第２バンプ１２よりも大きい第３バンプ（図示せず）を形成してもよい。
また、上記実施形態ではレジストマスクが設けられた基体を用いたが、レジストマスクを設けずに、基体上に直にマスクを配置して印刷を行ってもよい。
また、上記実施形態ではフラックスの残さ膜を除去するための洗浄工程を設けたが、残さ膜は除去しなくてもよい。
また、上記実施形態において、第１マスクにて印刷する際のソルダペーストと第２マスクにて印刷する際のソルダペーストは必ずしも同一のものを使用しなくても良い。
以下に実施例を示し、本発明をより具体的に説明する。これら実施例は、本発明における最良の実施形態の一例ではあるものの、本発明はこれら実施例により限定を受けるものではない。
（使用したマスク）
印刷工程で使用したマスク（いずれも株式会社プロセス・ラボ・ミクロン製、円形開口部の直径：９５μｍ）の詳細を以下に示す。なお、以下において、「接触角」は、いずれもマスク下面に対するヘキシルジグリコールの接触角（２５℃）である。また、汎用マスクＡ〜Ｄについては、ヘキシルジグリコールがマスク下面に染み込むため、接触角の測定が出来なかった。
撥油性マスクＡ：商品名；ナノマスク、厚み；３０μｍ、接触角；４０°
撥油性マスクＢ：商品名；ナノマスク、厚み；３７μｍ、接触角；４０°
撥油性マスクＣ：商品名；ナノマスク、厚み；４３μｍ、接触角；４０°
撥油性マスクＤ：商品名；ナノマスク、厚み；５０μｍ、接触角；４０°
汎用マスクＡ：商品名；バンプマスク、厚み；３０μｍ、接触角；測定不可
汎用マスクＢ：商品名；バンプマスク、厚み；３７μｍ、接触角；測定不可
汎用マスクＣ：商品名；バンプマスク、厚み；４３μｍ、接触角；測定不可
汎用マスクＤ：商品名；バンプマスク、厚み；５０μｍ、接触角；測定不可
（実施例１）
円形銅箔ランド（ランド径：７５μｍ、ランド厚み：１２μｍ、ランド最小ピッチ：１２５μｍ）が形成されたガラスエポキシ基板上に、フォトソルダレジスト（タムラ化研株式会社製、商品名：FINEDEL DSR-330BGX）を塗布し、フォトリソグラフィー工程により、ランド及びその周囲が開口するようにパターン化してレジストマスク（厚み：１５〜２０μｍ）を形成した。次に、形成されたレジストマスクの開口部内（ランド上）に、撥油性マスクＡを用いて、ソルダペースト（タムラ化研株式会社製、商品名：LFSOLDER LF-204）をメタルスキージで印刷し、ピーク温度を２６０℃に設定してリフロー工程を行い、ランド上に第１バンプを形成した。次に、得られた第１バンプ上に、撥油性マスクＢを用いて、ソルダペースト（タムラ化研株式会社製、商品名：LFSOLDER LF-204）をメタルスキージで印刷し、ピーク温度を２６０℃に設定してリフロー工程を行い、ランド上に第２バンプを形成し、試験片を得た。得られた試験片について、下記の評価を行った。結果を表１に示す。
（１）バンプ高さの測定
得られた第２バンプについて、そのレジストマスクの上面からの高さ（図２Ｄのバンプ高さＨ）を光学顕微鏡にて測定した。測定したバンプは、ランドピッチが１２５μｍのエリア内のバンプ（総数：１００個）で、表１には、各バンプの実測値の平均値を示している。
（２）バンプ高さのバラツキの評価
（１）のバンプ高さの測定で得られた各バンプの実測値について標準偏差を算出し、下記基準で評価した。
◎：標準偏差が１．５μｍ未満
○：標準偏差が１．５μｍ以上２．０μｍ未満
△：標準偏差が２．０μｍ以上３．０μｍ未満
×：標準偏差が３．０μｍ以上
（実施例２〜１３及び比較例１〜１２）
実施例２〜１３及び比較例９〜１２については、実施例１のバンプ形成方法において、それぞれ表１に示す第１マスク及び第２マスクを使用したこと以外は、実施例１と同様の方法で試験片を作製し、同様に評価を行った。結果を表１に示す。また、比較例１〜８については、実施例１のバンプ形成方法において、それぞれ表１に示す第１マスクを使用し、２回目の印刷工程を行わなかったこと以外は、実施例１と同様の方法で試験片を作製し、同様に評価を行った。結果を表１に示す。
Figure 2011060964
表１に示すように、本発明の実施例は、比較例に比べ、いずれの評価項目についても良好な結果が得られた。よって、本発明によれば、バンプ高さを増大でき、かつバンプ高さのバラツキを抑制できることが分かった。特に、第２マスクの厚みが第１マスクの厚みと同様又はそれ以上の実施例１〜１２については、バンプ高さのバラツキを抑制する効果が優れていた。
１ レジストマスク
１ａ レジストマスクの開口部
２ 電極
３ 基体
４ 第１マスク
４ａ 第１マスクの開口部
５ ソルダペースト
６ スキージ
７ 第１ソルダペースト層
８ 第１バンプ
９ 残さ膜
１０ 第２マスク
１０ａ 第２マスクの開口部
１１ 第２ソルダペースト層
１２ 第２バンプ

Claims (5)

  1. ａ）基体に設けられた複数の電極上に、複数の開口部を持つ第１マスクを用いてソルダペーストを印刷して、第１ソルダペースト層を複数の前記電極上にそれぞれ形成する工程と、
    ｂ）前記第１マスクを取り外し、加熱により前記第１ソルダペースト層を溶融させた後、凝固させることにより、第１バンプを複数の前記電極上にそれぞれ形成する工程と、
    ｃ）前記第１バンプ上に、複数の開口部を持ち、かつ表面が撥油性を示す第２マスクを用いてソルダペーストを印刷して、第２ソルダペースト層を複数の前記第１バンプ上にそれぞれ形成する工程と、
    ｄ）前記第２マスクを取り外し、加熱により前記第１バンプと前記第２ソルダペースト層とを溶融させることにより一体化させた後、凝固させることにより、前記第１バンプよりも大きい第２バンプを複数の前記電極上にそれぞれ形成する工程とを有する、バンプの形成方法。
  2. 前記第１及び第２マスクの厚みがいずれも前記電極の厚みより厚く、前記第１及び第２マスクの開口部の面積がいずれも前記電極の面積より大きい、請求項１記載のバンプの形成方法。
  3. 前記第２マスクの厚みが前記第１マスクの厚みと同等又はそれ以上である、請求項１又は２記載のバンプの形成方法。
  4. 前記ｄ）の工程の後、更に前記ｃ）及びｄ）の工程を１回以上行うことにより、前記第２バンプよりも大きい第３バンプを複数の前記電極上にそれぞれ形成する工程を有する、請求項１〜３のいずれか１項記載のバンプの形成方法。
  5. 前記第２マスクの表面に対するヘキシルジグリコールの接触角が、２５℃において３０°〜５０°である、請求項１〜４のいずれか１項記載のバンプの形成方法。
JP2009208386A 2009-09-09 2009-09-09 バンプの形成方法 Pending JP2011060964A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009208386A JP2011060964A (ja) 2009-09-09 2009-09-09 バンプの形成方法
TW099125929A TW201133665A (en) 2009-09-09 2010-08-04 Method for forming bump
KR1020100088022A KR20110027609A (ko) 2009-09-09 2010-09-08 범프의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009208386A JP2011060964A (ja) 2009-09-09 2009-09-09 バンプの形成方法

Publications (1)

Publication Number Publication Date
JP2011060964A true JP2011060964A (ja) 2011-03-24

Family

ID=43934357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009208386A Pending JP2011060964A (ja) 2009-09-09 2009-09-09 バンプの形成方法

Country Status (3)

Country Link
JP (1) JP2011060964A (ja)
KR (1) KR20110027609A (ja)
TW (1) TW201133665A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140932A (ja) * 2011-12-28 2013-07-18 Korea Electronics Telecommun 半田バンプ形成方法
CN107347232A (zh) * 2017-08-10 2017-11-14 乐依文半导体(东莞)有限公司 固定晶圆的表面粘贴方法、smt印刷钢网及晶圆固定装置
WO2021259536A3 (de) * 2020-06-23 2022-07-07 Siemens Aktiengesellschaft Verfahren zur kontaktierung eines leistungshalbleiters auf einem substrat sowie leistungshalbleitermodul mit einem leistungshalbleiter und einem substrat

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05220922A (ja) * 1992-02-18 1993-08-31 Matsushita Electric Ind Co Ltd メタルマスク及びその製造方法
JP2002111178A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 導電部の形成方法、および半導体装置
JP2002134538A (ja) * 2000-10-27 2002-05-10 Nec Corp ハンダバンプの形成方法
JP2002353263A (ja) * 2001-05-25 2002-12-06 Matsushita Electric Ind Co Ltd 半田バンプの形成方法
JP2005096401A (ja) * 2003-08-28 2005-04-14 Murata Mfg Co Ltd スクリーン印刷版、およびこれを用いた電子部品装置の製造方法
JP2005340282A (ja) * 2004-05-24 2005-12-08 Sony Corp バンプ形成装置及びバンプ形成方法
JP2006116824A (ja) * 2004-10-21 2006-05-11 Oki Electric Ind Co Ltd 導電性インクの印刷方法及び導電性インクの印刷装置
JP2007023160A (ja) * 2005-07-15 2007-02-01 Three M Innovative Properties Co コーティング剤及びメタルマスク

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05220922A (ja) * 1992-02-18 1993-08-31 Matsushita Electric Ind Co Ltd メタルマスク及びその製造方法
JP2002111178A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 導電部の形成方法、および半導体装置
JP2002134538A (ja) * 2000-10-27 2002-05-10 Nec Corp ハンダバンプの形成方法
JP2002353263A (ja) * 2001-05-25 2002-12-06 Matsushita Electric Ind Co Ltd 半田バンプの形成方法
JP2005096401A (ja) * 2003-08-28 2005-04-14 Murata Mfg Co Ltd スクリーン印刷版、およびこれを用いた電子部品装置の製造方法
JP2005340282A (ja) * 2004-05-24 2005-12-08 Sony Corp バンプ形成装置及びバンプ形成方法
JP2006116824A (ja) * 2004-10-21 2006-05-11 Oki Electric Ind Co Ltd 導電性インクの印刷方法及び導電性インクの印刷装置
JP2007023160A (ja) * 2005-07-15 2007-02-01 Three M Innovative Properties Co コーティング剤及びメタルマスク

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140932A (ja) * 2011-12-28 2013-07-18 Korea Electronics Telecommun 半田バンプ形成方法
KR101857157B1 (ko) * 2011-12-28 2018-05-15 한국전자통신연구원 솔더 범프 형성 방법
CN107347232A (zh) * 2017-08-10 2017-11-14 乐依文半导体(东莞)有限公司 固定晶圆的表面粘贴方法、smt印刷钢网及晶圆固定装置
WO2021259536A3 (de) * 2020-06-23 2022-07-07 Siemens Aktiengesellschaft Verfahren zur kontaktierung eines leistungshalbleiters auf einem substrat sowie leistungshalbleitermodul mit einem leistungshalbleiter und einem substrat

Also Published As

Publication number Publication date
TW201133665A (en) 2011-10-01
KR20110027609A (ko) 2011-03-16

Similar Documents

Publication Publication Date Title
JP5893528B2 (ja) 無鉛はんだバンプ接合構造
US8921221B2 (en) IMS (injection molded solder) with two resist layers forming solder bumps on substrates
JP2005217388A (ja) 半導体パッケージ基板のプリ半田構造及びその製法
JP2009099597A (ja) 半導体装置およびその製造方法
TW201336004A (zh) 迴焊薄膜、焊料凸塊形成方法、焊料接合的形成方法及半導體裝置
JP2005322915A (ja) 構成要素の表面実装アタッチメント
EP2840596A1 (en) Solder bump and forming method therefor, and substrate having solder bump and manufacturing method for substrate having solder bump
JP2005235905A (ja) 半導体装置とその製造方法
US9674952B1 (en) Method of making copper pillar with solder cap
JP2011060964A (ja) バンプの形成方法
WO2018084143A1 (ja) 電子部品パッケージ、回路モジュール、および、電子部品パッケージの製造方法
JP5659821B2 (ja) Ｓｎ合金バンプの製造方法
JP2016115846A (ja) ピラー形成用ペースト、ピラーの製造方法、バンプ構造体の製造方法、ピラー、及びバンプ構造体
JP2018206953A (ja) はんだバンプ形成方法及びはんだペースト
JP2007073617A (ja) 電極構造体、実装用基板及び突起電極並びにこれらの製造方法
JP5924235B2 (ja) 半導体装置およびその製造方法
JP2018046148A (ja) 端子構造、半導体装置、電子装置及び端子の形成方法
TWI247369B (en) Forming method of conductive bump
JP2008140868A (ja) 多層配線基板および半導体装置
JP6263885B2 (ja) はんだバンプ製造方法
KR100900681B1 (ko) 솔더 범프 형성방법
JP2006205563A (ja) 金属印刷版
JP6131633B2 (ja) 半導体装置用回路基板
JP2009188264A (ja) バンプ形成方法
JP6642186B2 (ja) はんだバンプの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319