JP2011055596A

JP2011055596A - 力率改善回路

Info

Publication number: JP2011055596A
Application number: JP2009200055A
Authority: JP
Inventors: Tetsuya Nakamura; 哲也中村; Yukihiro Kaminaga; 行弘神永
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2009-08-31
Filing date: 2009-08-31
Publication date: 2011-03-17
Anticipated expiration: 2029-08-31
Also published as: US20110051462A1; JP5424031B2

Abstract

【課題】従来の力率改善回路の過電圧保護回路は、力率改善回路の出力電圧を直接、過電圧保護回路の検出抵抗を接続しているため、電源停止時の待機電力を増加する要因となっていた。
【解決手段】本過電圧保護回路は、力率改善回路の直流出力電圧端子に複数のスイッチング素子が直列に接続された構成のＤＣ−ＤＣコンバータが接続され、スイッチング素子が直列に接続された接続点に、ラッチ型出力過電圧検出回路の出力過電圧検出抵抗を接続することで待機時電力を低減する。
【選択図】図１

Description

本発明は、力率改善回路の保護回路に関するものである。

従来のこの種の力率改善回路の一例を図４に示す。
図４において、交流電源１からの正弦波電圧はフィルタ２を通過して全波整流回路３で全波整流され、全波整流波形がフィルタ４を通過して力率改善回路５に供給される。力率改善回路５は、チョークコイル６７の主巻線６７ａ、スイッチング素子６８、ダイオード７０、出力コンデンサ７１からなる昇圧型アクティブフィルタ方式であり、制御系として制御回路６を有している。

次に、図４に示す力率改善回路５の動作を説明する。初めに、チョークコイル６７の臨界検出用巻線６７ｂの一端がＧＮＤに接続されており、その他端が抵抗６６及びＤＥＴ端子を介してコンパレータ５４の＋入力端子に入力され、同時に、コンパレータ５４の−入力端子に第３の基準電圧５３が入力されている。コンパレータ５４は、両入力電圧を比較し、コンパレータ５４からローレベルのセット信号がフリップフロップ６２に出力される。

フリップフロップ６２がコンパレータ５４からのセット信号に応じてセットされると、アンド回路６４を介してスイッチング素子６８のゲート端子にハイレベルのドライブ信号がＱ出力端子から供給されて、スイッチング素子６８がオンする。スイッチング素子６８がオンすると、交流電源１からチョークコイル６７の主巻線６７ａ，スイッチング素子６８のドレイン−ソース、電流検出用抵抗６９を介してＧＮＤへとスイッチング電流が流れて、チョークコイル６７にエネルギーが蓄えられる。

このとき、スイッチング素子６８に流れるスイッチング電流は、スイッチング素子６８のソース−ＧＮＤ間に設けられた電流検出用抵抗６９により電圧に変換されてコンパレータ５６の＋入力端子に入力され、コンパレータ５６で乗算器５５から出力される電流目標値Ｖｍと比較される。

スイッチング電流が電流目標値Ｖｍに達すると、コンパレータ５６からハイレベルのリセット信号がオア回路６１を介してフリップフロップ６２に出力される。フリップフロップ６２はコンパレータ５６からのリセット信号に応じてリセットされ、Ｑ出力端子から出力されていたハイレベルのドライブ信号がローレベルに切り替わり、スイッチング素子６８がオフされる。

スイッチング素子６８がオフすると、チョークコイル６７に蓄えられていたエネルギーとフィルタ４から供給される電圧とが合成され、ダイオード７０を通して出力コンデンサ７１に充電される。この結果、出力コンデンサ７１には、フィルタ４から供給された全波整流波形のピーク値より高く昇圧された電圧が出力される。

チョークコイル６７に蓄えられていたエネルギーの放出が終了すると、チョークコイル６７の巻線電圧が反転する。この巻線電圧をチョークコイル６７の臨界検出用巻線６７ｂにより検出し、抵抗６６及びＤＥＴ端子を介してコンパレータ５４に入力する。コンパレータ５４は、ＤＥＴ端子からの電圧と第３の基準電圧５３とを比較し、コンパレータ５４からローレベルのセット信号がフリップフロップ６２に出力される。この結果、コンパレータ５４からのセット信号に応じてフリップフロップ６２がセットされ、再びハイレベルのドライブ信号がスイッチング素子６８のゲート端子に入力されてスイッチング素子６８がオンする。すなわち、チョークコイル６７のエネルギーの放出が終了した時点で、フリップフロップ６２を再びセットし、スイッチング素子６８をオンさせる。

出力コンデンサ７１からの出力電圧は、抵抗７３，抵抗７４，抵抗７５によって分圧されてＣＶ端子を介してオペアンプ５７に入力され、オペアンプ５７により、第１の基準電圧５８との差信号が増幅されて出力される誤差信号が乗算器５５に供給される。

フィルタ４からの全波整流波形は抵抗５１，５２により分圧され、ＡＣ端子を介して乗算器５５に入力され、乗算器５５により全波整流波形とこの誤差信号が乗算され、乗算出力は、コンパレータ５６の−入力端子へ供給される。乗算器５５の出力は、全波整流波形（脈流波形）と出力電圧に応じて大小するもので、ＣＳ端子を介して検出されるスイッチング電流の電流目標値Ｖｍとなる。

以後、このような動作の繰り返しにより力率改善回路５の出力コンデンサ７１の出力電圧Ｖｏは一定に保たれる。同時に、交流電源１に流れる電流が交流電源１の電圧に追従した正弦波電流波形となる。

また、力率改善回路５は、故障等により出力電圧Ｖｏが過電圧となった場合に、力率改善回路５を停止させるラッチ型出力過電圧検出回路８１を有する。ラッチ型出力過電圧検出回路８１は、力率改善回路の出力電圧Ｖｏを抵抗８３と抵抗８４とで分圧し、分圧電圧を基準電圧８６とコンパレータ８５により比較し、過電圧時にはコンパレータ８５からラッチ回路８７にハイレベルを出力し、ラッチ回路８７をセットし、制御回路６のＯＦＦ端子に停止信号を送出し、力率改善回路５を停止させる。

また、力率改善回路５は、出力電圧Ｖｏを一定にするために、抵抗７３，抵抗７４，抵抗７５からなる出力電圧検出回路７２の抵抗７５の電圧をオペアンプ５７に入力して、フィードバック制御を行っているが、交流電源１に流れる電流を正弦波状とするために、正弦波の周波数に対応して応答を十分に遅くする必要がある。このため、ＦＢ端子−ＣＶ端子間に比較的大きな位相補償用コンデンサ７６を接続している。これにより、正弦波の周波数に対応して応答を十分に遅くすることができるが、応答が遅いために、入力急変、負荷急変等により出力電圧が短い期間に上昇する問題がある。

この問題を解決するために、制御回路６にはＯＶＰ端子が設けられており、ＯＶＰ端子は、抵抗７３と抵抗７４との接続点の電圧をＯＶＰ端子に入力し、該電圧は、ＣＶ端子の電圧より少し高い電圧に設定されている。ＯＶＰ端子から第２の基準電圧６０より大きな電圧が入力されると、コンパレータ５９がハイレベルを出力する。コンパレータ５９の出力は、オア回路６１を介してフリップフロップ６２をリセットし、スイッチング素子６８をオフさせる。
これにより、入力急変や負荷急変により出力電圧Ｖｏが過電圧状態となって上昇している期間のみスイッチング素子６８をオフさせ、出力電圧Ｖｏが上昇することを防止している。
さらに、図示しないが先行技術文献にあるように、出力電圧検出回路７２の他に、同様の出力電圧検出回路からなる非ラッチ型出力過電圧検出回路を追加して、ＯＶＰ端子の速度応答を改善してもよい。
さらに、過電圧時の保護として、ラッチ型出力過電圧検出回路８１を接続することで、力率改善回路５を安全に確実に停止させる。

特開２００３−３４８８４８号公報

しかしながら、上記従来技術にはラッチ型出力過電圧回路８１が接続され、力率改善回路の消費電力を費やす一因となっている。
また、上記従来技術においては、力率改善回路の出力端子間に接続され、電子機器の待機時など力率改善回路を停止している場合においても、交流電源から全波整流回路３、チョークコイル６７ａ、ダイオード７０を介して接続されていることから、前記回路による消費電力はなくならない。近年のテレビ受像機などにおいては、リモコン待機時などの消費電力を０．１Ｗ前後にするなど極限まで減ずる対策がなされ、省エネ化が進められている中で、保護回路による消費電力の増加は大きな問題である。

本発明の目的は、上記問題点に鑑み、力率改善回路の過電圧保護回路の電圧検出抵抗による待機時の損失を削減し、定常動作時の過電圧検出抵抗の損失を半減した、力率改善回路を提供することにある。

本発明の力率改善回路の保護回路は、交流電源から供給される交流電圧を整流して得られる全波整流波形をチョークコイルを介して入力し、第１のスイッチング素子によりオンオフし、整流平滑して直流の出力電圧を得る力率改善回路であって、
前記出力電圧を一定値に制御するために前記出力電圧を検出して第１の検出電圧を得る出力電圧検出回路と、
前記出力電圧と前記出力電圧の過電圧状態を検出するための過電圧基準電圧とを比較し、
前記出力電圧が前記過電圧基準電圧に達したことを示す出力をラッチするラッチ型出力過電圧検出回路と、
前記出力電圧検出回路で得られた第１の検出電圧と前記ラッチ型出力過電圧検出回路からのラッチ出力とに基づき前記スイッチング素子をオンオフ制御する制御回路と、
力率改善回路の直流の出力電圧に複数のスイッチング素子が直列に接続された構成のＤＣ−ＤＣコンバータが接続され、
前記複数のスイッチング素子が直列に接続された接続点に、前記ラッチ型出力過電圧検出回路の出力過電圧検出抵抗の正極側の検出端子が接続されたことを特徴とする。
また、前記複数のスイッチング素子はブリッジ構成されたＤＣ−ＤＣコンバータが接続されたことを特徴とする。

本発明によれば、電子機器の待機時における力率改善回路の過電圧検出用抵抗による損失を無くし、電子機器の待機時電力を低減することができる。また、待機時電力を考慮しなくて済むため、過電圧検出用抵抗値を比較的小さくすることができ、設計の自由度が増し、過電圧保護回路の外来ノイズ耐量を向上することが可能になる。

本発明の実施の形態に係る力率改善回路を含んだ直流電源回路の構成図である。力率改善回路の出力電圧と電流共振型直流電源回路のスイッチ素子の電圧波形の状態を説明する図である。本発明の実施形態の応用に係る力率改善回路及び過電圧保護回路とＤＣ−ＤＣコンバータの構成図である。従来の力率改善回路及び過電圧保護回路の構成図である。

図１は本発明の実施形態に係る力率改善回路を含んだ直流電源回路を示す構成図である。
本実施形態による力率改善回路の過電圧保護回路８１は、ＤＣ−ＤＣコンバータ８９のスイッチ素子９１、９２の接続点に過電圧保護回路８１の過電圧検出端子（正極端子）が接続された点に特徴を有している。なお、過電圧保護回路８１の過電圧検出端子（負極端子）は力率改善回路のＧＮＤ端子と共通のラインに接続されている。

図１に示した過電圧保護回路を備えた力率改善回路５は、出力に電流共振型直流電源８９ａが接続された構成となっている。力率改善回路５の構成は、図４で示した従来の回路図と同じ構成である。過電圧保護回路８１は、図４で示した従来の回路図と同じ構成だが、過電圧検出のための結線箇所が従来の回路と異なり、電流共振型直流電源８９ａのハーフブリッジ構成のスイッチ素子間の接続部に結線されている。
ここで、図４の従来の回路と同一又は類似の部分には同一又は類似の符号を付している。

ＤＣ−ＤＣコンバータ８９ａは、一例として、共振型スイッチング電源で構成されている。この共振型スイッチング電源は、力率改善回路の出力電圧端子の正極と負極間に直列に接続したハイサイド及びローサイドのスイッチング素子と、ローサイドのスイッチング素子と並列接続されトランス９３の1次巻線９３ａと電流共振コンデンサ９４で構成された共振回路及び電圧共振コンデンサ８８を備えており、このハイサイド及びローサイドのスイッチング素子を交互にオンオフさせることにより、このトランス９３のリーケージインダクタンスを含む1次側インダクタンスと電流共振コンデンサに共振電流を流し、このときトランス９３の2次巻線（９５又は９６）に得られる電圧をダイオード９５又は９６を介して整流して出力側に直流電圧を得るようになっている。

共振型スイッチング電源では、スイッチング周波数を変化させて出力電圧を制御するＰＦＭ（Pulse Frequency Modulation）制御方式を採用している。ＰＦＭ制御のスイッチング周波数として、共振周波数よりも高い周波数領域にて出力電圧を制御する場合は、スイッチング周波数を高くすることで出力電圧を低くし、スイッチング周波数を低くすることで出力電圧を高くする。
この場合、出力電圧Ｖｏｕｔをフィードバックして安定した出力電圧を得られるように、誤差増幅器９８により出力電圧と図示しない内部基準電圧とを比較して、フィードバック信号を、フォトカプラ９９ａ及び９９ｂを介して１次側のＤＣ−ＤＣ制御回路９０へ出力する。１次側のＤＣ−ＤＣ制御回路は、スイッチング素子９１，９２のスイッチング周波数を、出力電圧Ｖｏｕｔが安定するように制御する。

図２は力率改善回路の出力電圧と電流共振型直流電源回路のスイッチ素子の電圧波形の状態を説明する図である。図２は、負荷電流Ｉｏｕｔを変化させた場合のローサイドスイッチング素子９２のドレイン電圧Ｖｓを示す。
ここで、ハイサイド及びローサイドのスイッチング素子の接続点の電圧Ｖｓは、力率改善回路の出力電圧ＶｏとＧＮＤ間をオンオフ動作するので、力率改善回路の出力電圧Ｖｏを検出することが可能である。
また、ハイサイド及びローサイドのスイッチング素子がオンオフしなければ、過電圧検出回路８１の検出抵抗８３、８４には電圧が印加されない。すなわち、ＤＣ−ＤＣコンバータが動作していない待機時では、抵抗８３，８４の電力損失は生じないことになる。
さらに、ハイサイド及びローサイドのスイッチング素子の接続点の電圧Ｖｓは、負荷電流に関わらず、ほぼデューティー５０％のパルス波形であり、過電圧検出回路８１の検出抵抗８３、８４の損失は力率改善回路の出力電圧端子に接続した場合と比較して、１／２の損失に低減する。
以上、本実施形態によれば、待機時に力率改善回路及び後段に接続されるＤＣ−ＤＣコンバータを停止することにより、力率改善回路の過電圧保護の検出抵抗損失を削減することが可能になる。

また、従来技術では検出抵抗の損失と、過電圧保護回路の誤動作防止の観点からの入力インピーダンス値より、検出抵抗の範囲が制限された。しかし、本実施形態によれば、ＤＣ−ＤＣコンバータのオンオフ・デューティー比で前記抵抗損失が比例するので、抵抗損失をデューティー分で減ずることができる、或いは過電圧保護回路の検出抵抗値を小さくし、保護回路入力部のインピーダンスを小さくすることで誤動作をより防止することができるという効果を奏する。

以上の実施形態で、本発明を具体的に説明したが、本発明は上記実施形態に限定されないことは勿論である。例えば、ＤＣ−ＤＣコンバータは電流共振型に限定されないで、ハーフブリッジ・フォワード方式、フルブリッジ・フォワード方式など任意に設定できる。

また、図３は、本発明の実施形態の応用に係る力率改善回路及び過電圧保護回路とＤＣ−ＤＣコンバータの構成図である。図３に示すように、過電圧保護回路の入力部にピークホールド回路を接続し、パルス電圧検出から直流電圧検出に変換することで、よりノイズ耐量を強くすることも可能である。

１・・・交流電源
２・・・フィルタ
３・・・全波整流回路
４・・・フィルタ
５・・・力率改善回路
６・・・力率改善回路の制御回路
７２・・・出力電圧検出回路
８１、８１ａ・・・ラッチ型出力過電圧検出回路
８９，８９ａ・・・ＤＣ−ＤＣコンバータ（共振型スイッチング電源）
９０・・・ＤＣ−ＤＣ制御回路

Claims

交流電源から供給される交流電圧を整流して得られる全波整流波形をチョークコイルを介して入力し、第１のスイッチング素子によりオンオフし、整流平滑して直流の出力電圧を得る力率改善回路であって、
前記出力電圧を一定値に制御するために前記出力電圧を検出して第１の検出電圧を得る出力電圧検出回路と、
前記出力電圧と前記出力電圧の過電圧状態を検出するための過電圧基準電圧とを比較し、
前記出力電圧が前記過電圧基準電圧に達したことを示す出力をラッチするラッチ型出力過電圧検出回路と、
前記出力電圧検出回路で得られた第１の検出電圧と前記ラッチ型出力過電圧検出回路からのラッチ出力とに基づき前記スイッチング素子をオンオフ制御する制御回路と、
力率改善回路の直流の出力電圧端子に複数のスイッチング素子が直列に接続された構成のＤＣ−ＤＣコンバータが接続され、
前記複数のスイッチング素子が直列に接続された接続点に、前記ラッチ型出力過電圧検出回路の出力過電圧検出抵抗の正極側の検出端子が接続されたことを特徴とする力率改善回路。
前記複数のスイッチング素子はブリッジ構成されたＤＣ−ＤＣコンバータが接続されたことを特徴とする請求項１記載の力率改善回路。