JP5588393B2 - 同期整流型コンバータ、その試験システム - Google Patents

Description

本発明は、同期整流素子を用いた同期整流型コンバータ、その試験システムおよびその試験方法に関する。

電源装置の過電圧保護回路の動作試験方法として、可変電圧を生成するボリュームを搭載し、電源装置の出力電圧を自己上昇させて試験する方法がある。この方法では、内部搭載ボリュームによる電圧の調整が必要であるが、ボリュームによる調整は手動が一般的であり、自動試験に向いていない。

また、電源装置の過電圧保護回路の動作試験方法として、電源装置の出力端子に外部電圧を印加して試験する方法がある（たとえば、特許文献１参照）。この方法では、電源装置の出力端子に印加する電圧をコンピュータ制御することも可能であり、自動試験が可能である。

ところで、ＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータの転流素子に同期整流素子が多く用いられている。転流素子に同期整流素子を用いる場合、ダイオードを用いる場合と比較し、電源の変換効率を高めることができる。一般的に、同期整流素子にはＦＥＴが用いられる。

特開平５−１２６８８７号公報

ＦＥＴは双方向に電流を流す性質があるため、電源装置の出力端子に外部から高電圧を印加すると、同期整流素子であるＦＥＴに電流が流れ、外部電源による電流が逆流してしまう。電流が逆流すると電源装置の出力電圧が上昇しなくなり、過電圧保護回路の動作試験が困難になる。

本発明はこうした状況に鑑みてなされたものであり、その目的は、同期整流素子を用いた電源装置の過電圧保護回路の動作試験を、出力端子から外部電圧を印加する方法で実現できるようにする技術を提供することにある。

上記課題を解決するために、本発明のある態様の同期整流型コンバータは、入出力を絶縁するトランスと、トランスの二次側に接続されるスイッチング素子と、スイッチング素子に接続されるＬＣフィルタと、スイッチング素子とＬＣフィルタとの間のノードに接続される同期整流素子と、本同期整流型コンバータの出力電圧を監視して過電圧を検出する過電圧保護回路と、同期整流素子の動作を停止させるための同期整流停止回路と、を備える。たとえば、同期整流素子にはＦＥＴが用いられてもよい。その場合、同期整流停止回路はＦＥＴをオフするための信号を供給する。

この態様によると、同期整流型コンバータの過電圧保護回路の動作試験を、同期整流型コンバータの出力端子から外部電圧を印加する方法で行うことができる。

同期整流停止回路は、トランスの２次側の入力電圧を整流する第１ダイオードと、第１ダイオードにより整流された電圧を平滑化するＲＣフィルタと、ＲＣフィルタの出力電圧を検出する検出回路と、を含んでもよい。検出回路は、出力電圧の低下に応じて、ＦＥＴのゲート電圧を低下させてもよい。

同期整流停止回路は、転流用ＦＥＴのゲート端子に接続されるテスト端子を含んでもよい。テスト端子には、同期整流型コンバータの出力端子に試験用の電圧を印加して過電圧試験するとき、グラウンド電位が印加されてもよい。

本発明の別の態様は、同期整流型コンバータの試験システムである。この同期整流型コンバータの試験システムは、上述の同期整流型コンバータと、同期整流型コンバータの出力端子に試験用の電圧を印加する外部電源装置と、過電圧保護回路の動作を試験する過電圧試験装置と、を備える。

本発明のさらに別の態様は、同期整流型コンバータの試験方法である。この方法は、同期整流型コンバータの出力端子に試験用の電圧を印加して過電圧試験するとき、同期整流素子の動作を停止させる。

本発明によれば、同期整流素子を用いた電源装置の過電圧保護回路の動作試験を、出力端子から外部電圧を印加する方法で実現できるようになる。

比較例に係る、同期整流型コンバータの試験システムの構成を示す図である。 本発明の実施の形態に係る、同期整流型コンバータの試験システムの構成を示す図である。 実施例１に係る、同期整流型コンバータの試験システムの構成を示す図である。 実施例１に係る、同期整流型コンバータの試験システムの動作を説明するためのタイミングチャートを示す図である。 実施例２に係る、同期整流型コンバータの試験システムの構成を示す図である。

図１は、比較例に係る、同期整流型コンバータの試験システム５００の構成を示す図である。試験システム５００は、ＤＣ−ＤＣコンバータ１００、外部電源装置２００および過電圧試験装置３００を備える。図１に示すＤＣ−ＤＣコンバータ１００は、ステップダウンＤＣ−ＤＣコンバータであり、直流電源から入力される直流電力を降圧して出力する。なお、交流電源が用いられる場合、交流電源とＤＣ−ＤＣコンバータ１００との間にダイオードブリッジ回路などで構成される整流回路が挿入される。この場合、整流回路を含めた回路全体ではＡＣ−ＤＣコンバータとなる。

図１に示すＤＣ−ＤＣコンバータ１００は絶縁型でフルブリッジ型で同期整流型のコンバータである。ＤＣ−ＤＣコンバータ１００は、Ｈブリッジ回路、トランスＴ１、第１抵抗Ｒ１、第２抵抗Ｒ２、第１ＦＥＴＱ１、第２ＦＥＴＱ２、ＬＣフィルタ、第３抵抗Ｒ３、第４抵抗Ｒ４、コンパレータＣＰ１、誤差増幅部１２およびＰＷＭ制御部１１を備える。

Ｈブリッジ回路は、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３および第４スイッチＳ４を含む。第１スイッチＳ１および第２スイッチＳ２の高電位側端子は、プラスの入力端子に接続される。第３スイッチＳ３および第４スイッチＳ４の低電位側端子は、マイナスの入力端子に接続される。第１スイッチＳ１の低電位側端子と第３スイッチＳ３の高電位側端子とが接続され、そのノードはトランスＴ１の一次巻線の一方の端子に接続される。第２スイッチＳ２の低電位側端子と第４スイッチＳ４の高電位側端子とが接続され、そのノードはトランスＴ１の一次巻線の他方の端子に接続される。

第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３および第４スイッチＳ４のオンオフは、ＰＷＭ制御部１１により制御される。ＰＷＭ制御部１１により第１スイッチＳ１および第４スイッチＳ４がオン、第２スイッチＳ２および第３スイッチＳ３がオフに制御されるとトランスＴ１の一次巻線に順方向電流が流れる。一方、ＰＷＭ制御部１１により第１スイッチＳ１および第４スイッチＳ４がオフ、第２スイッチＳ２および第３スイッチＳ３がオンに制御されるとトランスＴ１の一次巻線に逆方向電流が流れる。トランスＴ１の一次巻線に流れる電流量は、ＰＷＭ制御部１１により制御されるデューティ比により決定される。

トランスＴ１は入出力（すなわち、一次側と二次側）を絶縁する。トランスＴ１の二次巻線には、一次巻線と二次巻線との巻数比および一次巻線に流れる電流に応じた電流が流れる。図１に示す構成では二次巻線上の二つのノードから二次側のプラスの入力端子とマイナスの入力端子が取り出される。二次巻線の二つのノードは、所定の分圧比で分圧される地点に設けられる。

第１ＦＥＴＱ１はトランスＴ１の二次側に接続される。より具体的には、第１ＦＥＴＱ１にはｎチャネルのＭＯＳＦＥＴやパワーＭＯＳＦＥＴが採用され、第１ＦＥＴＱ１のソース端子は二次側のプラスの入力端子に接続され、そのゲート端子は第１抵抗Ｒ１を介してトランスＴ１の二次巻線の一端と接続され、そのドレイン端子はＬＣフィルタに接続される。第１ＦＥＴＱ１は二次側の入力電圧を降圧するスイッチング素子として機能する。

ＬＣフィルタは第１ＦＥＴＱ１に接続される。ＬＣフィルタはインダクタＬ１および第１容量Ｃ１により構成される。インダクタＬ１の一端は第１ＦＥＴＱ１のドレイン端子に接続され、その他端はＤＣ−ＤＣコンバータ１００のプラスの出力端子に接続される。第１容量Ｃ１はインダクタＬ１より後段に設けられ、ＤＣ−ＤＣコンバータ１００のプラスの出力端子とマイナスの出力端子との間に接続される。ＬＣフィルタは、ＤＣ−ＤＣコンバータ１００の出力電圧を平滑化する。

第２ＦＥＴＱ２は、第１ＦＥＴＱ１とＬＣフィルタとの間のノードに接続される。より具体的には、第２ＦＥＴＱ２にはｎチャネルのＭＯＳＦＥＴやパワーＭＯＳＦＥＴが採用され、第２ＦＥＴＱ２のソース端子は二次側のマイナスの入力端子に接続され、そのゲート端子は第２抵抗Ｒ２を介してトランスＴ１の二次巻線の他端と接続され、そのドレイン端子は第１ＦＥＴＱ１とＬＣフィルタとの間のノードに接続される。

第２ＦＥＴＱ２は同期整流型の転流素子である。第２ＦＥＴＱ２は第１ＦＥＴＱ１がオフのときオンする。第２ＦＥＴＱ２がオンするとインダクタＬ１に蓄積されたエネルギが出力端子に転流する。なお、転流素子にダイオードではなくＦＥＴを用いることにより、電源の変換ロスを小さくできる。

ＤＣ−ＤＣコンバータ１００の出力電圧は誤差増幅部１２に入力される。誤差増幅部１２は、当該出力電圧と目標電圧とを比較し、その誤差を増幅してＰＷＭ制御部１１に出力する。ＰＷＭ制御部１１は、当該出力電圧が当該目標電圧より低い場合、デューティ比を大きくしてトランスＴ１の一次巻線に流れる電流量が増大するよう制御する。一方、当該出力電圧が当該目標電圧より高い場合、デューティ比を小さくしてトランスＴ１の一次巻線に流れる電流量が減少するよう制御する。このフィードバック制御によりＤＣ−ＤＣコンバータ１００の出力電圧を安定化させることができる。

ＤＣ−ＤＣコンバータ１００の出力電圧は第３抵抗Ｒ３および第４抵抗Ｒ４により分圧され、コンパレータＣＰ１にも入力される。コンパレータＣＰ１は、分圧電圧が参照電圧Ｖｒｅｆを超えると有意な信号（たとえば、ハイレベル信号）を出力する。コンパレータＣＰ１は過電圧保護回路として機能する。図示しないが、ＤＣ−ＤＣコンバータ１００の実使用時にはコンパレータＣＰ１が過電圧を検出すると、トランスＴ１の一次巻線への電圧印加が停止されるよう構成される。また、コンパレータＣＰ１が過電圧を検出するとアラームが鳴るよう構成されてもよい。

ＤＣ−ＤＣコンバータ１００の実使用時にはＤＣ−ＤＣコンバータ１００の出力端子には負荷が接続されるが、試験時には外部電源装置２００が接続される。外部電源装置２００は、ＤＣ−ＤＣコンバータ１００の出力端子に試験用の電圧を印加する。この電圧は過電圧試験装置３００の制御にしたがい漸次的に上昇していく電圧である。

過電圧試験装置３００は、コンパレータＣＰ１の出力端子に接続され、コンパレータＣＰ１の出力が反転するタイミングを検出する。過電圧試験装置３００は、このタイミングで外部電源装置２００がＤＣ−ＤＣコンバータ１００の出力端子に印加している電圧を検出する。過電圧試験装置３００は、たとえば、ＰＣと電圧検出装置で構成することができる。

しかしながら、比較例に係る試験システム５００では、外部電源装置２００からＤＣ−ＤＣコンバータ１００の出力端子に印加する電圧を上昇させていくと、第１ＦＥＴＱ１のオン期間が短くなり、第２ＦＥＴＱ２のオン期間が長くなる。これにより、インダクタＬ１、第２ＦＥＴＱ２を通じで電流が逆流してしまい、ＤＣ−ＤＣコンバータ１００の出力端子の電圧が上昇しないという問題がある。

図２は、本発明の実施の形態に係る、同期整流型コンバータの試験システム５００の構成を示す図である。図２に示す構成は、図１に示す構成と比較し、同期整流停止回路２０が追加された構成である。同期整流停止回路２０は、同期整流素子の動作を停止させるための回路である。本実施の形態では、同期整流素子として第２ＦＥＴＱ２が用いられるため、同期整流停止回路２０は、第２ＦＥＴＱ２をオフするための信号を供給する回路である。以下、同期整流停止回路２０の具体的な構成例を説明する。

図３は、実施例１に係る、同期整流型コンバータの試験システム５００の構成を示す図である。実施例１では、同期整流停止回路２０は、第１ダイオードＤ１、第２ダイオードＤ２、ＲＣフィルタおよび検出回路Ｍ１により構成される。

第１ダイオードＤ１のアノード端子は二次側のプラスの入力端子に接続され、そのカソード端子はＲＣフィルタに接続される。第１ダイオードＤ１はトランスＴ１の二次側の入力電圧を整流する。ＲＣフィルタは第５抵抗Ｒ５および第２容量Ｃ２により構成される。第５抵抗Ｒ５の一端は第１ダイオードＤ１のカソード端子と接続され、その他端は第２容量Ｃ２の一端に接続される。第２容量Ｃ２の他端はグラウンドに接続される。ＲＣフィルタは、第１ダイオードＤ１により整流された電圧を平滑化する。

第５抵抗Ｒ５と第２容量Ｃ２との間のノードに検出回路Ｍ１が接続される。第２ダイオードＤ２のアノード端子は第２ＦＥＴＱ２のゲート端子と第２抵抗Ｒ２との間のノードに接続され、そのカソード端子は検出回路Ｍ１に接続される。検出回路Ｍ１は、ＲＣフィルタの出力電圧を検出し、その出力電圧の低下に応じて第２ＦＥＴＱ２のゲート電圧を低下させる。すなわち、その出力電圧の低下に応じて、第２ダイオードＤ２のカソード端子の電圧を下げることにより、第２ＦＥＴＱ２のゲート端子から電流を引き抜いて、当該ゲート端子の電圧を低下させる。

検出回路Ｍ１は、たとえば、コンパレータとスイッチで構成することができる。当該スイッチは第２ダイオードＤ２のカソード端子とグラウンドとの間に挿入される。当該コンパレータはＲＣフィルタの出力電圧が参照電圧を超えると当該スイッチをオンさせる。これにより、第２ダイオードＤ２が導通し、第２ＦＥＴＱ２のゲート端子の電圧がゼロになり、第２ＦＥＴＱ２がオフする。

図４は、実施例１に係る、同期整流型コンバータの試験システム５００の動作を説明するためのタイミングチャートを示す図である。外部電源装置２００からＤＣ−ＤＣコンバータ１００の出力端子に外部電圧を印加すると、ＰＷＭ制御によりトランスＴ１に印加されるパルス波形のオン幅Ｔｏｎが狭くなる。これに伴い、トランスＴ１の二次側の入力端子に接続されている第２ダイオードＤ２のアノード側のパルス波形のオン幅Ｔｏｎも狭くなる。

第１ダイオードＤ１のカソード端子の電圧はＲＣフィルタにより平滑化され、直流電圧に変換される。この直流電圧はオン幅Ｔｏｎの減少とともに低下する。検出回路Ｍ１はこの直流電圧の低下を検出し、第２ダイオードＤ２のカソード端子をグラウンドに引き込むことにより、同期整流素子である第２ＦＥＴＱ２の動作を停止させる。これにより、第２ＦＥＴＱ２に電流が逆流することなく、ＤＣ−ＤＣコンバータ１００の出力端子に印加される外部電圧が上昇し、過電圧保護回路の試験が的確に実施できる。

図５は、実施例２に係る、同期整流型コンバータの試験システム５００の構成を示す図である。実施例２では、同期整流停止回路２０は第２ダイオードＤ２およびテスト端子により構成される。当該テスト端子は、第２ダイオードＤ２を介して第２ＦＥＴＱ２のゲート端子に接続される。より具体的には、第２ダイオードＤ２のアノード端子は第２ＦＥＴＱ２のゲート端子と第２抵抗Ｒ２との間のノードに接続され、そのカソード端子は当該テスト端子に接続される。当該テスト端子には、ＤＣ−ＤＣコンバータ１００の出力端子に試験用の電圧を印加して過電圧試験するとき、グラウンド電位が印加される。図５に示す例では外部電源装置２００からグラウンド電位を印加する例を描いているが、外部電源装置２００以外からグラウンド電位が印加されてもよい。これにより、同期整流素子である第２ＦＥＴＱ２の動作を停止させることができる。よって、第２ＦＥＴＱ２に電流が逆流することなく、ＤＣ−ＤＣコンバータ１００の出力端子に印加される外部電圧が上昇し、過電圧保護回路の試験が的確に実施できる。

以上説明したように本実施の形態によれば、同期整流素子の動作を停止させる同期整流停止回路２０を設けたことにより、同期整流素子を用いた電源装置の過電圧保護回路の動作試験を、出力端子から外部電圧を印加する方法で的確に実施できるようになる。ボリュームを誤差増幅部１２の入力に接続して、手動で電圧を調整する必要がないため、過電圧保護回路の動作試験を自動試験機にて容易に実行できる。

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

上述した実施の形態では、ＤＣ−ＤＣコンバータ１００として、フルブリッジ方式を採用した例を説明した。この点、ハーフブリッジ方式、プッシュプル方式を採用してもよい。また、フォワード方式やフライバック方式を採用してもよい。また、自己駆動型の第１ＦＥＴＱ１および第２ＦＥＴＱ２を用いる例を説明したが、第１ＦＥＴＱ１および第２ＦＥＴＱ２をＰＷＭ制御部１１により駆動する構成であってもよい。

１００ ＤＣ−ＤＣコンバータ、 １１ ＰＷＭ制御部、 １２ 誤差増幅部、 Ｓ１ 第１スイッチ、 Ｓ２ 第２スイッチ、 Ｓ３ 第３スイッチ、 Ｓ４ 第４スイッチ、 Ｔ１ トランス、 Ｒ１ 第１抵抗、 Ｒ２ 第２抵抗、 Ｑ１ 第１ＦＥＴ、 Ｑ２ 第２ＦＥＴ、 Ｌ１ インダクタ、 Ｃ１ 第１容量、 Ｒ３ 第３抵抗、 Ｒ４ 第４抵抗、 ＣＰ１ コンパレータ、 ２０ 同期整流停止回路、 Ｄ１ 第１ダイオード、 Ｄ２ 第２ダイオード、 Ｒ５ 第５抵抗、 Ｃ２ 第２容量、 Ｍ１ 検出回路、 Ｄ３ 第３ダイオード、 ２００ 外部電源装置、 ３００ 過電圧試験装置、 ５００ 試験システム。

Claims (2)

1. 入出力を絶縁するトランスと、
   前記トランスの二次側に接続されるスイッチング素子と、
   前記スイッチング素子に接続されるＬＣフィルタと、
   前記スイッチング素子と前記ＬＣフィルタとの間のノードに接続されるＦＥＴと、
   本同期整流型コンバータの出力電圧を監視して過電圧を検出する過電圧保護回路と、
   前記ＦＥＴをオフするための信号を供給する同期整流停止回路と、を備え、
   前記同期整流停止回路は、
   前記トランスの２次側の入力電圧を整流する第１ダイオードと、
   前記第１ダイオードにより整流された電圧を平滑化するＲＣフィルタと、
   前記ＲＣフィルタの出力電圧を検出する検出回路と、を含み、
   前記検出回路は、前記出力電圧の低下に応じて、前記ＦＥＴのゲート電圧を低下させることを特徴とする同期整流型コンバータ。
2. 請求項１に記載の同期整流型コンバータと、
   前記同期整流型コンバータの出力端子に試験用の電圧を印加する外部電源装置と、
   前記過電圧保護回路の動作を試験する過電圧試験装置と、
   を備えることを特徴とする同期整流型コンバータの試験システム。

Images