JP2011027566A - Lsi、及びそのテストデータ設定方法 - Google Patents
Lsi、及びそのテストデータ設定方法 Download PDFInfo
- Publication number
- JP2011027566A JP2011027566A JP2009174042A JP2009174042A JP2011027566A JP 2011027566 A JP2011027566 A JP 2011027566A JP 2009174042 A JP2009174042 A JP 2009174042A JP 2009174042 A JP2009174042 A JP 2009174042A JP 2011027566 A JP2011027566 A JP 2011027566A
- Authority
- JP
- Japan
- Prior art keywords
- setting
- signal
- lsi
- setting register
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】本発明に係るLSI回路10は、論理回路に接続されると共に、全体がシリアルに接続されてスキャンチェイン501を構成する複数の設定レジスタ部40と、LSIテスト時に、外部から入力される設定アドレス信号201に基づいて、複数の設定レジスタ部40のうちで設定データの設定対象とする設定レジスタ部40を指定するためのセットストローブ信号301を生成するセットストローブ生成部30と、を備え、LSIテスト時に、セットストローブ信号301を用いて指定される設定レジスタ部40について、外部から設定データ信号202が入力されることを特徴とする。
【選択図】図1
Description
以下、図面を参照して本発明の実施の形態1について説明する。まず、図1を参照して、本実施の形態1に係るLSIの構成について説明する。図1は、本実施の形態1に係るLSIの構成を示すブロック図である。本実施の形態1に係るLSIによれば、長大なスキャンパスを使用せずに、LSIテスト試験時に設定が必要なレジスタに対してのみ外部ピンからデータを直接設定可能とすることで、テストパタン長を大幅に削減することができる。
第1の効果は、セットストローブ生成部30及び設定値選択回路410を有し、LSIテストで設定が必要なレジスタに対して外部ピンから直接値を設定できるようにすることで、長大なスキャンチェインを使用したデータ設定手法に比べて、テストパタン長の大幅な低減を実現することができる。
上述した実施の形態においては、スキャンモード信号203の外部ピン22と、機能テスト設定モード信号204の外部ピン23とを有する構成であるものとして説明したが、本発明はこれに限定されない。すなわち、スキャンモードと機能テスト設定モードとは同時動作しないため、スキャンモード信号203と機能テスト設定モード信号204とを選択信号とするようにして、スキャン入力信号の外部ピンを兼用とすることができる。これにより、外部端子は、設定アドレス信号201と、設定データ信号202と、兼用とするスキャン入力信号の外部ピンとで済むため、外部端子を増やさずに同じ効果を得ることができる。
20、21、22、23 外部ピン、
30 セットストローブ生成部、
40_1〜40_n 設定レジスタ部、
60 非スキャンブロック、
501 スキャンチェイン、
400_1〜400_n 設定レジスタ、
410_1〜410_n 設定値選択回路、
420 論理和回路、
Claims (4)
- 論理回路に接続されると共に、全体がシリアルに接続されてスキャンチェインを構成する複数の設定レジスタ部と、
LSIテスト時に、外部から入力される設定アドレス信号に基づいて、前記複数の設定レジスタ部のうちで設定データの設定対象とする設定レジスタ部を指定するためのセットストローブ信号を生成するセットストローブ生成部と、を備え、
LSIテスト時に、前記セットストローブ信号を用いて指定される設定レジスタ部について、外部から設定データ信号が入力される
ことを特徴とするLSI。 - 前記設定レジスタ部は、
設定値選択回路と、シフト動作に従って前記設定値選択回路からの出力信号が入力される設定レジスタとを備え、
前記設定値選択回路は、
LSIテスト時のモードに応じて、前記外部から入力される設定データ信号と、シフト動作に従って入力されるスキャン入力信号と、後段の前記設定レジスタからの出力信号と、のいずれか一の信号を選択して出力し、
前記設定レジスタは、
論理回路に接続されると共に、前段の前記設定値選択回路から入力される信号を保持する
ことを特徴とする請求項1に記載のLSI。 - 非スキャンブロックへの入力信号を設定する第1の設定レジスタ部と、
前記非スキャンブロックからの出力信号との比較に用いる信号を設定する第2の設定レジスタ部と、
前記非スキャンブロックからの出力信号と、前記第2の設定レジスタ部に設定される信号とを比較する比較器と、を備え、
前記非スキャンブロックを動作させて行うLSI機能テスト時に、前記外部からの設定データ信号として、前記第1の設定レジスタ部には前記非スキャンブロックへの入力信号の初期値を設定すると共に、前記第2の設定レジスタ部には前記非スキャンブロックへ前記初期値を入力した場合の出力信号の期待値を設定する
ことを特徴とする請求項1又は2に記載のLSI。 - 論理回路に接続されると共に、全体がシリアルに接続されてスキャンチェインを構成する複数の設定レジスタ部と、非スキャンブロックと、を含むLSIのテストデータ設定方法であって、
前記非スキャンブロックを動作させて行うLSI機能テスト時に、外部から入力される設定アドレス信号に基づいて、前記複数の設定レジスタ部のうちで設定データの設定対象とする設定レジスタ部を指定するためのセットストローブ信号を生成し、生成した前記セットストローブ信号を用いて指定される設定レジスタ部について、外部から設定データ信号が入力される
ことを特徴とするLSIのテストデータ設定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009174042A JP5453981B2 (ja) | 2009-07-27 | 2009-07-27 | Lsi、及びそのテストデータ設定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009174042A JP5453981B2 (ja) | 2009-07-27 | 2009-07-27 | Lsi、及びそのテストデータ設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011027566A true JP2011027566A (ja) | 2011-02-10 |
JP5453981B2 JP5453981B2 (ja) | 2014-03-26 |
Family
ID=43636484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009174042A Expired - Fee Related JP5453981B2 (ja) | 2009-07-27 | 2009-07-27 | Lsi、及びそのテストデータ設定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5453981B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000338188A (ja) * | 1999-05-26 | 2000-12-08 | Nec Shizuoka Ltd | 半導体集積回路の試験回路 |
JP2002006005A (ja) * | 2000-06-15 | 2002-01-09 | Nec Miyagi Ltd | 論理回路可観測装置および論理回路可観測方法 |
JP2004258791A (ja) * | 2003-02-24 | 2004-09-16 | Renesas Technology Corp | 半導体集積回路のスキャンパス設計方法 |
JP2006030079A (ja) * | 2004-07-20 | 2006-02-02 | Matsushita Electric Ind Co Ltd | Lsiテスト装置およびlsiテスト方法 |
-
2009
- 2009-07-27 JP JP2009174042A patent/JP5453981B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000338188A (ja) * | 1999-05-26 | 2000-12-08 | Nec Shizuoka Ltd | 半導体集積回路の試験回路 |
JP2002006005A (ja) * | 2000-06-15 | 2002-01-09 | Nec Miyagi Ltd | 論理回路可観測装置および論理回路可観測方法 |
JP2004258791A (ja) * | 2003-02-24 | 2004-09-16 | Renesas Technology Corp | 半導体集積回路のスキャンパス設計方法 |
JP2006030079A (ja) * | 2004-07-20 | 2006-02-02 | Matsushita Electric Ind Co Ltd | Lsiテスト装置およびlsiテスト方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5453981B2 (ja) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4177807B2 (ja) | 回路テストシステム | |
JP2012181138A (ja) | 半導体集積回路、設計装置および設計方法 | |
US11150299B2 (en) | Flexible isometric decompressor architecture for test compression | |
JP2017199445A (ja) | メモリテストシステム及び半導体装置、並びにメモリテスト方法 | |
JP2009122009A (ja) | テスト回路 | |
CN106896317B (zh) | 通过扫描测试的扫描链所执行的电路排错方法及电路排错*** | |
JP5453981B2 (ja) | Lsi、及びそのテストデータ設定方法 | |
JP2009156761A (ja) | 半導体装置 | |
JP2006145307A (ja) | スキャンテスト回路 | |
JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
JP2006058152A (ja) | 半導体装置の試験方法及び半導体装置の試験回路 | |
EP1508812B1 (en) | Scan-test method and circuit using a substitute enable signal | |
JP4724774B2 (ja) | 半導体回路装置、メモリテスト回路及び半導体回路装置の試験方法 | |
JP2008310792A (ja) | テスト回路 | |
JP2013088400A (ja) | 半導体集積回路の検査方法および半導体集積回路 | |
JP2004286549A (ja) | スキャンテスト装置およびその設計方法 | |
JP2012007910A (ja) | 半導体集積回路装置 | |
JP2009150823A (ja) | 半導体集積回路 | |
JP2005283207A (ja) | 半導体集積回路装置 | |
JP6459806B2 (ja) | 半導体集積回路 | |
JP6413777B2 (ja) | 電子回路装置及び試験装置 | |
JP2002189060A (ja) | 半導体集積回路装置およびその検査方法 | |
JP2011059028A (ja) | スキャンテスト回路 | |
JP2006118995A (ja) | 半導体集積回路 | |
JP2006139485A (ja) | コンピュータ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5453981 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |