JP2011024409A

JP2011024409A - 小型ｆｐｇａベース・デジタル型モータコントローラ、その設計構造および提供方法

Info

Publication number: JP2011024409A
Application number: JP2010142133A
Authority: JP
Inventors: Robert P Wichowski; ピー．ウィチョウスキーロバート
Original assignee: Hamilton Sundstrand Corp
Current assignee: Hamilton Sundstrand Corp
Priority date: 2009-07-13
Filing date: 2010-06-23
Publication date: 2011-02-03
Also published as: US8294396B2; EP2276166B1; US20110006713A1; EP2276166A1; USRE45388E1

Abstract

【課題】ソフトウェアに依存しないモータコントローラ１０２を提供する。
【解決手段】小型ＦＰＧＡベース・デジタル型モータコントローラ１０２は、ＤＣブラシレスモータ１０８の位置情報を提供する１つあるいは複数のセンサ１０４からセンサデータを受け取り、調整後のセンサデータを生成するように構成されたセンサインタフェース２０６と、ＤＣブラシレスモータ１０８のコミュテーションを制御する切換コマンドを生成するように構成され、センサインタフェース２０６からの調整後のセンサデータからコミュテーションパルスを生成するコミュテーション制御部２１０と、コミュテーション制御部２１０からコミュテーションパルスを受け取り、リニアフィードバック制御パラメータを提供するためにコミュテーションパルスをＤＣブラシレスモータ１０８の回転速度に変換するように構成されたタイムインバータ２０８と、を備える。
【選択図】図２

Description

この発明はデジタル型モータコントローラに関し、特に、小型フィールドプログラマブルゲートアレイ（field programmable gate array）（ＦＰＧＡ）ベースのデジタル型モータコントローラに関する。

ブラシレス直流（ＤＣ）モータは、電気的に制御されるコミュテーションの切換を利用する。ブラシレスＤＣモータのフィードバック制御のために、その位置ないし速度情報を測定する１つあるいは複数のセンサが用いられる。

タイミング情報を提供するセンサが用いられる場合、コミュテーション制御は、モータの回転速度に対し非直線的なものとなり得る。非直線的な期間の情報は、制御ロジックを複雑なものとし、正確な制御を行うためには、数学的演算や複雑なアルゴリズムが必要となる。このような制御ロジックは、一般に、マイクロプロセッサおよびこれに付随するコンピュータシステム制御要素、例えば、不揮発性メモリ、揮発性メモリ、アービトレーション・ロジック、オペレーティングシステム・ソフトウェア、モータ制御ループのためのアプリケーション・ソフトウェアなど、が必要となる。このようなマイクロプロセッサやコンピュータシステム制御要素は、ある種の環境、例えば幾何学的なスペースが制限されている場合や、周囲の過酷な環境条件（例えばアルファ粒子等の照射が多い環境）に晒されるような場合には、不適当なものとなり得る。

本発明の一つの態様によれば、小型フィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのデジタル型モータコントローラが提供される。小型ＦＰＧＡベース・デジタル型モータコントローラは、１つあるいは複数のセンサからセンサデータを受け取り、調整後のセンサデータを生成するように構成されたセンサインタフェースを含む。上記の１つあるいは複数のセンサは、ＤＣブラシレスモータの位置情報を提供する。小型ＦＰＧＡベース・デジタル型モータコントローラは、また、ＤＣブラシレスモータのコミュテーションを制御する切換コマンドを生成するように構成されたコミュテーション制御部を有する。このコミュテーション制御部は、上記センサインタフェースからの調整後のセンサデータからコミュテーションパルスを生成する。小型ＦＰＧＡベース・デジタル型モータコントローラは、さらに、上記コミュテーションパルスを受け取るように構成されたタイムインバータを有する。このタイムインバータは、リニアフィードバック制御パラメータを提供するためにコミュテーションパルスをＤＣブラシレスモータの回転速度に変換する。

本発明の他の態様によれば、ＦＰＧＡベース・デジタル型モータコントローラについての方法が提供される。この方法は、ＤＣブラシレスモータの位置情報を示す１つあるいは複数のセンサからセンサデータを受け取ることを含む。また、この方法は、小型ＦＰＧＡベース・デジタル型モータコントローラのハードウェア回路内にインプリメントされてなるセンサインタフェースにおいて、調整後のセンサデータを生成することを含む。この方法は、さらに、上記小型ＦＰＧＡベース・デジタル型モータコントローラのハードウェア回路内にインプリメントされてなるコミュテーション制御部において、上記調整後のセンサデータからコミュテーションパルスを生成することを含む。この方法は、さらに、上記小型ＦＰＧＡベース・デジタル型モータコントローラのハードウェア回路内にインプリメントされてなるタイムインバータにおいて、リニアフィードバック制御パラメータを提供するために、上記コミュテーションパルスをＤＣブラシレスモータの回転速度に変換することを含む。この方法は、さらに、上記コミュテーション制御部において、上記ＤＣブラシレスモータのコミュテーションを制御する切換コマンドを生成することを含む。

本発明のさらに他の態様は、マシン可読媒体内に具現化された小型ＦＰＧＡベース・デジタル型モータコントローラ用の設計構造に関する。この設計構造は、ＤＣブラシレスモータの位置情報を提供する１つあるいは複数のセンサからセンサデータを受け取り、調整後のセンサデータを生成するように、構成されたセンサインタフェースを含む。上記設計構造は、さらに、上記ＤＣブラシレスモータのコミュテーションを制御する切換コマンドを生成するように構成されたコミュテーション制御部を有し、このコミュテーション制御部は、上記センサインタフェースからの調整後のセンサデータからコミュテーションパルスを生成する。上記設計構造は、さらに、上記コミュテーション制御部からコミュテーションパルスを受け取り、リニアフィードバック制御パラメータを提供するためにコミュテーションパルスをＤＣブラシレスモータの回転速度に変換するように、構成されたタイムインバータを備える。

本発明の利点および特徴は、添付図面に基づく以下の説明によってより明らかとなるであろう。

小型ＦＰＧＡベース・デジタル型モータコントローラを備えたシステムの一実施例を示すブロック図。小型ＦＰＧＡベース・デジタル型モータコントローラの一実施例を示すブロック図。小型ＦＰＧＡベース・デジタル型モータコントローラを提供するプロセスを示す説明図。

以下、この発明の一実施例を図面に基づいて詳細に説明する。

図１は、小型フィールドプログラマブルゲートアレイ（field programmable gate array）（ＦＰＧＡ）ベースのデジタル型モータコントローラ１０２を備えたシステム１００の一実施例を示すブロック図である。上記の小型ＦＰＧＡベースのデジタル型モータコントローラ１０２は、１つあるいは複数のセンサ１０４からセンサ・データリンク１０６を介して入力データを受ける。この１つあるいは複数のセンサ１０４は、例えばホール効果センサからなり、直流（ＤＣ）ブラシレスモータ１０８の回転による磁界変化を検出する。一実施例においては、この１つあるいは複数のセンサ１０４は、ＤＣブラシレスモータ１０８の回転位置に応答したタイミングパルスを生成する。モータドライブトランジスタ１１０は、駆動電圧源１１２をスイッチングしてモータドライブリンク１１４上に切換電流を供給し、ＤＣブラシレスモータ１０８のコミュテーションを行う。切換コマンドは、小型ＦＰＧＡベース・デジタル型モータコントローラ１０２からモータドライブトランジスタ１１０へと切換コマンドリンク１１６を介して供給される。ＤＣブラシレスモータ１０８の機械的な回転によって、該モータ１０８に機械的リンケージ１２０を介して接続されてなる回転型アクチュエータ１１８が駆動される。機械的リンケージ１２０としては、ギヤ機構や他の構成要素を含み得る（図示せず）。

小型ＦＰＧＡベース・デジタル型モータコントローラ１０２は、通信リンク１２４を介して、システムコントローラ１２２からコマンドを受け得る。システムコントローラ１２２は、１つあるいは複数のシステムセンサ１２６を用いて、回転型アクチュエータ１１８をモニタすることができる。アクチュエータフィードバックリンク１２８が、回転型アクチュエータ１１８とシステムセンサ１２６との間のフィードバック経路を構成している。システムセンサ１２６からシステムコントローラ１２２へデータを引き渡すために、システムセンサデータリンク１３０を用いることができる。図１に示す実施例においては、小型ＦＰＧＡベース・デジタル型モータコントローラ１０２が、ＤＣブラシレスモータ１０８のクローズドループ・フィードバック制御を実行し、システムコントローラ１２２が、回転型アクチュエータ１１８のクローズドループ・フィードバック制御を実行する。

一実施例においては、システムコントローラ１２２は、小型ＦＰＧＡベース・デジタル型モータコントローラ１０２に制御コマンドおよびコンフィグレーションコマンドを供給し、かつ小型ＦＰＧＡベース・デジタル型モータコントローラ１０２からステータスデータを読み込む。大規模制御システムの一部として、システムコントローラ１２２は、小型ＦＰＧＡベース・デジタル型モータコントローラ１０２の複数のインスタンスと通信可能であり、ＤＣブラシレスモータ１０８および回転型アクチュエータ１１８の複数のインスタンスをコマンドする。

図１においては小型ＦＰＧＡベース・デジタル型モータコントローラ１０２は１つのブロックでもって示されているが、小型ＦＰＧＡベース・デジタル型モータコントローラ１０２として機能的にインプリメントされるものを、複数個のＦＰＧＡに分けて実現することも可能である。ＦＰＧＡは、製造後にハードウェア記述言語（ＨＤＬ）ファイルに従って構成を設定し得る半導体デバイスである。ＨＤＬファイルは種々のフォーマット内にインプリメントでき、例えば、超高速集積回路ハードウェア記述言語（ＶＨＤＬ）ファイルやVerilogファイルなどがある。ここで、「ＦＰＧＡ」という用語は、ソフトウェアの実行によらずに、クローズドループ・デジタルモータ制御を実行することができる、あらゆる種類のプログラマブル論理デバイスを意味するものである。

図２は、小型ＦＰＧＡベース・デジタル型モータコントローラ１０２の一実施例の詳細を示している。図２に示すように、小型ＦＰＧＡベース・デジタル型モータコントローラ１０２は、通信インタフェース２０２、データレジスタ２０４、センサインタフェース２０６、タイムインバータ２０８、コミュテーション制御部２１０、リニアデジタル補償フィルタ２１２、のためのハードウェア回路を含んでいる。これらの通信インタフェース２０２、データレジスタ２０４、センサインタフェース２０６、タイムインバータ２０８、コミュテーション制御部２１０、リニアデジタル補償フィルタ２１２は、単一の小型ＦＰＧＡデバイスの中に構成することもでき、あるいは複数の小型ＦＰＧＡデバイスに分散して実装することもできる。一実施例においては、通信インタフェース２０２と、データレジスタ２０４と、センサインタフェース２０６と、タイムインバータ２０８と、コミュテーション制御部２１０と、が第１の小型ＦＰＧＡ２１４内にグループ化されており、リニアデジタル補償フィルタ２１２が第２の小型ＦＰＧＡ２１６内に設けられている。このように構成することで、大規模制御システムの一部として、第１の小型ＦＰＧＡ２１４の構成を共通とでき、かつ第２の小型ＦＰＧＡ２１６の複数のインスタンスをカスタマイズした構成として、複数種の構成のＤＣブラシレスモータ１０８や回転型アクチュエータ１１８をサポートすることが可能となる。

第１の小型ＦＰＧＡ２１４および第２の小型ＦＰＧＡ２１６は、いずれも、回路の故障を招き得るアルファ粒子などの照射に対する感受性を低下させるために、アンチフューズ（antifuse）（ワン・タイム・プログラマブル）技術を利用してインプリメントすることができる。このようにアンチフューズ技術により小型ＦＰＧＡベース・デジタル型モータコントローラ１０２をインプリメントすることで、図１に示すシステム１００の全体的な信頼性、特に、照射が問題となる環境での信頼性が向上する。第１の小型ＦＰＧＡ２１４および第２の小型ＦＰＧＡ２１６の物理的領域は、１インチ四方（２．５４ｃｍ四方）程度であるが、ここに、第１の小型ＦＰＧＡ２１４および第２の小型ＦＰＧＡ２１６は、各々、約１０００００個のゲートを含んでいる。勿論、第１の小型ＦＰＧＡ２１４および第２の小型ＦＰＧＡ２１６の物理的寸法やゲートの数は、本発明の範囲内において変更し得るものである。

上記通信インタフェース２０２は、図１のシステムコントローラ１２２と双方向の通信を行うべく通信リンク１２４に接続される。この通信インタフェース２０２は、ポイント・ツー・ポイント通信および分岐バス通信をサポートすべく、公知の種々の通信プロトコルや規格、例えばＲＳ４８５など、をサポートし得るものとすることができる。データパス２１８は、通信インタフェース２０２とデータレジスタ２０４との間の双方向通信リンクを提供する。通信インタフェース２０２は、図１のシステムコントローラ１２２がデータレジスタ２０４における値を読み書きできるように、通信プロトコルの変換を実行することができる。データレジスタ２０４は、種々のコンフィグレーションパラメータ、コマンド、ステータス情報、をストアし得る。例えば、データレジスタ２０４は、データパス２２０およびデータパス２２２をそれぞれ介して、タイムインバータ２０８およびリニアデジタル補償フィルタ２１２との間のインタフェースとなる。

センサインタフェース２０６は、センサデータリンク１０６からセンサデータを受け取り、調整後のセンサデータをデータパス２２４を介してコミュテーション制御部２１０へ供給することができる。図１の１つあるいは複数のセンサ１０４からセンサインタフェース２０６が受け取るセンサデータは、デジタル位置データとしてフォーマットされ得る。例えば、１つあるいは複数のセンサ１０４は、図１のＤＣブラシレスモータ１０８のロータが当該センサ１０４に物理的に近接した位置で回転するに伴い、パルスを生成する。センサインタフェース２０６は、エッジ検出ロジックを用いて１つあるいは複数のタイマの開始、停止をトリガーし、エッジが検出されるたびに、タイム値を取り込むことができる。タイマは、センサインタフェース２０６やコミュテーション制御部２１０に含ませることができる。

コミュテーション制御部２１０は、センサインタフェース２０６から受け取ったデータをコミュテーションパルスデータへと変換する。このコミュテーションパルスデータは、図１のＤＣブラシレスモータ１０８に対する共通の位置もしくは複数位置の間の経過時間を示すタイム値としてフォーマットされる。このコミュテーションパルスデータは、データパス２２６を介して、タイムインバータ２０８へ送られる。

一実施例においては、タイムインバータ２０８は、コミュテーションパルスデータからのタイム値を数学的に逆数とし、回転数／毎分（ＲＰＭ）の形でもって回転速度を出力する。このタイムインバータ２０８は、ハードウェア回路内に専用のものとしてインプリメントされ、リニアフィードバック制御パラメータを図１のＤＣブラシレスモータ１０８の制御用に供給するために、タイム値の数学的な逆数演算（１／時間）をソフトウェアの補助を要さずに行う。タイムインバータ２０８は、演算の精度を調整するためのスケーラブルパラメータを含むことができる。一実施例においては、タイムインバータ２０８の精度を、２４ビットと４８ビットとの間でスケーリングすることが可能である。タイムインバータ２０８は、さらに広い精度範囲をサポートするようにすることもできる。非直線的なコミュテーションパルスデータをＲＰＭへと変換することで、クローズドループ制御ロジックを単純化するための直線化がなされる。さらなるスケーリングあるいは代替のスケーリング、例えば単位の変換を、最終的なデータ値をデータパス２２０を介してデータレジスタ２０４へ送る前ならびにデータパス２３０を介してリニアデジタル補償フィルタ２１２へ送る前に、実行するようにしてもよい。データレジスタ２０４へ送られた速度データは、通信インタフェース２０２を介して、図１のシステムコントローラ１２２が読むことができる。リニアデジタル補償フィルタ２１２へ送られた速度データによって、図１のＤＣブラシレスモータ１０８の制御用の誤差値を決定するためのリニアフィードバック制御パラメータが供給される。

リニアデジタル補償フィルタ２１２は、図１のＤＣブラシレスモータ１０８を安定的に制御するための補償ロジックを提供する。リニアデジタル補償フィルタ２１２は、１つあるいは複数のデジタルフィルタ段、例えば、無限インパルス応答（ＩＩＲ）フィルタもしくは有限インパルス応答（ＦＩＲ）フィルタ、を含む。さらにリニアデジタル補償フィルタ２１２は、比例制御、積分制御、微分制御、の適当な組み合わせを実行するための制御ループロジックを含む。１つあるいは複数のゲイン値およびフィルタ係数に加えて、指令された速度値を、データレジスタ２０４から受け取ることができる。タイムインバータ２０８からの値が、リニアデジタル制御のための制御ループフィードバックを与える。これにより、より高度な制御ループの設計例えば非直線状態空間制御などの場合に伴う複雑性を回避することができる。リニアデジタル補償フィルタ２１２は、指令値とタイムインバータ２０８により判定された実値との間の誤差値を小さくするように、データパス２３２に出力を供給する。一実施例においては、データパス２３２上の出力は、コミュテーション制御部２１０に対する補償コマンドであり、例えばパルス幅変調（ＰＷＭ）コマンドである。

コミュテーション制御部２１０は、リニアデジタル補償フィルタ２１２からの補償コマンドを切換コマンドへ変換し、切換コマンドリンク１１６へと出力する。コミュテーション制御部２１０は、調整可能なデューティサイクルないし周波数を有するＰＷＭサイクルとしてコマンドを発する。一実施例においては、コミュテーション制御部２１０は、ノイズ誘因誤差を回避する予測制御を実行する。予測制御は、自己生成ノイズのフィルタリングを含み得る。コミュテーション制御部２１０は、センサインタフェース２０６が生成した調整後のセンサデータを用い、誤差条件がいつ存在しそうかを判定する。例えば、コミュテーション制御部２１０は、位置データ間の変化速度（変化割合）が速すぎることを判定し、これは偽パルスが存在し得ることを示している。コミュテーション制御部２１０は、誤差条件が除去されるまで、前回の切換サイクルからの切換シーケンスを維持することができ、あるいは切換コマンドを発しないようにすることができる。

なお、データパス２２０〜２３２は、適当な共用データパスの組み合わせとしてまとめることが可能である。データパスを共用することで、小型ＦＰＧＡベース・デジタル型モータコントローラ１０２内でデータパスを配線するための専用のリソースの量を少なくすることができる。

図３は、小型ＦＰＧＡベース・デジタル型モータコントローラ、例えば図１，２に示した小型ＦＰＧＡベース・デジタル型モータコントローラ１０２を提供するプロセス３００を示している。ブロック３０２において、センサインタフェース２０６が、ＤＣブラシレスモータ１０８の位置情報を示す１つあるいは複数のセンサ１０４からのセンサデータを受け取る。ブロック３０４において、センサインタフェース２０６は調整後のセンサデータを生成する。ブロック３０６において、コミュテーション制御部２１０は、調整後のセンサデータからコミュテーションパルスを生成する。ブロック３０８においては、リニアフィードバック制御パラメータを提供するように、タイムインバータ２０８が、コミュテーションパルスをＤＣブラシレスモータ１０８の回転速度に変換する。ブロック３１０において、コミュテーション制御部２１０は、ＤＣブラシレスモータ１０８のコミュテーションの制御のための切換コマンドを生成する。データレジスタ２０４は、コマンドおよびステータス情報をストアするために用いられ、通信インタフェース２０２は、データレジスタ２０４と図１のシステムコントローラ１２２との間の通信を提供する。リニアデジタル補償フィルタ２１２は、タイムインバータ２０８から回転速度を受け取るとともに、データレジスタ２０４から速度コマンドを受け取り、これらの回転速度と速度コマンドとに応答して、コミュテーション制御部２１０へ補償コマンドを出力する。前述したように、コミュテーション制御部２１０は、追加の機能、例えば自己生成ノイズをフィルタリングする予測制御の実行、などを含むことができる。

以上のように、本発明は、ハードウェア、プロセス、あるいは装置として実施することができる。また本発明は、図１，図２の小型ＦＰＧＡベース・デジタル型モータコントローラ１０２の設計構造の形でもって実施することができ、マシン可読媒体、例えばフロッピーディスク、ＣＤ−ＲＯＭ、ＤＶＤ、フラッシュメモリ、固体メモリデバイス、ハードディスク装置、あるいは他のコンピュータ可読記憶媒体、の形としても具現化することができる。１つあるいは複数のマシン可読媒体にストアされた１つあるいは複数のＨＤＬファイルやサポートライブラリファイルは、１つあるいは複数のＦＰＧＡデバイスを小型ＦＰＧＡベース・デジタル型モータコントローラ１０２としてプログラムするための機能的構造を提供することができる。この設計構造は、１つあるいは複数のＦＰＧＡデバイス、例えば第１の小型ＦＰＧＡ２１４および第２の小型ＦＰＧＡ２１６内の接続点の内部抵抗を物理的に修正して電流が流れる導電性経路を確立することにより、これらのＦＰＧＡデバイス内にエンコードされる。

技術的な作用は、小型ＦＰＧＡベース・デジタル型モータコントローラを含む。ＤＣブラシレスモータの位置情報の時間の逆数化を、ソフトウェアではなくハードウェアでもって実行することにより、マイクロプロセッサやコンピュータシステム構成要素、ならびにソフトウェアが不要となり、ＤＣブラシレスモータの制御装置として、幾何学的に小型のものとすることができる。ＦＰＧＡベースの時間・逆数化回路により、より複雑な非直線的制御ではなく、デジタルリニアクローズドループ補償フィルタを利用することが可能となる。クローズドループ制御のために時間データをＲＰＭに変換することで、制御ロジックがさらに単純化する。小型ＦＰＧＡベース・デジタル型モータコントローラは、またアナログ回路を不要とし、基板面積を低減できるとともに信頼性が向上する。小型ＦＰＧＡベース・デジタル型モータコントローラをアンチフューズ技術によってインプリメントすることで、照射が問題となる環境、例えば高地での用途や宇宙航空での用途などにおいて、さらに信頼性が向上する。

以上、この発明を一実施例に沿って説明したが、本発明はこれらの実施例に限定されるものではなく、種々の変更が可能である。

１０２…小型ＦＰＧＡベース・デジタル型モータコントローラ
１０４…センサ
１０８…ＤＣブラシレスモータ
２０２…通信インタフェース
２０４…データレジスタ
２０６…センサインタフェース
２０８…タイムインバータ
２１０…コミュテーション制御部

Claims

小型フィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのデジタル型モータコントローラ（１０２）であって、
直流（ＤＣ）ブラシレスモータ（１０８）の位置情報を提供する１つあるいは複数のセンサ（１０４）からセンサデータを受け取り、調整後のセンサデータを生成するように、ハードウェア回路内に構成されてなるセンサインタフェース（２０６）と、
上記ＤＣブラシレスモータ（１０８）のコミュテーションを制御する切換コマンドを生成すべくハードウェア回路内に構成され、上記センサインタフェース（２０６）からの調整後のセンサデータからコミュテーションパルスを生成するコミュテーション制御部（２１０）と、
上記コミュテーション制御部（２１０）からコミュテーションパルスを受け取り、リニアフィードバック制御パラメータを提供するためにコミュテーションパルスをＤＣブラシレスモータ（１０８）の回転速度に変換するように、ハードウェア回路内に構成されてなるタイムインバータ（２０８）と、
を備えてなる小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）。
コマンドおよびステータス情報をストアするように構成されたデータレジスタ（２０４）と、
このデータレジスタ（２０４）と通信し、かつシステムコントローラ（１２２）との間の通信を提供する通信インタフェース（２０２）と、
をさらに備えてなる請求項１に記載の小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）。
上記タイムインバータ（２０８）から回転速度を受け取るとともにデータレジスタ（２０４）から速度コマンドを受け取り、これらの回転速度および速度コマンドに応答して、上記コミュテーション制御部（２１０）へ補償コマンドを出力するように構成されたリニアデジタル補償フィルタ（２１２）をさらに備えてなる請求項２に記載の小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）。
上記タイムインバータ（２０８）は第１の小型ＦＰＧＡ（２１４）内にインプリメントされ、上記リニアデジタル補償フィルタ（２１２）は第２の小型ＦＰＧＡ（２１６）内にインプリメントされていることを特徴とする請求項３に記載の小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）。
上記タイムインバータ（２０８）の精度がスケーラブルであることを特徴とする請求項１に記載の小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）。
上記コミュテーション制御部（２１０）は、自己生成ノイズをフィルタリングする予測制御を実行することを特徴とする請求項１に記載の小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）。
当該小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）がアンチフューズ技術でもってインプリメントされていることを特徴とする請求項１に記載の小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）。
小型フィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのデジタル型モータコントローラ（１０２）を提供する方法であって、
直流（ＤＣ）ブラシレスモータ（１０８）の位置情報を示す１つあるいは複数のセンサ（１０４）からセンサデータを受け取り、
上記小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）のハードウェア回路内にインプリメントされてなるセンサインタフェース（２０６）において、調整後のセンサデータを生成し、
上記小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）のハードウェア回路内にインプリメントされてなるコミュテーション制御部（２１０）において、上記調整後のセンサデータからコミュテーションパルスを生成し、
上記小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）のハードウェア回路内にインプリメントされてなるタイムインバータ（２０８）において、リニアフィードバック制御パラメータを提供するために、上記コミュテーションパルスをＤＣブラシレスモータ（１０８）の回転速度に変換し、
上記コミュテーション制御部（２１０）において、上記ＤＣブラシレスモータ（１０８）のコミュテーションを制御する切換コマンドを生成する、ことを特徴とする方法。
上記小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）のデータレジスタ（２０４）にコマンドおよびステータス情報をストアし、
上記小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）の通信インタフェース（２０２）を介して上記データレジスタ（２０４）とシステムコントローラ（１２２）との間の通信を提供する、ことをさらに含む請求項８に記載の方法。
上記小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）のリニアデジタル補償フィルタ（２１２）において、上記タイムインバータ（２０８）から回転速度を受け取るとともにデータレジスタ（２０４）から速度コマンドを受け取り、
これらの回転速度および速度コマンドに応答して、上記コミュテーション制御部（２１０）へ補償コマンドを出力する、ことをさらに含む請求項９に記載の方法。
上記タイムインバータ（２０８）は第１の小型ＦＰＧＡ（２１４）内にインプリメントされ、上記リニアデジタル補償フィルタ（２１２）は第２の小型ＦＰＧＡ（２１６）内にインプリメントされていることを特徴とする請求項１０に記載の方法。
上記タイムインバータ（２０８）の精度がスケーラブルであることを特徴とする請求項８に記載の方法。
上記コミュテーション制御部（２１０）は、自己生成ノイズをフィルタリングする予測制御を実行することを特徴とする請求項８に記載の方法。
上記小型ＦＰＧＡベース・デジタル型モータコントローラ（１０２）がアンチフューズ技術でもってインプリメントされていることを特徴とする請求項８に記載の方法。
マシン可読媒体内に具現化された小型フィールドプログラマブルゲートアレイ（ＦＰＧＡ）ベースのデジタル型モータコントローラ（１０２）用の設計構造であって、
直流（ＤＣ）ブラシレスモータ（１０８）の位置情報を提供する１つあるいは複数のセンサ（１０４）からセンサデータを受け取り、調整後のセンサデータを生成するように、構成されたセンサインタフェース（２０６）と、
上記ＤＣブラシレスモータ（１０８）のコミュテーションを制御する切換コマンドを生成するように構成され、上記センサインタフェース（２０６）からの調整後のセンサデータからコミュテーションパルスを生成するコミュテーション制御部（２１０）と、
上記コミュテーション制御部（２１０）からコミュテーションパルスを受け取り、リニアフィードバック制御パラメータを提供するためにコミュテーションパルスをＤＣブラシレスモータ（１０８）の回転速度に変換するように、構成されたタイムインバータ（２０８）と、
を備えてなる設計構造。
コマンドおよびステータス情報をストアするように構成されたデータレジスタ（２０４）と、
このデータレジスタ（２０４）と通信し、かつシステムコントローラ（１２２）との間の通信を提供する通信インタフェース（２０２）と、
をさらに備えてなる請求項１５に記載の設計構造。
上記タイムインバータ（２０８）から回転速度を受け取るとともにデータレジスタ（２０４）から速度コマンドを受け取り、これらの回転速度および速度コマンドに応答して、上記コミュテーション制御部（２１０）へ補償コマンドを出力するように構成されたリニアデジタル補償フィルタ（２１２）をさらに備えてなる請求項１６に記載の設計構造。
上記タイムインバータ（２０８）は第１の小型ＦＰＧＡ（２１４）内に区分され、上記リニアデジタル補償フィルタ（２１２）は第２の小型ＦＰＧＡ（２１６）内に区分されていることを特徴とする請求項１７に記載の設計構造。
上記タイムインバータ（２０８）の精度がスケーラブルであることを特徴とする請求項１５に記載の設計構造。
上記コミュテーション制御部（２１０）は、自己生成ノイズをフィルタリングする予測制御を実行することを特徴とする請求項１５に記載の設計構造。