JP2006108215A - セラミック多層基板の製造方法 - Google Patents

セラミック多層基板の製造方法 Download PDF

Info

Publication number
JP2006108215A
JP2006108215A JP2004289768A JP2004289768A JP2006108215A JP 2006108215 A JP2006108215 A JP 2006108215A JP 2004289768 A JP2004289768 A JP 2004289768A JP 2004289768 A JP2004289768 A JP 2004289768A JP 2006108215 A JP2006108215 A JP 2006108215A
Authority
JP
Japan
Prior art keywords
green sheet
multilayer substrate
ceramic multilayer
insulating paste
green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004289768A
Other languages
English (en)
Inventor
Kazuiku Kunimura
和郁 国村
Atsushi Shigemi
淳 重見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004289768A priority Critical patent/JP2006108215A/ja
Publication of JP2006108215A publication Critical patent/JP2006108215A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】層間の絶縁不良の発生を防止するセラミック多層基板の製造方法を提供する。
【解決手段】個々のグリーンシートにビア孔を形成し、導体ペーストを充填する工程と、前記作成されたグリーンシートの表面に回路配線パターンを形成する工程と、前記工程で作成された複数のグリーンシートを積層する際に、前記ビア上部が前記回路配線パターンと接合する部分の上部の前記回路配線パターン上に絶縁ペーストを塗布し、さらに/又は前記ビア下部が前記回路配線パターンと接合するグリーンシートの直下に積層するグリーンシートの前記ビア下部部分に前記絶縁ペーストを塗布する工程と、前記工程の後に、これらグリーンシートを複数枚積層し、その上下に前記グリーンシートの焼成温度では焼結しない収縮抑制シートを積層して積層体を形成する工程と、前記積層体を焼成し、その後前記収縮抑制シートを除去する第5工程を有するセラミック多層基板の製造方法。
【選択図】図1

Description

本発明は、グリーンシートを用いたセラミック多層基板の製造方法に関するものであり、より詳しくは、厚みの薄いグリーンシートを用いた低温焼成無収縮セラミック多層基板の製造方法に関する。
一般に低温焼成無収縮セラミック多層基板は、次の手順で製造される。1)セラミック組成物に樹脂あるいは溶剤を混錬し、ドクターブレード法によりグリーンシートを形成する。2)得られたグリーンシートの所望の箇所に孔あけ加工を行い、この孔に導体ペーストを充填してビア導体を形成する。3)次にグリーンシートの表面に、導体ペーストをスクリーン印刷にて行うことで、グリーンシート表面に配線回路を形成する。4)このグリーンシートを複数枚積層し、その上下にグリーンシートの焼成温度では焼結しない収縮抑制シートを重ね合わせセラミック積層体を作成する。5)このセラミック積層体を、脱バインダー処理を行った後、約900℃で焼成しセラミック焼結体を作成する。6)その後、セラミック焼結体から収縮抑制シートを除去することで、所望のセラミック多層基板が作成できる。
近年、セラミック基板の高密度実装が進み、セラミック表面の配線パターンの間隔が狭くなっている。そのため、隣接して配置されたパターン同士の短絡という問題が生じて来た。この問題を解決する方法として、たとえば特許文献1が知られている。
特開2002−353626号公報
ところが、厚さが150μm以下のグリーンシートを使用する際には、従来の隣接したパターン間の短絡だけでなく、縦方向の層間の短絡が問題になってきた。図5に、従来のセラミック多層基板の断面図を示す。図中の9は、ビアとビアの上部にある配線パターンとの接合部である。また、図中の10は、ビアとビアの下部にある配線パターンとの接合部である。グリーンシートの厚さが薄くなると、ビアと配線パターンとの接合部9及び10と、その接合部から一層離れた配線パターンとの間に層間短絡26が発生する。特許文献1による従来の短絡防止技術では、同一層の配線パターン同士の短絡を防止する技術なので、このような層間短絡を防止することはできなかった。本発明は、この課題を解決したもので、厚さが150μm以下の薄いグリーンシートを用いた際に生じる層間短絡を防止し、信頼性の高いセラミック多層基板の製造方法を提供するものである。
この目的を達成するために本発明のセラミック多層基板の製造方法は、複数のグリーンシートを積層してセラミック多層基板を作成するセラミック多層基板の製造方法において、個々のグリーンシートの所定の位置にビア孔を形成し、前記ビア孔に導体ペーストを充填する第1の工程と、前記第1の工程で作成されたグリーンシートの表面に所定の回路配線パターンを形成する第2の工程と、前記第2の工程で作成された複数のグリーンシートを積層する際に、前記ビア上部が前記回路配線パターンと接合する部分の上部の前記回路配線パターン上に、所定の塗布範囲に絶縁ペーストを塗布し、かつ/または、前記ビア下部に積層するグリーンシートのビアが前記ビアと連通しないとき、その直下に積層するグリーンシート表面の前記ビア下部部分の所定の塗布範囲に前記絶縁ペーストを塗布する第3の工程と、前記第3の工程の後に、これらグリーンシートを複数枚積層し、その上下に前記グリーンシートの焼成温度では焼結しない収縮抑制シートを積層して積層体を形成する第4の工程と、前記第4の工程の後に、前記積層体を焼成し、その後前記収縮抑制シートを除去する第5工程を有する。
さらに本発明のセラミック多層基板の製造方法は、複数のグリーンシートを積層してセラミック多層基板を作成するセラミック多層基板の製造方法において、個々のグリーンシートの所定の位置にビア孔を形成し、ビア孔に導体ペーストを充填する第1の工程と、前記第1の工程で作成されたグリーンシートを積層する際に、前記ビアの上部に積層するグリーンシートのビアが前記ビアと連通しないとき、前記上部に積層するグリーンシート上面の前記ビア位置の所定の塗布範囲に絶縁ペーストを塗布し、かつ/または、前記ビアの下部に積層するグリーンシートのビアが前記ビアと連通しないとき、このグリーンシート上面の前記ビア位置の所定の塗布範囲に前記絶縁ペーストを塗布する第2の工程と、前記第2の工程で作成されたグリーンシートに所定の回路配線パターンを印刷する第3の工程と、前記第3の工程の後に、これらグリーンシートを複数枚積層し、その上下に前記グリーンシートの焼成温度では焼結しない収縮抑制シートを積層して積層体を形成する第4の工程と、前記第4の工程の後に、前記積層体を焼成し、その後前記収縮抑制シートを除去する第5工程を有する。
本発明によれば、薄いグリーンシートを用いたセラミック多層基板において、層間の絶縁不良が発生することなく、大幅な工程変更することなく、大幅な材料変更することなく、信頼性の高いセラミック多層基板ができる。
以下、本発明の実施の形態を図面とともに詳細に説明する。
図1は、本発明の第1の実施例として、グリーンシートを7枚積層して7層セラミック基板を作成する工程を示す。1は第1の工程であり、グリーンシート2にビア孔3を形成し、その後導体ペーストをビア孔3に充填してビア充填済グリーンシートを得る工程である。グリーンシートは例えばPPSフィルムの様なプラスチックフィルム4を張り合わせ一体化したものを用い、それぞれのグリーンシートに対して、孔あけ加工とビア導体の充填を行う。本実施例でのビア孔の直径は0.1mmで、加工にはNCパンチング装置を用いた。ビア導体にはAg又はPdを主成分とする導体ペーストを用い、ビア導体充填には板厚が0.1mmのメタルマスクを用いて印刷・充填した。
5は第2の工程であり、第1の工程で作成したそれぞれのグリーンシートの表面に配線パターン6を印刷する工程である。配線導体にはAgペーストを用い、配線パターンの形成は、スクリーン印刷で行った。
7は第3の工程であり、層間短絡を防止するための第1と第2の絶縁ペーストを形成する工程である。第1の絶縁ペースト8は、ビア導体の上部と配線パターンとの接続部(ビア上部接続部)で、この接続部の直上にある配線パターンの表面上に形成する。また、第2の絶縁ペースト27は、ビア導体の下部と配線パターンとの接続部(ビア下部接続部)で、この接続部の直下の層に配線パターンがあれば、その配線パターンの表面上に形成する。絶縁ペーストの乾燥膜厚は15μm〜20μmとした。
絶縁ペーストは、無機成分がグリーンシートと同一であり、有機成分のみが異なる。具体的には、グリーンシート・絶縁ペーストともに無機成分が、Al23: 13.97〜60重量%、SiO2: 22.8%〜56.52重量%、B23: 2.32〜5.1重量%、Na2O: 0.6〜2.1重量%、K2O: 0.6〜1.56重量%,CaO: 2.4〜4.8重量%、MgO: 0.84〜8.53重量%、PbO: 7.2〜12重量%の組成範囲で総量100重量%となるように選んだ組成物であれば良い。このセラミック成分は特許3003241号公報に記載されているように、周知の組成物である。このように、グリーンシートと同じ無機成分で構成された絶縁ペーストを用いるので、積層体13を従来と同じ条件で脱バインダー及び焼成出来、セラミック多層基板を作成できる。
絶縁ペーストの有機成分は、エチルセルロースにターピネオールを主成分とした溶剤で溶解したものを用いた、セラミックスの占める割合は65重量%〜90重量%が好ましい。65重量%以下になると粘度が低くなりすぎ印刷時ににじみが発生する。また焼成後ボイドが発生する。また、90重量%以上になると粘度が高すぎて印刷ができない。本実施例では、70重量%のものを用いた。
11a・11bは第4の工程であり、第3の工程後これらのグリーンシート2からフィルム4を剥離した後、加圧して積層しグリーンシート積層体を作成する。このグリーンシート積層体の上下にグリーンシート2の焼成温度では焼結しない収縮抑制シート12を積層してセラミック積層体13を作成する。一般的に、収縮抑制シート12にはアルミナ粉末が用いられる。セラミック積層体13は85℃の温度をかけ、150kg/cm2の圧力で2分プレスを行い作成する。
14は第5の工程であり、第4の工程の後、セラミック積層体13を焼成する焼成工程である。詳細には、350℃〜700℃の温度を2時間保つ脱バインダー工程を経た後、約900℃の温度を15分間加える焼成工程を行う。この焼成工程終了後、収縮抑制シート12を除去し、セラミック多層基板を作成する。この収縮抑制シート12の除去には液体ホーニング装置を用いて除去した。
図2は本実施例で作成したセラミック多層基板の断面図を示す。
ビア上部接続部9上に配置された回路パターン6上に第1の絶縁ペースト8が形成されており、また、ビア下部接続部10の直下の層にある配線パターンの表面に第2の絶縁ペースト27が形成されている。
図3は、本発明の第2の実施例として、グリーンシートを7枚積層して7層セラミック基板を作成する工程を示す。図3に、15は第1の工程であり、グリーンシート2にビア孔3を形成し、その後導体ペーストをビア孔3に充填してビア充填済グリーンシートを得る。この工程は実施例1における第1の工程1と同じである。
16は第2の工程であり、第1と第2の絶縁ペーストを形成する。第1の絶縁ペースト17は、ビアの直上にビアが配置されていない(ビア上部接続部)層において、この層の直下のビア上部接続部位置に形成される。また、第2の絶縁ペースト27は、ビアの直下にビアが配置されていない(ビア下部接続部)層において、その直上の層のビア下部接続部位置に形成される。ここで用いる絶縁ペーストは、実施例1の絶縁ペーストと同一のものであり、乾燥膜厚も同一である。
20は、第3の工程であり、グリーンシート表面に配線パターン21およびビア連結用の導体パターン21を形成する工程である。
22a・22bは第4の工程であり、実施例1における第4の工程11a・11bと同じである。25は第5の工程であり、実施例1における第5の工程と同じである。
図4は、本実施例2で作成されたセラミック多層基板の断面図である。第1の絶縁ペースト17は、ビア上部接続部19の直上の層に形成されており、第2の絶縁ペースト27は、ビア下部接続部18の直下に形成されている。
次に本発明の効果を説明する。本実施例1及び2を用いて、厚さ50〜235μmのグリーンシートを用いてセラミック多層基板を作成し、層間短絡の有無を測定した。表1に、結果を示す。絶縁抵抗試験を用いて、層間短絡の有無を判定した。判定基準は、セラミック多層基板に、電圧50Vを印加し、その絶縁抵抗が100MΩに満たないものを不良とした。表1の○は、層間短絡の無いと判定したもの、×は層間短絡有りと判定したものを示す。
Figure 2006108215
表1の結果から明らかなように、比較例(絶縁ペースト無し)では、厚さが150μm以下のグリーンシートを用いると、絶縁不良が生じている。しかし、実施例1及び2では50μmまでのグリーンシートを用いても絶縁不良の発生は見られない。尚、このときのビア孔はφ=0.125mm、絶縁ペーストの塗布範囲はビア孔の中心からφ=0.3mmである。
次に、ビア孔径と絶縁ペーストの塗布範囲による層間短絡の関係を示す。このときに用いたグリーンシートの厚みは100μmである。ビア孔の直径を、0.1、0.125、0.15mmにしたときに、絶縁ペーストの塗布範囲を0.1〜1.0mmまで変化させて、表1の試験方法に従って、層間短絡を判定した。結果を表2に示す。表2の○は、層間短絡の無いと判定したもの、×は層間短絡有りと判定したもの、−は試験出来なかったものを示す。
Figure 2006108215

絶縁ペーストはφ0.15mm以下のサイズでは印刷できなかった。従って、実用上はφ0.2mm以上が適当である。絶縁ペーストの塗布範囲がφ0.2mmとした時、ビア孔径φ0.1と0.125mmの場合は、層間短絡が見られなかったが、ビア孔径φ0.15mmと大きくすれば、層間短絡が発生した。このとき、絶縁ペーストの塗布範囲をφ0.3mmと広くすると、層間短絡は発生しなかった。従って、絶縁ペーストの塗布範囲は、ビア孔径に対して2倍以上の広さであれば良い。表2の結果より、絶縁ペーストの塗布範囲を広くするほど、層簡短絡には有利であるが、実用上は、ビア孔径に対して2倍以上の広さで、設計上決めれば良い。
本発明にかかるセラミック多層基板の製造方法は、薄いグリーンシートを用いても層間に絶縁不良が生じることが無いので、薄いグリーンシートを用いたセラミック多層基板の製造に適用することができる。
実施形態1の第1〜第5の工程の詳細図 本発明の実施形態1における製造方法を示す断面図 実施形態2の第1〜第5の工程の詳細図 本発明の実施形態2における製造方法を示す断面図 従来例における層間短絡場所を示す断面図
符号の説明
1 第1の工程
2 グリーンシート
3 ビア孔
4 プラスチックフィルム
5 第2の工程
6 配線パターン
7 第3の工程
8 第1の絶縁ペースト
9 ビア上部接続部
10 ビア下部接続部
11a 第4の工程
11b 第4の工程
12 収縮抑制シート
13 積層体
14 第5の工程
15 第1の工程
16 第2の工程
17 第1の絶縁ペースト
18 ビア下部接続部
19 ビア上部接続部
20 第3の工程
21 配線パターン
22a 第4の工程
22b 第4の工程
23 収縮抑制シート
24 積層体
25 第5の工程
26 層間短絡
27 第2の絶縁ペースト

Claims (7)

  1. 複数のグリーンシートを積層してセラミック多層基板を作成するセラミック多層基板の製造方法において、
    個々のグリーンシートの所定の位置にビア孔を形成し、前記ビア孔に導体ペーストを充填する第1の工程と、
    前記第1の工程で作成されたグリーンシートの表面に所定の回路配線パターンを形成する第2の工程と、
    前記第2の工程で作成された複数のグリーンシートを積層する際に、前記ビア上部が前記回路配線パターンと接合する部分の上部の前記回路配線パターン上に、所定の塗布範囲に絶縁ペーストを塗布し、かつ/または、前記ビア下部に積層するグリーンシートのビアが前記ビアと連通しないとき、その直下に積層するグリーンシート表面の前記ビア下部部分の所定の塗布範囲に前記絶縁ペーストを塗布する第3の工程と、
    前記第3の工程の後に、これらグリーンシートを複数枚積層し、その上下に前記グリーンシートの焼成温度では焼結しない収縮抑制シートを積層して積層体を形成する第4の工程と、
    前記第4の工程の後に、前記積層体を焼成し、その後前記収縮抑制シートを除去する第5工程を有するセラミック多層基板の製造方法。
  2. 複数のグリーンシートを積層してセラミック多層基板を作成するセラミック多層基板の製造方法において、
    個々のグリーンシートの所定の位置にビア孔を形成し、ビア孔に導体ペーストを充填する第1の工程と、
    前記第1の工程で作成されたグリーンシートを積層する際に、前記ビアの上部に積層するグリーンシートのビアが前記ビアと連通しないとき、前記上部に積層するグリーンシート上面の前記ビア位置の所定の塗布範囲に絶縁ペーストを塗布し、かつ/または、前記ビアの下部に積層するグリーンシートのビアが前記ビアと連通しないとき、このグリーンシート上面の前記ビア位置の所定の塗布範囲に前記絶縁ペーストを塗布する第2の工程と、
    前記第2の工程で作成されたグリーンシートに所定の回路配線パターンを印刷する第3の工程と、
    前記第3の工程の後に、これらグリーンシートを複数枚積層し、その上下に前記グリーンシートの焼成温度では焼結しない収縮抑制シートを積層して積層体を形成する第4の工程と、
    前記第4の工程の後に、前記積層体を焼成し、その後前記収縮抑制シートを除去する第5工程を有するセラミック多層基板の製造方法。
  3. 前記グリーンシートの厚みは150μm以下である請求項1または請求項2に記載のセラミック多層基板の製造方法。
  4. 前記絶縁ペーストの無機成分が、前記グリーンシートの無機成分と同一である請求項1または請求項2に記載のセラミック多層基板の製造方法。
  5. 前記絶縁ペーストの塗布範囲が前記ビア孔を中心として2倍以上の直径を持つ請求項1または請求項2に記載のセラミック多層基板の製造方法。
  6. 前記絶縁ペーストの無機成分におけるアルミナフィラー成分が13.97〜60%重量%、ガラス成分が40〜86.03重量%である請求項1または請求項2に記載のセラミック多層基板の製造方法。
  7. 前記絶縁ペーストの無機成分が65〜90重量%、有機成分が35〜10重量%である請求項1または請求項2に記載のセラミック多層基板の製造方法。
JP2004289768A 2004-10-01 2004-10-01 セラミック多層基板の製造方法 Pending JP2006108215A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004289768A JP2006108215A (ja) 2004-10-01 2004-10-01 セラミック多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004289768A JP2006108215A (ja) 2004-10-01 2004-10-01 セラミック多層基板の製造方法

Publications (1)

Publication Number Publication Date
JP2006108215A true JP2006108215A (ja) 2006-04-20

Family

ID=36377609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004289768A Pending JP2006108215A (ja) 2004-10-01 2004-10-01 セラミック多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP2006108215A (ja)

Similar Documents

Publication Publication Date Title
EP1956876B1 (en) Ceramic substrate, electronic device, and process for producing a ceramic substrate
US7072167B2 (en) Co-fired ceramic capacitor and method for forming ceramic capacitors for use in printed wiring boards
US7736544B2 (en) Electrically conductive composition for via-holes
WO2012121141A1 (ja) セラミック多層基板およびその製造方法
JP4518885B2 (ja) セラミック電子部品及びその製造方法
JP2011044681A (ja) セラミック基板及びその製造方法
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
WO2008133612A1 (en) Electrically conductive composition for via-holes
KR20010052848A (ko) 세라믹 회로판의 제조 방법 및 세라믹 회로판
JP3351043B2 (ja) 多層セラミック基板の製造方法
JP3003413B2 (ja) 多層セラミック基板の製造方法
US7186307B2 (en) Method for manufacturing a ceramic multilayer circuit board
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
WO2018030192A1 (ja) セラミック電子部品
JP2005311156A (ja) コンデンサを内蔵したセラミック多層基板
JP2006108215A (ja) セラミック多層基板の製造方法
JP2008159726A (ja) 多層配線基板
JP2007221115A (ja) 導体ペースト及び多層セラミック基板の製造方法
JP2010225707A (ja) セラミック多層基板及びその製造方法
JPH0786739A (ja) 多層セラミック基板の製造方法
JPH06326470A (ja) 多層セラミック基板の製造方法
JP2006066626A (ja) 複合体及び複合体の製造方法並びに、複合シートの製造方法、積層体の製造方法、積層部品の製造方法
JP4820149B2 (ja) 導電性ペーストの製造方法および配線基板の製造方法
JP2515165B2 (ja) 多層配線基板の製造方法