JP2010098291A - 無収縮セラミック基板及び無収縮セラミック基板の製造方法 - Google Patents

無収縮セラミック基板及び無収縮セラミック基板の製造方法 Download PDF

Info

Publication number
JP2010098291A
JP2010098291A JP2009144482A JP2009144482A JP2010098291A JP 2010098291 A JP2010098291 A JP 2010098291A JP 2009144482 A JP2009144482 A JP 2009144482A JP 2009144482 A JP2009144482 A JP 2009144482A JP 2010098291 A JP2010098291 A JP 2010098291A
Authority
JP
Japan
Prior art keywords
electrode
ceramic substrate
shrinkable
substrate according
via electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009144482A
Other languages
English (en)
Inventor
Jin Waun Kim
ワウン キム、ジン
Seung Gyo Jeong
ギョ ジョン、シェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080101936A external-priority patent/KR101046142B1/ko
Priority claimed from KR1020080101935A external-priority patent/KR20100042789A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010098291A publication Critical patent/JP2010098291A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】本発明は無収縮セラミック基板及びその無収縮セラミック基板の製造方法に関する。
【解決手段】本発明による無収縮セラミック基板は、複数のグリーンシートを積層して形成されたセラミック積層体と、上記セラミック積層体に貫通形成されるビア電極及び、上記セラミック積層体の表面に形成され上記ビア電極と電気的に連結される外部電極を含む電極部と、及び上記セラミック積層体及び上記電極部の間に形成され上記電極同士に電気的な連結が弱くなることを防ぐための界面部と、を含む。
【選択図】図3

Description

本発明は無収縮セラミック基板及びその無収縮セラミック基板の製造方法に関するもので、より詳しくは、セラミック積層体にバリア部または界面拡散部を備える無収縮セラミック基板及びそのセラミック基板の製造方法に関する。
最近の電子部品領域において、次第に小型化の傾向が強化、続くことにより、電子部品の精密化、微細パターン化及び薄膜化を通した小型モジュール及び基板が開発されている。
しかし、通常使用される印刷回路基板(Printed Circuit Board、PCB)を小型化された電子部品に利用する場合、サイズの小型化、高周波領域での信号損失及び高温高湿時の信頼性の低下のような短所が発生した。
このような短所を克服すべく、PCB基板ではなく、セラミックを利用した基板が使用されている。セラミック基板の主成分は、低温同時焼成が可能なガラス(glass)が多量含まれたセラミック組成物である。
低温同時焼成セラミック(Low Temperature Co−fired Ceramic、多層セラミック)基板を製造する方法は多様であるが、その中で焼成時セラミック基板が収縮するか否かによって収縮工法及び無収縮工法に分類することができる。
具体的に、焼成時セラミック基板が収縮するようにして製造する方法が収縮工法である。しかし、収縮工法はセラミック基板の収縮程度が全体的に均一に発生するものではないため、基板の面方向に対して寸法変形が起きる。
このようなセラミック基板の面方向の収縮は基板内に含まれた印刷回路パターンの変形をもたらし、パターン位置の精密度の低下及びパターンの断線などのような問題点が発生する。
従って、収縮工法による問題点を解決すべく、焼成時セラミック基板の面方向の収縮を防ぐための無収縮工法が提案されている。
無収縮工法とは、セラミック基板の両面に拘束層を形成して焼成する方法である。このような拘束層により、焼成時セラミック基板の面方向の収縮は起きず厚さ方向にのみ収縮できるようになる。
そして、無収縮工法で製造されるセラミック基板において、各層を成すセラミックグリーンシートは一部をパンチしてビアホールを形成した後、ビアホール内に導体ペーストを充填することにより、ビア電極を形成し、ビア電極はセラミックグリーンシートに形成された内部電極と外部電極を電気的に連結する機能をする。
この際、ビア電極と内部電極及びセラミックグリーンシートが相互異なる成分からなるため、セラミック基板を焼結する工程において高温の焼成温度になると内部電極及び外部電極で先に焼成が起き、このような現象により内部電極及び外部電極の界面粒子が相対的に多孔性のビア電極内部に自然に移動する。
従って、このような移動により内部電極及び外部電極には、ボイド(void)またはクラックなどが発生したり、その界面の弱化により相互間の電極連結性が劣るという問題点がある。
本発明は、上述の従来技術の問題を解決するためのもので、その目的は、内部電極及び外部電極にボイド(void)発生及び界面の弱化によって相互電極連結性が劣ることを改善するための無収縮セラミック基板及びその基板の製造方法を提供することにある。
本発明による無収縮セラミック基板は、複数のグリーンシートを積層して形成されたセラミック積層体と、上記セラミック積層体に貫通形成されるビア電極及び、上記セラミック積層体の表面に形成され上記ビア電極と電気的に連結される外部電極を含む電極部と、及び上記セラミック積層体及び上記電極部の間に形成され、上記セラミック積層体及び上記電極部の間に形成され上記電極同士に電気的な連結が弱くなることを防ぐための界面部と、を含むことができる。
また、本発明による無収縮セラミック基板の界面部は、上記セラミック積層体の焼成時、上記セラミック積層体と上記電極の界面において相互間の物質移動を抑制するバリア部を含むことができる。
また、本発明による無収縮セラミック基板の上記バリア部は、上記外部電極及び上記セラミック積層体の間に形成される外部バリア層を含むことができる。
また、本発明による無収縮セラミック基板の上記外部バリア層は、上記ビア電極の表面を全体的に覆うよう形成されることを特徴とすることができる。
また、本発明による無収縮セラミック基板の上記外部バリア層は、上記ビア電極の表面を部分的に覆うよう形成されることを特徴とすることができる。
また、本発明による無収縮セラミック基板の上記電極部は、セラミック積層体の内部に形成される内部電極をさらに含むことができ、上記バリア部は、上記内部電極及び上記ビア電極の間に形成される内部バリア層を含むことができる。
また、本発明による無収縮セラミック基板の上記内部バリア層は、上記ビア電極の表面を全体的に覆うよう形成されることを特徴とすることができる。
また、本発明による無収縮セラミック基板の上記内部バリア層は、上記ビア電極の表面を部分的に覆うよう形成されることを特徴とすることができる。
また、本発明による無収縮セラミック基板の上記バリア部は、ガラス(glass)で形成された電極を含むことができる。
また、本発明による無収縮セラミック基板の界面部は、上記セラミック積層体の焼成時、拡散成分が上記ビア電極部及び上記外部電極部に拡散される界面拡散部を含む。
また、本発明による無収縮セラミック基板の上記界面拡散部は、所定のパラジウム(Pd)と銀(Ag)が混合されたことを特徴とすることができる。
また、本発明による無収縮セラミック基板の上記界面拡散部は、所定の白金(Pt)と銀(Ag)が混合されたことを特徴とすることができる。
また、本発明による無収縮セラミック基板の上記界面拡散部は、上記ビア電極の表面を全体的に覆うよう形成されることを特徴とすることができる。
また、本発明による無収縮セラミック基板の上記界面拡散部は、上記ビア電極の表面を部分的に覆うよう形成されることを特徴とすることができる。
また、本発明による無収縮セラミック基板の上記内部電極は、所定のパラジウム(Pd)と銀(Ag)が混合された電極を含むことができる。
また、本発明による無収縮セラミック基板の上記内部電極は、所定の白金(Pt)と銀(Ag)が混合された電極を含むことを特徴とすることができる。
また、ビア電極が形成されたグリーンシートを積層してセラミック積層体を備える段階と、拡散成分を含む界面拡散部を上記ビア電極の表面に形成させる段階と、及び上記セラミック積層体を焼成する段階と、を含むことができる。
また、界面拡散部を上記ビア電極の表面に形成させる段階は、上記界面拡散部が上記ビア電極の表面を全体的に覆うよう形成させることを特徴とすることができる。
また、界面拡散部を上記ビア電極の表面に形成させる段階は、上記界面拡散部が上記ビア電極の表面を部分的に覆うよう形成させることを特徴とすることができる。
また、本発明による無収縮セラミック基板の製造方法は、ビア電極の表面にバリア部が形成されたグリーンシートを積層してセラミック積層体を備える段階と、外部電極を上記バリア部の上部に位置するよう上記セラミック積層体に形成させる段階と、及び上記セラミック積層体を焼成する段階と、を含むことができる。
また、本発明による無収縮セラミック基板の製造方法において、上記バリア部を上記電極部の表面に形成させる段階は、上記バリア部が上記電極部の表面を全体的に覆うよう形成させることを特徴とすることができる。
また、本発明による無収縮セラミック基板の製造方法において、上記バリア部を上記電極部の表面に形成させる段階は、上記バリア部が上記電極部の表面を部分的に覆うよう形成させることを特徴とすることができる。
本発明は、バリア部がセラミック積層体及び電極部の電極の界面において、液状の物質の移動を防ぐため電極連結性を改善することができ、ガラスで形成されたバリア部から焼成時グリーンシート側に、部分的に物質移動して電極部を緻密にし、バリア部によって電極部の収縮を抑制する効果がある。
また、本発明は界面拡散部がビア電極部及び内部電極部の間の界面で液体の移動を防ぎ、界面拡散部の拡散成分がビア電極部に拡散するため、内部電極部、外部電極部及びビア電極部の間に電極連結性を改善する効果がある。
本発明の第1実施例による無収縮セラミック基板においてバリア部を説明するための断面図である。 図1のセラミック基板の上面を部分的に図示した図面である。 本発明の第1実施例による無収縮セラミック基板を説明するための断面図である。 図3の無収縮セラミック基板中において外部電極の形状を説明するための図面である。 本発明の第2実施例による無収縮セラミック基板においてバリア部を説明するための断面図である。 図5の無収縮セラミック基板においてバリア部の形状を説明するための図面である。 本発明の第2実施例による無収縮セラミック基板を説明するための断面図である。 図7の無収縮セラミック基板においてバリア部を説明するための図面である。 本発明の第3実施例による無収縮セラミック基板においてセラミック積層体を説明するための断面図である。 図9のセラミック積層体の表面に形成された界面拡散部を説明するための断面図である。 図10のセラミック基板の上面を部分的に図示した図面である。 本発明の第3実施例による無収縮セラミック基板を説明するための断面図である。 図12の無収縮セラミック基板中において外部電極の形状を説明するための図面である。 本発明の第4実施例による無収縮セラミック基板において界面拡散部を説明するための断面図である。 図14の無収縮セラミック基板において界面拡散部の形状を説明するための図面である。 本発明の第4実施例による無収縮セラミック基板を説明するための断面図である。 図16の無収縮セラミック基板において界面拡散部を説明するための図面である。
本発明による無収縮セラミック基板及び無収縮セラミック基板の製造方法に関して図1から図8を参照してより具体的に説明する。
図1は、本発明の第1実施例による無収縮セラミック基板においてバリア部を説明するための断面図で、図2は、図1のセラミック基板の上面を部分的に図示した図面で、図3は、本発明の第1実施例による無収縮セラミック基板を説明するための断面図で、図4は、図3の無収縮セラミック基板中において外部電極の形状を説明するための図面である。
図1から図4を参照すると、無収縮セラミック基板はセラミック積層体100、電極部140及びバリア部150を含む。
セラミック積層体100は、複数のセラミックグリーンシートGを形成した後、各セラミックグリーンシートを積層して備えられる。具体的に、ガラス−セラミック粉末に有機バインダー、分散剤、混合溶媒を添加した後ボールミルを利用して分散させる。
このようにして得たスラリーをフィルタで濾した後脱泡し、ドクターブレード法を利用して所定の厚さのセラミックグリーンシートを成形する方法を使用する。
しかし、セラミックグリーンシートを成形する方法はこれに限定されるものではなく、多様な方法を適用することも可能である。
電極部140は、ビア電極110、内部電極120及び外部電極130を含む。
ビア電極110は、セラミック積層体100に貫通形成され、内部電極120及び外部電極130を電気的に連結する機能をする。
また、ビア電極110はセラミックグリーンシートの製造時、各セラミックグリーンシートにビアホール112を形成させた後、ビアホール112の内部に導体ペーストを充填させる方式で備えられる。
ここで、導体ペーストは電気伝導性に優れた銀(Ag)を使用することが好ましいが、導体ペーストは銀に限定されるものではなく、Ni、Pb、W、Snなどの多様な材質を使用することも可能である。
内部電極120はセラミックグリーンシートの間に形成され、外部電極130とビア電極110を通して電気的に連結される。
図1で図示された通り、セラミック積層体100の焼成時、焼成温度になると、グリーンシートGと電極部140の界面で相互間の物質が移動するが、バリア部150はこのような物質の移動を抑制し、外部バリア層152及び内部バリア層154を含む。
外部バリア層152はビア電極110の表面を全体的に覆うよう形成され、その上部には外部電極130が備えられる。
また、内部バリア層154はビア電極110と内部電極120の間に備えられる。
図2で図示された通り、バリア部150をセラミック積層体100の上部からみた様子を図示すると、円形のビア電極110と対応するよう円形で形成されることが好ましく、ビア電極110の表面を完全に覆うよう備えられる。
図3を参照すると、外部電極130はセラミック積層体100の表面に導体ペーストをスクリーン印刷して備えられ、ビア電極110及びバリア部150を完全に覆うよう備えられることが好ましい。
また、図3で図示された通り、バリア部150はセラミック成分のガラス(glass)を含むため、バリア部150の物質がグリーンシートGの内部またはビア電極110に移動して電極部140の緻密化を改善する効果がある(矢印)。
そして、ガラスを含むバリア部150は、焼結収縮時にビア電極110の表面に拘束力を与えるため電極部140が収縮することを抑制することができ、これによってボイドやクラックが発生するなどの不良を防ぐことができる。
図4で図示された通り、外部電極130の形状は、円形のビア電極110及びバリア部150の形状と対応するよう円形に形成されることが好ましく、周辺の電極パターンと電気的に連結されるよう一部が長く延長される。しかし、外部電極130の形状はこれに限定されるものではなく、多様な形状に設計されることも可能である。
一般的に、セラミック積層体100に焼結をする工程において、焼成温度になると、外部電極130及び内部電極120から相対的に多孔性であるビア電極110に、液状の物質が自然に移動するようになる。
従って、このような液状移動によって外部電極130及び内部電極120の界面が弱化し、これによって電極連結性が弱くなる問題が生じる。
しかし、本願において外部電極130及び内部電極120の界面に位置するバリア部150は、焼結温度で固体として位置するため液状の物質が移動することを抑制するようになる。
従って、外部電極130及び内部電極120の界面が弱くなることを防ぐことができ、電極連結性を改善する効果がある。
無収縮セラミック基板の製造方法は、電極部140が形成されたグリーンシートGを積層してセラミック積層体100を備える段階を含む。
そして、バリア部150をセラミック積層体100及び電極部140の表面に形成させる。この際、バリア部150は内部電極120を完全に覆うよう形成させる。
そして、セラミック積層体100を焼成して無収縮セラミック基板を完成するようになる。
図5は、本発明の第2実施例による無収縮セラミック基板においてバリア部を説明するための断面図で、図6は、図5の無収縮セラミック基板においてバリア部の形状を説明するための図面である。
図5及び図6を参照すると、無収縮セラミック基板はセラミック積層体200、電極部240及びバリア部250を含む。
この際、バリア部250は円形の形状で形成されるビア電極210の表面を部分的に覆うよう、ドーナツ形状で形成される外部バリア層252及び内部電極220の表面にもドーナツ形状で部分的に形成される内部バリア層254を含む。
従って、バリア部250がビア電極210及び外部電極230が相互直接接触して電気的に連結されるよう中央部が開放されるため、電気的な連結性がより向上する。
図7は、本発明の第2実施例による無収縮セラミック基板を説明するための断面図で、図8は、図7の無収縮セラミック基板においてバリア部を説明するための図面である。
外部電極230はセラミック積層体200の表面に導体ペーストをスクリーン印刷して備えられ、ビア電極210及びバリア部250を完全に覆うよう備えられることが好ましい。
この際、外部電極230の形状は、ビア電極210の表面及びバリア部250の形状と対応するよう円形で形成される。しかし、外部電極230の形状はこれに限定されるものではなく、多様な形状で設けられることも可能である。
図9は、本発明の第3実施例による無収縮セラミック基板においてセラミック積層体を説明するための断面図で、図10は、図9のセラミック積層体の表面に形成された界面拡散部を説明するための断面図で、図11は、図10のセラミック基板の上面を部分的に図示した図面である。
図9から図11を参照すると、無収縮セラミック基板は、セラミック積層体300、ビア電極310、内部電極320、外部電極330及び界面拡散部340を含む。
セラミック積層体300は、複数のセラミックグリーンシートGを形成した後、各セラミックグリーンシートを積層して備えられる。具体的に、ガラス−セラミック粉末に、有機バインダー、分散剤、混合溶媒を添加した後、ボールミルを利用して分散させる。
このようにして得たスラリーをフィルタで濾した後脱泡し、ドクターブレード法を利用して所定の厚さのセラミックグリーンシートを成形する方法を使用する。
ビア電極310はセラミック積層体300に貫通形成され、内部電極320及び外部電極330を電気的に連結する機能をする。
また、ビア電極310は、セラミックグリーンシートの製造時、各セラミックグリーンシートにビアホール312を形成させた後に、ビアホール312の内部に導体ペーストを充填させる方式で備えられる。
ここで、導体ペーストは、電気伝導性に優れた銀(Ag)を使用することが好ましいが、導体ペーストは銀に限定されるものではなく、Ni、Pb、W、Snなどの多様な材質を使用することも可能である。
内部電極320はセラミックグリーンシートの間に形成され、外部電極330とビア電極310を通して電気的に連結される。
そして、内部電極320は銀(Ag)約80%とパラジウム(Pd)約20%の割合で混合した材質から成ることが好ましい。
しかし、内部電極320は所定のパラジウム(Pd)を挿入することに限定されるものではなく、銀(Ag)と白金(Pt)が混合された材質であるか、100%パラジウム(Pd)と100%白金(Pt)を使用することも可能である。
ここで、パラジウム(Pd)や白金(Pt)は、内部電極320の焼成温度を高め、銀で形成されたビア電極310への拡散が容易であるという特徴がある。
図10で図示された通り、界面拡散部340はビア電極310の表面を全体的に覆うよう形成される。
図11で図示された通り、界面拡散部340をセラミック積層体300の上部からみた様子を図示すると、界面拡散部340は円形で形成されたビア電極310と対応して円形で形成されビア電極310を覆うよう提供される。
ここで、界面拡散部340は内部電極320と同様に銀(Ag)約80%とパラジウム(Pd)約20%の割合で混合した材質からなることが好ましい。
しかし、界面拡散部340は所定のパラジウム(Pd)を挿入することに限定されるものではなく、銀(Ag)と白金(Pt)が混合された材質であるか、100%パラジウム(Pd)と100%白金(Pt)など拡散成分を使用することも可能である。
図12は、本発明の第3実施例による無収縮セラミック基板を説明するための断面図で、図13は、図12の無収縮セラミック基板中において外部電極の形状を説明するための図面である。
図12及び図13を参照すると、外部電極330はセラミック積層体300の表面に導体ペーストをスクリーン印刷して備えられ、ビア電極310及び界面拡散部340を完全に覆うよう備えられることが好ましい。
ここで、導体ペーストは電気伝導性に優れた銀(Ag)を使用することが好ましいが、導体ペーストは銀に限定されるものではなく、Ni、Pb、W、Snなどを使用することも可能である。
図13で図示された通り、外部電極330の形状はビア電極310の表面及び界面拡散部340の形状と対応するよう円形で形成されることが好ましく、周辺の電極パターンと電気的に連結されるよう一部が長く延長される。しかし、外部電極330の形状はこれに限定されるものではなく、多様な形状に設けられることも可能である。
従来にはビア電極310と内部電極320及び外部電極330が相互異なる材質からなるため、セラミック基板を焼成する過程において内部電極320及び外部電極330の界面で先に焼結が起き、このような現象のために内部電極320及び外部電極330を成す界面粒子が、相対的に多孔性であるビア電極310の内部へ液状移動する(矢印)。
このような移動により、内部電極320及び外部電極330は、その界面においてボイド(void)の発生及び界面の弱化によって相互間の電極連結性が劣るという問題点がある。
しかし、本願発明による無収縮セラミック基板は、拡散成分を含む界面拡散部340が形成され、焼結時に界面拡散部340を成す拡散成分がビア電極310に先に拡散して、相対的に多孔性であるビア電極310を満たすよう移動するようになる。
従って、界面拡散部340は外部電極330において粒子の移動を防ぐように成り、パラジウム(Pd)及び白金(Pt)のような拡散成分により、内部電極320、外部電極330及びビア電極310の間に電極連結性を改善する効果がある。
また、パラジウム(Pd)及び白金(Pt)のような拡散成分は、内部電極320の焼結温度を高めるため、焼結時に内部電極320及びビア電極310の間に粒子の移動を減らしてボイド(void)の発生及び界面の弱化を防ぐことができる。
図9から図13を参照に、本願発明による無収縮セラミック積層体の製造方法は、ビア電極310が形成されたグリーンシートGを積層してセラミック積層体300を備える。
そして、パラジウム(Pd)及び白金(Pt)のような拡散成分を含む界面拡散部340をビア電極310の表面に形成させる。
この際、内部電極320は界面拡散部340と同様のパラジウム(Pd)及び白金(Pt)のような拡散成分を有するよう形成することができる。この際、パラジウム(Pd)及び白金(Pt)のような拡散成分は、内部電極320の焼成温度を高める役割をする。
また、セラミック積層体300に界面拡散部340を備えた後にセラミック積層体300を焼成する段階を含む。
この際、界面拡散部340をビア電極310の表面に形成させる段階は、界面拡散部340がビア電極310の表面を全体的に覆うよう形成させることを特徴とする。
図14は、本発明の第4実施例による無収縮セラミック基板において界面拡散部を説明するための断面図で、図15は、図14の無収縮セラミック基板において界面拡散部の形状を説明するための図面である。
図14及び図15を参照すると、界面拡散部440はセラミック積層体400の表面に形成される。
この際、界面拡散部440は円形の形状で形成されるビア電極410を部分的に覆うようドーナツ形状で形成される。また、界面拡散部440は内部電極420の表面にも形成されることが好ましい。
従って、界面拡散部440がビア電極410及び外部電極430が直接接触して電気的に連結されるよう中央部が開放されるため、電気的連結性がより向上する。
ここで、界面拡散部440は内部電極420と同様に銀(Ag)約80%とパラジウム(Pd)約20%の割合で混合した材質からなることが好ましい。
しかし、界面拡散部440は所定のパラジウム(Pd)を挿入することに限定されるものではなく、銀(Ag)と白金(Pt)が混合された材質であるか、100%パラジウム(Pd)と100%白金(Pt)など拡散成分を使用することも可能である。
図16は、本発明の第4実施例による無収縮セラミック基板を説明するための断面図で、図17は、図16の無収縮セラミック基板において界面拡散部を説明するための図面である。
外部電極430は、セラミック積層体400の表面に導体ペーストをスクリーン印刷して備えられ、ビア電極410及び界面拡散部440を完全に覆うよう備えられることが好ましい。
ここで、導体ペーストは電気伝導性に優れた銀(Ag)を使用することが好ましいが、導体ペーストは銀に限定されるものではなく、Ni、Pb、W、Snなどを使用することも可能である。
図13で図示された通り、外部電極430の形状はビア電極410の表面及び界面拡散部440の形状と対応するよう円形で形成される。しかし、外部電極430の形状はこれに限定されるものではなく多様な形状で設けられることも可能である。
100、300 セラミック積層体
110、310 ビア電極
120、320 内部電極
130、330 外部電極
150 バリア部
340 界面拡散部

Claims (22)

  1. 複数のグリーンシートを積層して形成されたセラミック積層体と、
    前記セラミック積層体に貫通形成されるビア電極及び、前記セラミック積層体の表面に形成され前記ビア電極と電気的に連結される外部電極を含む電極部と、
    前記セラミック積層体及び前記電極部の間に形成され前記電極同士に電気的な連結が弱くなることを防ぐための界面部と、を含む無収縮セラミック基板。
  2. 前記界面部は、前記セラミック積層体の焼成時に、前記セラミック積層体及び前記電極の界面において相互間の物質の移動を抑制するバリア部、
    を含むことを特徴とする請求項1に記載の無収縮セラミック基板。
  3. 前記バリア部は、
    前記外部電極及び前記セラミック積層体の間に形成される外部バリア層を含むことを特徴とする請求項2に記載の無収縮セラミック基板。
  4. 前記外部バリア層は、前記ビア電極の表面を全体的に覆うよう形成されることを特徴とする請求項3に記載の無収縮セラミック基板。
  5. 前記外部バリア層は、前記ビア電極の表面を部分的に覆うよう形成されることを特徴とする請求項3に記載の無収縮セラミック基板。
  6. 前記電極部は、前記セラミック積層体の内部に形成される内部電極をさらに含み、
    前記バリア部は、前記内部電極及び前記ビア電極の間に形成される内部バリア層を含むことを特徴とする請求項2から5の何れか1項に記載の無収縮セラミック基板。
  7. 前記内部バリア層は、前記ビア電極の表面を全体的に覆うよう形成されることを特徴とする請求項6に記載の無収縮セラミック基板。
  8. 前記内部バリア層は、前記ビア電極の表面を部分的に覆うよう形成されることを特徴とする請求項6に記載の無収縮セラミック基板。
  9. 前記バリア部は、ガラス(glass)を含むことを特徴とする請求項2から8の何れか1項に記載の無収縮セラミック基板。
  10. 前記界面部は、前記セラミック積層体の焼成時に、拡散成分が前記ビア電極及び前記外部電極に拡散される界面拡散部、
    を含むことを特徴とする請求項1から9の何れか1項に記載の無収縮セラミック基板。
  11. 前記界面拡散部は、所定のパラジウム(Pd)と銀(Ag)が混合されたことを特徴とする請求項10に記載の無収縮セラミック基板。
  12. 前記界面拡散部は、所定の白金(Pt)と銀(Ag)が混合されたことを特徴とする請求項10に記載の無収縮セラミック基板。
  13. 前記界面拡散部は、前記ビア電極の表面を全体的に覆うよう形成されることを特徴とする請求項10から12の何れか1項に記載の無収縮セラミック基板。
  14. 前記界面拡散部は、前記ビア電極の表面に対応するよう形成されることを特徴とする請求項10から12の何れか1項に記載の無収縮セラミック基板。
  15. 前記電極部は、前記セラミック積層体の内部に形成される内部電極をさらに含み、前記内部電極は、所定のパラジウム(Pd)と銀(Ag)が混合された電極を含むことを特徴とする請求項10から14の何れか1項に記載の無収縮セラミック基板。
  16. 前記内部電極は、所定の白金(Pt)と銀(Ag)が混合された電極を含むことを特徴とする請求項15に記載の無収縮セラミック基板。
  17. ビア電極の表面にバリア部が形成されたグリーンシートを積層してセラミック積層体を備える段階と、
    外部電極を前記バリア部の上部に位置するよう前記セラミック積層体に形成させる段階と、
    前記セラミック積層体を焼成する段階と、
    を含む無収縮セラミック基板の製造方法。
  18. 前記バリア部を前記ビア電極の表面に形成させる段階は、
    前記バリア部が前記ビア電極の表面を全体的に覆うよう形成させることを特徴とする請求項17に記載の無収縮セラミック基板の製造方法。
  19. 前記バリア部を前記ビア電極の表面に形成させる段階は、
    前記バリア部が前記ビア電極の表面を部分的に覆うよう形成させることを特徴とする請求項17に記載の無収縮セラミック基板の製造方法。
  20. ビア電極が形成されたグリーンシートを積層してセラミック積層体を備える段階と、
    拡散成分を含む界面拡散部を前記ビア電極の表面に形成させる段階と、
    前記セラミック積層体を焼成する段階と、
    を含む無収縮セラミック基板の製造方法。
  21. 前記界面拡散部を前記ビア電極の表面に形成させる段階は、
    前記界面拡散部が前記ビア電極の表面を全体的に覆うよう形成させることを特徴とする請求項20に記載の無収縮セラミック基板の製造方法。
  22. 前記界面拡散部を前記ビア電極の表面に形成させる段階は、
    前記界面拡散部が前記ビア電極の表面を部分的に覆うよう形成させることを特徴とする請求項20に記載の無収縮セラミック基板の製造方法。
JP2009144482A 2008-10-17 2009-06-17 無収縮セラミック基板及び無収縮セラミック基板の製造方法 Pending JP2010098291A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080101936A KR101046142B1 (ko) 2008-10-17 2008-10-17 무수축 세라믹 기판의 제조 방법
KR1020080101935A KR20100042789A (ko) 2008-10-17 2008-10-17 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법

Publications (1)

Publication Number Publication Date
JP2010098291A true JP2010098291A (ja) 2010-04-30

Family

ID=42107734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009144482A Pending JP2010098291A (ja) 2008-10-17 2009-06-17 無収縮セラミック基板及び無収縮セラミック基板の製造方法

Country Status (2)

Country Link
US (1) US20100096178A1 (ja)
JP (1) JP2010098291A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9320155B2 (en) 2012-04-27 2016-04-19 Panasonic Intellectual Property Management Co., Ltd. Ceramic substrate composite and method for manufacturing ceramic substrate composite
WO2017154339A1 (ja) * 2016-03-11 2017-09-14 日本碍子株式会社 接続基板の製造方法
US10257941B2 (en) 2016-03-11 2019-04-09 Ngk Insulators, Ltd. Connection substrate
US10278286B2 (en) 2016-03-11 2019-04-30 Ngk Insulators, Ltd. Connection substrate
WO2023234023A1 (ja) * 2022-06-01 2023-12-07 株式会社村田製作所 積層基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN212463677U (zh) * 2017-05-26 2021-02-02 株式会社村田制作所 多层布线基板以及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050865A (ja) * 2000-07-31 2002-02-15 Kyocera Corp ガラスセラミック配線基板及びその製造方法
JP2005057095A (ja) * 2003-08-05 2005-03-03 Noritake Co Ltd セラミック多層回路基板
JP2006073903A (ja) * 2004-09-03 2006-03-16 Murata Mfg Co Ltd セラミック多層基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050865A (ja) * 2000-07-31 2002-02-15 Kyocera Corp ガラスセラミック配線基板及びその製造方法
JP2005057095A (ja) * 2003-08-05 2005-03-03 Noritake Co Ltd セラミック多層回路基板
JP2006073903A (ja) * 2004-09-03 2006-03-16 Murata Mfg Co Ltd セラミック多層基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9320155B2 (en) 2012-04-27 2016-04-19 Panasonic Intellectual Property Management Co., Ltd. Ceramic substrate composite and method for manufacturing ceramic substrate composite
WO2017154339A1 (ja) * 2016-03-11 2017-09-14 日本碍子株式会社 接続基板の製造方法
JPWO2017154339A1 (ja) * 2016-03-11 2019-01-17 日本碍子株式会社 接続基板の製造方法
US10257941B2 (en) 2016-03-11 2019-04-09 Ngk Insulators, Ltd. Connection substrate
US10278286B2 (en) 2016-03-11 2019-04-30 Ngk Insulators, Ltd. Connection substrate
TWI710299B (zh) * 2016-03-11 2020-11-11 日商日本碍子股份有限公司 接續基板之製造方法
US11013127B2 (en) 2016-03-11 2021-05-18 Ngk Insulators, Ltd. Method for producing connection substrate
WO2023234023A1 (ja) * 2022-06-01 2023-12-07 株式会社村田製作所 積層基板

Also Published As

Publication number Publication date
US20100096178A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
JP2010098291A (ja) 無収縮セラミック基板及び無収縮セラミック基板の製造方法
TW516353B (en) Electro-conductive paste and method for manufacturing a multilayer ceramic electronic part using the same
KR20010043936A (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
JP2008004514A (ja) 導電性ペーストおよびそれを用いたセラミック多層基板の製造方法
US8222529B2 (en) Ceramic substrate and manufacturing method thereof
JP2007129048A (ja) 多層セラミックス基板及びその製造方法
JP2004179628A (ja) 配線基板およびその製造方法
WO2009119198A1 (ja) セラミック基板の製造方法
JP4097276B2 (ja) 多層セラミックス基板及びその製造方法
JP2005116938A (ja) キャビティ付き多層セラミック基板およびその製造方法
JP2005268672A (ja) 基板
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP2011138833A (ja) 多層セラミック基板およびその製造方法
JP2012114172A (ja) 電子部品及びその製造方法、並びに電子部品を内蔵した配線基板
KR101046142B1 (ko) 무수축 세라믹 기판의 제조 방법
JP4826348B2 (ja) 突起状電極付き多層セラミック電子部品の製造方法
JP2004095767A (ja) セラミック多層基板およびその製造方法
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP4820149B2 (ja) 導電性ペーストの製造方法および配線基板の製造方法
KR20100042789A (ko) 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법
KR100968977B1 (ko) 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법
JP5947018B2 (ja) 多層セラミック基板及びその製造方法
JP2006032442A (ja) 多層基板及びその製造方法
JP2006303055A (ja) 多層セラミック基板およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214