JP2010183054A - ヘテロ接合バイポーラトランジスタ及びその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2010183054A JP2010183054A JP2009163114A JP2009163114A JP2010183054A JP 2010183054 A JP2010183054 A JP 2010183054A JP 2009163114 A JP2009163114 A JP 2009163114A JP 2009163114 A JP2009163114 A JP 2009163114A JP 2010183054 A JP2010183054 A JP 2010183054A
- Authority
- JP
- Japan
- Prior art keywords
- collector layer
- layer
- collector
- bipolar transistor
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000012535 impurity Substances 0.000 claims abstract description 98
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 36
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- 230000006378 damage Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 31
- 230000005684 electric field Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】耐破壊性に優れたヘテロ接合バイポーラトランジスタを提供する。
【解決手段】サブコレクタ層と、第１コレクタ層、第２コレクタ層、第３コレクタ層及び第４コレクタ層を有しサブコレクタ層上に形成されたコレクタ層と、コレクタ層上に形成されたベース層と、ベース層上に形成され、ベース層を構成する半導体よりも大きなバンドギャップを有する半導体から構成されるエミッタ層とを備え、第１コレクタ層は、第２コレクタ層、第３コレクタ層及び第４コレクタ層を構成する半導体と異なる半導体から構成されてサブコレクタ層上に形成され、第４コレクタ層は、第２コレクタ層の不純物濃度よりも低い不純物濃度で第１コレクタ層上に形成され、第２コレクタ層は、サブコレクタ層の不純物濃度よりも低く第３コレクタ層の不純物濃度よりも高い不純物濃度で第４コレクタ層上に形成され、第３コレクタ層は、第２コレクタ層とベース層との間に形成される。
【選択図】図１
【解決手段】サブコレクタ層と、第１コレクタ層、第２コレクタ層、第３コレクタ層及び第４コレクタ層を有しサブコレクタ層上に形成されたコレクタ層と、コレクタ層上に形成されたベース層と、ベース層上に形成され、ベース層を構成する半導体よりも大きなバンドギャップを有する半導体から構成されるエミッタ層とを備え、第１コレクタ層は、第２コレクタ層、第３コレクタ層及び第４コレクタ層を構成する半導体と異なる半導体から構成されてサブコレクタ層上に形成され、第４コレクタ層は、第２コレクタ層の不純物濃度よりも低い不純物濃度で第１コレクタ層上に形成され、第２コレクタ層は、サブコレクタ層の不純物濃度よりも低く第３コレクタ層の不純物濃度よりも高い不純物濃度で第４コレクタ層上に形成され、第３コレクタ層は、第２コレクタ層とベース層との間に形成される。
【選択図】図１
Description
本発明は、ヘテロ接合バイポーラトランジスタに関し、特にＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタに関する。
エミッタにバンドギャップの大きな半導体を用いたヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）は、携帯電話機等に用いられる高周波アナログ素子として実用化されている。特にエミッタにＩｎＧａＰを用いたＩｎＧａＰ／ＧａＡｓＨＢＴは、バレンスバンド（価電子帯）の不連続（ΔＥｖ）が大きいため電流増幅率（ＨＦＥ）の温度依存性が小さい。そのため、ＩｎＧａＰ／ＧａＡｓＨＢＴは、高信頼性を有するデバイスとして、今後ますます多岐に使用されると予想される。
ところで、近年ＩｎＧａＰ／ＧａＡｓ系ＨＢＴの使用用途は拡大している。例えば使用用途を携帯電話機の送信アンプに限定しても、従来のＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式のみならずＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）方式の端末送信部におけるパワーデバイスとして実用化が検討されている。
しかし、ＧＳＭ方式で使用する場合、ＣＤＭＡ方式に比べて、ＨＢＴには過入力及び負荷変動に対してより耐性が高いことが要求される。例えば、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式での耐破壊の要求レベルはＶｓ＝４．２ＶでＶＳＷＲ（Ｖｏｌｔａｇｅ Ｓｔａｎｄｉｎｇ Ｗａｖｅ
Ｒａｔｉｏ）＝８：１を達成することである。それに対して、ＧＳＭ方式での耐破壊の要求レベルは、Ｖｓ＝４．５ＶでＶＳＷＲ＝１０：１を達成することである。ここで、ＶＳＷＲとは、電圧定在波比であり、回路やケーブルの高周波特性を示す指標のひとつである。
Ｒａｔｉｏ）＝８：１を達成することである。それに対して、ＧＳＭ方式での耐破壊の要求レベルは、Ｖｓ＝４．５ＶでＶＳＷＲ＝１０：１を達成することである。ここで、ＶＳＷＲとは、電圧定在波比であり、回路やケーブルの高周波特性を示す指標のひとつである。
このように、ＨＢＴには、ＧＳＭ方式ではより高い耐破壊性が要求される。よって、ＩｎＧａＰ／ＧａＡｓ系ＨＢＴをＧＳＭ方式の送信アンプに適用するためには、この耐破壊性レベルを満たすことが必要不可欠となる。しかしながら、従来のＩｎＧａＰ／ＧａＡｓＨＢＴ技術では、要求される耐破壊性レベルを満たすことができない。
そのため、ＨＢＴに高い耐破壊性が要求されていることに伴い、ＨＢＴの耐破壊性を向上させるためにいくつかの提案がされている（例えば、特許文献１参照。）。以下、図４を用いてそれを説明する。
図４は、耐破壊性に優れた従来のＨＢＴの構造を示す断面図である。
図４に示すＨＢＴ２００は、半絶縁性ＧａＡｓからなる基板２０１上に、サブコレクタ層２０２、コレクタ層２１１、ベース層２０７、エミッタ層２０８、エミッタキャップ層２０９及びエミッタコンタクト層２１０が順に積層されている。
ここで、コレクタ層２１１は、サブコレクタ層２０２に接触する第１のコレクタ層２０３と、第１のコレクタ層２０３上に形成された第２のコレクタ層２０５と、ベース層２０７に接触するノンドープ又は低不純物濃度の第３のコレクタ層２０６との３層からなる構造を有している。第１のコレクタ層２０３は、第２のコレクタ層２０５及び第３のコレクタ層２０６とは異なる半導体から構成されている。第２のコレクタ層２０５は、不純物濃度が第１のコレクタ層２０３より低く、第３のコレクタ層２０６よりも高い半導体から構成されている。
また、ＨＢＴ２００では、エミッタコンタクト層２１０上にエミッタ電極２５１が形成され、エミッタ層２０８上にベース電極２５２が形成され、サブコレクタ層２０２上にはコレクタ電極２５３が形成されている。
ＨＢＴ２００では、さらに、基板２０１及びサブコレクタ層２０２の素子周辺領域に、素子分離領域２５４が形成されている。
しかしながら、特許文献１に示されるＨＢＴ２００では、ＧＳＭ方式で要求される耐破壊性レベルを満たすことができない。以下、そのことについて説明する。
図５は、従来のＨＢＴの構造にかかる電界強度シミュレーション結果を示す図である。ここでのシミュレーションにおいて、ベース層２０７を膜厚１００ｎｍの４×１０19ｃｍ-3程度の不純物濃度のｐ型ＧａＡｓ層とし、第１のコレクタ層２０３を膜厚３０ｎｍの５×１０18ｃｍ-3程度の不純物濃度のｎ型ＩｎＧａＰ層としている。また、第２のコレクタ層２０５を、膜厚４００ｎｍの１×１０17ｃｍ-3程度の中不純物濃度のｎ型ＧａＡｓ層とし、第３のコレクタ層２０６を、膜厚６００ｎｍの１×１０16ｃｍ-3程度の不純物濃度のｎ型ＧａＡｓ層としている。さらに、サブコレクタ層２０２を膜厚６００ｎｍの５×１０18ｃｍ-3程度の不純物濃度のｎ型ＧａＡｓ層としている。
図５に示すように、ＨＢＴ２００にかかる電界は、ベース層２０７と第３のコレクタ層２０６との界面、及び、第２のコレクタ層２０５と第１のコレクタ層２０３との界面に集中しているのがわかる。
上述したＨＢＴ２００の構造は、コレクタ層２１１全体にかかる電界を緩和する効果があり、耐破壊性に有効である。しかし、第２のコレクタ層２０５が中不純物濃度層であるため、低不純物濃度層に比較するとアバランシェブレークダウンが起きやすい。すなわち、図５に示すような電界強度分布の場合、第２のコレクタ層２０５と第１のコレクタ層２０３との界面にかかる電界により第２のコレクタ層２０５と第１のコレクタ層２０３との界面で破壊してしまう。ここで、アバランシェブレークダウンとは、コレクタ電流が特定のコレクタ・エミッタ間電圧で急激に増大する現象である。なお、この現象は、コレクタ・ベース間の逆バイアス状態が強まり、やがて極度に電界強度が高くなったときに、コレクタ層内を高速で走行する電子が周囲の原子と衝突して次々と電子及びホールを生成していくことにより発生する。
したがって、特許文献１に示されるＨＢＴ２００では、ＧＳＭ方式で要求されるような耐破壊性レベルを満たすことができない。
そこで、本発明は、かかる問題に鑑みてなされたもので、耐破壊性に優れたヘテロ接合バイポーラトランジスタ及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明に係るヘテロ接合バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタであって、サブコレクタ層と、第１コレクタ層、第２コレクタ層、第３コレクタ層及び第４コレクタ層を有し、前記サブコレクタ層上に形成されたコレクタ層と、前記コレクタ層上に形成されたベース層と、前記ベース層上に形成され、前記ベース層を構成する半導体よりも大きなバンドギャップを有する半導体から構成されるエミッタ層とを備え、前記第１コレクタ層は、前記第２コレクタ層、前記第３コレクタ層及び前記第４コレクタ層を構成する半導体と異なる半導体から構成されて前記サブコレクタ層上に形成され、前記第４コレクタ層は、前記第２コレクタ層の不純物濃度よりも低い不純物濃度で前記第１コレクタ層上に形成され、前記第２コレクタ層は、前記サブコレクタ層の不純物濃度よりも低く、かつ、前記第３コレクタ層の不純物濃度よりも高い不純物濃度で前記第４コレクタ層上に形成され、前記第３コレクタ層は、前記第２コレクタ層と前記ベース層との間に形成されることを特徴とする。
ここで、前記第１コレクタ層は、ＩｎＧａＰから構成され、前記サブコレクタ層の不純物濃度以上の不純物濃度を有し、前記第２のコレクタ層、前記第３のコレクタ層及び前記第４のコレクタ層はそれぞれ、ＧａＡｓから構成されるとしてもよい。
この構成により、第１コレクタ層に接する層が、第２コレクタ層よりも不純物濃度が低い第４コレクタ層となるので、第１コレクタ層との界面で起こるアバランシェブレークダウンを抑えることができる。
それにより、本発明のヘテロ接合バイポーラトランジスタは上記で述べたような従来構造のヘテロ接合バイポーラトランジスタよりも耐破壊性に優れたヘテロ接合バイポーラトランジスタを実現することができる。
さらに、この構成において、第１コレクタ層の不純物濃度を例えば１８乗オーダーと高くすることにより、第１コレクタ層の抵抗を下げることができる。それにより、コレクタ抵抗を増加させることなく高耐圧化することができる。また、第１コレクタ層は、その製造時にはエッチングストッパ層として機能するため、歩留まりを高くすることができる。
また、前記第４コレクタ層の膜厚は５０ｎｍ以下であってもよい。
この構成により、第４コレクタ層に起因する抵抗の増大はほとんどなくなるので、特性劣化を抑えつつ耐破壊性を向上させることができる。
また、前記第４コレクタ層の膜厚は１ｎｍ以上であってもよい。
この構成により、１ｎｍ以下の場合よりも、より効果的な耐破壊性向上を実現できる。
また、前記第１コレクタ層は、ディスオーダされた構造を有するＩｎＧａＰから構成されてもよい。
この構成により、ＩｎＧａＰのドーピング効率が上がり、第１コレクタ層の不純物濃度を高くすることができるので、第１コレクタ層の抵抗を下げることができる。また、ＩｎＧａＰ中のキャリアの乖離（ｌｏｃａｔｉｏｎ）を防ぐことができるため、電界集中を抑制でき、ヘテロ接合バイポーラトランジスタの耐破壊性も向上させることができる。
また、前記第１コレクタ層の膜厚は、５ｎｍ以上、５０ｎｍ以下であってもよい。
この構成により、第１コレクタ層に起因する抵抗の増大はほとんどなくなるので、特性劣化を抑えつつ耐破壊性を向上させ、歩留まりを高くすることができる。
また、前記第２コレクタ層の不純物濃度は、３×１０16〜２×１０17ｃｍ-3であり、前記第３コレクタ層の不純物濃度は、３×１０16ｃｍ-3よりも低くてもよい。
この構成により、効率良く電界集中を緩和できる。
また、前記第２コレクタ層の膜厚は、４００ｎｍ以上であり、前記第３コレクタ層の膜厚は、６００ｎｍ以下であってもよい。
この構成により、効率良く電界集中を緩和できる。
また、第１コレクタ層は、２層以上の不純物濃度が異なる層から構成されるとしてもよい。例えば、第１コレクタ層は、サブコレクタ層に接する、ノンドープ又はドープされたＩｎＧａＰ層と、ＩｎＧａＰ層の上に（前記第２コレクタ層の方向に）、ＩｎＧａＰ層の不純物濃度よりも高い不純物濃度の半導体層とを含む層から構成されるとしてもよい。
この構成により、δＥｃを低減することができ、高性能なヘテロ接合バイポーラトランジスタを実現することができる。
また、上記目的を達成するために、本発明に係るヘテロ接合バイポーラトランジスタの製造方法は、ヘテロ接合バイポーラトランジスタの製造方法であって、半導体基板上にサブコレクタ層と、第１コレクタ層、第２コレクタ層、第３コレクタ層及び第４コレクタ層を有するコレクタ層と、ベース層と、エミッタ層とを順次積層する第１の工程と、コレクタ電極を形成するための前記サブコレクタ上の領域が露出するように、前記エミッタ層、前記ベース層及び前記コレクタ層の一部をエッチングする第２の工程とを含み、前記第１の工程において、前記第１コレクタ層は、前記第２コレクタ層、第３コレクタ層及び第４コレクタ層を構成する半導体と異なる半導体から構成されて前記サブコレクタ層上に積層され、前記第４コレクタ層は、前記第２コレクタ層の不純物濃度よりも低い不純物濃度で前記第１コレクタ層上に積層され、前記第２コレクタ層は、前記サブコレクタ層の不純物濃度よりも低い、かつ、前記第３コレクタ層の不純物濃度よりも高い不純物濃度で前記第４コレクタ層上に積層され、前記第３コレクタ層は、前記第２コレクタ層と前記ベース層との間に積層され、前記エミッタ層は、前記ベース層を構成する半導体よりも大きなバンドギャップを有する半導体から構成されて前記ベース上に積層されることを特徴とする。ここで、前記第２の工程において、前記第３コレクタ層、前記第２コレクタ層及び前記第４コレクタ層の一部をエッチングした後に、前記第３コレクタ層、前記第２コレクタ層及び前記第４コレクタ層のエッチングに用いられるエッチング液と異なるエッチング液を用いて、前記第１コレクタ層の一部をエッチングするのが好ましい。
この製造方法によれば、第３コレクタ層及び第２コレクタ層に対してエッチングの選択性を持つ半導体で第１コレクタ層を構成することができる。それにより、第１コレクタ層をコレクタ層のエッチングに際してエッチングストッパ層として機能させることができるので、エッチングによる加工性を高くし、ヘテロ接合バイポーラトランジスタを再現性良く高歩留まりで製造することができる。
本発明によれば、耐破壊性に優れたヘテロ接合バイポーラトランジスタ及びその製造方法を実現することができる。
具体的には、従来のＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタと比較し、高い破壊耐性を有するヘテロ接合バイポーラトランジスタを製造することができる。よって、本発明により、ＩｎＧａＰ／ＧａＡｓＨＢＴは、ＧＳＭ方式の端末送信部におけるパワー増幅器として新しい可能性を示すことができるため、本発明の実用的価値は非常に大きい。
以下、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタについて、図を用いてより詳細に説明する。
（実施の形態１）
図１は、本発明のＨＢＴの構造を示す断面図である。
図１は、本発明のＨＢＴの構造を示す断面図である。
図１に示すＨＢＴ１００は、半絶縁性ＧａＡｓからなる基板１０１上に、ｎ型不純物が５×１０18ｃｍ-3の高濃度でドープされたｎ+型ＧａＡｓからなるサブコレクタ層１０２が形成されている。サブコレクタ層１０２上には、ｎ型に不純物ドープされたコレクタ層１１１が形成され、コレクタ層１１１上には、不純物が４×１０19ｃｍ-3の高濃度でドープされた膜厚１００ｎｍのｐ型ＧａＡｓからなるベース層１０７が形成されている。ベース層１０７上には、３×１０17ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚５０ｎｍのｎ型ＩｎＧａＰからなり、ベース層１０７よりも大きなバンドギャップを有するエミッタ層１０８が形成されている。
ここで、これらコレクタ層１１１、ベース層１０７及びエミッタ層１０８は、ベース領域を分離するような凸型の形状に加工されており、ベース島領域を形成している。
また、ＨＢＴ１００では、エミッタ層１０８上には、３×１０18ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚２００ｎｍのＧａＡｓからなるエミッタキャップ層１０９と、１×１０19ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚１００ｎｍのＩｎＧａＡｓからなるエミッタコンタクト層１１０とが凸部形状で積層されており、エミッタ島領域を形成している。
また、ＨＢＴ１００では、サブコレクタ層１０２が露出した部分に形成されたコレクタ窓に、コレクタ電極１５３としてのＡｕＧｅ／Ｎｉ／Ａｕ等が蒸着により形成されている。また、エミッタコンタクト層１１０上には、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ等のエミッタ電極１５１が形成され、エミッタキャップ層１０９周辺のエミッタ層１０８の露出した部分には、ベース層１０７にオーミック接触するようにエミッタ層１０８上から熱拡散させて形成されたＰｔ／Ｔｉ／Ｐｔ／Ａｕ等がベース電極１５２として形成されている。
また、コレクタ層１１１は、サブコレクタ層１０２上に形成された第１のコレクタ層１０３と、第１のコレクタ層１０３上に形成された第４のコレクタ層１０４と、第４のコレクタ層１０４上に形成された第２のコレクタ層１０５と、第２のコレクタ層１０５とベース層１０７との間に形成された第３のコレクタ層１０６とから構成される。
ここで、第１のコレクタ層１０３は、第３のコレクタ層１０６、第２のコレクタ層１０５及び第４のコレクタ層１０４を構成する半導体と異なる半導体から構成される。例えば、第１のコレクタ層１０３は、ｎ型不純物が５×１０18ｃｍ-3の高濃度でドープされた膜厚３０ｎｍの例えばディスオーダされた構造を有するｎ型ＩｎＧａＰから構成される。このように、第１のコレクタ層１０３は、ｎ型ＩｎＧａＰから構成され、サブコレクタ層１０２の不純物濃度以上の不純物濃度を有するよう構成される。なお、ディスオーダされた構造とは、原子が不規則に配列された構造を意味している。
また、第１のコレクタ層１０３は、膜厚が５ｎｍ以上、５０ｎｍ以下であればよい。ここでは、第１のコレクタ層１０３の膜厚は３０ｎｍとしている。
また、第２のコレクタ層１０５は、サブコレクタ層１０２の不純物濃度よりも低い、かつ、第３のコレクタ層１０６の不純物濃度よりも高い不純物濃度の半導体より構成される。例えば、第２のコレクタ層１０５は、１×１０17ｃｍ-3の不純物濃度でドープされた膜厚４００ｎｍのｎ型ＧａＡｓから構成される。
なお、第２のコレクタ層１０５は、ＨＢＴ１００において効率良く電界集中を緩和するために、３×１０16〜２×１０17ｃｍ-3であればよく、その膜厚は、４００ｎｍ以上であればよい。
また、第３のコレクタ層１０６は、第２のコレクタ層１０５の不純物濃度よりも低い不純物濃度の半導体より構成される。例えば、第３のコレクタ層１０６は、１×１０16ｃｍ-3の不純物濃度で不純物ドープされた膜厚６００ｎｍのｎ型ＧａＡｓ、又はノンドープのｉ型ＧａＡｓから構成される。
なお、第３のコレクタ層１０６は、２層以上の不純物濃度が異なる層から構成されてもよい。また、第３のコレクタ層１０６の不純物濃度は、ベース層１０７との界面から第２のコレクタ層１０５との界面に向けて段階的に高くなってもよい。
また、第３のコレクタ層１０６の不純物濃度は、ＨＢＴ１００において効率良く電界集中を緩和するために、３×１０16ｃｍ-3よりも低くてもよい。また、第３のコレクタ層１０６の膜厚は、６００ｎｍ以下であってもよい。
また、第４のコレクタ層１０４は、第２のコレクタ層１０５の不純物濃度よりも低い半導体より構成される。例えば、第４のコレクタ層１０４は、１×１０16ｃｍ-3の不純物濃度でドープされた膜厚５ｎｍのｎ型ＧａＡｓから構成される。
なお、第４のコレクタ層１０４は、より効果的にＨＢＴ１００の耐破壊性を向上するために、膜厚が１ｎｍ以上、５０ｎｍ以下であればよい。ここでは、第４のコレクタ層１０４の膜厚は５ｎｍとしている。
また、第４のコレクタ層１０４は、２層以上の不純物濃度が異なる層から構成されてもよい。また、第４のコレクタ層１０４の濃度は、第２のコレクタ層１０５との界面から第１のコレクタ層１０３との界面に向けて段階的に低くなってもよい。
以上のように、本発明におけるＨＢＴ１００は構成される。
図２は、本発明のＨＢＴ及び従来のＨＢＴの破壊耐圧実験結果を示す図である。図２では、コレクタ電流Ｉｃを縦軸にコレクタ・エミッタ間電圧Ｖｃｅを横軸にＩｃ−Ｖｃｅの依存性を示している。
図２から、本発明のＨＢＴ１００は、従来のＨＢＴ２００と比較して破壊時のＶｃｅが高くなり、破壊耐圧性が向上しているのがわかる。
以上のように本発明の構成によれば、耐破壊性に優れたヘテロ接合バイポーラトランジスタを実現できる。
具体的には、ＨＢＴ１００では、第１のコレクタ層１０３の膜厚は、５ｎｍ以上、５０ｎｍ以下であるのが好ましい。その場合には、第１のコレクタ層１０３に起因する抵抗の増大はほとんどなくなるので、ＨＢＴ１００の特性劣化を抑えつつ耐破壊性向上させることができる。
また、第１のコレクタ層１０３は、上記実施の形態１では５×１０18ｃｍ-3の高濃度でドープされた膜厚３０ｎｍのディスオーダされた構造を有するｎ型ＩｎＧａＰから構成される。ここで、第１のコレクタ層１０３の不純物濃度をサブコレクタ層１０２の不純物濃度以上の不純物濃度である１８乗オーダーと高くしてもよい。その場合、第１のコレクタ層１０３の抵抗を下げることができ、コレクタ抵抗を増加させることなくＨＢＴ１００を高耐圧化することができる。また、第１のコレクタ層１０３は、ＨＢＴ１００製造時にはエッチングストッパ層として機能するため、ＨＢＴ１００の歩留まりを高くするのにも寄与する。
さらに、第１のコレクタ層１０３は、ディスオーダ（ｄｉｓｏｒｄｅｒ）された構造を有するＩｎＧａＰから構成される。そのため、ＩｎＧａＰのドーピング効率が上がり、第１のコレクタ層１０３の不純物濃度を高くすることができるので、第１のコレクタ層１０３の抵抗を下げることができる。また、ＩｎＧａＰ中のキャリアの乖離（ｌｏｃａｔｉｏｎ）を防ぐことができるため、電界集中を抑制でき、ＨＢＴ１００の耐破壊性を向上させることができる。
また、第１のコレクタ層１０３は、２層以上の不純物濃度が異なる層から構成されるとしてもよい。その場合、第１のコレクタ層１０３は、例えば、ノンドープ又はドープされたＩｎＧａＰ層からなりサブコレクタ層１０２に接する半導体層と、その半導体層の上に（第２のコレクタ層１０５の方向に）、ＩｎＧａＰ層の不純物濃度よりも高い不純物濃度を有する半導体層とから構成すればよい。それにより、δＥｃを低減することができ、高性能なヘテロ接合バイポーラトランジスタを実現することができる。
ここで、２層以上の不純物濃度が異なる層から構成されたＩｎＧａＰからなる第１のコレクタ層１０３は、ディスオーダされた構造を有してもよい。その場合、ＩｎＧａＰのドーピング効率が上がり、第１のコレクタ層１０３の不純物濃度を高くすることができるので、第１のコレクタ層１０３の抵抗を下げることができる。また、そのＩｎＧａＰ中でのキャリアの乖離（ｌｏｃａｔｉｏｎ）を防ぐことができるため、電界集中を抑制でき、ＨＢＴ１００の耐破壊性も向上させることができる。
また、ＨＢＴ１００は、第４のコレクタ層１０４の膜厚が１ｎｍ以上であれば、１ｎｍ以下の場合よりも、より効果的に耐破壊性を向上することができる。また、ＨＢＴ１００は、第４のコレクタ層１０４の膜厚が５０ｎｍ以下であれば、５０ｎｍ以上の場合よりも、第４のコレクタ層１０４に起因する抵抗の増大がほとんどなくなるので、特性劣化を抑えつつも耐破壊性を向上することができる。
次に、上記のような構造を有するＨＢＴ１００の製造方法について、図３Ａ〜図３Ｄを参照しながら説明する。図３Ａ〜図３Ｄは、本発明におけるＨＢＴの製造方法を説明するための断面図である。
まず、図３Ａに示すように、ＭＢＥ法（分子線エピタキシ法）もしくはＭＯＣＶＤ法（有機金属化学気相成長法）等の結晶成長法により、半絶縁性ＧａＡｓ基板１０１上に、ｎ型不純物が５×１０18ｃｍ-3の高濃度でドープされたｎ+型ＧａＡｓからなるサブコレクタ層１０２を積層する。そして、サブコレクタ層１０２上には、５×１０18ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚３０ｎｍのＩｎＧａＰからなる第１のコレクタ層１０３と、１×１０16ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚５ｎｍのＧａＡｓからなる第４のコレクタ層１０４と、１×１０17ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚４００ｎｍのＧａＡｓからなる第２のコレクタ層１０５と、１×１０16ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚６００ｎｍのＧａＡｓからなる第３のコレクタ層１０６と、４×１０19ｃｍ-3の不純物濃度でｐ型に不純物ドープされた膜厚１００ｎｍのＧａＡｓからなるベース層１０７とを順に積層する。さらに、ベース層１０７上には、３×１０17ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚５０ｎｍのＩｎＧａＰからなるエミッタ層１０８と、３×１０18ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚２００ｎｍのＧａＡｓからなるエミッタキャップ層１０９と、１×１０19ｃｍ-3の不純物濃度でｎ型に不純物ドープされた膜厚１００ｎｍのＩｎＧａＡｓからなるエミッタコンタクト層１１０とを順に積層する。
次に、図３Ｂに示すように、エミッタ島領域をフォトレジストマスク１４１で保護し、燐酸、過酸化水素及び水の混合液でエミッタコンタクト層１１０及びエミッタキャップ層１０９の一部を順次エッチングし、エミッタ島領域を形成する。このとき、エミッタ層１０８はほとんどエッチングされない。
次に、図３Ｃに示すように、別のフォトレジストマスク１４２でベース島領域を保護し、水で希釈した塩酸によりエミッタ層１０８の一部を選択的にエッチングする。その後、別のフォトレジストマスク１４２で保護されたエミッタ層１０８をマスクに、ベース層１０７、第３のコレクタ層１０６及び第２のコレクタ層１０５及び第４のコレクタ層１０４の一部を燐酸、過酸化水素及び水の混合液で順次除去し、ベース島領域を形成する。
なお、ベース島領域を形成するエッチングは選択エッチングである。ここで、選択エッチングとは、数種の膜材がウェハ表面上に露出しているときに、所望の膜のみだけを削り取るエッチングである。このベース島領域を形成する選択エッチングでは、ＩｎＧａＰから構成される第１のコレクタ層１０３は、エッチングストッパ層として機能する。すなわち、ＩｎＧａＰから構成される第１のコレクタ層１０３は、燐酸及び過酸化水素系のエッチング液に対するエッチングをストップする。そのため、従来の技術と比較してベース島領域を形成する際のエッチング深さ精度を大幅に向上させることができる。
また、このベース島領域を形成する選択エッチングで用いられるエッチング液は、その後、ベース層１０７、第３のコレクタ層１０６及び第２のコレクタ層１０５及び第４のコレクタ層１０４のエッチングで用いられるエッチング液とは異なる。
その後に用いられるエッチング液は、水で希釈した塩酸を用いて露出した第１のコレクタ層１０３を選択エッチングする。このとき、ＧａＡｓから構成されるサブコレクタ層１０２がエッチングストッパ層として機能する。
なお、エッチングストッパ層としての第１のコレクタ層１０３の膜厚は、５ｎｍ以上であれば十分であり、例えば３０ｎｍ程度であれば十分にエッチングストッパとしての機能を達成できる。
次に、図３Ｄに示すように、図示してないが複数個同時に製造されるＨＢＴを他のＨＢＴから電気的に分離するために、素子分離領域１５４を形成する。すなわち、フォトレジストマスク１４３を形成した後、サブコレクタ層１０２に加速電圧１００ｋｅＶ、ドーズ量６×１０13ｃｍ-2のイオン注入条件でＨｅイオン注入を行う。
以降は、一般的なＨＢＴの製造方法であるため詳しい説明は省略するが、図１に示すＨＢＴ１００となるように、図３Ｄの構造物に対しさらにコレクタ電極１５３、エミッタ電極１５１及びベース電極１５２を順次形成する工程と、絶縁膜を形成する工程を経て、ＨＢＴ１００が形成される。
以上のように、ＨＢＴ１００は形成される。
なお、上記実施の形態では、ウェットエッチングにより、エミッタ島領域及びベース島領域の形成とコレクタ層１１１のエッチングとを実施したが、ドライエッチによってエミッタ島領域及びベース島領域を形成してもよい。その場合においても選択エッチングにより、上記で述べたようなＨＢＴ１００を形成することができる。
以上のように、上記の製造方法によれば、第３のコレクタ層１０６及び第２のコレクタ層１０５に対してエッチングの選択性を持つ半導体で第１のコレクタ層１０３を構成することができる。それにより、第１のコレクタ層１０３をコレクタ層１１１のエッチングに際してエッチングストッパ層として機能させることができるので、エッチングによる加工性を高くし、ＨＢＴ１００を再現性良く高歩留まりで製造することができる。
（変形例１）
実施の形態１では、ＨＢＴ１００を構成する第１のコレクタ層１０３は、ＧａＡｓから構成されているとして説明したが、それに限らない。例えば、第１のコレクタ層１０３は、ＩｎＧａＡｓから構成されていてもよい。
実施の形態１では、ＨＢＴ１００を構成する第１のコレクタ層１０３は、ＧａＡｓから構成されているとして説明したが、それに限らない。例えば、第１のコレクタ層１０３は、ＩｎＧａＡｓから構成されていてもよい。
その場合、第１のコレクタ層１０３は、サブコレクタ層１０２の不純物濃度以上の不純物濃度を有する半導体層として構成されるのが好ましい。また、第１のコレクタ層１０３は、ディスオーダされた構造を有した半導体層として構成されているのが好ましい。
また、第１のコレクタ層がＩｎＧａＡｓから構成されている場合でも、実施の形態１と同様に、第２のコレクタ層、第３のコレクタ層及び第４のコレクタ層はそれぞれ、ＧａＡｓから構成されるのが好ましい。
以上のようにして、変形例１のＨＢＴ１００は構成される。
この構成により、第１のコレクタ層１０３がＧａＡｓに対しバンドギャップの小さいＩｎＧａＡｓから構成されることとなり、コレクタ層１１１内に伝導帯不連続（δＥｃ）が発生しない。そのため、コレクタ抵抗を増加させることなくＨＢＴ１００を高耐圧化することができる。また、キャリアの蓄積・滞在効果による、トランジスタの高周波特性の劣化を抑制することができる。すなわち、高性能なＨＢＴ１００を実現することができる。
また、コレクタ電極１５３をバンドギャップの小さいＩｎＧａＡｓ層上に形成できるため、従来よりもコンタクト抵抗を低くすることができる。
さらに、製造時において、ＩｎＧａＡｓである第１のコレクタ層１０３は、エッチングストッパ層として機能するため、歩留まりを高くすることができる。
（変形例２）
変形例１では、ＨＢＴ１００を構成する第１のコレクタ層１０３がＩｎＧａＡｓから構成されている例について説明した。しかし、それに限られない。例えば、第１のコレクタ層１０３は、ＡｌＧａＡｓから構成され、サブコレクタ層１０２の不純物濃度以上の不純物濃度であってもよい。
変形例１では、ＨＢＴ１００を構成する第１のコレクタ層１０３がＩｎＧａＡｓから構成されている例について説明した。しかし、それに限られない。例えば、第１のコレクタ層１０３は、ＡｌＧａＡｓから構成され、サブコレクタ層１０２の不純物濃度以上の不純物濃度であってもよい。
その場合、すなわち第１のコレクタ層がＡｌＧａＡｓから構成されている場合でも、実施の形態１及び変形例１と同様に、第２のコレクタ層、第３のコレクタ層及び第４のコレクタ層はそれぞれ、ＧａＡｓから構成されるのが好ましい。
以上のようにして、変形例２のＨＢＴ１００は構成される。
この構成により、第１のコレクタ層１０３に接する層は、第２のコレクタ層１０５よりも不純物濃度が低い第４のコレクタ層１０４となるので、第１のコレクタ層１０３のサブコレクタ層１０２と反対方向の界面で起こるアバランシェブレークダウンを抑えることができる。それにより、耐破壊性に優れたヘテロ接合バイポーラトランジスタを実現することができる。
以上のように、本発明によれば、耐破壊性に優れたヘテロ接合バイポーラトランジスタ及びその製造方法を実現することができる。具体的には、従来のＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタと比較し、高い破壊耐性を有するヘテロ接合バイポーラトランジスタを製造することができる。よって、本発明のヘテロ接合バイポーラトランジスタは、ＧＳＭ方式の端末送信部におけるパワー増幅器として新しい可能性を示すことができる。
以上、本発明のヘテロ接合バイポーラトランジスタ及びその製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
本発明は、ヘテロ接合バイポーラトランジスタに利用でき、特にＧＳＭ方式の端末送信部におけるパワー増幅器等に利用することができる。
１００、２００ ＨＢＴ
１０１、２０１ 基板
１０２、２０２ サブコレクタ層
１０３、２０３ 第１のコレクタ層
１０４ 第４のコレクタ層
１０５、２０５ 第２のコレクタ層
１０６、２０６ 第３のコレクタ層
１０７、２０７ ベース層
１０８、２０８ エミッタ層
１０９、２０９ エミッタキャップ層
１１０、２１０ エミッタコンタクト層
１１１、２１１ コレクタ層
１４１、１４２、１４３ フォトレジストマスク
１５１、２５１ エミッタ電極
１５２、２５２ ベース電極
１５３、２５３ コレクタ電極
１５４、２５４ 素子分離領域
１０１、２０１ 基板
１０２、２０２ サブコレクタ層
１０３、２０３ 第１のコレクタ層
１０４ 第４のコレクタ層
１０５、２０５ 第２のコレクタ層
１０６、２０６ 第３のコレクタ層
１０７、２０７ ベース層
１０８、２０８ エミッタ層
１０９、２０９ エミッタキャップ層
１１０、２１０ エミッタコンタクト層
１１１、２１１ コレクタ層
１４１、１４２、１４３ フォトレジストマスク
１５１、２５１ エミッタ電極
１５２、２５２ ベース電極
１５３、２５３ コレクタ電極
１５４、２５４ 素子分離領域
Claims (19)
- ヘテロ接合バイポーラトランジスタであって、
サブコレクタ層と、
第１コレクタ層、第２コレクタ層、第３コレクタ層及び第４コレクタ層を有し、前記サブコレクタ層上に形成されたコレクタ層と、
前記コレクタ層上に形成されたベース層と、
前記ベース層上に形成され、前記ベース層を構成する半導体よりも大きなバンドギャップを有する半導体から構成されるエミッタ層とを備え、
前記第１コレクタ層は、前記第２コレクタ層、前記第３コレクタ層及び前記第４コレクタ層を構成する半導体と異なる半導体から構成されて前記サブコレクタ層上に形成され、
前記第４コレクタ層は、前記第２コレクタ層の不純物濃度よりも低い不純物濃度で前記第１コレクタ層上に形成され、
前記第２コレクタ層は、前記サブコレクタ層の不純物濃度よりも低く、かつ、前記第３コレクタ層の不純物濃度よりも高い不純物濃度で前記第４コレクタ層上に形成され、
前記第３コレクタ層は、前記第２コレクタ層と前記ベース層との間に形成される
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 前記第１コレクタ層は、ＩｎＧａＰから構成され、前記サブコレクタ層の不純物濃度以上の不純物濃度を有し、
前記第２のコレクタ層、前記第３のコレクタ層及び前記第４のコレクタ層はそれぞれ、ＧａＡｓから構成される
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。 - 前記第１コレクタ層は、ディスオーダされた構造を有するＩｎＧａＰから構成される
ことを特徴とする請求項２に記載のヘテロ接合バイポーラトランジスタ。 - 前記第１コレクタ層は、
２層以上の不純物濃度が異なる層から構成される
ことを特徴とする請求項２に記載のヘテロ接合バイポーラトランジスタ。 - 前記第１コレクタ層は、ＩｎＧａＡｓから構成され、
前記第２のコレクタ層、前記第３のコレクタ層及び前記第４のコレクタ層はそれぞれ、ＧａＡｓから構成される
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。 - 前記第１コレクタ層は、ＡｌＧａＡｓから構成され、前記サブコレクタ層の不純物濃度以上の不純物濃度を有し、
前記第２のコレクタ層、前記第３のコレクタ層及び前記第４のコレクタ層はそれぞれ、ＧａＡｓから構成される
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。 - 前記第１コレクタ層の膜厚は、５ｎｍ以上、５０ｎｍ以下である
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。 - 前記第４コレクタ層の膜厚は、５０ｎｍ以下である
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。 - 前記第４コレクタ層の膜厚は、１ｎｍ以上である
ことを特徴とする請求項８に記載のヘテロ接合バイポーラトランジスタ。 - 前記第４コレクタ層は、２層以上の不純物濃度が異なる層から構成される
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。 - 前記第４コレクタ層の不純物濃度は、前記第２コレクタ層との界面から前記第１コレクタ層との界面に向けて段階的に低くなる
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。 - 前記第３コレクタ層は、２層以上の不純物濃度が異なる層から構成される
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。 - 前記第３コレクタ層の不純物濃度は、前記ベース層との界面から前記第２コレクタ層との界面に向けて段階的に高くなる
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。 - 前記第２コレクタ層の不純物濃度は、３×１０16〜２×１０17ｃｍ-3であり、前記第３コレクタ層の不純物濃度は、３×１０16ｃｍ-3よりも低い
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。 - 前記第２コレクタ層の膜厚は、４００ｎｍ以上であり、前記第３コレクタ層の膜厚は、６００ｎｍ以下である
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。 - ヘテロ接合バイポーラトランジスタの製造方法であって、
半導体基板上にサブコレクタ層と、第１コレクタ層、第２コレクタ層、第３コレクタ層及び第４コレクタ層を有するコレクタ層と、ベース層と、エミッタ層とを順次積層する第１の工程と、
コレクタ電極を形成するための前記サブコレクタ上の領域が露出するように、前記エミッタ層、前記ベース層及び前記コレクタ層の一部をエッチングする第２の工程とを含み、
前記第１の工程において、前記第１コレクタ層は、前記第２コレクタ層、第３コレクタ層及び第４コレクタ層を構成する半導体と異なる半導体から構成されて前記サブコレクタ層上に積層され、
前記第４コレクタ層は、前記第２コレクタ層の不純物濃度よりも低い不純物濃度で前記第１コレクタ層上に積層され、
前記第２コレクタ層は、前記サブコレクタ層の不純物濃度よりも低い、かつ、前記第３コレクタ層の不純物濃度よりも高い不純物濃度で前記第４コレクタ層上に積層され、
前記第３コレクタ層は、前記第２コレクタ層と前記ベース層との間に積層され、
前記エミッタ層は、前記ベース層を構成する半導体よりも大きなバンドギャップを有する半導体から構成されて前記ベース上に積層される
ことを特徴とする製造方法。 - 前記第２の工程において、
前記第３コレクタ層、前記第２コレクタ層及び前記第４コレクタ層の一部をエッチングした後に、前記第３コレクタ層、前記第２コレクタ層及び前記第４コレクタ層のエッチングに用いられるエッチング液と異なるエッチング液を用いて、前記第１コレクタ層の一部をエッチングする
ことを特徴とする請求項１６に記載の製造方法。 - 前記第１の工程において、
前記第１コレクタ層は、ＩｎＧａＰから構成されて積層され、前記第２のコレクタ層、前記第３のコレクタ層及び前記第４のコレクタ層はそれぞれ、ＧａＡｓから構成されて積層される
ことを特徴とする請求項１６に記載の製造方法。 - 前記第１の工程において、
前記第１コレクタ層は、ＩｎＧａＡｓから構成されて積層され、前記第２のコレクタ層、前記第３のコレクタ層及び前記第４のコレクタ層はそれぞれ、ＧａＡｓから構成されて積層される
ことを特徴とする請求項１６に記載の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009163114A JP2010183054A (ja) | 2009-01-06 | 2009-07-09 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| US12/648,406 US20100171151A1 (en) | 2009-01-06 | 2009-12-29 | Heterojunction bipolar transistor and manufacturing method thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009001174 | 2009-01-06 | ||
| JP2009163114A JP2010183054A (ja) | 2009-01-06 | 2009-07-09 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010183054A true JP2010183054A (ja) | 2010-08-19 |
Family
ID=42311126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009163114A Pending JP2010183054A (ja) | 2009-01-06 | 2009-07-09 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20100171151A1 (ja) |
| JP (1) | JP2010183054A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10002950B1 (en) | 2016-12-19 | 2018-06-19 | Murata Manufacturing Co., Ltd. | Bipolar transistor and method for producing the same |
| US11075289B2 (en) | 2018-08-24 | 2021-07-27 | Murata Manufacturing Co., Ltd. | Heterojunction bipolar transistor including ballast resistor and semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6133392B2 (ja) * | 2013-02-18 | 2017-05-24 | 株式会社村田製作所 | バイポーラトランジスタ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038250B2 (en) * | 2003-05-28 | 2006-05-02 | Kabushiki Kaisha Toshiba | Semiconductor device suited for a high frequency amplifier |
| US7687886B2 (en) * | 2004-08-19 | 2010-03-30 | Microlink Devices, Inc. | High on-state breakdown heterojunction bipolar transistor |
| JP2007128989A (ja) * | 2005-11-01 | 2007-05-24 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2007173624A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP5160071B2 (ja) * | 2006-11-16 | 2013-03-13 | ルネサスエレクトロニクス株式会社 | ヘテロ接合バイポーラトランジスタ |
-
2009
- 2009-07-09 JP JP2009163114A patent/JP2010183054A/ja active Pending
- 2009-12-29 US US12/648,406 patent/US20100171151A1/en not_active Abandoned
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10002950B1 (en) | 2016-12-19 | 2018-06-19 | Murata Manufacturing Co., Ltd. | Bipolar transistor and method for producing the same |
| US10297680B2 (en) | 2016-12-19 | 2019-05-21 | Murata Manufacturing Co., Ltd. | Bipolar transistor and method for producing the same |
| US10541320B2 (en) | 2016-12-19 | 2020-01-21 | Murata Manufacturing Co., Ltd. | Bipolar transistor and method for producing the same |
| US10741680B2 (en) | 2016-12-19 | 2020-08-11 | Murata Manufacturing Co., Ltd. | Bipolar transistor and method for producing the same |
| US11227941B2 (en) | 2016-12-19 | 2022-01-18 | Murata Manufacturing Co., Ltd. | Bipolar transistor and method for producing the same |
| US11251290B2 (en) | 2016-12-19 | 2022-02-15 | Murata Manufacturing Co., Ltd. | Bipolar transistor and method for producing the same |
| US11508835B2 (en) | 2016-12-19 | 2022-11-22 | Murata Manufacturing Co., Ltd. | Bipolar transistor and method for producing the same |
| US11075289B2 (en) | 2018-08-24 | 2021-07-27 | Murata Manufacturing Co., Ltd. | Heterojunction bipolar transistor including ballast resistor and semiconductor device |
| US11557664B2 (en) | 2018-08-24 | 2023-01-17 | Murata Manufacturing Co., Ltd. | Heterojunction bipolar transistor including ballast resistor and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100171151A1 (en) | 2010-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007173624A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP4524298B2 (ja) | 半導体装置の製造方法 | |
| US10636897B2 (en) | Semiconductor device having a collector layer including first-conductivity-type semiconductor layers | |
| US7176099B2 (en) | Hetero-junction bipolar transistor and manufacturing method thereof | |
| US10374071B2 (en) | Heterojunction bipolar transistor | |
| JP5160071B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2018101652A (ja) | バイポーラトランジスタ及びその製造方法 | |
| US7301181B2 (en) | Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum | |
| JP2007005406A (ja) | ヘテロ接合バイポーラトランジスタ及び製造方法 | |
| JP2010183054A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2006185990A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JPH10242161A (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JP4818985B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010287603A (ja) | 化合物半導体素子及びその製造方法 | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2003007714A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2005294804A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2005159034A (ja) | 半導体装置及びその製造方法 | |
| JP5290909B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| KR20020031722A (ko) | 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
| JP5519542B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004247362A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2007073847A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2005340606A (ja) | Ｈｂｔ用エピタキシャルウエハ及びｈｂｔ |