JP2010192554A - Wiring material, tft circuit board, and target material - Google Patents
Wiring material, tft circuit board, and target material Download PDFInfo
- Publication number
- JP2010192554A JP2010192554A JP2009033476A JP2009033476A JP2010192554A JP 2010192554 A JP2010192554 A JP 2010192554A JP 2009033476 A JP2009033476 A JP 2009033476A JP 2009033476 A JP2009033476 A JP 2009033476A JP 2010192554 A JP2010192554 A JP 2010192554A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- silicide
- layer
- circuit board
- wiring material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、配線材料、ＴＦＴ回路基板、及びターゲット材に関する。特に、本発明は、薄型ディスプレイに用いられる配線材料、ＴＦＴ回路基板、及びターゲット材に関する。 The present invention relates to a wiring material, a TFT circuit board, and a target material. In particular, the present invention relates to a wiring material, a TFT circuit substrate, and a target material used for a thin display.
近年、液晶ディスプレイに用いられる液晶パネル、及びエレクトロルミネッセンス（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）を利用した有機ＥＬディスプレイ又は無機ＥＬディスプレイの大型化が進んでいる。更に、液晶パネル、有機ＥＬディスプレイ、及び無機ＥＬディスプレイに用いられる薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の駆動周波数も増加している。これらに起因して、ＴＦＴの配線材料の抵抗による信号遅延が無視できなくなっている。そこで、ＴＦＴの配線材料の比抵抗を下げることを目的として、従来、配線材料に用いられていたＡｌ合金の純Ａｌへの変更や、Ｃｕ系の材料への変更が試みられている。 2. Description of the Related Art In recent years, liquid crystal panels used for liquid crystal displays and organic EL displays or inorganic EL displays using electroluminescence (EL) have been increasing in size. Furthermore, the driving frequency of a thin film transistor (TFT) used in a liquid crystal panel, an organic EL display, and an inorganic EL display is also increasing. As a result, the signal delay due to the resistance of the wiring material of the TFT cannot be ignored. Therefore, for the purpose of reducing the specific resistance of the wiring material of the TFT, an attempt has been made to change the Al alloy used for the wiring material to pure Al or a Cu-based material.
例えば、Ｃｕ系の材料を用いた配線材料は、ＴＦＴ回路基板を構成する配線としてのゲート配線、ソース配線、及びドレイン配線の３種類に用いられる。これらの配線のうち、ガラス基板と接触するのはゲート配線であり、ソース配線及びドレイン配線はａ−Ｓｉ及び絶縁膜と接触する。ａ−ＳｉとＣｕとが直接接触すると、ａ−Ｓｉ中へ拡散したＣｕによりＴＦＴのオン電流が低下する問題が生じる。これは、ａ−Ｓｉ中へのＣｕの拡散係数が大きく、かつ、液晶パネルの製造工程中に、ＴＦＴ回路基板が２００数十℃程度の温度にさらされる工程が存在するからである。 For example, a wiring material using a Cu-based material is used for three types of gate wiring, source wiring, and drain wiring as wiring constituting the TFT circuit substrate. Among these wirings, the gate wiring is in contact with the glass substrate, and the source wiring and the drain wiring are in contact with a-Si and the insulating film. When a-Si and Cu are in direct contact with each other, there is a problem that the on-current of the TFT is lowered due to Cu diffused into a-Si. This is because the diffusion coefficient of Cu into a-Si is large, and there is a step in which the TFT circuit substrate is exposed to a temperature of about 200 ° C. during the manufacturing process of the liquid crystal panel.
また、ａ−Ｓｉの表面にＳｉ酸化層が形成されている場合、Ｓｉ酸化層の上にソース配線及びドレイン配線を形成すると、Ｓｉ酸化膜の抵抗が高いことにより、ソース配線及びドレイン配線とａ−Ｓｉとのコンタクト抵抗は著しく増大する。これにより、ＴＦＴのオン電流が低下する。 In addition, when a Si oxide layer is formed on the surface of a-Si, if the source wiring and the drain wiring are formed on the Si oxide layer, the resistance of the Si oxide film is high, so that the source wiring and the drain wiring and a The contact resistance with -Si increases significantly. This reduces the on-current of the TFT.
そこで、ＴＦＴ回路基板に用いられるガラス基板と純Ｃｕとの密着性の向上を目的として、Ｃｕの下地層としてのＭｏをガラス基板上に５０ｎｍ程度成膜し、成膜したＭｏの上にＣｕを積層することによりＴＦＴ回路基板は製造されている。更に、Ｍｏ層をガラス基板上に形成し、Ｍｏ層上にＣｕを形成すると、Ｍｏ層はＣｕの拡散バリアとして機能すると共に、ａ−Ｓｉ上に形成されているＳｉ酸化物を還元するので、コンタクト抵抗は低く保たれる。しかしながら、Ｍｏは非常に高価な金属であるので、Ｍｏを用いずにＴＦＴ回路基板を製造することは、コスト削減に大いに資する。 Therefore, for the purpose of improving the adhesion between the glass substrate used for the TFT circuit substrate and pure Cu, Mo as a Cu underlayer is formed on the glass substrate by about 50 nm, and Cu is formed on the formed Mo. The TFT circuit board is manufactured by laminating. Furthermore, when the Mo layer is formed on the glass substrate and Cu is formed on the Mo layer, the Mo layer functions as a Cu diffusion barrier and reduces the Si oxide formed on the a-Si. Contact resistance is kept low. However, since Mo is a very expensive metal, manufacturing a TFT circuit board without using Mo greatly contributes to cost reduction.
そこで、Ｍｏを用いずにＣｕに所定の元素を添加して、ガラス基板と所定の元素を添加したＣｕとの密着性を改善する試みがなされている。例えば、Ｃｕに０．５〜５．０ｗｔ％のＴｉ、Ｍｏ、Ｎｉ、Ａｌ、及びＡｇからなる群から選ばれた少なくとも１種類の元素を添加したＣｕ合金が提案されている（例えば、特許文献１参照）。また、Ｍｎ、Ｚｎ、Ｇａ、Ｌｉ、Ｇｅ、Ｓｒ、Ａｇ、Ｉｎ、Ｓｎ、Ｂａ、Ｐｒ、及びＮｄからなる群から選択される少なくとも１種の金属が添加されたＣｕ合金を用いた液晶表示装置の製造方法が提案されている（例えば、特許文献２参照）。 Therefore, an attempt has been made to improve adhesion between a glass substrate and Cu added with a predetermined element by adding a predetermined element to Cu without using Mo. For example, a Cu alloy in which at least one element selected from the group consisting of 0.5 to 5.0 wt% of Ti, Mo, Ni, Al, and Ag is added to Cu has been proposed (for example, Patent Documents). 1). A liquid crystal display device using a Cu alloy to which at least one metal selected from the group consisting of Mn, Zn, Ga, Li, Ge, Sr, Ag, In, Sn, Ba, Pr, and Nd is added. Has been proposed (see, for example, Patent Document 2).
特許文献１に記載の回路基板によれば、基板とＣｕ膜との密着性を十分に確保できる。また、特許文献２に記載の平面電子表示装置によれば、Ｃｕに添加した元素がＣｕよりも密着性の高い酸化被膜層を形成することにより、基板とＣｕとの密着性を向上させることができる。 According to the circuit board described in Patent Document 1, sufficient adhesion between the board and the Cu film can be secured. Further, according to the flat panel display described in Patent Document 2, the adhesion between the substrate and Cu can be improved by forming an oxide film layer in which the element added to Cu has higher adhesion than Cu. it can.
しかし、特許文献１及び特許文献２に記載のＣｕ合金では、Ｍｏ層が有している機能、すなわち、Ｃｕの拡散バリアとして機能、ガラス基板との密着性を向上させる機能、及びＳｉを含んだ層上に形成されているＳｉ酸化物を還元してコンタクト抵抗を低下させる機能を十分に得ることができない。また、特許文献１及び特許文献２に記載のＣｕ合金はいずれも、基板と配線との密着性の向上を図っているものの、コンタクト抵抗の低下を実現していないので、ゲート配線、ソース配線、及び／又はドレイン配線の全て又は一部に適応することは困難である。 However, the Cu alloys described in Patent Document 1 and Patent Document 2 include the function of the Mo layer, that is, the function as a Cu diffusion barrier, the function of improving the adhesion to the glass substrate, and Si. A function of reducing the contact resistance by reducing the Si oxide formed on the layer cannot be sufficiently obtained. Moreover, although Cu alloy of patent document 1 and patent document 2 is aiming at the improvement of the adhesiveness of both a board | substrate and wiring, since reduction of contact resistance is not implement | achieved, gate wiring, source wiring, And / or it is difficult to accommodate all or part of the drain wiring.
したがって、本発明の目的は、ガラス基板への密着性に優れ、Ｓｉを含んだ層へのＣｕの拡散が少なく、かつ、コンタクト抵抗も低い配線材料と、当該配線材料を用いたＴＦＴ回路基板と、及び当該配線材料用のターゲット材を提供することにある。 Accordingly, an object of the present invention is to provide a wiring material having excellent adhesion to a glass substrate, less Cu diffusion into a Si-containing layer and low contact resistance, and a TFT circuit substrate using the wiring material. And providing a target material for the wiring material.
本発明は、上記目的を達成するため、Ｓｉとの間でシリサイドを形成するシリサイド形成材と、Ｓｉの酸化物生成自由エネルギーよりも酸化物生成自由エネルギーが低い少なくとも１種類の添加物とが添加され、残部がＣｕ及び不可避的不純物からなる回路基板用の配線材料が提供される。 In order to achieve the above object, the present invention adds a silicide-forming material that forms silicide with Si, and at least one additive having an oxide formation free energy lower than that of Si. Thus, a wiring material for a circuit board is provided, the remainder being made of Cu and inevitable impurities.
また、上記配線材料において、シリサイド形成材が、Ｎｉであり、添加物が、Ｔｉ、Ｚｒ、Ｍｇのうち少なくとも１種類を含んでいてもよい。更に、上記配線材料において、シリサイド形成材が、０．５質量％を超え、８質量％未満の濃度で含まれ、添加物が、合計で０．０１質量％を超え、０．５質量％未満の濃度で含まれていてもよい。また、回路基板が、液晶ディスプレイ又は有機ＥＬディスプレイのＴＦＴ回路基板であってもよい。 In the wiring material, the silicide forming material may be Ni, and the additive may include at least one of Ti, Zr, and Mg. Further, in the above wiring material, the silicide forming material is included at a concentration of more than 0.5% by mass and less than 8% by mass, and the total amount of additives is more than 0.01% by mass and less than 0.5% by mass. May be included at a concentration of Further, the circuit board may be a TFT circuit board of a liquid crystal display or an organic EL display.
また、本発明は、上記目的を達成するため、絶縁性の基板と、基板上に形成されるゲート絶縁膜と、基板とゲート絶縁膜の間に形成されるゲート電極と、ゲート絶縁膜上に形成されるアモルファスＳｉ層と、アモルファスＳｉ層とゲート絶縁膜とに接してそれぞれ離間して形成されるドレイン電極及びソース電極とを備え、ゲート電極とドレイン電極とソース電極とはそれぞれ、Ｓｉとの間でシリサイドを形成するシリサイド形成材と、Ｓｉの酸化物生成自由エネルギーよりも酸化物生成自由エネルギーが低い少なくとも１種類の添加物とが添加され、残部がＣｕ及び不可避的不純物からなる配線材料から形成されるＴＦＴ回路基板が提供される。 In order to achieve the above object, the present invention provides an insulating substrate, a gate insulating film formed on the substrate, a gate electrode formed between the substrate and the gate insulating film, and the gate insulating film. An amorphous Si layer to be formed, and a drain electrode and a source electrode formed in contact with and separated from the amorphous Si layer and the gate insulating film, respectively, and the gate electrode, the drain electrode, and the source electrode are A wiring material composed of a silicide-forming material that forms silicide between them and at least one additive having an oxide formation free energy lower than that of Si, with the balance being Cu and inevitable impurities A formed TFT circuit substrate is provided.
また、本発明は、上記目的を達成するため、Ｓｉとの間でシリサイドを形成するシリサイド形成材と、Ｓｉの酸化物生成自由エネルギーよりも酸化物生成自由エネルギーが低い少なくとも１種類の添加物とが添加され、残部がＣｕ及び不可避的不純物からなる回路基板用配線材料のターゲット材が提供される。 In order to achieve the above object, the present invention provides a silicide forming material that forms silicide with Si, and at least one additive having an oxide formation free energy lower than that of Si. Is added, and the target material of the wiring material for circuit boards, the balance of which is made of Cu and inevitable impurities, is provided.
また、上記ターゲット材において、シリサイド形成材が、Ｎｉであり、添加物が、Ｔｉ、Ｚｒ、Ｍｇのうち少なくとも１種類を含んでいてもよい。更に、上記ターゲット材において、シリサイド形成材が、０．５質量％を超え、８質量％未満の濃度で含まれ、添加物が、合計で０．０１質量％を超え、０．５質量％未満の濃度で含まれていてもよい。 In the target material, the silicide forming material may be Ni, and the additive may include at least one of Ti, Zr, and Mg. Furthermore, in the above target material, the silicide forming material is contained at a concentration of more than 0.5% by mass and less than 8% by mass, and the total amount of additives exceeds 0.01% by mass and less than 0.5% by mass. May be included at a concentration of
本発明の配線材料によれば、ガラス基板への密着性が高いと共に、Ｓｉを含んだ層へのＣｕの拡散を抑制し、配線とＳｉを含んだ層とのコンタクト抵抗を低くすることができる配線を提供することができ、また、当該配線材料を用いた回路基板と、当該配線材料用のターゲット材とを提供することができる。 According to the wiring material of the present invention, adhesion to the glass substrate is high, Cu diffusion to the layer containing Si can be suppressed, and the contact resistance between the wiring and the layer containing Si can be lowered. Wiring can be provided, and a circuit board using the wiring material and a target material for the wiring material can be provided.
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る配線材料を用いた回路基板の断面の一例を示す。
[First Embodiment]
FIG. 1 shows an example of a cross section of a circuit board using the wiring material according to the first embodiment of the present invention.
（配線材料の構成）
本発明の第１の実施の形態に係る配線材料は、Ｓｉとの間でＣｕよりも優先的にシリサイドを形成するシリサイド形成材を含むと共に、Ｓｉの酸化物生成自由エネルギーよりも低い酸化物生成自由エネルギーを有する少なくとも１種類の添加物を含み、残部がＣｕ及び不可避的不純物から形成されるＣｕ合金材料である。本実施の形態に係る配線材料は、所定の基板及び／又は当該基板上の構造物上に所定の形状で形成される配線を形成する配線材料である。
(Composition of wiring material)
The wiring material according to the first embodiment of the present invention includes a silicide forming material that forms a silicide preferentially with Cu over Si, and generates an oxide lower than the free energy of oxide generation of Si. It is a Cu alloy material that includes at least one additive having free energy and the balance is formed from Cu and inevitable impurities. The wiring material according to the present embodiment is a wiring material for forming a wiring formed in a predetermined shape on a predetermined substrate and / or a structure on the substrate.
具体的に、本実施の形態に係る配線材料は、例えば、液晶ディスプレイ又はＥＬディスプレイ（有機ＥＬディスプレイ又は無機ＥＬディスプレイ）等の薄型ディスプレイに用いられるＴＦＴ回路基板の配線用の薄膜配線材料である。また、本実施の形態に係る配線材料は、ＴＦＴ回路基板のゲート線、ソース・ドレイン線、信号線、及び／又は電極端子の形成に用いることもできる。 Specifically, the wiring material according to the present embodiment is a thin film wiring material for wiring of a TFT circuit board used for a thin display such as a liquid crystal display or an EL display (organic EL display or inorganic EL display). The wiring material according to the present embodiment can also be used for forming a gate line, a source / drain line, a signal line, and / or an electrode terminal of a TFT circuit substrate.
本実施の形態に係る配線材料を構成する残部のＣｕは、一例として、無酸素銅である。無酸素銅の純度は、一例として、９９．９９％以上である。本実施の形態に係るシリサイド形成材としては、Ｓｉとの間でＣｕよりもシリサイドを形成しやすい金属材料が用いられる。例えば、本実施の形態に係るシリサイド形成材は、金属材料のＮｉ又はＦｅであり、Ｎｉを用いることがより好ましい。本実施の形態においては、シリサイド形成材は、Ｃｕに、０．５質量％を超え、８質量％未満の範囲で含まれる。すなわち、Ｃｕに含まれるＮｉ又はＦｅの割合をＡとすると、本実施の形態に係るＣｕは、０．５質量％＜Ａ＜８質量％の範囲でＮｉ又はＦｅを含む。 As an example, the remaining Cu constituting the wiring material according to the present embodiment is oxygen-free copper. As an example, the purity of oxygen-free copper is 99.99% or more. As the silicide forming material according to the present embodiment, a metal material that can form silicide with Si more easily than Cu is used. For example, the silicide forming material according to the present embodiment is a metal material Ni or Fe, and it is more preferable to use Ni. In the present embodiment, the silicide forming material is included in Cu in a range of more than 0.5 mass% and less than 8 mass%. That is, when the ratio of Ni or Fe contained in Cu is A, Cu according to the present embodiment contains Ni or Fe in a range of 0.5 mass% <A <8 mass%.
なお、ＮｉとＳｉとの間で形成されるシリサイドとしては、例えば、Ｎｉ３Ｓｉ、Ｎｉ５Ｓｉ２、Ｎｉ２Ｓｉ、Ｎｉ３Ｓｉ２、ＮｉＳｉ、又はＮｉＳｉ２等が挙げられる。また、ＦｅとＳｉとの間で形成されるシリサイドとしては、Ｆｅ３Ｓｉ、Ｆｅ５Ｓｉ３、ＦｅＳｉ、又はＦｅＳｉ２等が挙げられる。 Examples of the silicide formed between Ni and Si include Ni 3 Si, Ni 5 Si 2 , Ni 2 Si, Ni 3 Si 2 , NiSi, or NiSi 2 . Examples of the silicide formed between Fe and Si include Fe 3 Si, Fe 5 Si 3 , FeSi, or FeSi 2 .
また、本実施の形態に係る添加物は、一例として、Ｔｉ、Ｚｒ、及びＭｇであり、本実施の形態に係る残部のＣｕに、少なくともこれらの元素のうち一種類の元素が含まれる。なお、残部のＣｕに、これらの添加物のうち少なくとも１種類の元素が添加されていれば、複数種類の元素を添加することもできる。例えば、残部のＣｕに、ＴｉとＺｒとを添加すること、ＴｉとＭｇとを添加すること、又はＺｒとＭｇとを添加すること、若しくはＴｉとＺｒとＭｇとを添加することができる。 Further, the additive according to the present embodiment is, for example, Ti, Zr, and Mg, and the remaining Cu according to the present embodiment includes at least one element among these elements. In addition, if at least one kind of these additives is added to the remaining Cu, a plurality of kinds of elements can be added. For example, Ti and Zr, Ti and Mg, or Zr and Mg, or Ti, Zr and Mg can be added to the remaining Cu.
そして、本実施の形態に係る添加物は、Ｃｕに、合計で０．０１質量％を超え、０．５質量％未満の範囲で含まれる。すなわち、Ｃｕに添加される添加物の割合をＢとすると、本実施の形態に係るＣｕは、Ｔｉ、Ｚｒ、Ｍｇのうち少なくとも１種類又は複数種類の元素を、合計で０．０１質量％＜Ｂ＜０．５質量％の範囲で含むこととなる。 And the additive which concerns on this Embodiment is contained in Cu in the range exceeding 0.01 mass% in total and less than 0.5 mass%. That is, when the ratio of the additive added to Cu is B, Cu according to the present embodiment includes at least one element or a plurality of elements of Ti, Zr, and Mg in a total of 0.01% by mass < It will be included in the range of B <0.5% by mass.
図１に示すように、本実施の形態に係る配線材料は、所定の基板１０の上に、所定の形状及び所定の膜厚を有する配線パターン２０を形成する材料として用いられる。基板１０上に所定形状の配線パターン２０が形成されることにより、回路基板１が形成される。
As shown in FIG. 1, the wiring material according to the present embodiment is used as a material for forming a
（配線材料の製造方法）
本実施の形態に係る配線材料は、所定濃度の所定量のＮｉ又はＦｅと、所定濃度の所定量のＴｉ、Ｚｒ、Ｍｇのうちの少なくとも１種類とを無酸素銅に添加して、これらを真空中で溶解・混合することにより製造する。無酸素銅に添加するＮｉ、Ｆｅ、Ｔｉ、Ｚｒ、Ｍｇはそれぞれ、９９．９％以上の純度を有する。例えば、配線材料は、スパッタ装置用のターゲット材として、所定の直径及び所定の厚さを有して形成される。なお、配線材料は、所定の粒径を有する粒状又はペレット状に形成することもできる。
(Manufacturing method of wiring material)
The wiring material according to the present embodiment adds a predetermined amount of Ni or Fe having a predetermined concentration and at least one of a predetermined amount of Ti, Zr, and Mg to oxygen-free copper. Manufactured by melting and mixing in vacuum. Each of Ni, Fe, Ti, Zr, and Mg added to oxygen-free copper has a purity of 99.9% or more. For example, the wiring material is formed with a predetermined diameter and a predetermined thickness as a target material for a sputtering apparatus. The wiring material can also be formed in a granular or pellet shape having a predetermined particle size.
（配線材料とＳｉを含む層との作用）
図２は、本発明の第１の実施の形態に係る配線材料を用いた回路基板の断面の一例を示す。
(Operation of wiring material and Si-containing layer)
FIG. 2 shows an example of a cross section of a circuit board using the wiring material according to the first embodiment of the present invention.
まず、図２（ａ）に示すように、基板１０上に本実施の形態に係る配線材料から形成される配線パターン２０を形成する。続いて、配線パターン２０上にアモルファスシリコン（ａ−Ｓｉ）からなる層としてのａ−Ｓｉ層４０を形成する。なお、本実施の形態においては、一例として、ａ−Ｓｉ層４０がａ−Ｓｉから形成されているが、ａ−Ｓｉ以外にも、Ｓｉを含んでいる層であればポリシリコンからなる層であってもよい。
First, as shown in FIG. 2A, a
続いて、図２（ａ）に示す回路基板１に所定の熱処理を施すと、配線パターン２０に含まれるシリサイド形成材が配線パターン２０とａ−Ｓｉ層４０との界面方向に拡散する。配線パターン２０とａ−Ｓｉ層４０との界面には、配線パターン２０の主成分であるＣｕよりも多くのシリサイド形成材が存在することとなる。すなわち、配線パターン２０とａ−Ｓｉ層４０との界面付近にシリサイド形成材が拡散するので、界面付近におけるシリサイド形成材の単位体積当たりの濃度が、界面付近を除く配線パターン２０の部分よりも高まる。そして、界面付近に拡散したシリサイド形成材は、ａ−Ｓｉ層４０を構成するＳｉと反応することによりシリサイドを形成する。
Subsequently, when a predetermined heat treatment is performed on the circuit board 1 shown in FIG. 2A, the silicide forming material included in the
これにより、図２（ｂ）に示すように、配線パターン２０とａ−Ｓｉ層４０との間にシリサイド層５０が形成される。形成されたシリサイド層５０は、配線パターン２０中のＣｕがａ−Ｓｉ層４０中に拡散することを抑制するＣｕ拡散バリア層として機能する。なお、熱処理は、一例として、ＴＦＴ回路基板を形成する際に所定の時間、所定の温度下でＴＦＴ回路基板に施される熱処理である。例えばこの熱処理は、ＴＦＴ回路基板を形成する場合において、ソース・ドレイン電極を形成した後、ＣＶＤ等でＳｉＮ等のパッシベーション膜（絶縁膜）を形成する場合に実施される熱処理であって、２５０℃、１５ｍｉｎ程度の熱処理である。この熱処理により、シリサイド層５０が形成される。
Thereby, a silicide layer 50 is formed between the
また、ａ−Ｓｉ層４０と配線パターン２０との間にＳｉの酸化物からなる酸化層が形成されている場合、配線パターン２０とａ−Ｓｉ層４０との間におけるコンタクト抵抗が増大する。ここで、本実施の形態に係る配線材料は、Ｓｉの酸化物生成自由エネルギーよりも低い酸化物生成自由エネルギーを有する添加物を含む。そして、配線材料中の添加物は、所定の熱処理により配線パターン２０とａ−Ｓｉ層４０との界面方向に移動する。そして、当該添加物は、ａ−Ｓｉ層４０上のＳｉの酸化層を還元する。これにより、配線パターン２０とａ−Ｓｉ層４０との間におけるコンタクト抵抗の増大を抑制する機能を、本実施の形態に係る添加物は発揮する。
Further, when an oxide layer made of an oxide of Si is formed between the
なお、本実施の形態に係る配線材料にシリサイド形成材としてのＮｉ又はＦｅを添加するのは以下の理由による。すなわち、Ｎｉ又はＦｅをＣｕに添加すると、Ｎｉ又はＦｅを添加したＣｕ合金のガラスへの密着性が向上すると共に、当該Ｃｕ合金に接触しているａ−ＳｉへのＣｕの拡散が抑制されることを、本発明者が見出した結果による。 The reason why Ni or Fe as a silicide forming material is added to the wiring material according to the present embodiment is as follows. That is, when Ni or Fe is added to Cu, the adhesion of the Cu alloy to which Ni or Fe is added to the glass is improved, and the diffusion of Cu to a-Si in contact with the Cu alloy is suppressed. This is based on the results found by the present inventors.
本実施の形態に係る配線材料を形成するＣｕ合金とａ−Ｓｉとが接触している場合を挙げて説明する。すなわち、当該Ｃｕ合金に所定の熱処理が施されると、Ｃｕ合金中のＮｉ又はＦｅが、ａ−Ｓｉと当該Ｃｕ合金との界面に拡散する。これにより、当該界面付近を除く領域に比べて当該界面付近にＮｉ又はＦｅがより高い濃度で濃化する。続いて、当該界面付近に存在するＮｉ又はＦｅが、Ｃｕよりも優先的にａ−Ｓｉとの間でシリサイドを形成する。そして、形成されたシリサイドが、ａ−Ｓｉ中へとＣｕが拡散することを抑制するＣｕ拡散バリア層としての機能を発揮する。なお、当該Ｃｕ合金がガラス基板に接触している場合には、形成されたシリサイドは、ガラス基板とＣｕ合金との間で、ガラス基板とＣｕ合金との密着性を向上させるガラス密着改善層としての機能を発揮する。 The case where Cu alloy which forms the wiring material which concerns on this Embodiment and a-Si is contacting is mentioned and demonstrated. That is, when a predetermined heat treatment is applied to the Cu alloy, Ni or Fe in the Cu alloy diffuses to the interface between a-Si and the Cu alloy. Thereby, Ni or Fe is concentrated at a higher concentration in the vicinity of the interface than in the region excluding the vicinity of the interface. Subsequently, Ni or Fe existing in the vicinity of the interface forms silicide with a-Si preferentially over Cu. The formed silicide exhibits a function as a Cu diffusion barrier layer that suppresses diffusion of Cu into a-Si. In addition, when the said Cu alloy is contacting the glass substrate, the formed silicide serves as a glass adhesion improving layer that improves the adhesion between the glass substrate and the Cu alloy between the glass substrate and the Cu alloy. Demonstrate the function.
ここで、Ｎｉ又はＦｅのＣｕへの添加量が０．５質量％以下の場合、Ｃｕに添加されたＮｉ又はＦｅは、当該Ｃｕと接触しているａ−Ｓｉとの間で、上記機能（Ｃｕ拡散バリア層としての機能及びガラス密着改善層としての機能）を発揮するのに十分な厚さを有するシリサイド層を形成することが困難である。また、Ｎｉ又はＦｅのＣｕへの添加量が８質量％以上の場合、Ｃｕに添加されたＮｉ又はＦｅと、当該Ｃｕと接触しているａ−Ｓｉとの間で形成されるシリサイド層による比抵抗が、実用上の観点から上昇しすぎる。したがって、Ｎｉ又はＦｅのＣｕへの添加量をＡとすると、添加量は、０．５質量％＜Ａ＜８質量％の範囲とすることが好ましいことが本発明者の検討によって明らかにされた。 Here, when the addition amount of Ni or Fe to Cu is 0.5% by mass or less, Ni or Fe added to Cu has the above function (a-Si in contact with the Cu). It is difficult to form a silicide layer having a sufficient thickness to exhibit a function as a Cu diffusion barrier layer and a function as a glass adhesion improving layer. Further, when the addition amount of Ni or Fe to Cu is 8% by mass or more, the ratio by the silicide layer formed between Ni or Fe added to Cu and a-Si in contact with the Cu Resistance rises too much from a practical point of view. Therefore, when the addition amount of Ni or Fe to Cu is A, it has been clarified by the inventor that the addition amount is preferably in the range of 0.5% by mass <A <8% by mass. .
また、本実施の形態に係る配線材料に添加材としてのＴｉ、Ｚｒ、Ｍｇを添加するのは以下の理由による。すなわち、添加材としてＴｉ、Ｚｒ、Ｍｇの酸化物生成自由エネルギーはＳｉの酸化物生成自由エネルギーよりも著しく低い。そのため、Ｔｉ、Ｚｒ、及び／又はＭｇは、ａ−Ｓｉの表面に形成されるＳｉの酸化層を還元して、配線材料とａ−Ｓｉとの間のコンタクト抵抗を低減させる機能を奏するからである。添加材の添加量を０．０１質量％＜Ｂ＜０．５質量％としたのは、まず、０．０１質量％以下では、添加材の量的不足から十分な還元効果が得られないからである。また、０．５質量％以上では、添加材の還元効果が過大であり、配線材料とａ−Ｓｉとの界面に脆弱な強度のＴｉ又はＺｒ若しくはＭｇからなる酸化物層が生成することにより、配線材料とａ−Ｓｉとの密着力の低下をもたらすためである。 Further, Ti, Zr, and Mg as additives are added to the wiring material according to the present embodiment for the following reason. That is, the free energy of formation of oxides of Ti, Zr, and Mg as additives is significantly lower than the free energy of formation of oxides of Si. Therefore, Ti, Zr, and / or Mg have the function of reducing the contact resistance between the wiring material and a-Si by reducing the Si oxide layer formed on the surface of a-Si. is there. The reason for setting the addition amount of the additive to 0.01% by mass <B <0.5% by mass is that, if the amount is 0.01% by mass or less, a sufficient reduction effect cannot be obtained due to insufficient amount of the additive. It is. In addition, at 0.5 mass% or more, the reducing effect of the additive is excessive, and an oxide layer made of Ti or Zr or Mg having weak strength is generated at the interface between the wiring material and a-Si. This is because the adhesion between the wiring material and a-Si is reduced.
（第１の実施の形態の効果）
本発明の第１の実施の形態に係る配線材料によれば、無酸素銅（純Ｃｕ）を主成分とする配線材料に、Ｓｉとの間でＣｕよりも優先的にシリサイドを形成するシリサイド形成材（Ｎｉ）を添加することにより、配線材料とＳｉを含む層とが接した場合、Ｓｉを含む層中にＣｕが拡散することを抑制できるシリサイドの層を配線材料とＳｉを含む層との間に形成することができる。
(Effects of the first embodiment)
According to the wiring material according to the first embodiment of the present invention, the silicide formation in which the silicide is preferentially formed between Si and Si over the wiring material mainly composed of oxygen-free copper (pure Cu). When the wiring material and the layer containing Si are in contact with each other by adding the material (Ni), a silicide layer that can prevent Cu from diffusing into the layer containing Si is formed between the wiring material and the layer containing Si. Can be formed between.
また、本実施の形態に係る配線材料によれば、Ｓｉの酸化層を還元する添加剤を更に含むので、Ｓｉを含む層の表面にＳｉの酸化層が形成されていた場合でも、配線材料とＳｉを含む層との間のコンタクト抵抗を低下させることができる。したがって、Ｃｕの拡散の抑制と配線材料とＳｉを含む層との間のコンタクト抵抗の低下との双方を実現することを目的とする場合、配線材料にシリサイド形成材と添加材との双方を添加することが好ましい。 In addition, according to the wiring material according to the present embodiment, since it further includes an additive for reducing the Si oxide layer, even if the Si oxide layer is formed on the surface of the Si-containing layer, The contact resistance with the layer containing Si can be reduced. Therefore, when both the suppression of Cu diffusion and the reduction in contact resistance between the wiring material and the Si-containing layer are realized, both the silicide forming material and the additive material are added to the wiring material. It is preferable to do.
更に、本実施の形態に係る配線材料によれば、ガラスから形成される層又は基板と配線材料からなる配線とが接している場合、配線材料中のシリサイド形成材が、ガラス中のＳｉと反応してシリサイド層を形成し、形成されたシリサイド層がガラスから形成される層又は基板と配線材料との間の密着性を向上させることができる。 Furthermore, according to the wiring material according to the present embodiment, when the layer or substrate formed of glass and the wiring made of the wiring material are in contact, the silicide forming material in the wiring material reacts with Si in the glass. Thus, a silicide layer can be formed, and the adhesion between the layer or substrate in which the formed silicide layer is formed of glass and the wiring material can be improved.
そして、本実施の形態に係る配線材料によれば、ＴＦＴ回路の配線としてＣｕを用いるときに問題となるガラス密着性、Ｃｕ拡散バリア性、及びａ−Ｓｉコンタクト性が改善できるので、従来これらを補うために使用していたＭｏ膜が不要になる。これにより、ＴＦＴ回路基板を、安価に製造することが可能となる。 And according to the wiring material which concerns on this Embodiment, since glass adhesiveness, Cu diffusion barrier property, and a-Si contact property which become a problem when using Cu as wiring of a TFT circuit can be improved, these are conventionally used. The Mo film used to make up is no longer necessary. As a result, the TFT circuit board can be manufactured at low cost.
［第２の実施の形態］
図３は、本発明の第２の実施の形態に係るＴＦＴ回路基板の断面の概略を示す。
[Second Embodiment]
FIG. 3 shows an outline of a cross section of a TFT circuit substrate according to the second embodiment of the present invention.
第２の実施の形態に係るＴＦＴ回路基板１ａは、絶縁性の基板１２と、基板１２上に形成されるゲート絶縁膜３０と、基板１２とゲート絶縁膜３０の間に形成されるゲート電極２２と、ゲート絶縁膜３０上に形成されるａ−Ｓｉ層４０と、ａ−Ｓｉ層４０とゲート絶縁膜３０とに接してそれぞれ離間して形成されるドレイン電極２４及びソース電極２６とを備える。そして、ゲート電極２２とドレイン電極２４とソース電極２６とはそれぞれ、Ｃｕよりも優先的にＳｉとの間でシリサイドを形成するシリサイド形成材と、Ｓｉの酸化物生成自由エネルギーよりも酸化物生成自由エネルギーが低い少なくとも１種類の添加物とが添加され、残部がＣｕ及び不可避的不純物からなる配線材料から形成される。
The TFT circuit substrate 1a according to the second embodiment includes an insulating substrate 12, a gate insulating film 30 formed on the substrate 12, and a gate electrode 22 formed between the substrate 12 and the gate insulating film 30. And an
基板１２は、絶縁性を有する基板である。基板１２は、例えば、ガラスから形成されるガラス基板、可視光に対して透明な樹脂材料から形成されるプラスチック基板である。また、ゲート絶縁膜３０は、二酸化シリコン（ＳｉＯ２）、又は高誘電率材料（Ｈｉｇｈ−ｋ）から形成される。更に、ａ−Ｓｉ層４０は、非晶質状態を有する層である。なお、本実施の形態の変形例においては、ａ−Ｓｉ層４０の代わりに、ポリシリコンから層を形成することもできる。
The substrate 12 is a substrate having an insulating property. The substrate 12 is, for example, a glass substrate formed from glass or a plastic substrate formed from a resin material that is transparent to visible light. The gate insulating film 30 is made of silicon dioxide (SiO 2 ) or a high dielectric constant material (High-k). Furthermore, the
ＴＦＴ回路基板１ａの製造工程を簡略化することを目的とする場合、ゲート電極２２とドレイン電極２４とソース電極２６とのそれぞれを、第１の実施の形態において説明した配線材料を用いて形成することができる。すなわち、ゲート電極２２とドレイン電極２４とソース電極２６とのそれぞれは、同一の配線材料から形成される。例えば、フォトリソグラフィ法と、第１の実施の形態において説明した配線材料から形成されるスパッタ装置用のターゲットを用いたスパッタ装置とを用いて、ゲート電極２２とドレイン電極２４とソース電極２６とのそれぞれが形成される。 For the purpose of simplifying the manufacturing process of the TFT circuit substrate 1a, each of the gate electrode 22, the drain electrode 24, and the source electrode 26 is formed using the wiring material described in the first embodiment. be able to. That is, each of the gate electrode 22, the drain electrode 24, and the source electrode 26 is formed from the same wiring material. For example, the gate electrode 22, the drain electrode 24, and the source electrode 26 are formed using a photolithography method and a sputtering apparatus using a target for the sputtering apparatus formed from the wiring material described in the first embodiment. Each is formed.
なお、ゲート電極２２とドレイン電極２４とソース電極２６とのうち、少なくとも１つの電極を、第１の実施の形態において説明した配線材料を用いて形成することもできる。例えば、ａ−Ｓｉ層４０と接するドレイン電極２４及びソース電極２６を第１の実施の形態に係る配線材料を用いて形成する一方で、第１の実施の形態に係る配線材料とは異なるＣｕ合金材料でゲート電極２２を形成してもよい。また、ゲート電極２２を第１の実施の形態に係る配線材料で形成する一方で、第１の実施の形態に係る配線材料とは異なるＣｕ合金材料でドレイン電極２４及びソース電極２６を形成できる。
Note that at least one of the gate electrode 22, the drain electrode 24, and the source electrode 26 can be formed using the wiring material described in the first embodiment. For example, while forming the drain electrode 24 and the source electrode 26 in contact with the
本実施の形態に係るＴＦＴ回路基板１ａの製造工程においてＴＦＴ回路基板１ａに施される熱処理により、ドレイン電極２４とａ−Ｓｉ層４０との界面２４ａとソース電極２６とａ−Ｓｉ層４０との界面２６ａとの間にはそれぞれ、Ｃｕ拡散バリア層としての機能を奏するシリサイド層が形成される。また、ゲート電極２２と基板１２との界面には、ガラス密着改善層としての機能を奏するシリサイド層が形成される。
By the heat treatment applied to the TFT circuit substrate 1a in the manufacturing process of the TFT circuit substrate 1a according to the present embodiment, the
なお、本実施の形態に係るＴＦＴ回路基板１ａにおいては、第１の実施の形態に係る配線材料としてのＣｕ合金をゲート配線、ソース配線、及びドレイン配線の下地層として用いたが、Ｃｕ合金に対するＮｉ又はＦｅ、及びＴｉ、Ｚｒ、Ｍｇの添加量を最適化するなどして電気抵抗が十分低くなる組成を選択すれば、本実施の形態に係るＣｕ合金のみを用いて単層配線を形成することもできる。 In the TFT circuit substrate 1a according to the present embodiment, the Cu alloy as the wiring material according to the first embodiment is used as the underlying layer of the gate wiring, the source wiring, and the drain wiring. If a composition with sufficiently low electrical resistance is selected by optimizing the amount of addition of Ni or Fe and Ti, Zr, and Mg, a single-layer wiring is formed using only the Cu alloy according to the present embodiment. You can also.
図４（ａ）及び（ｂ）は、本発明の実施例に係る試験体の断面を示す。 4 (a) and 4 (b) show a cross section of a test specimen according to an example of the present invention.
また、表１に、実施例１及び実施例２、並びに比較例１から比較例３に係る試験体におけるガラス密着性、電気抵抗、及びＣｕ拡散バリア性・ａ−Ｓｉコンタクト性の結果を示す。 Table 1 shows the results of glass adhesion, electrical resistance, Cu diffusion barrier property, and a-Si contact property of the specimens according to Examples 1 and 2, and Comparative Examples 1 to 3.
本発明の実施例１に係る試験体２ａは、基板１４と、基板１４上に形成したＣｕ合金層２８ａと、Ｃｕ合金層２８ａの上に形成したＣｕ層６０とを備える。具体的には、まず、純度が９９．９９%以上の無酸素銅と、純度が９９．９％のＮｉと、純度が９９．９％のＴｉとを真空中で溶解して、Ｃｕ−２質量％Ｎｉ−０．１質量％ＴｉのＣｕ合金ターゲット材（第１のターゲット材）を作製した。第１のターゲット材を用いて、基板１４としての無アルカリガラス上に、Ｃｕ合金層２８ａとしてのＣｕ合金スパッタ膜を５０ｎｍ作製した。続いて、純度９９．９９％の無酸素銅からなるＣｕ層６０を、Ｃｕ合金層２８ａの上にスパッタで２００ｎｍ積層して試験体２ａを作製した。
The test body 2a according to Example 1 of the present invention includes a
作製した試験体２ａについて、テープ剥離試験によりガラス密着性を評価した。表１において、判定基準としては下地にＭｏを用いた場合、すなわち、試験体２ａにおいてＣｕ合金層２８ａをＭｏ層とした比較例（図示しない）と同程度である場合を「○」、比較例よりも劣る場合を「×」とした。
About the produced test body 2a, glass adhesiveness was evaluated by the tape peeling test. In Table 1, the determination criterion is “◯” when Mo is used for the underlayer, that is, when the specimen 2a is comparable to a comparative example (not shown) in which the
また、試験体２ａの基板１４上に形成したＣｕ合金層２８ａ及びＣｕ層６０の電気抵抗を、４探針法を用いて測定した。表１において、試験体２ａにおいてＣｕ合金層２８ａをＭｏ層とした比較例（図示しない）の場合と同程度以下の電気抵抗を示した場合を「○」、同程度以上の電気抵抗を示した場合を「×」とした。
Moreover, the electrical resistance of the
更に、試験体２ａについてのＣｕ拡散バリア性、及びａ−Ｓｉとソース・ドレインとの間のコンタクト抵抗に関しては、第１のターゲット材を用いて、それぞれ５０ｎｍ厚のゲート配線、ソース配線、及びドレイン配線をガラス基板上に形成し、その上に純度が９９．９９％の無酸素銅を２００ｎｍ積層した構造を有する簡易的なＴＦＴ素子を作製することにより評価した。なお、簡易的なＴＦＴ素子の構造は、図３に示す構造と同一であり、液晶パネルが備えるＴＦＴ素子とは異なり、単一素子の形態を有する構造である。この評価は、Ｍｏを下地層として用い、下地層の上に５０ｎｍ厚のゲート配線、ソース配線、及びドレイン配線を形成し、その上に純度が９９．９９％の無酸素銅を２００ｎｍ積層した構造を用いて作製した比較用の簡易的なＴＦＴ素子と同等以上のオン電流を示した場合に「○」とし、比較例以下の場合のオン電流を示した場合を「×」として評価した。 Further, regarding the Cu diffusion barrier property and the contact resistance between the a-Si and the source / drain for the test body 2a, the first target material is used, and the gate wiring, source wiring, and drain having a thickness of 50 nm, respectively. Wiring was formed on a glass substrate, and evaluation was performed by producing a simple TFT element having a structure in which 200 nm of oxygen-free copper having a purity of 99.99% was laminated thereon. Note that the structure of a simple TFT element is the same as that shown in FIG. 3, and is a structure having a single element form unlike the TFT element included in the liquid crystal panel. In this evaluation, Mo is used as a base layer, a gate wiring, a source wiring, and a drain wiring having a thickness of 50 nm are formed on the base layer, and oxygen-free copper having a purity of 99.99% is stacked on the base layer at a thickness of 200 nm. Evaluation was made as “◯” when an on-current equal to or higher than that of a simple TFT element for comparison produced using “”, and evaluated as “×” when an on-current was shown in the comparative example or lower.
本発明の実施例２に係る試験体２ｂは、基板１４と、基板１４上に形成したＣｕ合金層２８ｂと、Ｃｕ合金層２８ｂの上に形成したＣｕ層６０とを備える。具体的には、まず、純度が９９．９９%以上の無酸素銅と、純度が９９．９％のＮｉと、純度が９９．９％のＺｒとを真空中で溶解して、Ｃｕ−２質量％Ｎｉ−０．１質量％ＺｒのＣｕ合金ターゲット材（第２のターゲット材）を作製した。第２のターゲット材を用いて、基板１４としての無アルカリガラス上に、Ｃｕ合金層２８ｂとしてのＣｕ合金スパッタ膜を５０ｎｍ作製した。続いて、純度９９．９９％の無酸素銅からなるＣｕ層６０を、Ｃｕ合金層２８ｂの上にスパッタで２００ｎｍ積層して試験体２ｂを作製した。試験体２ｂの評価については、実施例１と同様に実施した。
A
本発明の実施例３に係る試験体２ｃは、基板１４と、基板１４上に形成したＣｕ合金層２８ｃと、Ｃｕ合金層２８ｃの上に形成したＣｕ層６０とを備える。具体的には、まず、純度が９９．９９%以上の無酸素銅と、純度が９９．９％のＮｉと、純度が９９．９％のＭｇとを真空中で溶解して、Ｃｕ−２質量％Ｎｉ−０．１質量％ＭｇのＣｕ合金ターゲット材（第３のターゲット材）を作製した。第３のターゲット材を用いて、基板１４としての無アルカリガラス上に、Ｃｕ合金層２８ｃとしてのＣｕ合金スパッタ膜を５０ｎｍ作製した。続いて、純度９９．９９％の無酸素銅からなるＣｕ層６０を、Ｃｕ合金層２８ｃの上にスパッタで２００ｎｍ積層して試験体２ｃを作製した。試験体２ｃの評価については、実施例１と同様に実施した。
A
（比較例）
本発明の実施例１ないし実施例３とは異なる組成を有するＣｕ合金ターゲット材をそれぞれ作製して、作製したＣｕ合金ターゲット材のそれぞれを用いて実施例１ないし実施例３と同様にして比較例１ないし比較例３に係る試験体をそれぞれ作製した。作製した試験体のそれぞれの評価については、実施例１と同様に実施した。
(Comparative example)
A Cu alloy target material having a composition different from that of Examples 1 to 3 of the present invention was produced, and each of the produced Cu alloy target materials was used as a comparative example in the same manner as in Examples 1 to 3. Test specimens according to 1 to Comparative Example 3 were prepared. About each evaluation of the produced test body, it implemented similarly to Example 1. FIG.
表１を参照すると、本発明の実施例１ないし実施例３に係る試験体２ａないし試験体２ｃについては、ガラス密着性、電気抵抗、Ｃｕ拡散バリア性・ａ−Ｓｉコンタクト性のいずれの評価項目も、Ｍｏを用いて形成した比較例と同等以上の結果を示した。一方、比較例１ないし比較例３においては、ガラス密着性、電気抵抗、Ｃｕ拡散バリア性・ａ−Ｓｉコンタクト性のいずれかの項目でＭｏを用いて形成した比較例より劣る結果を示していた。 Referring to Table 1, for test specimens 2a to 2c according to Examples 1 to 3 of the present invention, any evaluation items of glass adhesion, electrical resistance, Cu diffusion barrier property, and a-Si contact property Also showed results equal to or better than the comparative example formed using Mo. On the other hand, Comparative Examples 1 to 3 showed results inferior to those of Comparative Examples formed using Mo in any of the items of glass adhesion, electrical resistance, Cu diffusion barrier property, and a-Si contact property. .
以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。 While the embodiments and examples of the present invention have been described above, the embodiments and examples described above do not limit the invention according to the claims. It should be noted that not all combinations of features described in the embodiments and examples are necessarily essential to the means for solving the problems of the invention.
１ 回路基板
１ａ ＴＦＴ回路基板
２ａ、２ｂ、２ｃ 試験体
１０、１２、１４ 基板
２０ 配線パターン
２２ ゲート電極
２４ ドレイン電極
２６ ソース電極
２２ａ、２４ａ、２６ａ 界面
２８ａ、２８ｂ、２８ｃ Ｃｕ合金層
３０ ゲート絶縁膜
４０ ａ−Ｓｉ層
５０ シリサイド層
６０ Ｃｕ層
DESCRIPTION OF SYMBOLS 1 Circuit board 1a
Claims (8)
Ｓｉの酸化物生成自由エネルギーよりも酸化物生成自由エネルギーが低い少なくとも１種類の添加物とが添加され、
残部がＣｕ及び不可避的不純物からなる回路基板用の配線材料。 A silicide forming material for forming silicide with Si;
And at least one additive having a lower oxide formation free energy than that of Si,
A wiring material for a circuit board, the balance of which is Cu and inevitable impurities.
前記添加物が、Ｔｉ、Ｚｒ、Ｍｇのうち少なくとも１種類を含む
請求項１に記載の回路基板用の配線材料。 The silicide-forming material is Ni;
The wiring material for a circuit board according to claim 1, wherein the additive contains at least one of Ti, Zr, and Mg.
前記添加物が、合計で０．０１質量％を超え、０．５質量％未満の濃度で含まれる
請求項２に記載の回路基板用の配線材料。 The silicide-forming material is included at a concentration of more than 0.5% by mass and less than 8% by mass;
The wiring material for a circuit board according to claim 2, wherein the additives are contained in a concentration exceeding 0.01% by mass and less than 0.5% by mass in total.
請求項１から３のいずれか１項に記載の回路基板用の配線材料。 The wiring material for a circuit board according to any one of claims 1 to 3, wherein the circuit board is a TFT circuit board of a liquid crystal display or an organic EL display.
前記基板上に形成されるゲート絶縁膜と、
前記基板と前記ゲート絶縁膜の間に形成されるゲート電極と、
前記ゲート絶縁膜上に形成されるアモルファスＳｉ層と、
前記アモルファスＳｉ層と前記ゲート絶縁膜とに接してそれぞれ離間して形成されるドレイン電極及びソース電極と
を備え、
前記ゲート電極と前記ドレイン電極と前記ソース電極とはそれぞれ、Ｓｉとの間でシリサイドを形成するシリサイド形成材と、Ｓｉの酸化物生成自由エネルギーよりも酸化物生成自由エネルギーが低い少なくとも１種類の添加物とが添加され、残部がＣｕ及び不可避的不純物からなる配線材料から形成される
ＴＦＴ回路基板。 An insulating substrate;
A gate insulating film formed on the substrate;
A gate electrode formed between the substrate and the gate insulating film;
An amorphous Si layer formed on the gate insulating film;
A drain electrode and a source electrode formed in contact with and separated from the amorphous Si layer and the gate insulating film,
Each of the gate electrode, the drain electrode, and the source electrode includes a silicide forming material that forms silicide with Si, and at least one kind of addition that has an oxide formation free energy lower than that of Si. A TFT circuit substrate formed of a wiring material composed of Cu and inevitable impurities.
Ｓｉの酸化物生成自由エネルギーよりも酸化物生成自由エネルギーが低い少なくとも１種類の添加物とが添加され、
残部がＣｕ及び不可避的不純物からなる回路基板用配線材料のターゲット材。 A silicide forming material for forming silicide with Si;
And at least one additive having a lower oxide formation free energy than that of Si,
A target material for circuit board wiring material, the balance of which is Cu and inevitable impurities.
前記添加物が、Ｔｉ、Ｚｒ、Ｍｇのうち少なくとも１種類を含む
請求項６に記載の回路基板用配線材料のターゲット材。 The silicide-forming material is Ni;
The target material for a circuit board wiring material according to claim 6, wherein the additive contains at least one of Ti, Zr, and Mg.
前記添加物が、合計で０．０１質量％を超え、０．５質量％未満の濃度で含まれる
請求項７に記載の回路基板用配線材料のターゲット材。 The silicide-forming material is included at a concentration of more than 0.5% by mass and less than 8% by mass;
The target material of the wiring material for circuit boards according to claim 7, wherein the additives are contained in a concentration of more than 0.01% by mass and less than 0.5% by mass in total.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009033476A JP2010192554A (en) | 2009-02-17 | 2009-02-17 | Wiring material, tft circuit board, and target material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009033476A JP2010192554A (en) | 2009-02-17 | 2009-02-17 | Wiring material, tft circuit board, and target material |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010192554A true JP2010192554A (en) | 2010-09-02 |
Family
ID=42818298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009033476A Pending JP2010192554A (en) | 2009-02-17 | 2009-02-17 | Wiring material, tft circuit board, and target material |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010192554A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017138557A (en) * | 2016-02-05 | 2017-08-10 | 凸版印刷株式会社 | Conductive base material, color filter with wiring, and liquid crystal display |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083954A (en) * | 2000-09-07 | 2002-03-22 | Tamon Miyakai | Integrated circuit member and its manufacturing method |
| JP2008118124A (en) * | 2006-10-13 | 2008-05-22 | Kobe Steel Ltd | Thin film transistor substrate and display device |
-
2009
- 2009-02-17 JP JP2009033476A patent/JP2010192554A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083954A (en) * | 2000-09-07 | 2002-03-22 | Tamon Miyakai | Integrated circuit member and its manufacturing method |
| JP2008118124A (en) * | 2006-10-13 | 2008-05-22 | Kobe Steel Ltd | Thin film transistor substrate and display device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017138557A (en) * | 2016-02-05 | 2017-08-10 | 凸版印刷株式会社 | Conductive base material, color filter with wiring, and liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101361303B1 (en) | Wiring structure and display apparatus having wiring structure | |
| JP5171990B2 (en) | Cu alloy film and display device | |
| KR101408445B1 (en) | Wiring structure, method for manufacturing wiring structure, and display device provided with wiring structure | |
| WO2010053135A1 (en) | Al alloy film for display device, display device and sputtering target | |
| TW201232739A (en) | Wiring structure and display device | |
| TWI504765B (en) | Cu alloy film, and a display device or an electronic device provided therewith | |
| TW201026862A (en) | Display device, Cu alloy film for use in the display device, and Cu alloy sputtering target | |
| TW201112331A (en) | Wiring layer structure and manufacturing method thereof | |
| CN103531594A (en) | Array substrate and display device | |
| TW201034200A (en) | Thin-film transistor having barrier layer as constituent layer and copper alloy sputtering target for forming barrier layer by sputter deposition | |
| JP5491947B2 (en) | Al alloy film for display devices | |
| TWI424570B (en) | Tft transistor with cu electrodes | |
| JP2011049542A (en) | Wiring structure, method for manufacturing the same and display device with the wiring structure | |
| KR101828085B1 (en) | NiCu ALLOY TARGET MATERIAL FOR Cu ELECTRODE PROTECTIVE FILM AND LAMINATED FILM | |
| JP2010192554A (en) | Wiring material, tft circuit board, and target material | |
| JP2010238800A (en) | Al ALLOY FILM FOR DISPLAY, THIN FILM TRANSISTOR SUBSTRATE AND DISPLAY | |
| JP5416470B2 (en) | Display device and Cu alloy film used therefor | |
| WO2010082638A1 (en) | Cu alloy film and display device | |
| JP4264397B2 (en) | Ag-based alloy wiring electrode film for flat panel display, Ag-based alloy sputtering target, and flat panel display | |
| JP2007224397A (en) | FLAT DISPLAY PANEL AND Cu-SPUTTERING TARGET | |
| JP2005187937A (en) | Ag-based alloy wiring electrode film for flat panel display and ag-based alloy sputtering target, and flat panel display | |
| JP2012109465A (en) | Metal wiring film for display unit | |
| JP5756319B2 (en) | Cu alloy film and display device or electronic device including the same | |
| JP2012126981A (en) | Cu ALLOY FOR WIRING AND CONNECTION STRUCTURE USING THE SAME | |
| JP2009282504A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130426 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140204 |