JP2012109465A

JP2012109465A - Metal wiring film for display unit

Info

Publication number: JP2012109465A
Application number: JP2010258278A
Authority: JP
Inventors: Toshiyuki Tsuji; 敏之辻; Toshihiro Kugimiya; 敏洋釘宮; Aya Miki; 綾三木; Hiroyuki Okuno; 博行奥野; Shinya Morita; 晋也森田
Original assignee: Kobe Steel Ltd
Current assignee: Kobe Steel Ltd
Priority date: 2010-11-18
Filing date: 2010-11-18
Publication date: 2012-06-07

Abstract

PROBLEM TO BE SOLVED: To provide a metal wiring film for a display unit capable of ensuring an electric contact having a low resistance ohmic characteristic even if a barrier metal layer between a Si semiconductor layer and/or a transparent conductive film is omitted, and having sufficient heat resistance.SOLUTION: The metal wiring film for the display unit is a laminated film comprising: an Al alloy film 53 having more than 20 at.% of Mo and more than 5 at.% of at least one element selected from a group consisting of Si, Nd, Ni, Mn, Mg, Fe and Zn; and a pure Cu or a Cu alloy film 28, 29, and the Al alloy film is directly connected to a semiconductor layer 33 and the Cu or the Cu alloy film is directly connected to the transparent conductive film 55.

Description

本発明は、液晶ディスプレイや有機ディスプレイ等の表示装置に使用され、薄膜トランジスタ用のゲート、ソース−ドレイン電極、及び配線材料として有用な表示装置用金属配線膜、及び該金属配線膜を備えた表示装置、並びに上記金属配線膜を形成するためのスパッタリングターゲットに関するものである。本発明の表示装置は、ＵＬＳＩ（超大規模集積回路）やＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）等の集積回路、発光素子（ＬＥＤ）やダイオード等の電子装置等にも適用可能である。 The present invention is used for a display device such as a liquid crystal display or an organic display, and is useful as a gate for thin film transistors, source-drain electrodes, and a wiring material, and a display device including the metal wiring film. And a sputtering target for forming the metal wiring film. The display device of the present invention is also applicable to an integrated circuit such as ULSI (Ultra Large Scale Integrated Circuit) or ASIC (Application Specific Integrated Circuit), an electronic device such as a light emitting element (LED) or a diode.

以下、液晶ディスプレイを代表例として本発明で対象とする表示装置の背景技術を説明する。ただし、本発明はこれに限定する趣旨ではない。 Hereinafter, the background art of the display device targeted by the present invention will be described using a liquid crystal display as a representative example. However, the present invention is not limited to this.

液晶ディスプレイ等のアクティブマトリックス型の液晶表示装置においては、薄膜トランジスタ（以下「ＴＦＴ」という。）がスイッチング素子として用いられる。図１に、従来のＴＦＴ基板の基本的な構造を示す。 In an active matrix liquid crystal display device such as a liquid crystal display, a thin film transistor (hereinafter referred to as “TFT”) is used as a switching element. FIG. 1 shows a basic structure of a conventional TFT substrate.

図１に示すように、ＴＦＴ素子は、ガラス基板１上に形成されたＴＦＴのオン・オフを制御するゲート電極２と、ゲート絶縁膜３を介して設けられた半導体シリコン層（Ｓｉ半導体層）４と、それに接続するドレイン電極５とソース電極６とを有する。ドレイン電極５には、更に液晶表示部の画素電極に使用される透明導電膜（透明画素電極）７が保護膜１０に設けたコンタクトホールを介して接続される。ゲート電極２や、ドレイン電極５、及びソース電極６に用いられる配線金属には、電気抵抗（比抵抗）が低く、加工が容易である等の理由により、純ＡｌまたはＡｌ合金が汎用されている。 As shown in FIG. 1, the TFT element includes a gate electrode 2 for controlling on / off of a TFT formed on a glass substrate 1 and a semiconductor silicon layer (Si semiconductor layer) provided via a gate insulating film 3. 4, and a drain electrode 5 and a source electrode 6 connected thereto. Further, a transparent conductive film (transparent pixel electrode) 7 used for the pixel electrode of the liquid crystal display unit is connected to the drain electrode 5 through a contact hole provided in the protective film 10. For the wiring metal used for the gate electrode 2, the drain electrode 5, and the source electrode 6, pure Al or an Al alloy is widely used because of its low electrical resistance (specific resistance) and easy processing. .

従来、Ａｌ配線（純ＡｌまたはＡｌ合金）と透明導電膜７との界面及び／又はＡｌ配線膜とＴＦＴのＳｉ半導体層４との界面には、これらが直接接触しないよう、Ｍｏ、Ｃｒ、Ｗ等の高融点金属からなるバリアメタル層１１を設けていた。バリアメタル層１１を介在させずにＡｌ配線膜をＴＦＴの半導体層に直接接触させると、その後の工程（例えば、ＴＦＴの上に形成する絶縁層等の成膜工程や、シンタリングやアニーリング等の熱工程等）における高温プロセスによって、Ａｌ原子がＳｉ半導体層中に拡散してＴＦＴ特性を劣化させ、Ａｌ配線の電気抵抗が増大させるという問題があった。また、Ａｌ配線膜の形成後、ＣＶＤ法等によってシリコン窒化膜（保護膜）が約１００〜３００℃の温度で成膜されるがバリアメタル層１１がないと、Ａｌ配線膜の表面にヒロックと呼ばれるコブ状の突起が形成され、画面の表示品位が低下する等の問題があった。さらに、バリアメタル層１１がないと、液晶表示装置の成膜工程で生じる酸素によってＡｌが酸化され、Ａｌ配線膜と透明導電膜（画素電極）との界面や、Ａｌ配線膜と半導体層との界面にＡｌ酸化物の絶縁層が生成し、接触抵抗（コンタクト抵抗）が増大して、画素動作の遅延や局所的な発熱が生じるという問題もあった。 Conventionally, Mo, Cr, W, and the like are prevented from directly contacting the interface between the Al wiring (pure Al or Al alloy) and the transparent conductive film 7 and / or the interface between the Al wiring film and the Si semiconductor layer 4 of the TFT. A barrier metal layer 11 made of a refractory metal such as the above is provided. If the Al wiring film is brought into direct contact with the semiconductor layer of the TFT without interposing the barrier metal layer 11, subsequent processes (for example, a film forming process such as an insulating layer formed on the TFT, a sintering process, an annealing process, etc.) There is a problem that Al atoms diffuse into the Si semiconductor layer due to a high-temperature process in a thermal process and the like, thereby deteriorating TFT characteristics and increasing the electric resistance of the Al wiring. Further, after the formation of the Al wiring film, a silicon nitride film (protective film) is formed at a temperature of about 100 to 300 ° C. by a CVD method or the like, but without the barrier metal layer 11, hillocks are formed on the surface of the Al wiring film. There is a problem that a hump-like protrusion called is formed and the display quality of the screen is lowered. Further, without the barrier metal layer 11, Al is oxidized by oxygen generated in the film forming process of the liquid crystal display device, and the interface between the Al wiring film and the transparent conductive film (pixel electrode) or between the Al wiring film and the semiconductor layer. There is a problem in that an insulating layer of Al oxide is generated at the interface, and the contact resistance (contact resistance) increases to cause pixel operation delay and local heat generation.

例えば特許文献１〜３には、Ｍｏ、Ｍｏ合金、Ｃｒ、Ｗ、Ｔｉ、Ｔａ等のバリアメタル層を介在して、ソース・ドレイン電極と半導体シリコン層を接合する方法が介在している。しかし、バリアメタル層として使用されるＭｏ、Ｃｒ、Ｗは希少金属であるためＡｌに比べて材料コストが高く、生産コストを増大する原因となっている。 For example, Patent Documents 1 to 3 include a method of joining a source / drain electrode and a semiconductor silicon layer via a barrier metal layer such as Mo, Mo alloy, Cr, W, Ti, Ta, or the like. However, since Mo, Cr, and W used as the barrier metal layer are rare metals, the material cost is higher than that of Al, which increases the production cost.

このような問題に鑑み、Ａｌ合金膜と、Ｓｉ半導体層または透明導電膜との間のバリアメタル層を省略しても上記問題（すなわち、ＡｌとＳｉとの相互拡散や、透明導電膜／半導体層との接触抵抗の増加や、電気抵抗の増大等の問題）を解決することが可能な直接接触（ダイレクトコンタクト、ＤＣ）技術が提案されている（例えば特許文献４〜９を参照）。 In view of such a problem, even if the barrier metal layer between the Al alloy film and the Si semiconductor layer or the transparent conductive film is omitted, the above problem (that is, mutual diffusion between Al and Si, transparent conductive film / semiconductor) There has been proposed a direct contact (direct contact, DC) technique capable of solving problems such as an increase in contact resistance with a layer and an increase in electrical resistance (see, for example, Patent Documents 4 to 9).

このうち特許文献４〜６は、主にＳｉ半導体層との直接接触が可能なダイレクトコンタクト技術が開示されている。特許文献４には、Ｎｉを０．１〜６原子％含むＡｌ合金を用い、半導体層との界面にＡｌとＳｉの拡散を防止するシリサイド等のＮｉ含有析出物を形成させる技術が開示されている。また、特許文献５には、Ａｌを母材として、Ｎｉを添加し、更にＳｉ及びＬａを含むＡｌ合金が開示されており、Ｓｉの添加によってＡｌとＳｉの相互拡散が抑制され、Ｌａの添加によって耐ヒロック性が向上することが記載されている。更に特許文献６には、Ａｌ合金膜と半導体層の界面にシリコン窒化層（窒素含有層）を設けることによってＡｌとＳｉの相互拡散を防止する技術が提案されている。 Among these, Patent Documents 4 to 6 disclose a direct contact technique capable of mainly making direct contact with the Si semiconductor layer. Patent Document 4 discloses a technique of using an Al alloy containing 0.1 to 6 atomic% of Ni and forming Ni-containing precipitates such as silicide for preventing diffusion of Al and Si at the interface with the semiconductor layer. Yes. Further, Patent Document 5 discloses an Al alloy containing Al as a base material, Ni added, and further containing Si and La. The addition of Si suppresses mutual diffusion of Al and Si, and La is added. Describes that hillock resistance is improved. Further, Patent Document 6 proposes a technique for preventing interdiffusion between Al and Si by providing a silicon nitride layer (nitrogen-containing layer) at the interface between the Al alloy film and the semiconductor layer.

一方、特許文献７〜９には、Ａｌ合金膜と透明導電膜との間のバリアメタル層を省略するＩＴＯダイレクトコンタクト技術として、Ｎｉ等の合金成分を含有するＡｌ合金が開示されている。 On the other hand, Patent Documents 7 to 9 disclose Al alloys containing an alloy component such as Ni as an ITO direct contact technique that omits the barrier metal layer between the Al alloy film and the transparent conductive film.

特開２００４−５６１５３号公報JP 2004-56153 A 特開２００７−２８１１５５号公報JP 2007-281155 A 特開２００８−１６６７８９号公報JP 2008-166789 A 特開２００７−８１３８５号公報JP 2007-81385 A 特開２００８−１０８４４号公報JP 2008-10844 A 特開２００８−１０８０１号公報JP 2008-10801 A 特開２００４−２１４６０６号公報JP 2004-214606 A 特開２００５−３０３００３号公報JP 2005-303003 A 特開２００６−２３３８８号公報JP 2006-23388 A

本発明の目的は、Ｓｉ半導体層および／または透明導電膜との間のバリアメタル層を省略しても、低抵抗のオーミック特性を有する電気的接触を確保でき、更に例えば表示装置の製造工程における熱処理プロセスにおいて金属配線膜が約１００〜３００℃の高温に達した場合でも、十分な耐熱性を有する表示装置用金属配線膜を提供することにある。 An object of the present invention is to secure electrical contact having low resistance ohmic characteristics even when a barrier metal layer between a Si semiconductor layer and / or a transparent conductive film is omitted, and for example, in a manufacturing process of a display device. An object of the present invention is to provide a metal wiring film for a display device having sufficient heat resistance even when the metal wiring film reaches a high temperature of about 100 to 300 ° C. in the heat treatment process.

本発明の他の目的は、上記金属配線膜が設けられている表示装置、及び上記金属配線膜を構成するＡｌ合金膜をスパッタ法により成膜するために有用なスパッタリングターゲットを提供することである。 Another object of the present invention is to provide a display device provided with the metal wiring film and a sputtering target useful for forming an Al alloy film constituting the metal wiring film by a sputtering method. .

上記課題を解決し得た本発明の金属配線膜は、表示装置の基板上で、薄膜トランジスタの半導体層及び透明導電膜と直接接続される金属配線膜であって、前記金属配線膜は、Ｍｏを２０原子％以上含有しており、且つ、Ｓｉ、Ｎｄ、Ｎｉ、Ｍｎ、Ｍｇ、Ｆｅ、及びＺｎよりなる群から選択される少なくとも一種を５原子％以上含有しているＡｌ合金膜と、純ＣｕまたはＣｕ合金膜とからなる積層膜であって、前記Ａｌ合金膜が、前記半導体層と直接接続していると共に、前記ＣｕまたはＣｕ合金膜が前記透明導電膜と直接接続していることに要旨を有する。 The metal wiring film of the present invention that has solved the above problems is a metal wiring film that is directly connected to the semiconductor layer of the thin film transistor and the transparent conductive film on the substrate of the display device, and the metal wiring film comprises Mo. Al alloy film containing 20 atomic% or more and containing 5 atomic% or more of at least one selected from the group consisting of Si, Nd, Ni, Mn, Mg, Fe and Zn, and pure Cu Or a laminated film composed of a Cu alloy film, wherein the Al alloy film is directly connected to the semiconductor layer and the Cu or Cu alloy film is directly connected to the transparent conductive film. Have

本発明では、前記Ａｌ合金膜の膜厚が２０〜５０ｎｍであることも好ましい実施態様である。 In the present invention, it is also a preferred embodiment that the thickness of the Al alloy film is 20 to 50 nm.

また上記金属配線膜が設けられている表示装置も本発明の実施態様である。 A display device provided with the metal wiring film is also an embodiment of the present invention.

更に本発明は、Ａｌ合金膜の形成に用いるスパッタリングターゲットであって、Ｍｏを２０原子％以上含有しており、且つ、Ｓｉ、Ｎｄ、Ｎｉ、Ｍｎ、Ｍｇ、Ｆｅ、及びＺｎよりなる群から選択される少なくとも一種を５原子％以上含むＡｌ合金からなることに要旨を有する。 Furthermore, the present invention is a sputtering target used for forming an Al alloy film, containing 20 atomic% or more of Mo, and selected from the group consisting of Si, Nd, Ni, Mn, Mg, Fe, and Zn The gist of the present invention is that it is made of an Al alloy containing 5 atomic% or more.

本発明は上記のように構成されているため、Ｓｉ半導体層および／または透明導電膜との間のバリアメタル層を省略しても、これらとの接触抵抗が低く、低抵抗のオーミック特性を有する電気的接触が得られる表示装置用金属配線膜を提供することができた。本発明の金属配線膜は、耐熱性にも優れているため、表示装置の製造工程における熱処理プロセスに曝されても高い耐熱性を維持することも可能であり、薄膜トランジスタ基板用金属配線として極めて有用である。 Since the present invention is configured as described above, even if the barrier metal layer between the Si semiconductor layer and / or the transparent conductive film is omitted, the contact resistance with these layers is low, and the ohmic characteristics have low resistance. It was possible to provide a metal wiring film for a display device that can be electrically contacted. Since the metal wiring film of the present invention is also excellent in heat resistance, it can maintain high heat resistance even when exposed to a heat treatment process in the manufacturing process of a display device, and is extremely useful as a metal wiring for a thin film transistor substrate. It is.

また本発明の薄膜トランジスタ基板用金属配線が設けられている表示装置は上記特性を有する。 The display device provided with the metal wiring for a thin film transistor substrate of the present invention has the above characteristics.

更に本発明のＡｌ合金スパッタリングターゲットは、上記特性を有する薄膜トランジスタ基板用金属配線を構成するＡｌ合金配線の成膜用材料として好適に用いることができる。 Furthermore, the Al alloy sputtering target of the present invention can be suitably used as a film forming material for an Al alloy wiring constituting the metal wiring for a thin film transistor substrate having the above characteristics.

図１は、薄膜トランジスタの中核部の断面構造を示す図である。FIG. 1 is a diagram illustrating a cross-sectional structure of a core portion of a thin film transistor. 図２は、本発明に係るアモルファスシリコンＴＦＴ基板の実施形態を説明する概略断面図である。FIG. 2 is a schematic cross-sectional view illustrating an embodiment of an amorphous silicon TFT substrate according to the present invention. 図３Ａは、Ａｌ合金と純Ｍｏの積層膜を用いた時のＴＦＴ特性を測定したグラフである（純Ｍｏが基板側）。FIG. 3A is a graph obtained by measuring TFT characteristics when using a laminated film of an Al alloy and pure Mo (pure Mo is the substrate side). 図３Ｂは、純Ａｌを用いた時のＴＦＴ特性を測定したグラフである。FIG. 3B is a graph obtained by measuring TFT characteristics when pure Al is used. 図４Ａは、Ａｌ合金（Ａｌ−２０原子％Ｍｏ合金）とＳｉ半導体層との界面の断面ＴＥＭ写真（倍率３０万倍）である。FIG. 4A is a cross-sectional TEM photograph (magnification of 300,000 times) of the interface between the Al alloy (Al-20 atom% Mo alloy) and the Si semiconductor layer. 図４Ｂは、図４Ａを拡大した断面ＴＥＭ写真である（倍率１５０万倍）。FIG. 4B is an enlarged cross-sectional TEM photograph of FIG. 4A (a magnification of 1.5 million). 金属配線膜（Ａｌ−３０原子％Ｍｏ合金膜と純Ｃｕ膜の積層膜）に対して加熱処理を行った後にＴＦＴ特性を測定したグラフである。It is the graph which measured the TFT characteristic, after heat-processing with respect to a metal wiring film (laminated film of Al-30 atomic% Mo alloy film and pure Cu film).

本発明の表示装置用金属配線膜は、Ｍｏを２０原子％以上含有しており、且つ、Ｓｉ、Ｎｄ、Ｎｉ、Ｍｎ、Ｍｇ、Ｆｅ、及びＺｎよりなる群から選択される少なくとも一種を５原子％以上含有しているＡｌ合金膜を配線の下地膜として用いると共に、該Ａｌ合金膜の上に、純ＣｕまたはＣｕ合金膜が積層された２層構成としたところに特徴がある。このような金属配線膜を用いれば、Ｍｏなどの高融点金属薄膜（バリアメタル）を介さずに、Ｓｉ半導体層、及び透明導電膜と電気的に直接接触することが可能であり、直接接触しても、低抵抗なオーミック特性が得られる。詳細には、半導体層、及び透明導電膜との接触抵抗が低く、ＴＦＴ特性にも優れている。 The metal wiring film for a display device of the present invention contains 20 atomic% or more of Mo, and at least one selected from the group consisting of Si, Nd, Ni, Mn, Mg, Fe, and Zn is 5 atoms. It is characterized in that an Al alloy film containing at least% is used as a base film for wiring, and a pure Cu or Cu alloy film is laminated on the Al alloy film. By using such a metal wiring film, it is possible to make direct electrical contact with the Si semiconductor layer and the transparent conductive film without using a refractory metal thin film (barrier metal) such as Mo. However, ohmic characteristics with low resistance can be obtained. Specifically, the contact resistance with the semiconductor layer and the transparent conductive film is low, and the TFT characteristics are also excellent.

従って、本発明の金属配線膜は、ＴＦＴ基板の電極または配線膜として好適に用いられる。例えばＴＦＴのソース用電極、ドレイン用電極としてＳｉ半導体層に低抵抗で直接接触が可能であると共に、配線膜として透明導電膜に低抵抗で直接接触も可能である。 Therefore, the metal wiring film of the present invention is suitably used as an electrode or wiring film of a TFT substrate. For example, it is possible to directly contact the Si semiconductor layer with a low resistance as a source electrode and a drain electrode of a TFT, and to directly contact with a transparent conductive film as a wiring film with a low resistance.

以下、本発明の金属薄膜を構成する第１層（Ａｌ合金膜）と、第２層（純ＣｕまたはＣｕ合金膜）について説明する。 Hereinafter, the first layer (Al alloy film) and the second layer (pure Cu or Cu alloy film) constituting the metal thin film of the present invention will be described.

（１）Ａｌ合金膜（第１層）
本発明のＡｌ合金膜は、薄膜トランジスタの半導体層と直接接続されるＡｌ合金膜であって、前記Ａｌ合金膜は、上記のとおり２０原子％以上のＭｏを含有するＡｌ−Ｍｏ−Ｘ合金［Ａｌ−Ｍｏ−Ｘ合金について、詳細には、Ｍｏと；Ｓｉ、Ｎｄ、Ｎｉ、Ｍｎ、Ｍｇ、Ｆｅ、及びＺｎよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｘ群の含有量は５原子％以上である］を含んでいるところに特徴がある。 (1) Al alloy film (first layer)
The Al alloy film of the present invention is an Al alloy film directly connected to a semiconductor layer of a thin film transistor, and the Al alloy film includes an Al—Mo—X alloy [Al containing 20 atomic% or more of Mo as described above. -Regarding the Mo-X alloy, in detail, it is an Al-Mo-X alloy containing Mo and at least one selected from the group X consisting of Si, Nd, Ni, Mn, Mg, Fe, and Zn. And the X group content is 5 atomic% or more].

本発明を最も特徴付けるＡｌ−Ｍｏ−Ｘ合金を構成するＭｏ、及びＸ群の元素（Ｘ群元素）は、高融点金属薄膜などのバリアメタルを介さずにＳｉ半導体層に直接接触しても低抵抗なオーミック特性が得られるための元素として有用である。 The Mo and the X group element (X group element) constituting the Al-Mo-X alloy, which characterizes the present invention most, are low even if they are in direct contact with the Si semiconductor layer without a barrier metal such as a refractory metal thin film. It is useful as an element for obtaining resistive ohmic characteristics.

本発明においてＡｌ−Ｍｏ−Ｘ合金を採用した理由は以下に説明する通りである。 The reason why the Al—Mo—X alloy is used in the present invention is as described below.

すなわち、本発明者らが後記実施例１と同様にして純ＭｏとＡｌ合金の積層膜（純ＭｏがＳｉ半導体層側）又は純Ａｌをソース電極、ドレイン電極（以下、「ソース・ドレイン電極」ということがある。）に用いて図２に示す構造のＴＦＴを作製し、３００℃で３０分間の熱履歴を加えた後のＴＦＴのドレイン電流−ゲート電圧のスイッチング特性（以下、ＴＦＴ特性ということがある）を調べたところ、以下の結果を得た。 That is, the present inventors made a laminated film of pure Mo and Al alloy (pure Mo is the Si semiconductor layer side) or pure Al as a source electrode and a drain electrode (hereinafter referred to as “source / drain electrodes”) in the same manner as in Example 1 described later. 2 is fabricated, and a TFT having drain current-gate voltage switching characteristics (hereinafter referred to as TFT characteristics) after a thermal history of 30 minutes at 300 ° C. is applied. The following results were obtained.

まず、純ＭｏとＡｌ合金を用いた場合のＴＦＴ特性は、図３Ａに示す様に、オフ電流は１．０×１０^-11Ａ、オン電流は２．０×１０^-6Ａであった。一方、純Ａｌを用いた場合のＴＦＴ特性は、図３Ｂに示す様に、オフ電流は１．０×１０^-9Ａ以上と高い値を示し、オフ電流リークが発生していた。純Ａｌを用いた場合にオフ電流リークが発生した原因は、純Ａｌ層とＳｉ半導体層との界面でＡｌとＳｉとの相互拡散が発生したため、ＴＦＴ特性が劣化したものと考えられる。 First, as shown in FIG. 3A, the TFT characteristics when pure Mo and Al alloy were used were an off current of 1.0 × 10 ⁻¹¹ A and an on current of 2.0 × 10 ⁻⁶ A. On the other hand, as shown in FIG. 3B, the TFT characteristics when pure Al was used showed an off-current value as high as 1.0 × 10 ⁻⁹ A or more, and off-current leakage occurred. The cause of the occurrence of off-current leakage when pure Al is used is considered to be that TFT characteristics deteriorate due to the occurrence of interdiffusion between Al and Si at the interface between the pure Al layer and the Si semiconductor layer.

本発明者らの検討結果によれば、Ｓｉ半導体層中へのＡｌ元素の拡散は、Ａｌ合金膜蒸着後における高温プロセスにおいて著しいことがわかった。この高温プロセスとは、ＴＦＴ製造過程で加えられる熱処理であって、例えばＳｉＮ絶縁膜の蒸着（約２００〜４００℃）や、電極と半導体層、ゲート絶縁体界面の安定化処理（約２００〜４００℃）などが挙げられ、これらの熱処理中に、ソース・ドレイン電極とＳｉ半導体層界面でＡｌ、Ｓｉ原子の著しい拡散が生じると考えられる。 According to the examination results of the present inventors, it has been found that the diffusion of Al element into the Si semiconductor layer is remarkable in the high temperature process after the deposition of the Al alloy film. This high-temperature process is a heat treatment applied in the TFT manufacturing process, and includes, for example, deposition of an SiN insulating film (about 200 to 400 ° C.) and stabilization treatment (about 200 to 400 interface between an electrode and a semiconductor layer and a gate insulator). It is considered that significant diffusion of Al and Si atoms occurs at the interface between the source / drain electrodes and the Si semiconductor layer during these heat treatments.

そこで、本発明者らはＡｌとＳｉの相互拡散を防止する観点から、様々な元素（例えばＭｏ、Ｇｅ、Ｓｉ、Ｚｒ、Ｔａ、Ｗ、Ｖ、Ｃｒ、Ｈｆ、Ｎｂ、Ｔｉ、Ｆｅ、Ｍｇ、Ｍｎ、Ａｇ、Ｚｎ、Ｃｏ、Ｎｄ、Ｌａ、Ｂ、Ｎｉ等）を添加したＡｌ合金（元素添加量は２０原子％とした）をソース・ドレイン電極に用いて、上記と同様にしてＴＦＴ特性を評価すると共に、ＡｌとＳｉの相互拡散についても検討を行った。その結果、Ｍｏ、Ｗ、Ｃｏ、Ｎｉを添加したＡｌ合金は、上記純Ｍｏと同等のＴＦＴ特性を有しており（表１参照）、またソース・ドレイン電極（Ａｌ合金）とＳｉ半導体層との界面をＴＥＭ断面観察したところ、Ｍｏを添加したＡｌ合金を用いればＡｌとＳｉの相互拡散も生じていないことを確認した（図４Ａ、ＢはＡｌ−２０原子％Ｍｏ合金の断面ＴＥＭ写真である）。このようにＭｏは優れたＴＦＴ特性を有し、且つＡｌとＳｉの相互拡散も抑制できるので望ましい元素である。よって本発明ではＡｌとＳｉの相互拡散防止効果を有する元素としてＭｏを選択した。 Therefore, the present inventors have various elements (for example, Mo, Ge, Si, Zr, Ta, W, V, Cr, Hf, Nb, Ti, Fe, Mg, and the like from the viewpoint of preventing interdiffusion between Al and Si. TFT characteristics are obtained in the same manner as described above, using an Al alloy (with an element addition amount of 20 atomic%) added with Mn, Ag, Zn, Co, Nd, La, B, Ni, etc., as the source / drain electrodes. In addition to the evaluation, the interdiffusion between Al and Si was also examined. As a result, the Al alloy added with Mo, W, Co, and Ni has TFT characteristics equivalent to those of the pure Mo (see Table 1), and the source / drain electrodes (Al alloy) and the Si semiconductor layer As a result of TEM cross-sectional observation of the interface, it was confirmed that no interdiffusion of Al and Si occurred when an Al alloy added with Mo was used (FIGS. 4A and 4B are cross-sectional TEM photographs of Al-20 atomic% Mo alloy). is there). Thus, Mo is a desirable element because it has excellent TFT characteristics and can suppress interdiffusion between Al and Si. Therefore, in the present invention, Mo was selected as an element having an effect of preventing the mutual diffusion of Al and Si.

ここでＭｏの作用について更に詳しく説明する。以下に詳述するように本発明のＡｌ合金膜は、スパッタリング法で形成されるが、スパッタリング蒸着直後のＡｌ合金膜は微結晶であり、高密度の粒界が存在するので、添加元素は、Ａｌの粒界に沿って移動し、Ａｌ合金膜の表面（すなわち、Ｓｉ半導体層との界面）へ拡散し易い状態にある。本発明では、Ａｌ合金膜の中央部近傍での添加元素Ｍｏの濃度を出来るだけ低くし、Ａｌ合金膜表面での添加元素Ｍｏの濃度を極力高く制御することにより、Ａｌ中へ拡散するＳｉ半導体層由来のＳｉと、Ａｌ合金由来のＭｏとが反応してシリサイドがＡｌ合金膜とＳｉ半導体層との界面に形成されることを狙っている。このシリサイドは、ＡｌとＳｉとの相互拡散を抑制するため拡散バリアとして機能するため、低抵抗のオーミック接触が得られるようになる。 Here, the action of Mo will be described in more detail. As will be described in detail below, the Al alloy film of the present invention is formed by a sputtering method, but the Al alloy film immediately after sputtering deposition is microcrystalline, and there are high-density grain boundaries. It moves along the grain boundary of Al and is in a state where it easily diffuses to the surface of the Al alloy film (that is, the interface with the Si semiconductor layer). In the present invention, the concentration of the additive element Mo in the vicinity of the central portion of the Al alloy film is made as low as possible, and the concentration of the additive element Mo on the surface of the Al alloy film is controlled as high as possible, so that the Si semiconductor diffused into Al. It is aimed that Si derived from the layer reacts with Mo derived from the Al alloy to form silicide at the interface between the Al alloy film and the Si semiconductor layer. Since this silicide functions as a diffusion barrier in order to suppress interdiffusion between Al and Si, a low-resistance ohmic contact can be obtained.

また、Ｍｏを添加することで高温プロセスにおけるＡｌの結晶成長が抑制され、Ａｌ合金とＳｉ半導体層界面における結晶成長に伴う応力が減少するため、Ａｌ、Ｓｉの相互拡散が起こりにくくなると推察される。 In addition, it is presumed that the addition of Mo suppresses Al crystal growth in a high-temperature process and reduces the stress accompanying crystal growth at the interface between the Al alloy and the Si semiconductor layer, thereby making it difficult for Al and Si to interdiffuse. .

本発明では、後記参考例に示すようにＭｏによるＡｌとＳｉの相互拡散防止作用を有効に発揮させるために、Ｍｏ含有量を２０原子％以上とする。またＭｏ含有量を増加させると、純Ａｌや純Ｍｏと比べてスパッタレートが向上し、生産性が向上するため、２５原子％以上とすることが好ましく、より好ましいＭｏ量は３０原子％以上である。ＡｌとＳｉの相互拡散作用防止の観点からはＭｏの上限は特に限定されないが、Ｍｏを過剰に添加すると、フォトレジストとの密着性が低下して配線の加工精度が低下することがあり、またスパッタレートが低下してスパッタ時間が長くなるため工程が長時間化するなどの問題が生じることがある。したがってＭｏ含有量の上限を８５原子％以下とすることが好ましく、より好ましいＭｏ量は５０原子％以下である。 In the present invention, the Mo content is set to 20 atomic% or more in order to effectively exhibit the effect of preventing the mutual diffusion of Al and Si by Mo as shown in a reference example described later. Further, when the Mo content is increased, the sputtering rate is improved and the productivity is improved as compared with pure Al and pure Mo. Therefore, the content is preferably 25 atomic% or more, and the more preferable Mo content is 30 atomic% or more. is there. The upper limit of Mo is not particularly limited from the viewpoint of preventing the interdiffusion action between Al and Si, but if Mo is added excessively, the adhesion with the photoresist may be lowered, and the wiring processing accuracy may be lowered. Since the sputtering rate decreases and the sputtering time becomes longer, there may be a problem that the process takes a long time. Therefore, it is preferable that the upper limit of the Mo content is 85 atomic% or less, and a more preferable amount of Mo is 50 atomic% or less.

また上記Ｘ群元素は、Ｍｏと同様、ソース・ドレイン電極（Ａｌ合金）とＳｉ半導体層界面においてＡｌとＳｉの相互拡散を抑制する作用を有する。後記するように本発明ではＭｏによる上記作用を補完する目的で、Ｘ群元素を添加したのである。また上記Ｘ群元素は、金属配線膜を構成する第２層（純ＣｕまたはＣｕ合金）のＣｕが第１層（Ａｌ合金）やＳｉ半導体層（Ｓｉ）に拡散するのを抑制する作用を有する。 Further, the X group element has the function of suppressing interdiffusion of Al and Si at the interface between the source / drain electrode (Al alloy) and the Si semiconductor layer, similarly to Mo. As will be described later, in the present invention, an X group element is added for the purpose of complementing the above-described action by Mo. Further, the X group element has an action of suppressing diffusion of Cu in the second layer (pure Cu or Cu alloy) constituting the metal wiring film into the first layer (Al alloy) or the Si semiconductor layer (Si). .

まず、Ｘ群元素によるＡｌとＳｉの相互拡散を抑制する作用について検討した結果、上記Ｘ群元素は、Ｍｏと同様、Ａｌ電極とＳｉ半導体層界面においてＡｌとＳｉの相互拡散を抑制する作用を有するものであることがわかった。純Ｍｏを用いる場合と比べて、本発明ではＭｏ含有量が少ないが、Ｍｏ含有量が減少すると第１層中のＡｌ原子は、主にＡｌ結晶粒界を通って移動し、同時にＳｉ半導体中のＳｉは第１層中のＡｌ合金の粒界を拡散するようになり、Ｍｏによる上記作用が十分に発揮されない場合がある。そこで本発明では上記作用を補完する目的で、Ｘ群元素を添加したのである。 First, as a result of examining the effect of suppressing the interdiffusion of Al and Si by the X group element, the X group element has the effect of suppressing the interdiffusion of Al and Si at the interface between the Al electrode and the Si semiconductor layer, similar to Mo. It turns out that it has. Compared with the case where pure Mo is used, the Mo content is small in the present invention. However, when the Mo content decreases, the Al atoms in the first layer move mainly through the Al crystal grain boundary and simultaneously in the Si semiconductor. Si diffuses in the grain boundary of the Al alloy in the first layer, and the above-mentioned action by Mo may not be sufficiently exhibited. Therefore, in the present invention, an X group element is added for the purpose of complementing the above action.

次に、Ｘ群元素によるＣｕとＳｉの拡散を抑制する作用について検討した結果、ＡｌにＭｏを添加しただけの場合（すなわち、Ｘ群元素を含まないＡｌ−Ｍｏ合金）、このＡｌ−Ｍｏ合金膜の直上に第２層（純Ｃｕ膜またはＣｕ合金膜）を積層させた金属配線膜に、熱履歴（約２００〜４００℃）を加えると第２層に含まれるＣｕが第１層やＳｉ半導体層に拡散し、その結果、ＴＦＴ特性が劣化することがわかった。 Next, as a result of examining the action of suppressing the diffusion of Cu and Si by the X group element, when only Mo is added to Al (that is, an Al—Mo alloy not containing the X group element), this Al—Mo alloy When a thermal history (about 200 to 400 ° C.) is applied to the metal wiring film in which the second layer (pure Cu film or Cu alloy film) is laminated immediately above the film, the Cu contained in the second layer becomes the first layer or Si. It was found that the TFT characteristics deteriorated as a result of diffusion into the semiconductor layer.

すなわち、Ｓｉ半導体層と接触する第１層に、Ｘ群元素を含有しないＡｌ−Ｍｏ合金層を形成し、その上に第２層（純ＣｕまたはＣｕ合金層）を形成すると、Ｍｏ添加量が低い領域では第２層中のＣｕ原子が第１層のＡｌ−Ｍｏ合金中を拡散し、更にＳｉ半導体中を拡散するようになる。これは第２層中のＣｕ原子が、主にＡｌ結晶粒界を通って移動することによると考えられる。 That is, when an Al—Mo alloy layer not containing an X group element is formed on the first layer in contact with the Si semiconductor layer, and a second layer (pure Cu or Cu alloy layer) is formed thereon, the amount of added Mo is increased. In the low region, Cu atoms in the second layer diffuse in the Al—Mo alloy of the first layer and further diffuse in the Si semiconductor. This is considered to be due to the movement of Cu atoms in the second layer mainly through the Al grain boundary.

本発明者らは後記する実施例と同様にして基板上に形成したアモルファスシリコン膜上にＡｌ−３０原子％Ｍｏ合金膜（膜厚５０ｎｍ）を成膜し、更にその上に純Ｃｕ膜（膜厚２５０ｎｍ）を成膜した金属配線膜に対して２７０℃または３００℃で３０分間の加熱処理を行った後、ＴＦＴ特性について調べた。その結果、図５に示されているように、３００℃で加熱処理した場合、オン電流が低下することがわかった。 The inventors of the present invention formed an Al-30 atomic% Mo alloy film (film thickness 50 nm) on an amorphous silicon film formed on a substrate in the same manner as in the examples described later, and further a pure Cu film (film) The metal wiring film having a thickness of 250 nm was subjected to heat treatment at 270 ° C. or 300 ° C. for 30 minutes, and then the TFT characteristics were examined. As a result, as shown in FIG. 5, it was found that when the heat treatment was performed at 300 ° C., the on-current decreased.

一方、後記する実施例で示しているように、特定量のＸ元素を添加したＡｌ−Ｍｏ−Ｘ合金を第１層とすることによって、ＡｌとＳｉの相互拡散が抑制されるだけでなく、第２層に含まれるＣｕが第１層やＳｉ半導体層に拡散するのが抑制され、優れたＴＦＴ特性が得られることがわかった。 On the other hand, as shown in the examples described later, by making the Al—Mo—X alloy to which a specific amount of X element is added as the first layer, not only interdiffusion of Al and Si is suppressed, It was found that Cu contained in the second layer was prevented from diffusing into the first layer and the Si semiconductor layer, and excellent TFT characteristics were obtained.

そこで本発明では、このようなＡｌとＳｉの相互拡散、更にはＣｕの拡散を抑制する目的で、第１層中にＸ群元素を添加した。本発明で規定するＡｌ−Ｍｏ−Ｘ合金を第１層として用いれば、良好なＴＦＴ特性が得られる。 Therefore, in the present invention, an X group element is added to the first layer for the purpose of suppressing such mutual diffusion of Al and Si and further diffusion of Cu. If the Al—Mo—X alloy specified in the present invention is used as the first layer, good TFT characteristics can be obtained.

Ｘ群元素の添加によって上記作用が発揮される理由は詳細には不明であるが、Ｘ群元素を添加することによりＡｌ合金がアモルファス化し、Ａｌ、Ｃｕ、Ｓｉ原子の主要な拡散経路である結晶粒界が消滅するためであると推察される。また、Ａｌ合金がアモルファス化することによって、高温プロセスにおけるＡｌ合金の結晶成長が抑制されるため、Ａｌ合金とＳｉ半導体との界面の応力が緩和され、拡散が発生し難くなると考えられる。 The reason why the above effect is exhibited by the addition of the X group element is unknown in detail, but the addition of the X group element makes the Al alloy amorphous, and is a crystal that is the main diffusion path of Al, Cu, and Si atoms. This is probably because the grain boundaries disappear. Further, since the Al alloy becomes amorphous, crystal growth of the Al alloy in a high-temperature process is suppressed, so that stress at the interface between the Al alloy and the Si semiconductor is relaxed, and diffusion is unlikely to occur.

Ｘ群元素とは、Ｓｉ、Ｎｄ、Ｎｉ、Ｍｎ、Ｍｇ、Ｆｅ、及びＺｎであり、単独で添加しても良いし、２種以上を併用しても良い。このうち好ましい元素はＭｎ、Ｎｄであり、より好ましくはＭｎである。 The X group elements are Si, Nd, Ni, Mn, Mg, Fe, and Zn, which may be added alone or in combination of two or more. Among these, preferable elements are Mn and Nd, and more preferably Mn.

Ｘ群元素による上記効果を十分に発揮するには５原子％以上（Ｘ元素を１種含むときは単独の含有量であり、複数を含む場合はその合計量である）含有させるものとする。Ｘ群原子の含有量が５原子％未満の場合は、上記作用が有効に発揮されず、Ｓｉ半導体層中へのＡｌやＣｕ原子の拡散、および／または第１層（Ａｌ合金）中へのＳｉやＣｕ原子の拡散を抑制できず、ＴＦＴ特性が劣化してしまう。一方、Ｘ群元素を添加し過ぎるとコストが上昇する上、配線加工精度が低下することがある。Ｘ群元素の量は、具体的にはＭｏ量とのバランスによって適切に定めることができる。Ｘ群元素は好ましくは１０原子％以上、より好ましく１５原子％以上、好ましくは５０原子％以下、より好ましく４０原子％以下である。 In order to sufficiently exhibit the above-described effects of the X group element, it is contained in an amount of 5 atomic% or more (a single content when one element is included, or a total amount when a plurality of elements are included). When the content of the X group atom is less than 5 atomic%, the above effect is not exhibited effectively, diffusion of Al or Cu atoms into the Si semiconductor layer, and / or into the first layer (Al alloy). The diffusion of Si or Cu atoms cannot be suppressed, and the TFT characteristics deteriorate. On the other hand, if the X group element is added excessively, the cost increases and the wiring processing accuracy may decrease. Specifically, the amount of the X group element can be appropriately determined by the balance with the Mo amount. The X group element is preferably 10 atomic% or more, more preferably 15 atomic% or more, preferably 50 atomic% or less, more preferably 40 atomic% or less.

後記参考例でも示しているように上記Ａｌ合金膜において好ましい膜厚は、２０ｎｍ以上５０ｎｍ以下である。膜厚が２０ｎｍより薄いと、均一なＡｌ合金膜が形成できなくなるほか、上記ＡｌとＳｉの相互拡散やＣｕの拡散を十分に抑制できなくなり、ＴＦＴ特性の劣化の原因となる。一方、膜厚が５０ｎｍを超えて厚くなると、全体の膜厚が厚くなるため密着性が低下したり、スパッタ時間が長くなるため工程が長時間化するなどの問題がある。より好ましい膜厚は、２５ｎｍ以上であり、更に好ましい膜厚は、３０ｎｍ以上である。 As shown in a reference example described later, a preferable film thickness in the Al alloy film is 20 nm or more and 50 nm or less. If the film thickness is less than 20 nm, a uniform Al alloy film cannot be formed, and the mutual diffusion of Al and Si and diffusion of Cu cannot be sufficiently suppressed, resulting in deterioration of TFT characteristics. On the other hand, when the film thickness exceeds 50 nm, there is a problem that the entire film thickness is increased, resulting in a decrease in adhesion, and a longer sputtering time due to a longer sputtering time. A more preferable film thickness is 25 nm or more, and a still more preferable film thickness is 30 nm or more.

本発明のＡｌ合金膜は、上記のようにＭｏ、及びＸ群元素を含むものであり、残部はＡｌ、及び不可避的不純物である。 The Al alloy film of the present invention contains Mo and an X group element as described above, and the balance is Al and unavoidable impurities.

（２）純ＣｕまたはＣｕ合金膜（第２層）
上記第１層の上に形成される第２層は、純Ｃｕ膜またはＣｕ合金膜から構成され、第２層は透明導電膜に直接接続されている。この第２層は、金属配線膜全体（第１層＋第２層）の電気抵抗率低減の目的で形成されたものである。 (2) Pure Cu or Cu alloy film (second layer)
The second layer formed on the first layer is composed of a pure Cu film or a Cu alloy film, and the second layer is directly connected to the transparent conductive film. This second layer is formed for the purpose of reducing the electrical resistivity of the entire metal wiring film (first layer + second layer).

第２層に用いられるＣｕ合金は特に限定されず、合金元素の組成や含有量を適切に制御して用いることができる。例えば、Ｃｕ合金を電気抵抗率の低い元素（純Ｃｕまたは純Ｃｕと同程度の低電気抵抗率を有するＣｕ合金）で構成すれば、これにより、金属配線膜全体の電気抵抗率の低減をより一層図ることができるので望ましい。すなわち、金属配線膜を本発明で規定する上記積層構造とすることにより、Ａｌに比べて電気抵抗率が低く、画素電極を構成する透明導電膜とのコンタクト抵抗も低く抑えられるという、Ｃｕ本来の特性を有効に最大限に発揮させつつ、金属配線膜全体の電気抵抗率を低減させることができる。 The Cu alloy used for the second layer is not particularly limited and can be used by appropriately controlling the composition and content of the alloy elements. For example, if the Cu alloy is composed of an element having a low electrical resistivity (pure Cu or a Cu alloy having a low electrical resistivity comparable to that of pure Cu), this can further reduce the electrical resistivity of the entire metal wiring film. This is desirable because it can be further improved. That is, by using the above laminated structure defined in the present invention for the metal wiring film, the electrical resistivity is lower than that of Al, and the contact resistance with the transparent conductive film constituting the pixel electrode can be kept low. The electrical resistivity of the entire metal wiring film can be reduced while effectively maximizing the characteristics.

ここで、第２層に用いられる「電気抵抗率の低い元素」とは、電気抵抗率がおおむね、純Ｃｕ合金並みに低い元素であり、文献に記載の数値などを参照し、公知の元素から容易に選択することができる。ただし、電気抵抗率が高い元素であっても、含有量を少なくすれば（おおむね、０．０５〜１原子％程度）電気抵抗率を低減できるため、第２層に適用可能な上記合金元素は、電気抵抗率が低い元素に必ずしも限定されない。具体的には、例えば、Ｃｕ−０．５原子％Ｎｉ、Ｃｕ−０．５原子％Ｚｎ、Ｃｕ−０．３原子％Ｍｎ、Ｃｕ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄなどが好ましく用いられる。また、第２層に適用可能な上記合金元素は、酸素ガスや窒素ガスのガス成分を含んでいても良く、例えば、Ｃｕ−ＯやＣｕ−Ｎなどを用いることができる。 Here, the “element having a low electrical resistivity” used for the second layer is an element whose electrical resistivity is generally as low as that of a pure Cu alloy. From the known elements, refer to the numerical values described in the literature. Easy to choose. However, even if the element has a high electrical resistivity, the electrical resistivity can be reduced by reducing the content (generally about 0.05 to 1 atomic%), so the alloy element applicable to the second layer is The element is not necessarily limited to an element having a low electrical resistivity. Specifically, for example, Cu-0.5 atomic% Ni, Cu-0.5 atomic% Zn, Cu-0.3 atomic% Mn, Cu-0.1 atomic% Ni-0.5 atomic% Ge- 0.2 atomic% Nd or the like is preferably used. The alloy element applicable to the second layer may contain a gas component of oxygen gas or nitrogen gas, and for example, Cu-O or Cu-N can be used.

本発明のＣｕ合金膜は、上記のように各種元素を含むものであり、残部はＣｕ、及び不可避的不純物である。 The Cu alloy film of the present invention contains various elements as described above, and the balance is Cu and inevitable impurities.

上記金属配線膜全体の電気抵抗率は３．０μΩ・ｃｍ以下であることが望ましい。この電気抵抗率は、純Ａｌを用いた場合の電気抵抗率を基準としたものである。電気抵抗率は低い程良い。このような電気抵抗率は、上記第１層や第２層の添加元素量を適宜調整したり、第１層と第２層の膜厚の比率を調整することによって達成可能である。 The electrical resistivity of the entire metal wiring film is preferably 3.0 μΩ · cm or less. This electrical resistivity is based on the electrical resistivity when pure Al is used. The lower the electrical resistivity, the better. Such an electrical resistivity can be achieved by appropriately adjusting the amount of additive elements in the first layer and the second layer and adjusting the ratio of the film thicknesses of the first layer and the second layer.

上記金属配線膜全体の膜厚（第１層＋第２層）は、おおむね１００ｎｍ以上５００ｎｍ以下であることが好ましく、２００ｎｍ以上４００ｎｍ以下であることがより好ましい。 The overall thickness of the metal wiring film (first layer + second layer) is preferably about 100 nm to 500 nm, and more preferably 200 nm to 400 nm.

以上、本発明の金属配線膜について説明した。 The metal wiring film of the present invention has been described above.

本発明の金属配線膜は、走査線や信号線などの配線；ゲート電極、ソース電極、ドレイン電極などの電極の材料として好適に用いられる。特に、バリアメタル層を介在させずに透明導電膜や半導体層との直接接続が可能なダイレクトコンタクト用の電極・配線の材料として好適に用いられる。 The metal wiring film of the present invention is suitably used as a material for wiring such as scanning lines and signal lines; and electrodes such as gate electrodes, source electrodes, and drain electrodes. In particular, it is suitably used as a direct contact electrode / wiring material that can be directly connected to a transparent conductive film or a semiconductor layer without interposing a barrier metal layer.

上記第１層（Ａｌ合金膜）、第２層（純ＣｕまたはＣｕ合金膜）は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある）を用いて順次形成することが望ましい。イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できるからである。 The first layer (Al alloy film) and the second layer (pure Cu or Cu alloy film) are preferably formed sequentially by sputtering using a sputtering target (hereinafter also referred to as “target”). This is because a thin film having excellent in-plane uniformity of components and film thickness can be easily formed as compared with a thin film formed by ion plating, electron beam vapor deposition or vacuum vapor deposition.

また、上記スパッタリング法で上記Ａｌ合金膜やＣｕ合金膜を形成するには、上記ターゲットとして、前述した元素を含むものであって、所望の合金膜と同一組成のＡｌ合金スパッタリングターゲット、或いはＣｕ合金スパッタリングターゲットを用いれば、組成ズレの恐れがなく、所望の成分組成のＡｌ合金膜、或いはＣｕ合金膜を形成することができるのでよい。 Moreover, in order to form the Al alloy film or the Cu alloy film by the sputtering method, the target contains the above-described element, and an Al alloy sputtering target having the same composition as the desired alloy film, or a Cu alloy. If a sputtering target is used, there is no fear of composition deviation, and an Al alloy film or a Cu alloy film having a desired component composition can be formed.

本発明には、前述したＡｌ合金膜と同じ組成のスパッタリングターゲットも発明の範囲内に包含される。詳細には、Ｍｏと、Ｓｉ、Ｎｄ、Ｎｉ、Ｍｎ、Ｍｇ、Ｆｅ、及びＺｎよりなるＸ群から選択される少なくとも一種とを含有し、Ｍｏの含有量を２０原子％以上、Ｘ群の含有量を５原子％以上、残部：Ａｌ、及び不可避的不純物のスパッタリングターゲットである。 The present invention also includes a sputtering target having the same composition as the Al alloy film described above within the scope of the invention. Specifically, it contains Mo and at least one selected from the group X consisting of Si, Nd, Ni, Mn, Mg, Fe, and Zn, the Mo content is 20 atomic% or more, and the group X is contained. The amount is 5 atomic% or more, the balance: sputtering target of Al and inevitable impurities.

上記ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状（角型プレート状、円形プレート状、ドーナツプレート状など）に加工したものが含まれる。 The shape of the target includes those processed into an arbitrary shape (such as a square plate shape, a circular plate shape, or a donut plate shape) according to the shape or structure of the sputtering apparatus.

上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Ａｌ基合金からなるインゴットを製造して得る方法や、Ａｌ基合金からなるプリフォーム（最終的な緻密体を得る前の中間体）を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法が挙げられる。 As a method for producing the above target, a method of producing an ingot made of an Al-based alloy by a melt casting method, a powder sintering method, or a spray forming method, Examples thereof include a method obtained by producing an intermediate before being obtained) and then densifying the preform by a densification means.

本発明は、上記金属配線膜が、薄膜トランジスタに用いられていることを特徴とする表示装置も含むものである。その態様として、前記金属配線膜が、薄膜トランジスタのソース電極および／またはドレイン電極並びに信号線に用いられ、ドレイン電極が透明導電膜に直接接続されているものや、ゲート電極、及び走査線に用いられているものなどが挙げられる。 The present invention also includes a display device in which the metal wiring film is used in a thin film transistor. As an aspect thereof, the metal wiring film is used for a source electrode and / or a drain electrode of a thin film transistor and a signal line, and the drain electrode is directly connected to a transparent conductive film, a gate electrode, and a scanning line. And the like.

また前記ゲート電極、及び走査線と、前記ソース電極および／またはドレイン電極ならびに信号線が、同一組成のＡｌ合金膜であるものが態様として含まれる。 The gate electrode, the scanning line, the source electrode and / or the drain electrode, and the signal line are included in the form of an Al alloy film having the same composition.

本発明に用いられる透明画素電極は特に限定されず、例えば、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などが挙げられる。 The transparent pixel electrode used in the present invention is not particularly limited, and examples thereof include indium tin oxide (ITO) and indium zinc oxide (IZO).

また、本発明に用いられるＳｉ半導体層も特に限定されず、水素化アモルファスシリコン、アモルファスシリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどが挙げられる。すなわち、本発明の金属配線膜を用いれば、シリコン薄膜の種類にかかわらず、低抵抗のオーミック特性を有するダイレクトコンタクト技術を提供することができる。 Further, the Si semiconductor layer used in the present invention is not particularly limited, and examples thereof include hydrogenated amorphous silicon, amorphous silicon, microcrystalline silicon, polycrystalline silicon, and single crystal silicon. That is, by using the metal wiring film of the present invention, it is possible to provide a direct contact technology having low resistance ohmic characteristics regardless of the type of silicon thin film.

本発明には、上記の金属配線膜を含むＴＦＴ基板や、上記ＴＦＴ基板を備えた表示装置も包含される。具体的には、上記金属配線膜がＴＦＴのソース・ドレイン電極、及びゲート電極に用いられた表示装置、更に、金属配線膜が透明導電膜に直接接触された表示装置等が挙げられる。 The present invention includes a TFT substrate including the metal wiring film and a display device including the TFT substrate. Specifically, a display device in which the metal wiring film is used for a source / drain electrode and a gate electrode of a TFT, a display device in which the metal wiring film is in direct contact with a transparent conductive film, and the like can be given.

本発明の金属配線膜を備えた表示装置を製造するにあたっては、表示装置の一般的な工程を採用することができ、例えば、前述した特許文献４〜９に記載の製造方法を参照すれば良い。 In manufacturing a display device provided with the metal wiring film of the present invention, a general process of the display device can be adopted. For example, the manufacturing methods described in Patent Documents 4 to 9 described above may be referred to. .

以下、図２を参照しながら、本発明に係るＴＦＴ基板の好ましい実施形態を説明する。以下では、アモルファスシリコンＴＦＴ基板を備えた液晶表示装置を代表的に挙げて説明するが、これに限定する趣旨ではない。本発明の金属配線膜は、ソース−ドレイン電極として有用であるほか、例えば、反射型液晶表示デバイスなどの反射電極、外部への信号入出力のために使用されるＴＡＢ（タブ）接続電極にも同様に適用できることを実験により確認している。 Hereinafter, a preferred embodiment of the TFT substrate according to the present invention will be described with reference to FIG. Hereinafter, a liquid crystal display device including an amorphous silicon TFT substrate will be described as a representative example, but the present invention is not limited to this. The metal wiring film of the present invention is useful as a source-drain electrode, as well as a reflective electrode for a reflective liquid crystal display device and a TAB (tab) connection electrode used for signal input / output to the outside. It has been confirmed by experiment that it can be similarly applied.

図２は、本発明に係るアモルファスシリコンＴＦＴ基板の実施形態を説明する概略断面図である。図２において、ソース電極２８、及びドレイン電極２９は低抵抗の第２層（純ＣｕまたはＣｕ合金）から形成され、アモルファスシリコンと電気的に接続されるソース-ドレイン配線５３は、第１層（Ａｌ−Ｍｏ−Ｘ合金）で形成されているため、Ｍｏ、Ｃｒ等のバリアメタルを使用する従来例と比べて配線材料を低コスト化することができる。 FIG. 2 is a schematic cross-sectional view illustrating an embodiment of an amorphous silicon TFT substrate according to the present invention. In FIG. 2, the source electrode 28 and the drain electrode 29 are formed from a low-resistance second layer (pure Cu or Cu alloy), and the source-drain wiring 53 electrically connected to the amorphous silicon is the first layer ( Therefore, the cost of the wiring material can be reduced as compared with the conventional example using a barrier metal such as Mo or Cr.

次に、図２に示す本実施形態に係るＴＦＴ基板の製造方法を説明する。以下では、本発明に係る金属配線膜（第１層＝Ａｌ−３０原子％Ｍｏ−３０原子％Ｍｎ、第２層＝純Ｃｕ）を用いたが、これに限定する趣旨ではない。 Next, a manufacturing method of the TFT substrate according to this embodiment shown in FIG. 2 will be described. In the following, the metal wiring film according to the present invention (first layer = Al-30 atomic% Mo-30 atomic% Mn, second layer = pure Cu) is used, but the present invention is not limited to this.

まず、ガラス基板（図示せず）上に、スパッタリングなどの方法を用いて、厚さ２０ｎｍ程度の第１層であるＡｌ合金薄膜（Ａｌ−３０原子％Ｍｏ−３０原子％Ｍｎ）と、厚さ２８０ｎｍ程度の第２層である純Ｃｕ薄膜を順次積層する。スパッタリングの成膜温度は室温とした。この第１層と第２層からなる本発明の金属配線膜上に、フォトリソグラフィによってレジストをパターニングした後、レジストをマスクとして金属配線膜をエッチングすることにより、ゲート電極を形成する（図中、（５１、５２は第１層、２５、２６は第２層））。このとき、後に成膜されるゲート絶縁膜２７のカバレッジ性が良くなるように、上記金属配線膜の周縁を約３０°〜６０°のテーパー状にエッチングしておくのがよい。 First, on a glass substrate (not shown), using a method such as sputtering, an Al alloy thin film (Al-30 atomic% Mo-30 atomic% Mn) as a first layer having a thickness of about 20 nm and a thickness are formed. A pure Cu thin film which is a second layer of about 280 nm is sequentially laminated. The film formation temperature of sputtering was room temperature. On the metal wiring film of the present invention comprising the first layer and the second layer, after patterning a resist by photolithography, the metal wiring film is etched using the resist as a mask to form a gate electrode (in the figure, (51 and 52 are the first layer, 25 and 26 are the second layer)). At this time, it is preferable to etch the periphery of the metal wiring film in a taper shape of about 30 ° to 60 ° so that the coverage of the gate insulating film 27 to be formed later is improved.

次いで、例えばプラズマＣＶＤ法などの方法を用いて、厚さ約３００ｎｍ程度のＳｉ窒化膜（ゲート絶縁膜）２７を形成する。プラズマＣＶＤ法の成膜温度は、約３５０℃とした。続いて、例えば、プラズマＣＶＤ法などの方法を用いて、Ｓｉ窒化膜２７の上に、厚さ２００ｎｍ程度のアンドープト水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）、及び厚さ約４０ｎｍのリンをドーピングしたｎ+水素化アモルファスシリコン膜（ｎ⁺ ａ−Ｓｉ−Ｈ）を順次積層し、水素化アモルファスシリコン積層膜３３を形成する。ｎ⁺型水素化アモルファスシリコン膜は、ＳｉＨ₄、ＰＨ₃を原料としたプラズマＣＶＤを行うことによって形成される。 Next, a Si nitride film (gate insulating film) 27 having a thickness of about 300 nm is formed using a method such as plasma CVD. The film formation temperature of the plasma CVD method was about 350 ° C. Subsequently, for example, an undoped hydrogenated amorphous silicon film (a-Si-H) having a thickness of about 200 nm and phosphorus having a thickness of about 40 nm are formed on the Si nitride film 27 by using a method such as plasma CVD. A doped n + hydrogenated amorphous silicon film (n ⁺ a-Si-H) is sequentially stacked to form a hydrogenated amorphous silicon stacked film 33. The n ⁺ -type hydrogenated amorphous silicon film is formed by performing plasma CVD using SiH ₄ and PH ₃ as raw materials.

次いで、水素化アモルファスシリコン膜の上に、スパッタリングなどの方法を用いて、厚さ２０ｎｍ程度の第１層のＡｌ金薄膜（Ａｌ−３０原子％Ｍｏ−３０原子％Ｍｎ）、その上に低抵抗の第２層の純Ｃｕ薄膜を順次積層して金属配線膜を成膜する。スパッタリングの成膜温度は室温とし、第１層（Ａｌ合金薄膜）と第２層（純Ｃｕ薄膜）の形成は真空中で連続製膜により形成した。次に、フォトリソグラフィによってレジストをパターニングした後、レジストをマスクとして金属配線膜（第１層、第２層）をエッチングすることにより、ソース電極（図中、５３は第１層、２８は第２層）と、ドレイン電極（図中、５３は第１層、２９は第２層）とが形成される。更に、ソース電極及びドレイン電極をマスクとして、ｎ+型水素化アモルファスシリコン膜をドライエッチングして除去する。 Next, a first layer of Al gold thin film (Al-30 atomic% Mo-30 atomic% Mn) having a thickness of about 20 nm is formed on the hydrogenated amorphous silicon film by a method such as sputtering, and low resistance is formed thereon. The second layer pure Cu thin film is sequentially laminated to form a metal wiring film. The film formation temperature of sputtering was room temperature, and the first layer (Al alloy thin film) and the second layer (pure Cu thin film) were formed by continuous film formation in a vacuum. Next, after patterning the resist by photolithography, the metal wiring films (first layer and second layer) are etched using the resist as a mask, so that the source electrode (53 in the figure is the first layer, and 28 is the second layer). Layer) and a drain electrode (in the figure, 53 is a first layer and 29 is a second layer). Further, the n + -type hydrogenated amorphous silicon film is removed by dry etching using the source electrode and the drain electrode as a mask.

次に、例えばプラズマ窒化装置などを用いて厚さ３００ｎｍ程度のＳｉ窒化膜（保護膜）３４を形成する。このときの成膜は、約２７０℃で行った。次に、Ｓｉ窒化膜３４上にレジストをパターニングし、ドライエッチングなどを行うことによってコンタクトホールを形成する。 Next, a Si nitride film (protective film) 34 having a thickness of about 300 nm is formed using, for example, a plasma nitriding apparatus. The film formation at this time was performed at about 270 ° C. Next, a resist is patterned on the Si nitride film 34, and contact holes are formed by performing dry etching or the like.

次に、例えばアミン系などの剥離液を用いてフォトレジスト層（不図示）を剥離する。最後に、厚さ５０ｎｍ程度のＩＴＯ膜（酸化インジウムに１０質量％の酸化スズを添加）を成膜する。次いで、ウェットエッチングによるパターニングを行って透明画素電極５５を形成すると、ＴＦＴが完成する。 Next, the photoresist layer (not shown) is stripped using, for example, an amine-based stripping solution. Finally, an ITO film having a thickness of about 50 nm (addition of 10% by mass of tin oxide to indium oxide) is formed. Next, patterning by wet etching is performed to form the transparent pixel electrode 55, whereby the TFT is completed.

上記では、透明画素電極５５として、ＩＴＯ膜を用いたが、ＩＺＯ膜を用いてもよい。また、活性半導体層としてアモルファスシリコンの代わりに多結晶シリコンを用いてもよい。本実施形態によれば、アモルファスシリコンチャネル薄膜が本発明の金属配線膜と直接接合されたＴＦＴ基板が得られる。 In the above description, an ITO film is used as the transparent pixel electrode 55, but an IZO film may be used. Further, polycrystalline silicon may be used instead of amorphous silicon as the active semiconductor layer. According to this embodiment, a TFT substrate in which an amorphous silicon channel thin film is directly bonded to the metal wiring film of the present invention can be obtained.

以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。 Hereinafter, the present invention will be described in more detail with reference to examples, but the present invention is not limited by the following examples, and can be implemented with modifications within a range that can meet the purpose described above and below. They are all included in the technical scope of the present invention.

以下の実施例において、種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。 In the following examples, for the formation of Al alloy films having various alloy compositions, Al alloy targets having various compositions prepared by a vacuum melting method were used as sputtering targets.

また実施例で用いた種々の金属膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。 In addition, the content of each alloy element in various metal films used in the examples was determined by an ICP emission analysis (inductively coupled plasma emission analysis) method.

本実施例では、前述した図２に示す構造のＴＦＴを作製してＴＦＴ特性を評価したが、作製したＴＦＴに対して３００℃で３０分間のアニールを行ったものを用いた。このアニールは、実際のＴＦＴ基板の製造工程で、熱履歴が最大となるＳｉ窒化膜（保護膜）の成膜工程における加熱処理を模擬したものである。このように本実施例のＴＦＴは、実際に製造したＴＦＴ基板のＴＦＴ特性をほぼそのまま反映しているもの考えられる。 In this example, the TFT having the structure shown in FIG. 2 described above was fabricated and the TFT characteristics were evaluated. The fabricated TFT was annealed at 300 ° C. for 30 minutes. This annealing simulates the heat treatment in the film forming process of the Si nitride film (protective film) that maximizes the thermal history in the actual TFT substrate manufacturing process. As described above, the TFT of this example is considered to reflect the TFT characteristics of the actually manufactured TFT substrate almost as it is.

（ＴＦＴ特性の評価）
ＴＦＴ特性の評価として、ＴＦＴのドレイン電流−ゲート電圧のスイッチング特性を調べた。具体的にはＴＦＴのスイッチングのオフ時に流れるリーク電流（ゲート電圧に負電圧を印加したときのドレイン電流値、オフ電流）と、ＴＦＴのスイッチングのオン時に流れるリーク電流（ゲート電圧に正電圧を印加したときのドレイン電流値、オン電流）とを以下のようにして測定した。 (Evaluation of TFT characteristics)
As an evaluation of TFT characteristics, the switching characteristics of TFT drain current-gate voltage were examined. Specifically, leakage current that flows when the TFT switching is turned off (drain current value when the negative voltage is applied to the gate voltage, off current) and leakage current that flows when the TFT switching is turned on (a positive voltage is applied to the gate voltage) The drain current value and the on-current) were measured as follows.

ゲート長（Ｌ）１０μｍ、ゲート幅（Ｗ）１００μｍのＴＦＴ（構造は図２参照）を用い、ＴＦＴのスイッチング特性（Ｉｄ−Ｖｇ特性）を測定した。測定時のドレイン電圧は１０Ｖとし、ゲート電圧を−１０Ｖから２０Ｖまで変化させた。オフ電流はゲート電圧（−１０Ｖ）を印加したときの電流と定義し、オン電流はゲート電圧が２０Ｖとなるときの電圧と定義した。 A TFT having a gate length (L) of 10 μm and a gate width (W) of 100 μm (see FIG. 2 for the structure) was used to measure the switching characteristics (Id-Vg characteristics) of the TFT. The drain voltage at the time of measurement was 10V, and the gate voltage was changed from -10V to 20V. The off-current was defined as the current when the gate voltage (−10V) was applied, and the on-current was defined as the voltage when the gate voltage was 20V.

本実施例では、バリアメタルとしてＭｏを用いた上記図３Ａ（純Ｍｏ）の結果に基づき算出したオフ電流、オン電流の各値を基準値とし、オフ電流：１．０×１０^-11Ａ以下、且つオン電流：１．０×１０^-6Ａ以上となるものを良好と評価した。 In this example, the off-current and on-current values calculated based on the result of FIG. 3A (pure Mo) using Mo as the barrier metal are used as reference values, and the off-current is 1.0 × 10 ⁻¹¹ A or less. In addition, an on-current: 1.0 × 10 ⁻⁶ A or more was evaluated as good.

（拡散性の有無）
上記ＴＦＴ特性の評価に基づいてスイッチング特性を調べた後、金属配線膜（Ａｌ合金膜、またはＡｌ合金膜と純Ｃｕ膜）とＳｉ半導体層との界面の顕微鏡観察を行って、Ｓｉ半導体層と金属配線膜の元素（Ａｌ、Ｃｕ、Ｓｉ）の拡散性の有無を確認した。具体的には金属配線膜（Ａｌ合金膜、またはＡｌ合金膜と純Ｃｕ膜）とＳｉ半導体層との界面の断面ＴＥＭ観察（倍率９０万倍）を行い、界面付近のコントラストが周囲と異なる場合（例えば金属配線膜と同様のコントラストがＳｉ半導体層に侵入している場合など）はＳｉ半導体層と金属配線膜との界面で拡散が生じているとして「拡散性あり」と判断した。一方、拡散らしきコントラストが確認されない場合を「拡散性なし」と判断した（図４参照）。 (Diffusibility)
After examining the switching characteristics based on the evaluation of the TFT characteristics, a microscopic observation of the interface between the metal wiring film (Al alloy film or Al alloy film and pure Cu film) and the Si semiconductor layer is performed. The presence or absence of diffusibility of elements (Al, Cu, Si) in the metal wiring film was confirmed. Specifically, when the cross-sectional TEM observation (magnification of 900,000 times) of the interface between the metal wiring film (Al alloy film or Al alloy film and pure Cu film) and the Si semiconductor layer is performed, and the contrast near the interface is different from the surroundings (For example, when the same contrast as that of the metal wiring film penetrates into the Si semiconductor layer), it was determined that there was diffusion at the interface between the Si semiconductor layer and the metal wiring film. On the other hand, a case where no diffusive contrast was confirmed was determined as “no diffusibility” (see FIG. 4).

参考例１
上記ＴＦＴ特性の評価手法に基づいてＭｏ添加量とＴＦＴ特性の関係について調べた。但し、ＴＦＴのソース配線、ドレイン配線に用いた金属配線膜はＡｌ合金膜単層（Ａｌ−２０〜８０原子％Ｍｏ合金）とした。結果を表２に示す。 Reference example 1
Based on the above TFT characteristic evaluation method, the relationship between the amount of Mo added and the TFT characteristics was examined. However, the metal wiring film used for the source wiring and drain wiring of the TFT was an Al alloy film single layer (Al-20 to 80 atomic% Mo alloy). The results are shown in Table 2.

表２に示すように、Ｍｏ添加量が増加するにしたがって、オフ電流は低下する傾向を示した。 As shown in Table 2, the off current tended to decrease as the Mo addition amount increased.

参考例２
Ａｌ合金膜（Ａｌ−２０原子％Ｍｏ−５原子％Ｎｉ）を用い、表３に示すようにＡｌ合金膜の膜厚を変化させたときのＴＦＴ特性の変化を測定した。但し、参考例１と同様、ＴＦＴのソース配線、ドレイン配線に用いた金属配線膜はＡｌ合金膜単層とした。結果を表３に示す。 Reference example 2
Using an Al alloy film (Al-20 atomic% Mo-5 atomic% Ni), changes in TFT characteristics were measured when the thickness of the Al alloy film was changed as shown in Table 3. However, as in Reference Example 1, the metal wiring film used for the source wiring and drain wiring of the TFT was an Al alloy film single layer. The results are shown in Table 3.

表３に示すようにＴＦＴ特性は、Ａｌ合金膜の膜厚が厚くなるにしたがって、オフ電流が低下し、オン電流が増加する傾向を示した。一方、膜厚が２０ｎｍ未満の場合（Ｎｏ．３−３、３−４）、特にオフ電流が上昇し、オフ時のＴＦＴ特性が劣る傾向が見られた。また拡散性についても、膜厚が２０ｎｍ未満の場合（Ｎｏ．３−３、３−４）、ＡｌとＳｉの相互拡散が確認された。この結果から、良好なＴＦＴ特性を得るには膜厚を増すことが有効であることが分かる。 As shown in Table 3, the TFT characteristics showed a tendency that the off current decreased and the on current increased as the thickness of the Al alloy film increased. On the other hand, when the film thickness was less than 20 nm (Nos. 3-3 and 3-4), the off-current particularly increased, and the TFT characteristics at the off time were inferior. Regarding the diffusivity, when the film thickness was less than 20 nm (No. 3-3, 3-4), mutual diffusion of Al and Si was confirmed. From this result, it can be seen that increasing the film thickness is effective for obtaining good TFT characteristics.

実施例１
本実施例では、ＴＦＴのソース配線、ドレイン配線に用いた金属配線膜の第１層（Ａｌ−Ｍｏ−Ｘ合金（膜厚５０ｎｍ））の組成を表４〜１１に記載のように変化させ、第２層（膜厚２５０ｎｍ）として純Ｃｕ膜を用いたときのＴＦＴ特性と拡散性について調べた。 Example 1
In this example, the composition of the first layer (Al-Mo-X alloy (film thickness 50 nm)) of the metal wiring film used for the source wiring and drain wiring of the TFT was changed as shown in Tables 4 to 11, The TFT characteristics and diffusivity when a pure Cu film was used as the second layer (thickness 250 nm) were examined.

表４は、Ａｌ−３０原子％Ｍｏ−１０原子％Ｘ合金を用いた場合において、Ｘ群元素としてＣｕ、Ｎｉ、Ｆｅ、Ｍｇ、Ｍｎ、Ｎｄ、Ｓｉ、Ｓｎ、Ｚｎ、Ｇｅの各元素を用いた場合の結果をまとめたものである。また表５〜１１は、Ｘ群元素としてＺｎ（表５）、Ｓｉ（表６）、Ｎｄ（表７）、Ｎｉ（表８）、Ｍｎ（表９）、Ｍｇ（表１０）、Ｆｅ（表１１）の各元素を含むＡｌ−Ｍｏ−Ｘ合金を用いた場合において、Ｍｏ量、及び各Ｘ群元素の量を種々変化させたときの結果をまとめたものである。なお、各表において、Ａｌ合金の残部はＡｌ、及び不可避的不純物である。 Table 4 shows the use of each element of Cu, Ni, Fe, Mg, Mn, Nd, Si, Sn, Zn, and Ge as the X group element when an Al-30 atomic% Mo-10 atomic% X alloy is used. This is a summary of the results when Tables 5 to 11 show Zn (Table 5), Si (Table 6), Nd (Table 7), Ni (Table 8), Mn (Table 9), Mg (Table 10), Fe (Table) as X group elements. 11 shows the results of various changes in the amount of Mo and the amount of each group X element in the case of using an Al—Mo—X alloy containing each element of 11). In each table, the balance of the Al alloy is Al and inevitable impurities.

表４より、Ｘ元素としてＳｉ（Ｎｏ．４−１）、Ｎｄ（Ｎｏ．４−３）、Ｎｉ（Ｎｏ．４−５）、Ｍｎ（Ｎｏ．４−６）、Ｍｇ（Ｎｏ．４−７）、Ｆｅ（Ｎｏ．４−８）、Ｚｎ（Ｎｏ．４−１０）を用いたときは、ＴＦＴ特性が良好であり、またこれらの例ではＣｕの拡散や、ＡｌとＳｉの相互拡散が抑制されていた。 From Table 4, as element X, Si (No. 4-1), Nd (No. 4-3), Ni (No. 4-5), Mn (No. 4-6), Mg (No. 4-7) ), Fe (No. 4-8), Zn (No. 4-10), TFT characteristics are good, and in these examples, Cu diffusion and interdiffusion between Al and Si are suppressed. It had been.

一方、Ｘ元素としてＧｅ（Ｎｏ．４−２）、Ｃｕ（Ｎｏ．４−４）及びＳｎ（Ｎｏ．４−９）を用いたときは、オフ電流でリークが生じており、Ｍｏのみ（Ｎｏ．４−１１）の場合と比べて、ＴＦＴ特性が劣った。これらの例について調べたところ、Ｃｕの拡散、および／またはＡｌとＳｉの相互拡散が発生していた。 On the other hand, when Ge (No. 4-2), Cu (No. 4-4) and Sn (No. 4-9) are used as the X element, leakage occurs due to off current, and only Mo (No. Compared with the case of 4-11), the TFT characteristics were inferior. When these examples were examined, diffusion of Cu and / or interdiffusion of Al and Si occurred.

表５〜１１より、Ｍｏ量が２０原子％以上で、且つＸ元素量が５原子％以上の場合は（各表Ｎｏ．３〜５、７〜９）、ＴＦＴ特性が良好であり、またこれらの例ではＣｕの拡散や、ＡｌとＳｉの相互拡散が抑制されていた。 From Table 5-11, when Mo amount is 20 atomic% or more and X element amount is 5 atomic% or more (each Table No. 3-5, 7-9), TFT characteristics are good, and these In this example, the diffusion of Cu and the mutual diffusion of Al and Si were suppressed.

一方、Ｍｏ量が２０原子％未満の場合や（各表のＮｏ．１、２）、Ｘ元素添加量が５原子％未満の場合は（各表のＮｏ．６）、ＴＦＴ特性が劣った。またこれらの例ではＣｕの拡散、および／またはＡｌとＳｉの相互拡散が発生していた。 On the other hand, when the Mo amount was less than 20 atomic% (No. 1 and 2 in each table) or when the X element addition amount was less than 5 atomic% (No. 6 in each table), the TFT characteristics were inferior. In these examples, diffusion of Cu and / or mutual diffusion of Al and Si occurred.

１ガラス基板
２ゲート電極
３ゲート絶縁膜
４Ｓｉ半導体層
５ドレイン電極
６ソース電極
７透明導電膜
１０保護膜
１１バリアメタル層
２５、２６第２層
２７Ｓｉ窒化膜（ゲート絶縁膜）
２８ソース電極（第２層）
２９ドレイン電極（第２層）
３３水素化アモルファスシリコン積層膜
３４Ｓｉ窒化膜（保護膜）
５１、５２第１層
５５透明画素電極
５３ソース−ドレイン配線（第１層） DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Gate electrode 3 Gate insulating film 4 Si semiconductor layer 5 Drain electrode 6 Source electrode 7 Transparent conductive film 10 Protective film 11 Barrier metal layer 25, 26 2nd layer 27 Si nitride film (gate insulating film)
28 Source electrode (second layer)
29 Drain electrode (second layer)
33 Hydrogenated amorphous silicon laminated film 34 Si nitride film (protective film)
51, 52 First layer 55 Transparent pixel electrode 53 Source-drain wiring (first layer)

Claims

表示装置の基板上で、薄膜トランジスタの半導体層及び透明導電膜と直接接続される金属配線膜であり、前記金属配線膜は、Ｍｏを２０原子％以上含有しており、且つ、Ｓｉ、Ｎｄ、Ｎｉ、Ｍｎ、Ｍｇ、Ｆｅ、及びＺｎよりなる群から選択される少なくとも一種を５原子％以上含有しているＡｌ合金膜と、純ＣｕまたはＣｕ合金膜とからなる積層膜であって、前記Ａｌ合金膜が、前記半導体層と直接接続していると共に、前記ＣｕまたはＣｕ合金膜が前記透明導電膜と直接接続していることを特徴とする表示装置用金属配線膜。 A metal wiring film directly connected to a semiconductor layer of a thin film transistor and a transparent conductive film on a substrate of a display device, wherein the metal wiring film contains 20 atomic% or more of Mo, and Si, Nd, Ni A laminated film comprising an Al alloy film containing at least one selected from the group consisting of Mn, Mg, Fe, and Zn in an amount of 5 atomic% or more, and pure Cu or a Cu alloy film, wherein the Al alloy A metal wiring film for a display device, wherein the film is directly connected to the semiconductor layer, and the Cu or Cu alloy film is directly connected to the transparent conductive film.

前記Ａｌ合金膜の膜厚が２０〜５０ｎｍである請求項１に記載の表示装置用金属配線膜。 The metal wiring film for a display device according to claim 1, wherein the Al alloy film has a thickness of 20 to 50 nm.

請求項１または２のいずれかに記載の表示装置用金属配線膜が設けられていることを特徴とする表示装置。 A display device comprising the metal wiring film for a display device according to claim 1.

請求項１または２に記載のＡｌ合金膜の形成に用いるスパッタリングターゲットであって、Ｍｏを２０原子％以上含有しており、且つ、Ｓｉ、Ｎｄ、Ｎｉ、Ｍｎ、Ｍｇ、Ｆｅ、及びＺｎよりなる群から選択される少なくとも一種を５原子％以上含むＡｌ合金からなることを特徴とするＡｌ合金スパッタリングターゲット。 A sputtering target used for forming an Al alloy film according to claim 1 or 2, which contains 20 atomic% or more of Mo, and is made of Si, Nd, Ni, Mn, Mg, Fe, and Zn. An Al alloy sputtering target comprising an Al alloy containing 5 atomic% or more of at least one selected from the group.