JP2002083954A - Integrated circuit member and its manufacturing method - Google Patents
Integrated circuit member and its manufacturing methodInfo
- Publication number
- JP2002083954A JP2002083954A JP2000314496A JP2000314496A JP2002083954A JP 2002083954 A JP2002083954 A JP 2002083954A JP 2000314496 A JP2000314496 A JP 2000314496A JP 2000314496 A JP2000314496 A JP 2000314496A JP 2002083954 A JP2002083954 A JP 2002083954A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring material
- alloy
- inductor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はエレクトロニクス用
の集積回路、トランジスタおよびＦＥＴに関する。The present invention relates to integrated circuits, transistors and FETs for electronics.
【０００２】[0002]
【従来の技術】従来、コンタクト電極又は配線材にはア
ルミニウム（Ａｌ）又はその合金が使われていた。そし
て、ゲート電極材料にはポリシリコンが使用されてい
た。マイクロプロセッサ又はメモリ等の高速化、微細化
を可能にする次世代材料として銅（Ｃｕ）が注目されて
いるが、Ｓｉ及びＳｉＯ２に対する付着力が弱く均一な
薄膜を形成するのは困難であった。更に２００℃以上に
なるとシリコン、ＳｉＯ２中に拡散してしまい。電極あ
るいは配線材としては使用できない。半導体素子の使用
時の内部温度は通常１７０〜１８０℃に達するのでどん
なに低温プロセスが発達しても２００℃以上での拡散を
防止しなければならない。2. Description of the Related Art Conventionally, aluminum (Al) or an alloy thereof has been used for a contact electrode or a wiring material. Then, polysilicon was used as a gate electrode material. Although copper (Cu) has been attracting attention as a next-generation material that enables high-speed and miniaturization of microprocessors and memories, it is difficult to form a uniform thin film due to weak adhesion to Si and SiO 2 . Was. Further, when the temperature exceeds 200 ° C., it diffuses into silicon and SiO 2 . It cannot be used as an electrode or wiring material. Since the internal temperature of the semiconductor device during use usually reaches 170 to 180 ° C., it is necessary to prevent diffusion at 200 ° C. or more even if a low-temperature process develops.
【０００３】[0003]
【発明が解決しようとする課題】本発明の目的は、銅に
金属を少量添加した銅合金薄膜により、銅のＳｉあるい
はＳｉＯ２表面への付着力を向上させ、２００℃での拡
散を禁止し、更に平滑性を著しく改善することにより、
次世代のオーミック電極、配線材、ゲート電極、インダ
クタ及びコンデンサ電極を実現することである。SUMMARY OF THE INVENTION An object of the present invention is to improve the adhesion of copper to a Si or SiO 2 surface by using a copper alloy thin film obtained by adding a small amount of metal to copper, and to inhibit the diffusion at 200 ° C. , By further improving the smoothness significantly,
The aim is to realize the next generation of ohmic electrodes, wiring materials, gate electrodes, inductors and capacitor electrodes.
【０００４】[0004]
【発明を解決するための手段】本発明は、主成分がＣｕ
金属であって少なくともＮｉ（ニッケル）金属含む合金
からなることを特徴とする、オーミック電極、配線材、
ゲート電極、インダクタ及びコンデンサ電極及びそれら
の製造方法により達成された。According to the present invention, the main component is Cu.
An ohmic electrode, a wiring material, comprising a metal and an alloy containing at least Ni (nickel) metal;
This has been achieved by a gate electrode, an inductor, a capacitor electrode, and a method of manufacturing them.
【０００５】[0005]
【発明の実施の形態】本発明の実施の形態は下記の通り
である。 （１） 主成分がＣｕ金属であって少なくともＮｉ金属
を含む合金からなることを特徴とする、オーミック電
極、配線材、ゲート電極、インダクタ又はコンデンサ電
極。 （２） 該合金を５０重量％未満のＮｉ金属を含有する
ことを特徴とする（１）記載の、オーミック電極、配線
材、ゲート電極、インダクタ又はコンデンサ電極。 （３） ０．１重量％以上４０重量％以下のＮｉ金属を
含有することを特徴とする（１）又は（２）に記載の、
オーミック電極、配線材、ゲート電極、インダクタ又は
コンデンサ電極。 （４） ３重量％以上３０重量％以下のＮｉ金属を含有
することを特徴とする（１）〜（３）に記載の、オーミ
ック電極、配線材、ゲート電極、インダクタ又はコンデ
ンサ電極。 （５） 該配線材又は該ゲート電極が絶縁膜ＳｉＯ２と
直接接触することを特徴とする（１）〜（４）に記載の
配線材又はゲート電極。 （６） 該電極がｎ型あるいはｐ型Ｓｉの結晶とバリア
ーを介さず直接接触することを特徴とする（１）〜
（４）に記載のオーミック電極。 （７） 該合金の厚みが５μｍ未満であることを特徴と
する（１）〜（６）に記載の、オーミック電極、配線
材、ゲート電極、インダクタ又はコンデンサ電極。 （８） 該厚みが３ｎｍ以上１μｍ以下であることを特
徴とする（７）に記載の、オーミック電極、配線材、ゲ
ート電極、インダクタ又はコンデンサ電極。 （９） 該厚みが５ｎｍ以上０．５μｍ以下であること
を特徴とする（７）に記載の、オーミック電極、配線
材、ゲート電極、インダクタ又はコンデンサ電極。 （１０） 該合金の展開をＣＶＤ又はスパッタリングに
より実施すること特徴とする（１）〜（９）に記載のオ
ーミック電極、配線材、ゲート電極、インダクタ又はコ
ンデンサ電極の製造方法。 （１１） 該合金の展開をスパッタリングにより実施す
ること特徴とする（１）〜（１０）に記載のオーミック
電極、配線材、ゲート電極、インダクタ又はコンデンサ
電極の製造方法。 本発明に使用される合金は主成分がＣｕ金属であり少な
くともＮｉ金属を含有する合金からなる。好ましくは、
合金が５０重量％未満のＮｉ金属を含有し、更に好まし
くは０．１重量％以上４０重量％以下のＮｉ金属を含有
する。最も好ましくは３重量％以上３５重量％以下のＮ
ｉ金属を含有する。又、０．１重量％以上３重量％以下
であっても十分効果的である。合金の厚みは５μｍ未満
である。好ましくは３ｎｍ以上１μｍ以下であり、更に
好ましくは５ｎｍ以上０．５μｍ以下である。該合金
（Ｎｉ−Ｃｕ合金）による集積回路部材と接触可能な絶
縁膜としてはＳｉＯ２以外にＳｉ３Ｎ４、ＳｉＯ
ｘＮｙ、ＡｌＮ、ＧａＮ、Ａｌ２Ｏ３、ＴｉＮ、ＰＳＧ
膜等をあげることができ、直接接触可能であることが本
発明の最大の特徴である。Ｓｉ以外のオーミック性コン
タクト可能な半導体としては、ＩＩＩ−Ｖ族化合物半導
体、ＩＩ−ＶＩ族化合物半導体、ＩＶ−ＶＩ族化合物半
導体、酸化物半導体、磁性半導体、有機物半導体などの
化合物半導体（代表例：ＧａＡｓ、ＡｌＧａＡｓ、Ｉｎ
Ｐ、ＡｌＡｓ、ＩｎＳｂ）、Ｇｅ等をあげることが出来
る。Ｎｉ−Ｃｕ合金にＡｕ、Ａｇ、Ａｌ、Ｚｎ、Ｍｎ、
Ｆｅ、Ｃｒ、Ｔｉ、Ｍｏ、Ｚｒ、Ｍｇ、ＳｉまたはＰｔ
等を添加してもよい。添加量は５重量％以下、好ましく
は０．０００１重量％以上３重量％以下の範囲で添加す
ることが好ましい。DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the present invention are as follows. (1) An ohmic electrode, a wiring material, a gate electrode, an inductor or a capacitor electrode, wherein the main component is an alloy containing Cu metal and at least Ni metal. (2) The ohmic electrode, wiring material, gate electrode, inductor or capacitor electrode according to (1), wherein the alloy contains less than 50% by weight of Ni metal. (3) The method according to (1) or (2), further comprising 0.1 to 40% by weight of Ni metal.
Ohmic electrode, wiring material, gate electrode, inductor or capacitor electrode. (4) The ohmic electrode, the wiring material, the gate electrode, the inductor, or the capacitor electrode according to any one of (1) to (3), containing 3% by weight or more and 30% by weight or less of Ni metal. (5) wiring material or the gate electrode is equal to or in direct contact with the insulating film SiO 2 (1) wiring member or gate electrode according to (4). (6) The electrode is in direct contact with an n-type or p-type Si crystal without a barrier.
The ohmic electrode according to (4). (7) The ohmic electrode, wiring material, gate electrode, inductor or capacitor electrode according to (1) to (6), wherein the thickness of the alloy is less than 5 μm. (8) The ohmic electrode, wiring material, gate electrode, inductor or capacitor electrode according to (7), wherein the thickness is 3 nm or more and 1 μm or less. (9) The ohmic electrode, wiring material, gate electrode, inductor or capacitor electrode according to (7), wherein the thickness is 5 nm or more and 0.5 μm or less. (10) The method for producing an ohmic electrode, a wiring material, a gate electrode, an inductor or a capacitor electrode according to any one of (1) to (9), wherein the alloy is developed by CVD or sputtering. (11) The method for producing an ohmic electrode, a wiring material, a gate electrode, an inductor or a capacitor electrode according to any one of (1) to (10), wherein the alloy is developed by sputtering. The alloy used in the present invention is composed of an alloy whose main component is Cu metal and contains at least Ni metal. Preferably,
The alloy contains less than 50% by weight of Ni metal, more preferably 0.1% to 40% by weight of Ni metal. Most preferably, 3% by weight or more and 35% by weight or less of N
Contains i metal. Further, even if the content is 0.1% by weight or more and 3% by weight or less, it is sufficiently effective. The thickness of the alloy is less than 5 μm. Preferably it is 3 nm or more and 1 μm or less, more preferably 5 nm or more and 0.5 μm or less. As an insulating film made of the alloy (Ni-Cu alloy) that can contact an integrated circuit member, other than SiO 2 , Si 3 N 4 , SiO 2
x N y, AlN, GaN, Al 2 O 3, TiN, PSG
The greatest feature of the present invention is that a film or the like can be used and direct contact is possible. As semiconductors other than Si capable of ohmic contact, compound semiconductors such as III-V compound semiconductors, II-VI compound semiconductors, IV-VI compound semiconductors, oxide semiconductors, magnetic semiconductors, and organic semiconductors (representative examples: GaAs, AlGaAs, In
P, AlAs, InSb), Ge, and the like. Au, Ag, Al, Zn, Mn, Ni-Cu alloy
Fe, Cr, Ti, Mo, Zr, Mg, Si or Pt
Etc. may be added. The amount of addition is preferably 5% by weight or less, more preferably 0.0001% by weight or more and 3% by weight or less.
【０００６】合金薄膜の展開はＣＶＤ又はＰＶＤ法によ
り実施するのが好ましい。金属薄膜を使用する場合、絶
縁膜であるＳｉＯ２あるいは半導体であるＳｉ表面に対
する付着力が重要である。付着力は一般的に膜構成原子
とのマイクロ的な相互作用によるから、膜の付着形成
法、基板の種類とその前処理法（洗剤処理、化学的洗
浄、有機溶剤洗浄、イオン衝撃など）あるいは後処理法
によって変化する。薄膜の展開後は熱処理してもかまわ
ない。そのときの温度は３５０℃以下にとどめ、４００
℃を超えてはならない。[0006] The alloy thin film is preferably developed by a CVD or PVD method. When a metal thin film is used, its adhesion to SiO 2 as an insulating film or Si surface as a semiconductor is important. Since the adhesive force is generally based on micro-interactions with the atoms constituting the film, the method for forming the film, the type of the substrate and its pretreatment method (detergent treatment, chemical cleaning, organic solvent cleaning, ion bombardment, etc.) or Varies depending on the post-treatment method. After the development of the thin film, heat treatment may be performed. The temperature at that time should be kept at 350 ° C or less and 400
Do not exceed ° C.
【０００７】付着力は引っかき試験法により測定でき
る。例えば、半径０．０３〜０．０４５ｍｍの剛体球に
種々の荷重をかけて基板上の金属膜を引っかくことによ
り評価することが出来る。この場合付着力は引っかき操
作で膜が剥離するときの臨界荷重で表される。[0007] The adhesive force can be measured by a scratch test method. For example, it can be evaluated by applying various loads to a hard sphere having a radius of 0.03 to 0.045 mm and scratching a metal film on a substrate. In this case, the adhesive force is represented by a critical load when the film is peeled off by a scratching operation.
【０００８】銅を電極あるいは配線材として使用するに
は薄膜の付着力、平滑性及び２００℃での拡散を改善し
なければならないが、銅よりＳｉあるいはＳｉＯ２への
付着性の強い金属を添加することが考えられる。一般的
にＳｉあるいはＳｉＯ２単結晶上に展開される金属薄膜
はランダムに堆積するのではなく、ＳｉあるいはＳｉＯ
２の結晶配列の支配を受ける。このため凹凸が生じるこ
とは純銅では避けられない。従来の技術ではＣｕを電極
もしくは配線材として使う場合、ＴｉＮなどでシールす
る必要があったが本発明によるＣｕ合金電極、配線材は
シールドの必要はなく、ＳｉあるいはＳｉＯ２と直接接
触が可能である。In order to use copper as an electrode or wiring material, it is necessary to improve the adhesion, smoothness and diffusion at 200 ° C. of the thin film. However, a metal having a higher adhesion to Si or SiO 2 than copper is added. It is possible to do. Generally, a metal thin film developed on a Si or SiO 2 single crystal is not randomly deposited, but is deposited on a Si or SiO 2 single crystal.
2 dominated by the crystal arrangement. For this reason, the occurrence of irregularities cannot be avoided with pure copper. In the prior art, when Cu was used as an electrode or a wiring material, it was necessary to seal with TiN or the like. However, the Cu alloy electrode and the wiring material according to the present invention do not need to be shielded, and can directly contact Si or SiO 2. is there.
【０００９】[0009]
【実施例】以下に本発明の具体例をあげ更に詳しく説明
するが、本発明の範囲はこれに限定されるものではな
い。Ｃｕ合金薄膜の展開にはＲＦスパッタリング装置Ｊ
ＥＣ−ＳＰ３６０Ｒ（日本電子）を用いた。図のように
添加する材料の小片をＣｕターゲットに載せ、その全体
での占有面積を変えて組成比を変化せしめた。これをも
とに所望のオーミック電極、配線材、ゲート電極、イン
ダクタ又はコンデンサ電極を形成する。次に、合金膜
（３０重量％Ｎｉ金属を含有）を展開したウェハを１０
−７ｔｏｒｒの真空中で１時間熱処理をした。加熱温度
はそれぞれ２００℃、３００℃、４００℃である。出来
上がったウェハを走査型電子顕微鏡（日本電子製ＪＳＭ
−５６００）とオージェ分析装置（日本電子製ＪＡＭＰ
−７８００）により比較、分析評価した。図１はＳｉ上
に合金膜（１００ｎｍ厚、室温）がのった試料の深さ方
向分析によるデプスプロファイルである。図２はこれを
２００℃で、図３は４００℃で１時間加熱したあとの深
さ方向分析によるデプスプロファイルである。The present invention will be described in more detail with reference to the following specific examples, but the scope of the present invention is not limited thereto. RF sputtering equipment J for development of Cu alloy thin film
EC-SP360R (JEOL) was used. As shown in the figure, a small piece of the material to be added was placed on a Cu target, and the composition ratio was changed by changing the occupied area of the whole. Based on this, a desired ohmic electrode, wiring material, gate electrode, inductor or capacitor electrode is formed. Next, the wafer on which the alloy film (containing 30 wt% Ni metal) was developed
Heat treatment was performed for 1 hour in a vacuum of -7 torr. The heating temperatures are 200 ° C., 300 ° C., and 400 ° C., respectively. The completed wafer is scanned with a scanning electron microscope (JSM JSM)
-5600) and Auger analyzer (JEOL JAMP)
-7800). FIG. 1 is a depth profile of a sample in which an alloy film (100 nm thick, room temperature) is placed on Si by depth direction analysis. FIG. 2 shows a depth profile by depth analysis after heating at 200 ° C. and FIG. 3 for 1 hour at 400 ° C.
【００１０】上記の結果は２００℃以上であっても室温
と同様銅のＳｉ基板中への拡散は殆どないことを示して
いる。４００℃で加熱したら拡散していた。ＳｉＯ２の
場合も同様の結果が得られた。図４はＳｉＯ２上に０．
１μｍ厚Ｎｉ−Ｃｕ合金薄膜を展開した試料の深さ方向
分析によるデプスプロファイルを示す。図５はＳｉＯ２
上に０．１μｍ厚Ｎｉ−Ｃｕ合金薄膜を展開した図４と
同じ試料を２００℃で加熱した場合のデプスプロファイ
ルを示す。本発明による銅合金は３００℃程度まで加熱
してもＳｉあるいはＳｉＯ２中に拡散しない。The above results show that even at a temperature of 200 ° C. or higher, almost no copper diffuses into the Si substrate as at room temperature. It diffused when heated at 400 ° C. Similar results were obtained with SiO 2 . Figure 4 is 0 on SiO 2.
5 shows a depth profile of a sample in which a 1-μm-thick Ni—Cu alloy thin film is developed by depth analysis. FIG. 5 shows SiO 2
4 shows a depth profile when the same sample as FIG. 4 in which a 0.1 μm-thick Ni—Cu alloy thin film is developed thereon is heated at 200 ° C. The copper alloy according to the present invention does not diffuse into Si or SiO 2 even when heated to about 300 ° C.
【００１１】次いで、合金のＮｉ添加量を変えて０．１
μｍ厚の配線材を作製し、付着力、拡散及び平滑性を測
定した。その結果を◎、○、△及び×の評価項目で以下
に示す。◎は極めて良好、○は良好、△は可、及び×不
可であることを示す。Next, the amount of Ni added to the alloy was changed to 0.1
A wiring material having a thickness of μm was prepared, and the adhesive force, diffusion and smoothness were measured. The results are shown below in the evaluation items of ◎, △, Δ and ×. ◎ indicates extremely good, は indicates good, Δ indicates acceptable, and × not acceptable.
【００１２】 Ｎｉの添加量 付着力 拡散 平滑性 ０（比較例） △ × × ０．１重量％（本発明）△ ○ ○ ３重量％（本発明） ◎ ○ ○ １０重量％（本発明） ◎ ○ ○ ２０重量％（本発明） ◎ ○ ○ ３５重量％（本発明） ◎ ○ ○ ４０重量％（本発明） ◎ ○ ○ ４７重量％（本発明） ◎ ○ ○Addition amount of Ni Adhesive force Diffusion Smoothness 0 (comparative example) △ ×× 0.1% by weight (present invention) △ ○ ○ 3% by weight (present invention) ◎ ○ ○ 10% by weight (present invention) ◎ ○ 20% by weight (present invention) ○ 35% by weight (present invention) ○ ○ 40% by weight (present invention) ○ ○ 47% by weight (present invention) ○ ○ ○
【００１３】上記の結果より本発明の合金膜の付着力、
拡散及び平滑性、特に付着力が極めて良好であることを
示した。その結果、Ｃｕ−Ｎｉ合金によるオーミック電
極はＳｉ（特にｐ型Ｓｉ）とのコンタクトが良好であ
り、ｐ型Ｓｉに対するＳｃｈｏｔｔｋｙバリアの高さは
Ａｌの８０％程度で、従来のＡｌ電極よりも優れている
ことが明らかとなった。Ｃｕ−Ｎｉ合金配線材は、Ｃｕ
並みの低抵抗であり、許容電流密度がＡｌの１０倍以上
あるため、従来用いられるＡｌ配線材の３分の１〜５分
の１という配線幅を可能にした。又更に、Ｃｕ−Ｎｉ合
金ゲート電極は、従来のポリシリコン電極よりはるかに
低抵抗であり、従来の集積回路の３００倍以上の高速化
が実現される。又、従来、Ｃｕは２００℃でＳｉあるい
はＳｉＯ２中に拡散するのでＴｉＮなどでシールする必
要があったが、Ｃｕ−Ｎｉ合金は２００℃〜３００℃で
ＳｉあるいはＳｉＯ２中に拡散しないのでシールド、バ
リア層などが不要となる。From the above results, the adhesive force of the alloy film of the present invention,
It showed very good diffusion and smoothness, especially adhesion. As a result, the ohmic electrode made of the Cu—Ni alloy has good contact with Si (particularly p-type Si), and the height of the Schottky barrier to p-type Si is about 80% of Al, which is superior to the conventional Al electrode. It became clear that. Cu-Ni alloy wiring material is Cu
Since the resistance is as low as possible and the allowable current density is 10 times or more that of Al, a wiring width of 1/3 to 1/5 of the conventionally used Al wiring material is made possible. Furthermore, the resistance of the Cu—Ni alloy gate electrode is much lower than that of the conventional polysilicon electrode, and the speed of the integrated circuit is 300 times or more that of the conventional integrated circuit. Conventionally, Cu diffuses into Si or SiO 2 at 200 ° C., so it was necessary to seal it with TiN or the like. However, since Cu—Ni alloy does not diffuse into Si or SiO 2 at 200 ° C. to 300 ° C., it is shielded. No barrier layer or the like is required.
【００１４】[0014]
【発明の効果】本発明により、Ｎｉ等の金属を少量添加
したＣｕ−Ｎｉ合金薄膜により、ＳｉあるいはＳｉＯ２
表面への付着力が向上し、２００℃以上での金属原子の
拡散が防止された。更に平滑性が著しく改善され、次世
代のオーミック電極、配線材、ゲート電極、インダクタ
又はコンデンサ電極としての提供を可能にした。According to the present invention, a Cu—Ni alloy thin film to which a small amount of a metal such as Ni is added can form Si or SiO 2.
The adhesion to the surface was improved, and diffusion of metal atoms at 200 ° C. or higher was prevented. Furthermore, the smoothness has been significantly improved, and it has become possible to provide a next-generation ohmic electrode, wiring material, gate electrode, inductor or capacitor electrode.
【図１】 Ｓｉ上に合金膜（１００ｎｍ厚、室温）がの
った試料の深さ方向分析によるデプスプロファイルを示
す図である。FIG. 1 is a diagram showing a depth profile of a sample in which an alloy film (100 nm thick, room temperature) is placed on Si by depth analysis.
【図２】 ２００℃で１時間加熱した後のＳｉ上に合金
膜（１００ｎｍ厚）がのった試料の深さ方向分析による
デプスプロファイルを示す図である。FIG. 2 is a diagram showing a depth profile by depth analysis of a sample in which an alloy film (100 nm thick) is deposited on Si after heating at 200 ° C. for 1 hour.
【図３】 ４００℃で１時間加熱したあとのＳｉ上に合
金膜（１００ｎｍ厚）がのった試料の深さ方向分析によ
るデプスプロファイルである。FIG. 3 is a depth profile by a depth direction analysis of a sample in which an alloy film (100 nm thick) is deposited on Si after heating at 400 ° C. for 1 hour.
【図４】 ＳｉＯ２上に０．１μｍ厚Ｎｉ−Ｃｕ合金薄
膜を展開した試料の深さ方向分析によるデプスプロファ
イルを示す図である。FIG. 4 is a diagram showing a depth profile of a sample obtained by developing a 0.1 μm-thick Ni—Cu alloy thin film on SiO 2 by depth analysis.
【図５】ＳｉＯ２上に０．１μｍ厚Ｎｉ−Ｃｕ合金薄膜
を展開した試料を２００℃で加熱した場合のデプスプロ
ファイルを示す図である。FIG. 5 is a diagram showing a depth profile when a sample in which a 0.1 μm-thick Ni—Cu alloy thin film is developed on SiO 2 is heated at 200 ° C.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 AA02 AA03 AA04 AA05 AA06 AA10 BB04 CC01 CC03 CC05 DD33 DD37 DD43 DD78 DD83 EE02 EE14 EE15 EE16 EE17 GG03 GG09 GG10 GG11 GG12 GG14 GG19 HH08 HH09 HH16 5F033 GG01 GG02 HH12 JJ01 JJ12 KK01 PP06 PP14 PP15 QQ69 QQ73 QQ85 RR03 RR04 RR05 RR06 RR08 RR14 VV00 VV06 VV16 VV17 WW02 WW04 XX01 XX07 XX10 XX13 XX14 XX28 5F040 DA00 EC04 ED03 EJ03 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M104 AA01 AA02 AA03 AA04 AA05 AA06 AA10 BB04 CC01 CC03 CC05 DD33 DD37 DD43 DD78 DD83 EE02 EE14 EE15 EE16 EE17 GG03 GG09 GG10 GG11 GG12 GG14 H03 GG19 H03H02 GG19 KK01 PP06 PP14 PP15 QQ69 QQ73 QQ85 RR03 RR04 RR05 RR06 RR08 RR14 VV00 VV06 VV16 VV17 WW02 WW04 XX01 XX07 XX10 XX13 XX14 XX28 5F040 DA00 EC04 ED03 EJ03
Claims (11)
ｉ金属を含む合金からなることを特徴とする、オーミッ
ク電極、配線材、ゲート電極、インダクタ又はコンデン
サ電極。1. The method according to claim 1, wherein the main component is Cu metal and at least N
An ohmic electrode, a wiring material, a gate electrode, an inductor or a capacitor electrode, comprising an alloy containing i metal.
有することを特徴とする、請求項１に記載の、オーミッ
ク電極、配線材、ゲート電極、インダクタ又はコンデン
サ電極。2. The ohmic electrode, wiring material, gate electrode, inductor or capacitor electrode according to claim 1, wherein the alloy contains less than 50% by weight of Ni metal.
金属を含有することを特徴とする請求項１又は請求項２
に記載の、オーミック電極、配線材、ゲート電極、イン
ダクタ又はコンデンサ電極。3. Ni not less than 0.1% by weight and not more than 40% by weight.
3. The method according to claim 1, further comprising a metal.
4. The ohmic electrode, wiring material, gate electrode, inductor or capacitor electrode according to 1.
を含有することを特徴とする請求項１〜請求項３に記載
の、オーミック電極、配線材、ゲート電極、インダクタ
又はコンデンサ電極。4. An ohmic electrode, a wiring material, a gate electrode, an inductor or a capacitor electrode according to claim 1, which contains 3% by weight or more and 30% by weight or less of Ni metal.
Ｏ２と直接接触することを特徴とする請求項１〜請求項
４に記載の配線材又はゲート電極。5. The method according to claim 1, wherein the wiring material or the gate electrode is an insulating film Si.
The wiring material or the gate electrode according to claim 1, wherein the wiring material or the gate electrode is in direct contact with O 2 .
バリアーを介さず直接接触することを特徴とする請求項
１〜請求項４に記載のオーミック電極。6. The ohmic electrode according to claim 1, wherein said electrode is in direct contact with an n-type or p-type Si crystal without a barrier.
特徴とする請求項１〜請求項６に記載の、オーミック電
極、配線材、ゲート電極、インダクタ又はコンデンサ電
極。7. The ohmic electrode, wiring material, gate electrode, inductor or capacitor electrode according to claim 1, wherein the thickness of the alloy is less than 5 μm.
とを特徴とする請求項７に記載の、オーミック電極、配
線材、ゲート電極、インダクタ又はコンデンサ電極。8. The ohmic electrode, wiring material, gate electrode, inductor or capacitor electrode according to claim 7, wherein the thickness is 3 nm or more and 1 μm or less.
ることを特徴とする請求項７に記載の、オーミック電
極、配線材、ゲート電極、インダクタ又はコンデンサ電
極。9. The ohmic electrode, wiring material, gate electrode, inductor or capacitor electrode according to claim 7, wherein the thickness is 5 nm or more and 0.5 μm or less.
ングにより実施すること特徴とする請求項１〜請求項９
に記載のオーミック電極、配線材、ゲート電極、インダ
クタ又はコンデンサ電極の製造方法。10. The method according to claim 1, wherein the alloy is developed by CVD or sputtering.
5. The method for producing an ohmic electrode, a wiring material, a gate electrode, an inductor or a capacitor electrode according to the above.
実施すること特徴とする請求項１〜請求項１０に記載の
オーミック電極、配線材、ゲート電極、インダクタ又は
コンデンサ電極の製造方法。11. The method for producing an ohmic electrode, a wiring material, a gate electrode, an inductor or a capacitor electrode according to claim 1, wherein the alloy is developed by sputtering.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000314496A JP2002083954A (en) | 2000-09-07 | 2000-09-07 | Integrated circuit member and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000314496A JP2002083954A (en) | 2000-09-07 | 2000-09-07 | Integrated circuit member and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002083954A true JP2002083954A (en) | 2002-03-22 |
Family
ID=18793741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000314496A Pending JP2002083954A (en) | 2000-09-07 | 2000-09-07 | Integrated circuit member and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002083954A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010192554A (en) * | 2009-02-17 | 2010-09-02 | Hitachi Cable Ltd | Wiring material, tft circuit board, and target material |
| JP2010263033A (en) * | 2009-05-01 | 2010-11-18 | Hitachi Cable Ltd | Junction electrode structure, method of manufacturing the same, and target material |
| JP2013133489A (en) * | 2011-12-26 | 2013-07-08 | Sumitomo Metal Mining Co Ltd | Cu ALLOY SPUTTERING TARGET, METHOD FOR PRODUCING THE SAME, AND METAL THIN FILM |
| US9113571B2 (en) | 2012-06-22 | 2015-08-18 | Murata Manufacturing Co., Ltd. | Electronic component module and method for manufacturing the same |
| JP2016029216A (en) * | 2015-09-18 | 2016-03-03 | 住友金属鉱山株式会社 | Cu ALLOY SPUTTERING TARGET, METHOD FOR MANUFACTURING THE SAME, AND METALLIC THIN FILM |
-
2000
- 2000-09-07 JP JP2000314496A patent/JP2002083954A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010192554A (en) * | 2009-02-17 | 2010-09-02 | Hitachi Cable Ltd | Wiring material, tft circuit board, and target material |
| JP2010263033A (en) * | 2009-05-01 | 2010-11-18 | Hitachi Cable Ltd | Junction electrode structure, method of manufacturing the same, and target material |
| JP2013133489A (en) * | 2011-12-26 | 2013-07-08 | Sumitomo Metal Mining Co Ltd | Cu ALLOY SPUTTERING TARGET, METHOD FOR PRODUCING THE SAME, AND METAL THIN FILM |
| US9113571B2 (en) | 2012-06-22 | 2015-08-18 | Murata Manufacturing Co., Ltd. | Electronic component module and method for manufacturing the same |
| JP2016029216A (en) * | 2015-09-18 | 2016-03-03 | 住友金属鉱山株式会社 | Cu ALLOY SPUTTERING TARGET, METHOD FOR MANUFACTURING THE SAME, AND METALLIC THIN FILM |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wittmer et al. | Applications of TiN thin films in silicon device technology | |
| Learn | Evolution and current status of aluminum metallization | |
| Turut et al. | Electrical characteristics of atomic layer deposited Au/Ti/HfO 2/n-GaAs MIS diodes in the wide temperature range | |
| US6451664B1 (en) | Method of making a MIM capacitor with self-passivating plates | |
| US5882738A (en) | Apparatus and method to improve electromigration performance by use of amorphous barrier layer | |
| US5801444A (en) | Multilevel electronic structures containing copper layer and copper-semiconductor layers | |
| JP3361062B2 (en) | Semiconductor device | |
| JPH08274173A (en) | Triple layer of diffusion barrier body for making reaction between metallized layers of integrated circuit as small as possible | |
| US4574298A (en) | III-V Compound semiconductor device | |
| Chen et al. | Backside copper metallization of GaAs MESFETs using TaN as the diffusion barrier | |
| JPS5846192B2 (en) | contact structure | |
| US5091338A (en) | Process for forming heat resistant ohmic electrode | |
| JP4048284B2 (en) | Laminate for forming ohmic electrode and ohmic electrode | |
| JP2002083954A (en) | Integrated circuit member and its manufacturing method | |
| US6187667B1 (en) | Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit | |
| JP2000269162A (en) | Member for integrated circuit and its manufacture | |
| US5571391A (en) | Electrode structure and method for fabricating the same | |
| US3544854A (en) | Ohmic contacts for gallium arsenide semiconductors | |
| Chang et al. | Use of WN/sub X/as the diffusion barrier for interconnect copper metallization of InGaP-GaAs HBTs | |
| US9812328B2 (en) | Methods for forming low resistivity interconnects | |
| US20100176478A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP3270512B2 (en) | Method for manufacturing semiconductor device | |
| JPH01166556A (en) | N-type gaas ohmic electrode and formation thereof | |
| GB2079050A (en) | Schottky contacts | |
| Nogami et al. | Suppressed Si precipitation at an AlSi/Si contact by the presence of thin SiO2 film on the Si substrate |