JP5491947B2 - Al alloy film for display devices - Google Patents
Al alloy film for display devices Download PDFInfo
- Publication number
- JP5491947B2 JP5491947B2 JP2010104474A JP2010104474A JP5491947B2 JP 5491947 B2 JP5491947 B2 JP 5491947B2 JP 2010104474 A JP2010104474 A JP 2010104474A JP 2010104474 A JP2010104474 A JP 2010104474A JP 5491947 B2 JP5491947 B2 JP 5491947B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- film
- layer
- atomic
- alloy film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000838 Al alloy Inorganic materials 0.000 title claims description 287
- 239000010408 film Substances 0.000 claims description 387
- 239000010410 layer Substances 0.000 claims description 276
- 239000004065 semiconductor Substances 0.000 claims description 69
- 229910045601 alloy Inorganic materials 0.000 claims description 53
- 239000000956 alloy Substances 0.000 claims description 53
- 239000010409 thin film Substances 0.000 claims description 44
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 39
- 229910052779 Neodymium Inorganic materials 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 31
- 229910052750 molybdenum Inorganic materials 0.000 claims description 29
- 239000000203 mixture Substances 0.000 claims description 24
- 229910052748 manganese Inorganic materials 0.000 claims description 22
- 229910052742 iron Inorganic materials 0.000 claims description 19
- 229910052749 magnesium Inorganic materials 0.000 claims description 16
- 229910052759 nickel Inorganic materials 0.000 claims description 16
- 239000002356 single layer Substances 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 description 41
- 238000000034 method Methods 0.000 description 39
- 230000004888 barrier function Effects 0.000 description 38
- 229910052751 metal Inorganic materials 0.000 description 35
- 239000002184 metal Substances 0.000 description 35
- 229910052782 aluminium Inorganic materials 0.000 description 32
- 229910021417 amorphous silicon Inorganic materials 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 25
- 230000008569 process Effects 0.000 description 20
- 238000004544 sputter deposition Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000001039 wet etching Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000005477 sputtering target Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910000583 Nd alloy Inorganic materials 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052761 rare earth metal Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910017309 Mo—Mn Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910000858 La alloy Inorganic materials 0.000 description 1
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- -1 pressure = 2 mTorr Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 238000009718 spray deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、液晶ディスプレイや有機ディスプレイ等の表示装置に使用され、薄膜トランジスタ用のゲート、ソースおよびドレイン電極および配線材料として有用な表示装置用Ａｌ合金膜；上記Ａｌ合金膜を備えた薄膜トランジスタ基板および表示装置、並びに上記Ａｌ合金膜を形成するためのスパッタリングターゲットに関するものである。本発明のＡｌ合金膜は、ＵＬＳＩ（超大規模集積回路）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の集積回路、発光素子（ＬＥＤ）やダイオード等の電子装置等にも適用可能である。 The present invention is used for display devices such as liquid crystal displays and organic displays, and is useful as a gate, source and drain electrodes for thin film transistors and as a wiring material. Al alloy film for display devices; Thin film transistor substrate provided with the Al alloy film and display The present invention relates to an apparatus and a sputtering target for forming the Al alloy film. The Al alloy film of the present invention can be applied to integrated circuits such as ULSI (Ultra Large Scale Integrated Circuit) and ASIC (Application Specific Integrated Circuit), and electronic devices such as light emitting elements (LEDs) and diodes.
以下、液晶ディスプレイを代表例として本発明で対象とする表示装置の背景技術を説明する。ただし、本発明はこれに限定する趣旨ではない。 Hereinafter, the background art of the display device targeted by the present invention will be described using a liquid crystal display as a representative example. However, the present invention is not limited to this.
液晶ディスプレイ等のアクティブマトリックス型の液晶表示装置においては、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下「ＴＦＴ」という。）がスイッチング素子として用いられる。図１に、従来のＴＦＴ基板の基本的な構造を示す。 In an active matrix type liquid crystal display device such as a liquid crystal display, a thin film transistor (hereinafter referred to as “TFT”) is used as a switching element. FIG. 1 shows a basic structure of a conventional TFT substrate.
図１に示すように、ＴＦＴ素子は、ガラス基板１上に形成されたＴＦＴのオン・オフを制御するゲート電極２と、ゲート絶縁膜３を介して設けられた半導体シリコン層（シリコン半導体層）４と、それに接続するドレイン電極５とソース電極６とを有する。ドレイン電極５には、更に液晶表示部の画素電極に使用される透明導電膜（透明画素電極）７が接続される。ゲート電極２や、ドレイン電極５およびソース電極６に用いられる配線金属には、電気抵抗（比抵抗）が低く、加工が容易である等の理由により、純ＡｌまたはＡｌ合金が汎用されている。 As shown in FIG. 1, the TFT element includes a gate electrode 2 for controlling on / off of a TFT formed on a glass substrate 1 and a semiconductor silicon layer (silicon semiconductor layer) provided via a gate insulating film 3. 4, and a drain electrode 5 and a source electrode 6 connected thereto. The drain electrode 5 is further connected with a transparent conductive film (transparent pixel electrode) 7 used for the pixel electrode of the liquid crystal display unit. As the wiring metal used for the gate electrode 2, the drain electrode 5, and the source electrode 6, pure Al or an Al alloy is widely used because of its low electrical resistance (specific resistance) and easy processing.
従来、Ａｌ配線（純ＡｌまたはＡｌ合金）と透明導電膜７との界面及び／又はＡｌ配線膜とＴＦＴの半導体シリコン層４との界面には、これらが直接接触しないよう、Ｍｏ、Ｃｒ、Ｗ等の高融点金属からなるバリアメタル層１１を設けていた。バリアメタル層１１を介在させずにＡｌ配線膜をＴＦＴの半導体層に直接接触させると、その後の工程（例えば、ＴＦＴの上に形成する絶縁層等の成膜工程や、シンタリングやアニーリング等の熱工程等）における高温プロセスによって、Ａｌ原子がシリコン半導体層中に拡散してＴＦＴ特性を劣化させ、Ａｌ配線の電気抵抗が増大させるという問題があった。また、Ａｌ配線膜の形成後、ＣＶＤ法等によってシリコン窒化膜（保護膜）が約１００〜３００℃の温度で成膜されるがバリアメタル層１１がないと、Ａｌ配線膜の表面にヒロックと呼ばれるコブ状の突起が形成され、画面の表示品位が低下する等の問題があった。さらに、バリアメタル層１１がないと、液晶表示装置の成膜工程で生じる酸素によってＡｌが酸化され、Ａｌ配線膜と透明導電膜（画素電極）との界面や、Ａｌ配線膜と半導体層との界面にＡｌ酸化物の絶縁層が生成し、接触抵抗（コンタクト抵抗）が増大して、画素動作の遅延や局所的な発熱が生じるという問題もあった。 Conventionally, Mo, Cr, W, and the like are prevented from directly contacting the interface between the Al wiring (pure Al or Al alloy) and the transparent conductive film 7 and / or the interface between the Al wiring film and the semiconductor silicon layer 4 of the TFT. A barrier metal layer 11 made of a refractory metal such as the above is provided. If the Al wiring film is brought into direct contact with the semiconductor layer of the TFT without interposing the barrier metal layer 11, subsequent processes (for example, a film forming process such as an insulating layer formed on the TFT, a sintering process, an annealing process, etc.) Due to the high temperature process in the thermal process, etc., Al atoms diffuse into the silicon semiconductor layer, which deteriorates TFT characteristics and increases the electrical resistance of the Al wiring. Further, after the formation of the Al wiring film, a silicon nitride film (protective film) is formed at a temperature of about 100 to 300 ° C. by a CVD method or the like, but without the barrier metal layer 11, hillocks are formed on the surface of the Al wiring film. There is a problem that a hump-like protrusion called is formed and the display quality of the screen is lowered. Further, without the barrier metal layer 11, Al is oxidized by oxygen generated in the film forming process of the liquid crystal display device, and the interface between the Al wiring film and the transparent conductive film (pixel electrode) or between the Al wiring film and the semiconductor layer. There is a problem in that an insulating layer of Al oxide is generated at the interface, and the contact resistance (contact resistance) increases to cause pixel operation delay and local heat generation.
例えば特許文献１〜３には、Ｍｏ、Ｍｏ合金、Ｃｒ、Ｗ、Ｔｉ、Ｔａ等のバリアメタル層を介在して、ソース・ドレイン電極と半導体シリコン層を接合する方法が介在している。しかし、バリアメタル層１１を形成するためには、ゲート電極２やソース電極６、更にはドレイン電極５の形成に必要な成膜用スパッタ装置に加えて、バリアメタル形成用の成膜チャンバーを余分に装備しなければならない。さらにバリアメタル層として使用されるＭｏ、Ｃｒ、Ｗは希少金属であるためＡｌに比べて材料コストが高く、生産コストを増大する原因となっている。加えて、フォトリソグラフィによる微細加工プロセスの際に、バリアメタルと純ＡｌまたはＡｌ合金の薬液に対するエッチングレートが異なるため微細加工精度が低下することから、生産性の低下も重大な問題であった。 For example, Patent Documents 1 to 3 include a method of joining a source / drain electrode and a semiconductor silicon layer via a barrier metal layer such as Mo, Mo alloy, Cr, W, Ti, Ta, or the like. However, in order to form the barrier metal layer 11, in addition to the film forming sputtering apparatus necessary for forming the gate electrode 2, the source electrode 6, and the drain electrode 5, an extra film forming chamber for forming the barrier metal is provided. Must be equipped. Furthermore, since Mo, Cr, and W used as the barrier metal layer are rare metals, the material cost is higher than that of Al, which increases the production cost. In addition, in the microfabrication process by photolithography, the etching rate with respect to the chemical solution of the barrier metal and pure Al or Al alloy is different, so that the microfabrication accuracy is lowered, so that the productivity reduction is also a serious problem.
このような問題に鑑み、Ａｌ合金膜と、半導体シリコン層または透明導電膜との間のバリアメタル層を省略しても上記問題（すなわち、ＡｌとＳｉとの相互拡散や、透明導電膜／半導体層との接触抵抗の増加や、電気抵抗の増大等の問題）を解決することが可能な直接接触（ダイレクトコンタクト、ＤＣ）技術が提案されている（例えば特許文献４〜９を参照）。 In view of such a problem, even if the barrier metal layer between the Al alloy film and the semiconductor silicon layer or the transparent conductive film is omitted, the above problem (that is, mutual diffusion of Al and Si, transparent conductive film / semiconductor There has been proposed a direct contact (direct contact, DC) technique capable of solving problems such as an increase in contact resistance with a layer and an increase in electrical resistance (see, for example, Patent Documents 4 to 9).
このうち特許文献４〜６は、主に半導体シリコン層との直接接触が可能なダイレクトコンタクト技術か開示されている。特許文献４には、Ｎｉを０．１〜６原子％含むＡｌ合金を用い、半導体層との界面にＡｌとＳｉの拡散を防止するシリサイド等のＮｉ含有析出物を形成させる技術が開示されている。また、特許文献５には、Ａｌを母材として、Ｎｉを添加し、更にＳｉ及びＬａを含むＡｌ合金が開示されており、Ｓｉの添加によってＡｌとＳｉの相互拡散が抑制され、Ｌａの添加によって耐ヒロック性が向上することが記載されている。更に特許文献６には、Ａｌ合金膜と半導体層の界面にシリコン窒化層（窒素含有層）を設けることによってＡｌとＳｉの相互拡散を防止する技術が提案されている。 Among these, Patent Documents 4 to 6 disclose a direct contact technique capable of mainly making direct contact with a semiconductor silicon layer. Patent Document 4 discloses a technique of using an Al alloy containing 0.1 to 6 atomic% of Ni and forming Ni-containing precipitates such as silicide for preventing diffusion of Al and Si at the interface with the semiconductor layer. Yes. Further, Patent Document 5 discloses an Al alloy containing Al as a base material, Ni added, and further containing Si and La. The addition of Si suppresses mutual diffusion of Al and Si, and La is added. Describes that hillock resistance is improved. Further, Patent Document 6 proposes a technique for preventing interdiffusion between Al and Si by providing a silicon nitride layer (nitrogen-containing layer) at the interface between the Al alloy film and the semiconductor layer.
一方、特許文献７〜９には、Ａｌ合金膜と透明導電膜との間のバリアメタル層を省略するＩＴＯダイレクトコンタクト技術として、Ｎｉ等の合金成分を含有するＡｌ合金が開示されている。 On the other hand, Patent Documents 7 to 9 disclose Al alloys containing an alloy component such as Ni as an ITO direct contact technique that omits the barrier metal layer between the Al alloy film and the transparent conductive film.
本発明の目的は、シリコン半導体層および／または透明導電膜との間のバリアメタル層を省略しても、ＡｌとＳｉの相互拡散を抑制でき、低抵抗のオーミック特性を有する電気的接触が得られると共に、例えば表示装置の製造工程における熱処理プロセスにおいてＡｌ合金膜が約１００〜３００℃の高温に達した場合でも、十分な耐熱性を有する表示装置用Ａｌ合金膜を提供することにある。 The object of the present invention is to suppress the interdiffusion of Al and Si even when the barrier metal layer between the silicon semiconductor layer and / or the transparent conductive film is omitted, and to obtain an electrical contact having a low resistance ohmic characteristic. Another object is to provide an Al alloy film for a display device having sufficient heat resistance even when the Al alloy film reaches a high temperature of about 100 to 300 ° C., for example, in a heat treatment process in the manufacturing process of the display device.
好ましくは、シリコン半導体層との間のバリアメタル層を省略しても、ＡｌとＳｉの相互拡散を抑制でき、低抵抗のオーミック特性を有する電気的接触が得られると共に、Ａｌ配線膜の電気抵抗を低減し、且つ、配線膜の微細加工において、その端面を設計通りのテーパ形状に加工することが可能な表示装置用Ａｌ合金膜を提供することにある。 Preferably, even if the barrier metal layer between the silicon semiconductor layer is omitted, the mutual diffusion of Al and Si can be suppressed, and an electrical contact having a low resistance ohmic characteristic can be obtained, and the electrical resistance of the Al wiring film Another object of the present invention is to provide an Al alloy film for a display device in which the end face can be processed into a tapered shape as designed in the fine processing of the wiring film.
好ましくは、ＩＴＯ（酸化インジウムスズ）やＩＺＯ（酸化インジウム亜鉛）のような透明導電膜と直接接触しても、低抵抗のオーミック接触を確保できると共に、例えば表示装置の製造工程における熱処理プロセスにおいてＡｌ合金膜が約１００〜３００℃の高温に達した場合でも、十分な耐熱性を有する表示装置用Ａｌ合金膜を供することである。 Preferably, even if it is in direct contact with a transparent conductive film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide), a low resistance ohmic contact can be ensured and, for example, Al can be used in a heat treatment process in a display device manufacturing process. Even when the alloy film reaches a high temperature of about 100 to 300 ° C., it is to provide an Al alloy film for a display device having sufficient heat resistance.
本発明の他の目的は、上記Ａｌ合金膜をスパッタ法により成膜するために有用なスパッタリングターゲットを提供することである。 Another object of the present invention is to provide a sputtering target useful for forming the Al alloy film by sputtering.
上記課題を解決し得た本発明に係る第１の表示装置用Ａｌ合金膜（第１のＡｌ合金膜と略記する場合がある。）は、表示装置の基板上で、薄膜トランジスタの半導体層および／または透明導電膜と直接接続されるＡｌ合金膜であって、前記Ａｌ合金膜は、３０原子％以上のＭｏを含有するＡｌ−Ｍｏ合金；またはＭｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足するＡｌ合金の単層からなるところに要旨を有するものである。 The first Al alloy film for a display device (which may be abbreviated as the first Al alloy film) according to the present invention, which has solved the above problems, is formed on the substrate of the display device and the semiconductor layer of the thin film transistor and / or Or an Al alloy film directly connected to a transparent conductive film, wherein the Al alloy film is an Al—Mo alloy containing 30 atomic% or more of Mo; or Mo and Mn, Nd, Ni, Mg, and Fe An Al—Mo—X alloy containing at least one selected from the group X, wherein the Mo content is [Mo] and the X group content is [X], and is 30 atomic%. ≦ [Mo] + [X] ≦ 80 atomic% and [Mo] ≧ 10 atomic%, the main point is that it is composed of a single layer of Al alloy.
また、上記課題を解決し得た本発明に係る第２の表示装置用Ａｌ合金膜（第２のＡｌ合金膜と略記する場合がある。）は、表示装置の基板上で、薄膜トランジスタの半導体層と直接接続されるＡｌ合金膜であって、前記Ａｌ合金膜は、３０原子％以上のＭｏを含有するＡｌ−Ｍｏ合金；またはＭｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足する第１層と、純Ａｌ膜またはＡｌ合金の第２層と、からなり、前記第１層は、半導体と直接接続されている配線の下地膜であるところに要旨を有するものである。 In addition, the second Al alloy film for a display device according to the present invention that can solve the above problems (sometimes abbreviated as a second Al alloy film) is a semiconductor layer of a thin film transistor on a substrate of the display device. An Al alloy film directly connected to the Al alloy film, wherein the Al alloy film is an Al—Mo alloy containing 30 atomic% or more of Mo; or X group consisting of Mo and Mn, Nd, Ni, Mg, and Fe An Al—Mo—X alloy containing at least one selected from the group consisting of 30 at% ≦ [Mo] where the Mo content is [Mo] and the X group content is [X]. + [X] ≦ 80 atomic% and [Mo] ≧ 10 atomic%, and a second layer of a pure Al film or an Al alloy, and the first layer is directly connected to the semiconductor. The main point is that it is a base film of the connected wiring.
また、上記課題を解決し得た本発明に係る第３の表示装置用Ａｌ合金膜（第３のＡｌ合金膜と略記する場合がある。）は、表示装置の基板上で、薄膜トランジスタの半導体層および透明導電膜と直接接続されるＡｌ合金膜であって、前記Ａｌ合金膜は、３０原子％以上のＭｏを含有するＡｌ−Ｍｏ合金；またはＭｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足する第１層と、純Ａｌ膜またはＡｌ合金の第２層と、３０原子％以上のＭｏを含有するＡｌ−Ｍｏ合金；またはＭｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足する第３層と、からなり、前記第１層は前記半導体と直接接続される配線の下地膜であり、前記第３層は前記透明導電膜と直接接続される配線の上層膜であるところに要旨を有するものである。 In addition, the third Al alloy film for a display device (sometimes abbreviated as a third Al alloy film) according to the present invention, which has solved the above problems, is a semiconductor layer of a thin film transistor on the substrate of the display device. And an Al alloy film directly connected to the transparent conductive film, wherein the Al alloy film is an Al—Mo alloy containing 30 atomic% or more of Mo; or Mo and Mn, Nd, Ni, Mg, and Fe An Al—Mo—X alloy containing at least one selected from the group X, wherein the Mo content is [Mo] and the X group content is [X], and is 30 atomic%. ≦ [Mo] + [X] ≦ 80 atomic% and [Mo] ≧ 10 atomic%, a second layer of pure Al film or Al alloy, and containing 30 atomic% or more of Mo Al-Mo alloy; or Mo and Mn, Nd, Ni, Mg, and An Al—Mo—X alloy containing at least one selected from the X group consisting of Fe, wherein the Mo content is [Mo] and the X group content is [X], 30 atoms % ≦ [Mo] + [X] ≦ 80 atomic% and [Mo] ≧ 10 atomic%, and the first layer is a base film for wiring directly connected to the semiconductor. The third layer has a gist in that it is an upper layer film of a wiring directly connected to the transparent conductive film.
また、上記課題を解決し得た本発明に係る第４の表示装置用Ａｌ合金膜（第４のＡｌ合金膜と略記する場合がある。）は、表示装置の基板上で、薄膜トランジスタの半導体層と直接接続されるＡｌ合金膜であって、前記Ａｌ合金膜は、３０原子％以上のＭｏを含有するＡｌ−Ｍｏ合金；またはＭｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足する第１層と、純Ａｌ膜またはＡｌ合金の第２層と、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される少なくとも一種の元素を含有する第３層と、からなり、前記第１層は前記半導体と直接接続され配線の下地膜であり、前記第３層は前記透明導電膜と直接接続される配線の上層膜であるところに要旨を有するものである。 In addition, the fourth Al alloy film for a display device (sometimes abbreviated as a fourth Al alloy film) according to the present invention, which has solved the above problems, is a semiconductor layer of a thin film transistor on the substrate of the display device. An Al alloy film directly connected to the Al alloy film, wherein the Al alloy film is an Al—Mo alloy containing 30 atomic% or more of Mo; or X group consisting of Mo and Mn, Nd, Ni, Mg, and Fe An Al—Mo—X alloy containing at least one selected from the group consisting of 30 at% ≦ [Mo] where the Mo content is [Mo] and the X group content is [X]. A first layer satisfying + [X] ≦ 80 atomic% and [Mo] ≧ 10 atomic%, a second layer of a pure Al film or an Al alloy, and Mo, Cr, Ti, Ta, and W A third layer containing at least one element selected from the group, The first layer has a gist in that it is directly connected to the semiconductor and serves as a base film for wiring, and the third layer is an upper layer film of wiring that is directly connected to the transparent conductive film.
本発明の好ましい実施形態において、上記第２〜第４の表示装置用Ａｌ合金膜におけるＡｌ合金膜の電気抵抗率は３．０〜１２．０μΩｃｍである。 In a preferred embodiment of the present invention, the electrical resistivity of the Al alloy film in the second to fourth display device Al alloy films is 3.0 to 12.0 μΩcm.
本発明の好ましい実施形態において、上記第２〜第４の表示装置用Ａｌ合金膜における第１層の膜厚は１０ｎｍ以上１００ｎｍ以下である。 In preferable embodiment of this invention, the film thickness of the 1st layer in the said 2nd-4th Al alloy film for display apparatuses is 10 nm or more and 100 nm or less.
本発明の好ましい実施形態において、上記第３〜第４の表示装置用Ａｌ合金膜における第３層の膜厚は１０ｎｍ以上１００ｎｍ以下である。 In preferable embodiment of this invention, the film thickness of the 3rd layer in the said 3rd-4th Al alloy film for display apparatuses is 10 nm or more and 100 nm or less.
本発明の好ましい実施形態において、上記第３の表示装置用Ａｌ合金膜における第３層のＡｌ合金の組成は第１層のＡｌ合金の組成と同一である。 In a preferred embodiment of the present invention, the composition of the third layer Al alloy in the third display device Al alloy film is the same as the composition of the first layer Al alloy.
本発明の好ましい実施形態において、上記第１の表示装置用Ａｌ合金膜における単層の膜厚は１０ｎｍ以上１０００ｎｍ以下である。 In preferable embodiment of this invention, the film thickness of the single layer in the said 1st Al alloy film for display apparatuses is 10 nm or more and 1000 nm or less.
また、上記課題を解決し得た本発明のスパッタリングターゲットは、Ｍｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有し、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足し、残部：Ａｌおよび不可避的不純物であるところに要旨を有するものである。 Moreover, the sputtering target of the present invention that has solved the above-mentioned problems contains Mo and at least one selected from the group X consisting of Mn, Nd, Ni, Mg, and Fe, and the content of Mo is increased. When the content of [Mo] and group X is [X], 30 atomic% ≦ [Mo] + [X] ≦ 80 atomic% and [Mo] ≧ 10 atomic% are satisfied, and the balance: Al and It has a gist where it is an inevitable impurity.
本発明には、上記の表示装置用Ａｌ合金膜を備えた薄膜トランジスタ基板や、上記薄膜トランジスタ基板を備えた表示装置も包含される。 The present invention includes a thin film transistor substrate provided with the above-described Al alloy film for a display device and a display device provided with the above thin film transistor substrate.
本発明は上記のように構成されているため、シリコン半導体層および／または透明導電膜との間のバリアメタル層を省略しても、これらとの接触抵抗が低く、ＡｌとＳｉの相互拡散を抑制でき、低抵抗のオーミック特性を有する電気的接触が得られる表示装置用Ａｌ合金膜を提供することができた。本発明のＡｌ合金膜は、耐熱性およびウェットエッチング性にも優れているため、表示装置の製造工程における熱処理プロセスに曝されても高い耐熱性を維持し、配線膜の微細加工において設計通りのテーパー形状に端面を加工することも可能であり、表示装置用Ａｌ合金膜として極めて有用である。 Since the present invention is configured as described above, even if the barrier metal layer between the silicon semiconductor layer and / or the transparent conductive film is omitted, the contact resistance with these layers is low, and interdiffusion between Al and Si is prevented. It was possible to provide an Al alloy film for a display device that can be suppressed and can provide electrical contact with low-resistance ohmic characteristics. Since the Al alloy film of the present invention is excellent in heat resistance and wet etching property, it maintains high heat resistance even when exposed to a heat treatment process in the manufacturing process of a display device, and as designed in fine processing of a wiring film. It is also possible to process the end face into a tapered shape, which is extremely useful as an Al alloy film for display devices.
本発明の表示装置用Ａｌ合金膜は、３０原子％以上のＭｏを含有するＡｌ−Ｍｏ合金；またはＭｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足するＡｌ−Ｍｏ−Ｘ合金を、配線そのものまたは配線の下地膜として用いたところに特徴がある。このようなＡｌ合金膜を用いれば、Ｍｏなどの高融点金属薄膜（バリアメタル）を介さずに、半導体層および／または透明導電膜と電気的に直接接続することが可能であり、直接接触しても、低抵抗なオーミック特性が得られる。詳細には、半導体層および／または透明導電膜との接触抵抗が低く、ＡｌとＳｉの相互拡散が抑制されてＴＦＴ特性にも優れている。 The Al alloy film for a display device of the present invention is an Al—Mo alloy containing 30 atomic% or more of Mo; or at least one selected from the group X consisting of Mo and Mn, Nd, Ni, Mg, and Fe. In which the Mo content is [Mo] and the X group content is [X], 30 atomic% ≦ [Mo] + [X] ≦ 80 atoms % And [Mo] ≧ 10 atomic%, an Al—Mo—X alloy is used as a wiring itself or a wiring base film. By using such an Al alloy film, it is possible to directly connect the semiconductor layer and / or the transparent conductive film without going through a refractory metal thin film (barrier metal) such as Mo. However, ohmic characteristics with low resistance can be obtained. Specifically, the contact resistance with the semiconductor layer and / or the transparent conductive film is low, the mutual diffusion of Al and Si is suppressed, and the TFT characteristics are excellent.
詳細には、本発明のＡｌ合金膜は、以下のように第１〜第４のＡｌ合金膜を含むものである。 Specifically, the Al alloy film of the present invention includes the first to fourth Al alloy films as follows.
（１）第１のＡｌ合金膜は、薄膜トランジスタの半導体層および／または透明導電膜と直接接続されるものであり、上記のＡｌ−Ｍｏ合金またはＡｌ−Ｍｏ−Ｘ合金を単層で含むものである。
（２）第２のＡｌ合金膜は、薄膜トランジスタの半導体層と直接接続されるものであり、半導体層に上記のＡｌ−Ｍｏ合金またはＡｌ−Ｍｏ−Ｘ合金（第１層）が直接接続され、その上に、純Ａｌ膜またはＡｌ合金の第２層が積層された２層構成であり、Ａｌ合金膜全体の好ましい電気抵抗率は、３．０〜１２．０μΩｃｍである。
（３）第３のＡｌ合金膜は、薄膜トランジスタの半導体層および透明導電膜と直接接続されるものであり、上記第２層のＡｌ合金膜の上に、上記のＡｌ−Ｍｏ合金またはＡｌ−Ｍｏ−Ｘ合金（第３層）が更に積層されて透明導電膜と直接接続された３層構成（サンドイッチ構成）である。
（３）第４のＡｌ合金膜は、第３のＡｌ合金膜の変形態様であり、第３層が、従来のバリアメタル膜（Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される少なくとも一種の高融点金属元素を含有する膜）で構成されている。すなわち、第３のＡｌ合金膜は、上記第２層のＡｌ合金膜の上に、上記バリアメタルの第３層が積層されて透明導電膜と接続された３層構成（サンドイッチ構成）である。
(1) The first Al alloy film is directly connected to the semiconductor layer of the thin film transistor and / or the transparent conductive film, and includes the above-described Al—Mo alloy or Al—Mo—X alloy as a single layer.
(2) The second Al alloy film is directly connected to the semiconductor layer of the thin film transistor, and the Al—Mo alloy or Al—Mo—X alloy (first layer) is directly connected to the semiconductor layer, A two-layer structure in which a second layer of a pure Al film or an Al alloy is laminated thereon, and a preferable electrical resistivity of the entire Al alloy film is 3.0 to 12.0 μΩcm.
(3) The third Al alloy film is directly connected to the semiconductor layer and the transparent conductive film of the thin film transistor. On the Al alloy film of the second layer, the Al—Mo alloy or the Al—Mo is provided. -X alloy (third layer) is further laminated and has a three-layer structure (sandwich structure) directly connected to the transparent conductive film.
(3) The fourth Al alloy film is a modification of the third Al alloy film, and the third layer is selected from the group consisting of conventional barrier metal films (Mo, Cr, Ti, Ta, and W). A film containing at least one refractory metal element). That is, the third Al alloy film has a three-layer structure (sandwich structure) in which the third layer of the barrier metal is laminated on the second Al alloy film and connected to the transparent conductive film.
このように上記第２〜第４のＡｌ合金膜は、第１のＡｌ−Ｍｏ合金またはＡｌ−Ｍｏ−Ｘ合金膜の上に、以下に詳述するように種々の特性付与を目的として第２および第３の層が積層されたものであり、用途や要求特性などに応じて、上記Ａｌ合金膜を使い分けすることができる。 As described above, the second to fourth Al alloy films are formed on the first Al—Mo alloy or Al—Mo—X alloy film for the purpose of imparting various characteristics as described in detail below. And the third layer is laminated, and the Al alloy film can be properly used according to the application and required characteristics.
例えば比較的配線抵抗のスペックが厳しくない小型パネルの場合、単層構造（第１層のＡｌ合金のみ）から構成される第１のＡｌ合金膜を好適に使用することができる。一方、例えば、低い配線抵抗が求められる大型パネルにおいては、電気抵抗率の低い純ＡｌまたはＡｌ合金が第２層として第１層Ａｌ合金上に積層された２層構造から構成される第２のＡｌ合金膜を好適に使用することができる。上記第２のＡｌ合金膜は、第１層と第２層との間で薬液によるエッチングレート差が小さく、ウェットエッチング性に優れているため、良好なテーパ形状のＡｌ配線が得られるという利点もある。 For example, in the case of a small panel whose wiring resistance specifications are not comparatively strict, the first Al alloy film composed of a single layer structure (only the first layer Al alloy) can be preferably used. On the other hand, for example, in a large panel that requires low wiring resistance, a second layer composed of a two-layer structure in which pure Al or Al alloy having a low electrical resistivity is laminated on the first layer Al alloy as the second layer. An Al alloy film can be preferably used. Since the second Al alloy film has a small etching rate difference due to the chemical solution between the first layer and the second layer and is excellent in wet etching property, there is also an advantage that a good tapered Al wiring can be obtained. is there.
一方、第２のＡｌ合金膜のように、上層（第２層）に純Ａｌなどが形成されている場合において、透明導電膜と直接接触させると、Ａｌ薄膜の界面に高抵抗のＡｌ酸化層が形成されて透明導電膜との接触抵抗が非常に高くなる。透明導電膜との接触抵抗低減の目的で、第４のＡｌ合金膜の場合のように、ＭｏやＣｒ等のバリアメタルを介して透明導電膜と接続した３層構造としても良いが、あるいは、第３のＡｌ合金膜（第１層と同じ構成の第３層を第２層の上に積層したサンドイッチ構成）を好適に使用することができる。これにより、バリアメタルを省略しても、透明導電膜と低抵抗のオーミック特性を実現することができる。 On the other hand, when pure Al or the like is formed on the upper layer (second layer) as in the second Al alloy film, a high resistance Al oxide layer is formed at the interface of the Al thin film when in direct contact with the transparent conductive film. Is formed, and the contact resistance with the transparent conductive film becomes very high. For the purpose of reducing contact resistance with the transparent conductive film, it may be a three-layer structure connected to the transparent conductive film through a barrier metal such as Mo or Cr, as in the case of the fourth Al alloy film, or A third Al alloy film (a sandwich structure in which a third layer having the same structure as the first layer is laminated on the second layer) can be suitably used. Thereby, even if a barrier metal is omitted, a transparent conductive film and low resistance ohmic characteristics can be realized.
従って、本発明のＡｌ合金膜は、ＴＦＴ基板の電極または配線膜として好適に用いられる。例えば、ＴＦＴのソース・ドレイン用電極としてシリコン半導体に低抵抗で直接接触が可能であると共に、配線膜として透明電極に低抵抗で直接接触も可能である。 Therefore, the Al alloy film of the present invention is suitably used as an electrode or wiring film of a TFT substrate. For example, it is possible to directly contact a silicon semiconductor with a low resistance as a source / drain electrode of a TFT and to directly contact a transparent electrode as a wiring film with a low resistance.
以下、各Ａｌ合金膜について説明する。 Hereinafter, each Al alloy film will be described.
（１）第１のＡｌ合金膜（単層）
第１のＡｌ合金膜は、透明導電膜および／または薄膜トランジスタの半導体層と直接接続されるＡｌ合金膜であって、前記Ａｌ合金膜は、上記のとおり３０原子％以上のＭｏを含有するＡｌ−Ｍｏ合金、またはＡｌ−Ｍｏ−Ｘ合金［Ａｌ−Ｍｏ−Ｘ合金について、詳細には、Ｍｏと；Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足する］を単層として含んでいるところに特徴がある。
(1) First Al alloy film (single layer)
The first Al alloy film is an Al alloy film directly connected to a transparent conductive film and / or a semiconductor layer of a thin film transistor, and the Al alloy film is an Al— containing 30 atomic% or more of Mo as described above. Mo alloy or Al—Mo—X alloy [For Al—Mo—X alloy, in detail, Mo and at least one selected from the group X consisting of Mn, Nd, Ni, Mg, and Fe are included. Al-Mo-X alloy, wherein the content of Mo is [Mo] and the content of group X is [X], 30 atomic% ≦ [Mo] + [X] ≦ 80 atomic%, and [Mo] ≧ 10 atomic%] is included as a single layer.
本発明を最も特徴付けるＡｌ−Ｍｏ合金またはＡｌ−Ｍｏ−Ｘ合金を構成するＭｏおよびＸ群の元素（Ｘ群元素）は、高融点金属薄膜などのバリアメタルを介さずに半導体層および透明導電膜に直接接触しても低抵抗なオーミック特性が得られるための元素として有用である。 Mo and X group elements (X group elements) constituting the Al-Mo alloy or Al-Mo-X alloy, which characterize the present invention most, are a semiconductor layer and a transparent conductive film without using a barrier metal such as a refractory metal thin film. It is useful as an element for obtaining a low-resistance ohmic characteristic even if it is directly contacted.
ここでＭｏの作用についてもう少し詳しく説明する。以下に詳述するように本発明のＡｌ合金膜は、スパッタリング法で形成されるが、スパッタリング蒸着直後のＡｌ合金膜は微結晶であり、高密度の粒界が存在するので、添加元素は、Ａｌの粒界に沿って移動し、Ａｌ合金膜の表面（すなわち、半導体層との界面）へ拡散し易い状態にある。本発明では、Ａｌ合金膜の中央部近傍での添加元素Ｍｏの濃度を出来るだけ低くし、Ａｌ合金膜表面での添加元素Ｍｏの濃度を極力高く制御することにより、Ａｌ中へ拡散する半導体層由来のＳｉとＭｏとが反応してシリサイドがＡｌ合金膜と半導体層との界面に形成されることを狙っている。このシリサイドは、ＡｌとＳｉとの相互拡散を抑制するため拡散バリアとして機能するため、低抵抗のオーミック接触が得られるようになる。 Here, the effect of Mo will be described in more detail. As will be described in detail below, the Al alloy film of the present invention is formed by a sputtering method, but the Al alloy film immediately after sputtering deposition is microcrystalline, and there are high-density grain boundaries. It moves along the grain boundary of Al and is in a state where it easily diffuses to the surface of the Al alloy film (that is, the interface with the semiconductor layer). In the present invention, the concentration of the additive element Mo near the center of the Al alloy film is made as low as possible, and the concentration of the additive element Mo on the surface of the Al alloy film is controlled as high as possible, so that the semiconductor layer diffuses into Al. It is intended that Si and Mo derived from the reaction react to form silicide at the interface between the Al alloy film and the semiconductor layer. Since this silicide functions as a diffusion barrier in order to suppress interdiffusion between Al and Si, a low-resistance ohmic contact can be obtained.
本発明者らの検討結果によれば、Ｓｉ半導体層中へのＡｌ元素の拡散は、Ａｌ合金膜蒸着後における高温プロセスにおいて著しいことがわかった。この高温プロセスとしては、例えばＳｉＮ絶縁膜の蒸着（約２００〜４００℃）や、電極と半導体層、ゲート絶縁体界面の安定化処理（約２００〜４００℃）が挙げられ、これらの熱処理中に、ソース・ドレイン電極と半導体層界面でＡｌ、Ｓｉ原子の著しい拡散が生じると考えられる。一方、Ｍｏを添加することで半導体層界面のＭｏ濃度は高くなるため、ＭｏがＳｉと反応してシリサイドが形成され、Ａｌ側へのＳｉ拡散が抑制されると同時にＳｉ側へのＡｌ拡散も抑制される。また、Ｍｏを添加することで高温プロセスにおけるＡｌの結晶成長が抑制され、Ａｌ合金と半導体層界面における結晶成長に伴う応力が減少するため、Ａｌ、Ｓｉの相互拡散が起こりにくくなると推察される。 According to the examination results of the present inventors, it has been found that the diffusion of Al element into the Si semiconductor layer is remarkable in the high temperature process after the deposition of the Al alloy film. Examples of the high-temperature process include vapor deposition of an SiN insulating film (about 200 to 400 ° C.) and stabilization treatment (about 200 to 400 ° C.) of an electrode / semiconductor layer and a gate insulator interface. It is considered that significant diffusion of Al and Si atoms occurs at the interface between the source / drain electrodes and the semiconductor layer. On the other hand, the addition of Mo increases the Mo concentration at the interface of the semiconductor layer, so Mo reacts with Si to form silicide, and Si diffusion to the Al side is suppressed, and at the same time, Al diffusion to the Si side is also suppressed. It is suppressed. In addition, it is presumed that the addition of Mo suppresses Al crystal growth in a high-temperature process and reduces stress associated with crystal growth at the interface between the Al alloy and the semiconductor layer, so that interdiffusion between Al and Si hardly occurs.
（Ａｌ−Ｍｏ合金）
本発明では、Ｘ群元素を含有しないＡｌ−Ｍｏ合金を用いることができる。ＭｏによるＡｌとＳｉの相互拡散防止作用を有効に発揮させるためには、Ｍｏの含有量を３０原子％以上とする。好ましいＭｏ量は４０原子％以上である。ただし、Ｍｏを過剰に添加すると、フォトレジストとの密着性が低下して配線の加工精度が低下する問題があるため、その上限を８０原子％とすることが好ましい。より好ましいＭｏ量は６０原子％以下である。
(Al-Mo alloy)
In the present invention, an Al—Mo alloy containing no X group element can be used. In order to effectively exhibit the effect of preventing mutual diffusion of Al and Si by Mo, the Mo content is set to 30 atomic% or more. A preferable Mo amount is 40 atomic% or more. However, if Mo is added excessively, there is a problem that the adhesion with the photoresist is lowered and the processing accuracy of the wiring is lowered. Therefore, the upper limit is preferably 80 atomic%. A more preferable amount of Mo is 60 atomic% or less.
（Ａｌ−Ｍｏ−Ｘ合金）
本発明では、上記Ａｌ−Ｍｏ合金の代わりに、ＭｏとＸ群元素を両方含むＡｌ−Ｍｏ−Ｘ合金を用いることができる。上記Ｘ群元素は、Ｍｏと同様、Ａｌ電極とＳｉ半導体層界面においてＡｌとＳｉの相互拡散を抑制する作用を有するものである。Ａｌ−Ｍｏ−Ｘ合金では、Ａｌ−Ｍｏ合金に比べてＭｏの量を少なくしているため、Ｍｏによる上記作用が十分に発揮されない場合があるが、それを補完する目的で、Ｘ群元素を添加したのである。
(Al-Mo-X alloy)
In the present invention, an Al—Mo—X alloy containing both Mo and an X group element can be used in place of the Al—Mo alloy. The X group element has an action of suppressing interdiffusion of Al and Si at the interface between the Al electrode and the Si semiconductor layer, like Mo. In the Al-Mo-X alloy, since the amount of Mo is less than that in the Al-Mo alloy, the above-mentioned action due to Mo may not be sufficiently exhibited. It was added.
すなわち、Ｓｉ半導体層と接触する第１層に、Ｘ群元素を含有しないＡｌ−Ｍｏ合金層を形成し、その上に第２層（純ＡｌまたはＡｌ合金層）を形成すると、Ｍｏ添加量が３０原子％未満と低い領域では第２層中のＡｌ原子が第１層のＡｌ−Ｍｏ合金中を拡散し、更にＳｉ半導体中を拡散するようになる。第１層中のＡｌ原子は、主にＡｌ結晶粒界を通って移動すると考えられる。同時にＳｉ半導体中のＳｉは第１層中のＡｌ合金の粒界を拡散するようになる。そこで本発明では、このようなＡｌ電極とＳｉ半導体層界面におけるＡｌとＳｉの相互拡散を抑制する目的で、第１層中にＸ群元素を添加した。本発明で規定するＡｌ−Ｍｏ−Ｘ合金を第１層として用いれば、半導体層と電極層との界面におけるＡｌとＳｉの拡散が抑制され、良好な界面を得ることができる。 That is, when an Al—Mo alloy layer not containing an X group element is formed on the first layer in contact with the Si semiconductor layer, and a second layer (pure Al or Al alloy layer) is formed thereon, the amount of Mo added is In a region as low as less than 30 atomic%, Al atoms in the second layer diffuse in the Al—Mo alloy of the first layer and further diffuse in the Si semiconductor. Al atoms in the first layer are considered to move mainly through the Al grain boundaries. At the same time, Si in the Si semiconductor diffuses through the grain boundaries of the Al alloy in the first layer. Therefore, in the present invention, an X group element is added to the first layer for the purpose of suppressing the mutual diffusion of Al and Si at the interface between the Al electrode and the Si semiconductor layer. If the Al—Mo—X alloy defined in the present invention is used as the first layer, the diffusion of Al and Si at the interface between the semiconductor layer and the electrode layer is suppressed, and a good interface can be obtained.
Ｘ群元素の添加によって上記作用が発揮される理由は詳細には不明であるが、Ｘ群元素を添加することによりＡｌ合金がアモルファス化し、Ａｌ、Ｓｉ原子の主要な拡散経路である結晶粒界が消滅するためであると推察される。また、Ａｌ合金がアモルファス化することによって、高温プロセスにおけるＡｌ合金の結晶成長が抑制されるため、Ａｌ合金とＳｉ半導体との界面の応力が緩和され、拡散が発生し難くなると考えられる。 The reason why the above effect is exhibited by the addition of the X group element is unknown in detail, but the addition of the X group element makes the Al alloy amorphous, and the grain boundary, which is the main diffusion path of Al and Si atoms. It is inferred that this is due to disappearance. Further, since the Al alloy becomes amorphous, crystal growth of the Al alloy in a high-temperature process is suppressed, so that stress at the interface between the Al alloy and the Si semiconductor is relaxed, and diffusion is unlikely to occur.
添加元素Ｘは、単独で添加しても良いし、２種以上を併用しても良い。このうち好ましい元素はＭｎ、Ｎｄであり、より好ましくはＭｎである。 The additive element X may be added alone or in combination of two or more. Among these, preferable elements are Mn and Nd, and more preferably Mn.
上記第１のＡｌ合金膜において、Ｍｏの含有量を［Ｍｏ］、Ｘ群元素の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧１０原子％を満足する。Ｘ群元素の含有量は、単独で使用する場合は単独の量であり、２種類以上を含有する場合は合計量である。［Ｍｏ］が１0原子％未満、および［Ｍｏ］＋［Ｘ］が３０原子％未満の場合は、上記作用が有効に発揮されず、Ｓｉ半導体層中へのＡｌ原子拡散を抑制できず、ＴＦＴ動作が劣化してしまう。一方、［Ｍｏ］＋［Ｘ］が８０原子％を超えると、コストが上昇する上、フォトレジストとの密着性が低下し、配線加工精度が低くなる。また、下層に用いたＡｌ−Ｍｏ−Ｘ合金と上層のＡｌ合金とのエッチングレート差が生じるため、ウェットエッチングの際に配線加工性が低下する。［Ｍｏ］＋［Ｘ］のより好ましい含有量は、４０原子％以上７０原子％以下であり、更に好ましい含有量は、４５原子％以上６５原子％以下である。 In the first Al alloy film, when the Mo content is [Mo] and the X group element content is [X], 30 atomic% ≦ [Mo] + [X] ≦ 80 atomic%, and [Mo] ≧ 10 atomic% is satisfied. The content of the group X element is a single amount when used alone, and is a total amount when containing two or more types. When [Mo] is less than 10 atomic% and [Mo] + [X] is less than 30 atomic%, the above effect is not exhibited effectively, Al atom diffusion into the Si semiconductor layer cannot be suppressed, and the TFT Operation will deteriorate. On the other hand, if [Mo] + [X] exceeds 80 atomic%, the cost increases, the adhesion to the photoresist decreases, and the wiring processing accuracy decreases. In addition, since the etching rate difference between the Al—Mo—X alloy used for the lower layer and the upper layer Al alloy is generated, the wiring processability is lowered during wet etching. The more preferable content of [Mo] + [X] is 40 atom% or more and 70 atom% or less, and the more preferable content is 45 atom% or more and 65 atom% or less.
なお、［Ｍｏ］の好ましい上限は、［Ｍｏ］＋［Ｘ］が上記範囲を満足するように適宜調整すれば良いが、おおむね、２０原子％であり、より好ましくは３０原子％である。同様に、［Ｘ］も、［Ｍｏ］＋［Ｘ］が上記範囲を満足するように適宜調整すれば良いが、好ましい［Ｘ］は、２０原子％以上４０原子％以下であり、より好ましくは２５原子％以上３５原子％以下である。 The preferable upper limit of [Mo] may be appropriately adjusted so that [Mo] + [X] satisfies the above range, but is generally 20 atomic%, and more preferably 30 atomic%. Similarly, [X] may be appropriately adjusted so that [Mo] + [X] satisfies the above range, but preferable [X] is 20 atomic% or more and 40 atomic% or less, more preferably. 25 atomic% or more and 35 atomic% or less.
上記第１のＡｌ合金膜において、好ましい膜厚は、１０ｎｍ以上１０００ｎｍ以下である。膜厚が１０ｎｍより薄いと、均一なＡｌ合金膜が形成できなくなるほか、配線抵抗が大きくなり、ＴＦＴ動作劣化の原因となる。一方、膜厚が１０００ｎｍを超えて厚くなると、全体の膜厚が厚くなるため密着性の低下や、スパッタ時間が長くなるため工程が長時間化するなどの問題がある。より好ましい膜厚は、１００ｎｍ以上５００ｎｍ以下であり、更に好ましい膜厚は、２００ｎｍ以上４００ｎｍ以下である。 In the first Al alloy film, a preferable film thickness is 10 nm or more and 1000 nm or less. If the film thickness is less than 10 nm, a uniform Al alloy film cannot be formed, and the wiring resistance increases, resulting in TFT operation deterioration. On the other hand, when the film thickness exceeds 1000 nm, there are problems such as a decrease in adhesion due to an increase in the entire film thickness and a long process time due to a long sputtering time. A more preferable film thickness is 100 nm or more and 500 nm or less, and a still more preferable film thickness is 200 nm or more and 400 nm or less.
（２）第２のＡｌ合金膜（２層）
第２のＡｌ合金膜は、薄膜トランジスタの半導体層と直接接続されるＡｌ合金膜であって、前記Ａｌ合金膜は、前述したＡｌ−Ｍｏ合金またはＡｌ−Ｍｏ−Ｘ合金の第１層と、純Ａｌ膜またはＡｌ合金の第２層と、からなり、前記第１層は、半導体層と直接接続されている配線の下地膜であるところに特徴がある。
(2) Second Al alloy film (two layers)
The second Al alloy film is an Al alloy film directly connected to the semiconductor layer of the thin film transistor, and the Al alloy film includes the first layer of the Al—Mo alloy or the Al—Mo—X alloy described above and a pure layer. And a second layer of an Al film or an Al alloy, wherein the first layer is a base film for wiring directly connected to the semiconductor layer.
上記第１層の上に形成される第２層は、純Ａｌ膜またはＡｌ合金から構成されている。この第２層は、Ａｌ合金膜全体（第１層＋第２層）の電気抵抗率低減の目的で形成されたものであり、Ａｌ合金膜全体の電気抵抗率がＭｏより低い３．０〜１２．０μΩｃｍを満足する限り、特に限定されない。具体的には、Ａｌ合金膜全体の電気抵抗率が３．０〜１２．０μΩｃｍとなるように、第２層の電気抵抗率は、おおむね２．８〜６．０μΩｃｍの範囲内に制御されていることが好ましい。 The second layer formed on the first layer is made of a pure Al film or an Al alloy. The second layer is formed for the purpose of reducing the electrical resistivity of the entire Al alloy film (first layer + second layer), and the electrical resistivity of the entire Al alloy film is lower than that of Mo. There is no particular limitation as long as 12.0 μΩcm is satisfied. Specifically, the electrical resistivity of the second layer is generally controlled within the range of 2.8 to 6.0 μΩcm so that the electrical resistivity of the entire Al alloy film is 3.0 to 12.0 μΩcm. Preferably it is.
上記第２層に用いられるＡｌ合金は特に限定されず、合金元素の組成や含有量を適切に制御して用いることができる。例えば、電気抵抗率の低い元素を用いることができる。あるいは、電気抵抗率の高い元素であっても含有量を低く抑えることによって、Ａｌ合金膜全体の電気抵抗を低く抑えることができる。 The Al alloy used for the second layer is not particularly limited, and can be used by appropriately controlling the composition and content of the alloy elements. For example, an element with low electrical resistivity can be used. Or even if it is an element with high electrical resistivity, the electrical resistance of the whole Al alloy film can be restrained low by restraining content low.
上記第２層に用いられるＡｌ合金として、例えば前述した特許文献４〜６に記載されている透明導電膜との直接接続が可能な元素（透明導電膜ＤＣ用元素）を好ましく用いることができる。この透明導電膜ＤＣ用元素を用いたときは、上記第２層を透明導電膜と直接接続することができる。 As the Al alloy used for the second layer, for example, an element (element for transparent conductive film DC) that can be directly connected to the transparent conductive film described in Patent Documents 4 to 6 described above can be preferably used. When this transparent conductive film DC element is used, the second layer can be directly connected to the transparent conductive film.
上記第２層に用いられる透明導電膜ＤＣ用元素として、代表的には、Ｎｉおよび／またはＣｏを含むＡｌ合金であり、更にＣｕおよび／またはＧｅや、耐熱性向上に有用な希土類元素を含有しても良い。これら元素の含有量は、Ａｌ合金膜全体の電気抵抗率が上記範囲を満足するように、できるだけ低く抑えることが好ましく、具体的には使用する合金元素の種類によっても相違するが、おおむね、合金元素の含有量（単独で含有する場合は単独の量であり、２種類以上を併用する場合は合計量である）を、０．１〜５原子％程度とすることが好ましい。具体的には、Ｎｉおよび／またはＣｏを合計で約０．１〜２原子％、Ｃｕおよび／またはＧｅを合計で約０．２〜２原子％、希土類元素を合計で約０．１〜２原子％含有することが好ましい。 The transparent conductive film DC element used for the second layer is typically an Al alloy containing Ni and / or Co, and further contains Cu and / or Ge and a rare earth element useful for improving heat resistance. You may do it. The content of these elements is preferably kept as low as possible so that the electrical resistivity of the entire Al alloy film satisfies the above range, and specifically, although it varies depending on the type of alloy element used, It is preferable that the content of elements (a single amount when contained alone and a total amount when two or more types are used in combination) is about 0.1 to 5 atomic%. Specifically, Ni and / or Co in total about 0.1 to 2 atomic%, Cu and / or Ge in total about 0.2 to 2 atomic%, and rare earth elements in total about 0.1 to 2 It is preferably contained in atomic percent.
本発明では、上記第２層に用いられるＡｌ合金を、透明導電膜ＤＣ用元素を含むものに限定する趣旨ではなく、Ａｌ合金膜全体の電気抵抗率が３．０〜１２．０μΩｃｍを満足する限り、ＤＣ用以外の他の元素［例えばＦｅ、Ｓｉ、Ｃｕ、希土類元素（代表的にはＮｄ、Ｌａ、Ｙ、Ｔａなど)］を使用することもできる。上述したＦｅ，Ｓｉ，Ｃｕなどの元素を含有させることにより、耐熱性や加工性が向上する。このような耐熱性に優れたＡｌ合金を第２層として用いると下層膜（第１層）の耐熱性も向上するため、第１層のＡｌ合金においてＡｌ表面に発生する欠陥を抑制する必要性が低くなり、Ａｌ合金膜全体からみれば、より高温の熱履歴にも耐えられるようになる。また、第１層と第２層とを同じ熱処理プロセスで形成する場合、耐熱性に優れたＡｌ合金を第２層として用いると第１層のＡｌ合金の膜厚を薄くすることができなどの利点も得られる。 In the present invention, the Al alloy used for the second layer is not limited to the one containing the element for transparent conductive film DC, and the electrical resistivity of the entire Al alloy film satisfies 3.0 to 12.0 μΩcm. As long as the element is other than DC, other elements [for example, Fe, Si, Cu, rare earth elements (typically Nd, La, Y, Ta, etc.)] can also be used. By containing the elements such as Fe, Si, and Cu described above, heat resistance and workability are improved. When such an Al alloy having excellent heat resistance is used as the second layer, the heat resistance of the lower layer film (first layer) is also improved. Therefore, it is necessary to suppress defects generated on the Al surface in the first layer Al alloy. When viewed from the whole Al alloy film, it can withstand a higher temperature thermal history. Further, when the first layer and the second layer are formed by the same heat treatment process, if an Al alloy having excellent heat resistance is used as the second layer, the thickness of the first layer Al alloy can be reduced. There are also benefits.
これらの元素は単独で使用しても良いし、２種以上を併用しても良い。また、これら元素の含有量は、Ａｌ合金膜全体の電気抵抗率が上記範囲を満足するように、できるだけ低く抑えることが好ましく、具体的には使用する合金元素の種類によっても相違するが、おおむね、合金元素の含有量（単独で含有する場合は単独の量であり、２種類以上を併用する場合は合計量である）を、０．１〜５％程度とすることが好ましい。 These elements may be used alone or in combination of two or more. Further, the content of these elements is preferably kept as low as possible so that the electrical resistivity of the entire Al alloy film satisfies the above range, and specifically, although it varies depending on the type of alloy element used, it is almost the same. It is preferable that the content of the alloy element (when contained alone is a single amount, and when two or more types are used in combination) is about 0.1 to 5%.
上記Ａｌ合金膜全体の電気抵抗率は３．０〜１２．０μΩｃｍである。この電気抵抗率について、下限は純Ａｌの電気抵抗率、上限はＭｏの電気抵抗率をもとに設定されたものである。電気抵抗率は低い程良く、おおむね、３．０〜６．０μΩｃｍであることが好ましい。 The electrical resistivity of the entire Al alloy film is 3.0 to 12.0 μΩcm. For this electrical resistivity, the lower limit is set based on the electrical resistivity of pure Al, and the upper limit is set based on the electrical resistivity of Mo. The lower the electrical resistivity, the better. In general, the electrical resistivity is preferably 3.0 to 6.0 μΩcm.
上記第２のＡｌ合金膜において、第１層の膜厚は、１０ｎｍ以上１００ｎｍ以下であることが好ましい。膜厚が１０ｎｍより薄いと、半導体中へのＡｌの拡散を抑制できなくなり、ＴＦＴ特性の劣化の原因となる。一方、膜厚が１００ｎｍを超えて厚くなると、全体の膜厚が厚くなるため密着性の低下や、スパッタ時間が長くなるため工程が長時間化するなどの問題がある。より好ましい膜厚は、１５ｎｍ以上６０ｎｍ以下であり、更に好ましい膜厚は、２０ｎｍ以上５０ｎｍ以下である。 In the second Al alloy film, the thickness of the first layer is preferably 10 nm or more and 100 nm or less. When the film thickness is less than 10 nm, it becomes impossible to suppress the diffusion of Al into the semiconductor, which causes deterioration of TFT characteristics. On the other hand, if the film thickness exceeds 100 nm, the entire film thickness increases, resulting in problems such as a decrease in adhesion, and a longer sputtering time due to a longer sputtering time. A more preferable film thickness is 15 nm or more and 60 nm or less, and a still more preferable film thickness is 20 nm or more and 50 nm or less.
上記Ａｌ合金全体の膜厚（第１層＋第２層）は、おおむね１００ｎｍ以上５００ｎｍ以下であることが好ましく、２００ｎｍ以上４００ｎｍ以下であることがより好ましい。 The film thickness (first layer + second layer) of the entire Al alloy is preferably about 100 nm to 500 nm, and more preferably 200 nm to 400 nm.
（３）第３のＡｌ合金膜（３層）
第３のＡｌ合金膜は、薄膜トランジスタの半導体層および透明導電膜と直接接続されるＡｌ合金膜であって、前記Ａｌ合金膜は、前述したＡｌ−Ｍｏ合金またはＡｌ−Ｍｏ−Ｘ合金の第１層と、前述した純Ａｌ膜またはＡｌ合金の第２層と、上記第１層と構成が同じであるＡｌ−Ｍｏ合金またはＡｌ−Ｍｏ−Ｘ合金の第３層と、からなり、前記第１層は半導体層と直接接続される配線の下地膜であり、前記第３層は透明導電膜と直接接続される配線の上層膜であるところに特徴がある。
(3) Third Al alloy film (3 layers)
The third Al alloy film is an Al alloy film directly connected to the semiconductor layer and the transparent conductive film of the thin film transistor, and the Al alloy film is the first Al—Mo alloy or Al—Mo—X alloy described above. And a second layer of the above-described pure Al film or Al alloy, and a third layer of the Al—Mo alloy or Al—Mo—X alloy having the same configuration as the first layer, and the first layer. The layer is a base film of wiring directly connected to the semiconductor layer, and the third layer is characterized in that it is an upper layer film of wiring directly connected to the transparent conductive film.
このように第１層および第３層は、Ａｌ−Ｍｏ合金またはＡｌ−Ｍｏ−Ｘ合金で構成されているが、全く同じ組成である必要はなく、上述したＡｌ−Ｍｏ合金またはＡｌ−Ｍｏ−Ｘ合金の要件を満足する限り、組成は異なっていても良い。生産性を向上させるために、第１層と第３層を同一組成とすることが好ましい。 Thus, although the 1st layer and the 3rd layer are comprised by the Al-Mo alloy or Al-Mo-X alloy, they do not need to be the completely same composition, The above-mentioned Al-Mo alloy or Al-Mo- The composition may be different as long as the requirements of the X alloy are satisfied. In order to improve productivity, it is preferable that the first layer and the third layer have the same composition.
上記第３のＡｌ合金膜において、第１層および第２層の好ましい膜厚は、上記のとおりであり、第３層の好ましい膜厚は、第１層と同じである。また、Ａｌ合金全体の膜厚（第１層＋第２層＋第３層）は、おおむね１００ｎｍ以上５００ｎｍ以下であることが好ましく、２００ｎｍ以上４００ｎｍ以下であることがより好ましい。 In the third Al alloy film, the preferred film thicknesses of the first layer and the second layer are as described above, and the preferred film thickness of the third layer is the same as that of the first layer. Further, the film thickness of the entire Al alloy (first layer + second layer + third layer) is preferably about 100 nm to 500 nm, and more preferably 200 nm to 400 nm.
上記第３のＡｌ合金膜によれば、半導体層および透明導電膜との接触抵抗が低く、ＡｌとＳｉとの拡散も抑えられるＡｌ−Ｍｏ−Ｘ合金を、第１層および第３層に用いたサンドイッチ構成としているため、半導体層および透明導電膜との両方に直接接続することができる。 According to the third Al alloy film, an Al—Mo—X alloy that has a low contact resistance with the semiconductor layer and the transparent conductive film and also suppresses diffusion of Al and Si is used for the first layer and the third layer. Therefore, it can be directly connected to both the semiconductor layer and the transparent conductive film.
（４）第４のＡｌ合金膜（３層）
第４のＡｌ合金膜は、第３のＡｌ合金膜において、第３層を従来のバリアメタル膜に置き換えたものである。詳細には、第３層として、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される少なくとも一種の元素を含有する金属膜または合金膜としたものである。この態様は、第４のＡｌ合金膜を構成する第２層（純ＡｌまたはＡｌ合金）として、純Ａｌや、ＤＣ用元素以外の元素で構成されるＡｌ合金（代表的にはＡｌ−Ｎｄなど）を用いたときに有用であり、この場合は、上記のバリアメタルを介して透明導電膜と接続することができる。
(4) Fourth Al alloy film (3 layers)
The fourth Al alloy film is obtained by replacing the third layer with a conventional barrier metal film in the third Al alloy film. Specifically, the third layer is a metal film or alloy film containing at least one element selected from the group consisting of Mo, Cr, Ti, Ta, and W. In this aspect, as the second layer (pure Al or Al alloy) constituting the fourth Al alloy film, pure Al or an Al alloy composed of an element other than the DC element (typically Al—Nd or the like) ) Is useful, and in this case, it can be connected to the transparent conductive film through the barrier metal.
本発明のＡｌ合金膜は、上記のようにＡｌ−Ｍｏ合金またはＡｌ−Ｍｏ−Ｘ合金を含むものであり、これを単層（第１のＡｌ合金膜）、２層（第２のＡｌ合金膜）、３層（第３および第４のＡｌ合金膜）などの態様で含むものであり、残部はＡｌおよび不可避的不純物である。 The Al alloy film of the present invention includes an Al—Mo alloy or an Al—Mo—X alloy as described above, and is composed of a single layer (first Al alloy film) and two layers (second Al alloy). Film), three layers (third and fourth Al alloy films) and the like, and the balance is Al and inevitable impurities.
以上、本発明のＡｌ合金膜について説明した。 Heretofore, the Al alloy film of the present invention has been described.
本発明のＡｌ合金膜は、走査線や信号線などの配線；ゲー電極、ソース電極、ドレイン電極などの電極の材料として好適に用いられる。特に、バリアメタル層を介在させずに透明導電膜や半導体層との直接接続が可能なダイレクトコンタクト用の電極・配線の材料として好適に用いられる。 The Al alloy film of the present invention is suitably used as a material for wiring such as scanning lines and signal lines; and electrodes such as gate electrodes, source electrodes, and drain electrodes. In particular, it is suitably used as a direct contact electrode / wiring material that can be directly connected to a transparent conductive film or a semiconductor layer without interposing a barrier metal layer.
上記Ａｌ合金膜は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある）を用いて形成することが望ましい。イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できるからである。 The Al alloy film is desirably formed by a sputtering method using a sputtering target (hereinafter also referred to as “target”). This is because a thin film having excellent in-plane uniformity of components and film thickness can be easily formed as compared with a thin film formed by ion plating, electron beam vapor deposition or vacuum vapor deposition.
また、上記スパッタリング法で上記Ａｌ合金膜を形成するには、上記ターゲットとして、前述し元素を含むものであって、所望のＡｌ合金膜と同一組成のＡｌ合金スパッタリングターゲットを用いれば、組成ズレの恐れがなく、所望の成分組成のＡｌ合金膜を形成することができるのでよい。 Moreover, in order to form the Al alloy film by the sputtering method, if the Al alloy sputtering target having the same composition as that of the desired Al alloy film is used as the target, There is no fear, and an Al alloy film having a desired component composition can be formed.
従って、本発明には、前述したＡｌ合金膜と同じ組成のスパッタリングターゲットも本発明の範囲内に包含される。詳細には、Ｍｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有し、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足し、残部：Ａｌおよび不可避的不純物のスパッタリングターゲットである。 Therefore, the present invention also includes a sputtering target having the same composition as the Al alloy film described above within the scope of the present invention. Specifically, it contains Mo and at least one selected from the group X consisting of Mn, Nd, Ni, Mg, and Fe, the Mo content is [Mo], and the X group content is [X ], 30 atomic% ≦ [Mo] + [X] ≦ 80 atomic% and [Mo] ≧ 10 atomic% are satisfied, and the balance is a sputtering target of Al and inevitable impurities.
上記ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状（角型プレート状、円形プレート状、ドーナツプレート状など）に加工したものが含まれる。 The shape of the target includes those processed into an arbitrary shape (such as a square plate shape, a circular plate shape, or a donut plate shape) according to the shape or structure of the sputtering apparatus.
上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Ａｌ基合金からなるインゴットを製造して得る方法や、Ａｌ基合金からなるプリフォーム（最終的な緻密体を得る前の中間体）を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法が挙げられる。 As a method for producing the above target, a method of producing an ingot made of an Al-based alloy by a melt casting method, a powder sintering method, or a spray forming method, or a preform made of an Al-based alloy (the final dense body is prepared) Examples thereof include a method obtained by producing an intermediate before being obtained) and then densifying the preform by a densification means.
本発明は、上記Ａｌ合金膜が、薄膜トランジスタに用いられていることを特徴とする表示装置も含むものである。その態様として、前記Ａｌ合金膜が、薄膜トランジスタのソース電極および／またはドレイン電極並びに信号線に用いられ、ドレイン電極が透明導電膜に直接接続されているものや、ゲート電極および走査線に用いられているものなどが挙げられる。 The present invention also includes a display device in which the Al alloy film is used in a thin film transistor. As an aspect thereof, the Al alloy film is used for a source electrode and / or a drain electrode and a signal line of a thin film transistor, and the drain electrode is directly connected to a transparent conductive film, or used for a gate electrode and a scanning line. And the like.
また前記ゲート電極および走査線と、前記ソース電極および／またはドレイン電極ならびに信号線が、同一組成のＡｌ合金膜であるものが態様として含まれる。 Further, the gate electrode and the scanning line, the source electrode and / or the drain electrode, and the signal line are included in the form of an Al alloy film having the same composition.
本発明に用いられる透明画素電極は特に限定されず、例えば、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などが挙げられる。 The transparent pixel electrode used in the present invention is not particularly limited, and examples thereof include indium tin oxide (ITO) and indium zinc oxide (IZO).
また、本発明に用いられるシリコン半導体層も特に限定されず、水素化アモルファスシリコン、アモルファスシリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどが挙げられる。すなわち、本発明のＡｌ合金膜を用いれば、シリコン薄膜の種類にかかわらず、低抵抗のオーミック特性を有するダイレクトコンタクト技術を提供することができる。 Further, the silicon semiconductor layer used in the present invention is not particularly limited, and examples thereof include hydrogenated amorphous silicon, amorphous silicon, microcrystalline silicon, polycrystalline silicon, and single crystal silicon. That is, if the Al alloy film of the present invention is used, a direct contact technique having low resistance ohmic characteristics can be provided regardless of the type of silicon thin film.
本発明には、上記のＡｌ合金膜を含むＴＦＴ基板や、上記ＴＦＴ基板を備えた表示装置も包含される。具体的には、上記Ａｌ合金膜がＴＦＴのソース・ドレイン電極およびゲート電極に用いられた表示装置、更に、Ａｌ合金膜が透明導電膜に直接接触された表示装置等が挙げられる。 The present invention includes a TFT substrate including the Al alloy film and a display device including the TFT substrate. Specifically, a display device in which the Al alloy film is used for a source / drain electrode and a gate electrode of a TFT, a display device in which the Al alloy film is in direct contact with a transparent conductive film, and the like can be given.
本発明のＡｌ合金膜を備えた表示装置を製造するにあたっては、表示装置の一般的な工程を採用することができ、例えば、前述した特許文献４〜９に記載の製造方法を参照すれば良い。 In manufacturing the display device provided with the Al alloy film of the present invention, a general process of the display device can be adopted. For example, the manufacturing methods described in Patent Documents 4 to 9 described above may be referred to. .
以下、図２を参照しながら、本発明に係るＴＦＴ基板の好ましい実施形態を説明する。以下では、アモルファスシリコンＴＦＴ基板を備えた液晶表示装置を代表的に挙げて説明するが、これに限定する趣旨ではない。本発明のＡｌ合金膜は、ソース−ドレイン電極として有用であるほか、例えば、反射型液晶表示デバイスなどの反射電極、外部への信号入出力のために使用されるＴＡＢ（タブ）接続電極にも同様に適用できることを実験により確認している。 Hereinafter, a preferred embodiment of the TFT substrate according to the present invention will be described with reference to FIG. Hereinafter, a liquid crystal display device including an amorphous silicon TFT substrate will be described as a representative example, but the present invention is not limited to this. In addition to being useful as a source-drain electrode, the Al alloy film of the present invention is also used as a reflective electrode for a reflective liquid crystal display device, and a TAB (tab) connection electrode used for signal input / output to the outside. It has been confirmed by experiment that it can be similarly applied.
図２は、本発明に係るアモルファスシリコンＴＦＴ基板の実施形態を説明する概略断面図である。図２において、ソース電極２８およびドレイン電極２９は低抵抗のＡｌ合金第２層から形成され、アモルファスシリコンと電気的に接続されるソース-ドレイン配線は、Ａｌ合金第１層で形成されている。従来例ではソース・ドレイン配線はＭｏ、Ｃｒ等のバリアメタルが使用されるが、これを本発明のＡｌ合金に置き換えることで配線材料を低コスト化することができる。 FIG. 2 is a schematic cross-sectional view illustrating an embodiment of an amorphous silicon TFT substrate according to the present invention. In FIG. 2, a source electrode 28 and a drain electrode 29 are formed from a low resistance Al alloy second layer, and a source-drain wiring electrically connected to amorphous silicon is formed from an Al alloy first layer. In the conventional example, a barrier metal such as Mo or Cr is used for the source / drain wiring. However, by replacing this with the Al alloy of the present invention, the cost of the wiring material can be reduced.
次に、図２に示す本実施形態に係るＴＦＴ基板の製造方法を説明する。以下では、本発明に係る第２のＡｌ合金膜（第１層＝Ａｌ−３０原子％Ｍｏ−３０原子％Ｍｎ、第２層＝Ａｌ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄ）を用いたが、これに限定する趣旨ではない。 Next, a manufacturing method of the TFT substrate according to this embodiment shown in FIG. 2 will be described. Hereinafter, the second Al alloy film according to the present invention (first layer = Al-30 atomic% Mo-30 atomic% Mn, second layer = Al-0.1 atomic% Ni-0.5 atomic% Ge-- Although 0.2 atomic% Nd) was used, it is not intended to be limited to this.
まず、図２に示すように、ガラス基板上に、スパッタリングなどの方法を用いて、厚さ２０ｎｍ程度のＡｌ合金薄膜（Ａｌ−３０原子％Ｍｏ−３０原子％Ｍｎ）と、および厚さ２８０ｎｍ程度の純ＡｌまたはＡｌ合金系薄膜（Ａｌ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄ）を順次積層する。スパッタリングの成膜温度は室温とした。この積層薄膜上に、フォトリソグラフィによってレジストをパターニングした後、レジストをマスクとしてＡｌ合金積層薄膜をエッチングすることにより、ゲート電極２６を形成する。このとき、後に成膜されるゲート絶縁膜２７のカバレッジ性が良くなるように、上記積層薄膜の周縁を約３０°〜６０°のテーパー状にエッチングしておくのがよい。 First, as shown in FIG. 2, an Al alloy thin film (Al-30 atomic% Mo-30 atomic% Mn) having a thickness of about 20 nm and a thickness of about 280 nm are formed on a glass substrate by using a method such as sputtering. A pure Al or Al alloy-based thin film (Al-0.1 atomic% Ni-0.5 atomic% Ge-0.2 atomic% Nd) is sequentially laminated. The film formation temperature of sputtering was room temperature. After patterning a resist on the laminated thin film by photolithography, the Al alloy laminated thin film is etched using the resist as a mask to form the gate electrode 26. At this time, it is preferable to etch the periphery of the laminated thin film in a taper shape of about 30 ° to 60 ° so that the coverage of the gate insulating film 27 to be formed later is improved.
次いで、例えばプラズマＣＶＤ法などの方法を用いて、厚さ約３００ｎｍ程度のＳｉ窒化膜（ゲート絶縁膜）２７を形成する。プラズマＣＶＤ法の成膜温度は、約３５０℃とした。続いて、例えば、プラズマＣＶＤ法などの方法を用いて、Ｓｉ窒化膜（ゲート絶縁膜）２７の上に、厚さ２００ｎｍ程度のアンドープト水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）および厚さ約４０ｎｍのリンをドーピングしたｎ+水素化アモルファスシリコン膜（ｎ+ ａ−Ｓｉ−Ｈ）を順次積層し、水素化アモルファスシリコン積層膜３３を形成する。ｎ+型水素化アモルファスシリコン膜は、ＳｉＨ4、ＰＨ3を原料としたプラズマＣＶＤを行うことによって形成される。 Next, a Si nitride film (gate insulating film) 27 having a thickness of about 300 nm is formed using a method such as plasma CVD. The film formation temperature of the plasma CVD method was about 350 ° C. Subsequently, an undoped hydrogenated amorphous silicon film (a-Si—H) having a thickness of about 200 nm and a thickness of about 200 nm are formed on the Si nitride film (gate insulating film) 27 by using a method such as plasma CVD. An n + hydrogenated amorphous silicon film (n + a-Si—H) doped with 40 nm phosphorus is sequentially stacked to form a hydrogenated amorphous silicon stacked film 33. The n + -type hydrogenated amorphous silicon film is formed by performing plasma CVD using SiH 4 and PH 3 as raw materials.
次いで、水素化アモルファスシリコン膜の上に、スパッタリングなどの方法を用いて、厚さ２０ｎｍ程度の第１層のＡｌ金薄膜５３（Ａｌ−３０原子％Ｍｏ−３０原子％Ｍｎ）、その上に低抵抗の第２層のＡｌ合金薄膜２８、２９（Ａｌ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄ）を順次積層する。スパッタリングの成膜温度は室温とし、第１層と第２層Ａｌ合金薄膜の形成は真空中で連続製膜により形成した。次に、フォトリソグラフィによってレジストをパターニングした後、レジストをマスクとしてＡｌ合金積層膜２８、２９、５３をエッチングすることにより、ソース電極２８と、ドレイン電極２９とが形成される。更に、ソース電極２８及びドレイン電極２９をマスクとして、ｎ+型水素化アモルファスシリコン膜をドライエッチングして除去する。 Next, on the hydrogenated amorphous silicon film, a first layer of Al gold thin film 53 (Al-30 atomic% Mo-30 atomic% Mn) having a thickness of about 20 nm is formed on the hydrogenated amorphous silicon film using a method such as sputtering. Resistive second layer Al alloy thin films 28 and 29 (Al-0.1 atomic% Ni-0.5 atomic% Ge-0.2 atomic% Nd) are sequentially stacked. The film formation temperature of sputtering was room temperature, and the first layer and the second layer Al alloy thin film were formed by continuous film formation in a vacuum. Next, after patterning the resist by photolithography, the Al alloy laminated films 28, 29, and 53 are etched using the resist as a mask, whereby the source electrode 28 and the drain electrode 29 are formed. Further, using the source electrode 28 and the drain electrode 29 as a mask, the n + type hydrogenated amorphous silicon film is removed by dry etching.
次に、例えばプラズマ窒化装置などを用いて厚さ３００ｎｍ程度のＳｉ窒化膜（保護膜）３４を形成する。このときの成膜は、約２７０℃で行った。次に、Ｓｉ窒化膜３４上にレジストをパターニングし、ドライエッチングなどを行うことによってコンタクトホールを形成する。 Next, a Si nitride film (protective film) 34 having a thickness of about 300 nm is formed using, for example, a plasma nitriding apparatus. The film formation at this time was performed at about 270 ° C. Next, a resist is patterned on the Si nitride film 34, and contact holes are formed by performing dry etching or the like.
次に、例えばアミン系などの剥離液を用いてフォトレジスト層（不図示）を剥離する。最後に、厚さ５０ｎｍ程度のＩＴＯ膜（酸化インジウムに１０質量％の酸化スズを添加）を成膜する。次いで、ウェットエッチングによるパターニングを行って透明画素電極５を形成すると、ＴＦＴが完成する。 Next, the photoresist layer (not shown) is stripped using, for example, an amine-based stripping solution. Finally, an ITO film having a thickness of about 50 nm (addition of 10% by mass of tin oxide to indium oxide) is formed. Next, patterning by wet etching is performed to form the transparent pixel electrode 5, thereby completing the TFT.
本実施形態によれば、アモルファスシリコンチャネル薄膜がＡｌ合金系薄膜と直接接合されたＴＦＴ基板が得られる。 According to this embodiment, a TFT substrate in which an amorphous silicon channel thin film is directly bonded to an Al alloy thin film can be obtained.
上記では、透明画素電極５として、ＩＴＯ幕を用いたが、ＩＺＯ膜を用いてもよい。また、活性半導体層としてアモルファスシリコンの代わりに多結晶シリコンを用いてもよい。 In the above description, an ITO curtain is used as the transparent pixel electrode 5, but an IZO film may be used. Further, polycrystalline silicon may be used instead of amorphous silicon as the active semiconductor layer.
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。 Hereinafter, the present invention will be described in more detail with reference to examples, but the present invention is not limited by the following examples, and can be implemented with modifications within a range that can meet the purpose described above and below. They are all included in the technical scope of the present invention.
以下の実施例において、種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。 In the following examples, for the formation of Al alloy films having various alloy compositions, Al alloy targets having various compositions prepared by a vacuum melting method were used as sputtering targets.
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。 The content of each alloy element in the various Al alloy films used in the examples was determined by ICP emission analysis (inductively coupled plasma emission analysis).
実施例１（ＴＦＴ特性の評価）
本実施例では、本発明で規定する第２のＡｌ−Ｍｏ合金膜（２層）をソース−ドレイン電極として用いたときのＴＦＴ特性は、Ｍｏなどのバリアメタルを用いた従来例と同程度に優れていることを実証する。本実施例では、前述した図２に示す構造のＴＦＴを用いてＴＦＴ特性を評価した。
Example 1 (Evaluation of TFT characteristics)
In this example, the TFT characteristics when the second Al—Mo alloy film (two layers) defined in the present invention is used as the source-drain electrode are the same as those of the conventional example using a barrier metal such as Mo. Demonstrate superiority. In this example, the TFT characteristics were evaluated using the TFT having the structure shown in FIG.
（ＴＦＴ特性の評価）
上記のＴＦＴを用い、ＴＦＴのドレイン電流−ゲート電圧のスイッチング特性を調べた。ここでは、ＴＦＴのスイッチングのオフ時に流れるリーク電流（ゲート電圧に負電圧を印加したときのドレイン電流値、オフ電流）と、ＴＦＴのスイッチングのオン時に流れるオン電流とを以下のようにして測定した。
(Evaluation of TFT characteristics)
Using the above TFT, the switching characteristics of the TFT drain current-gate voltage were examined. Here, the leakage current that flows when the TFT switching is turned off (the drain current value when the negative voltage is applied to the gate voltage, the off current) and the on current that flows when the TFT switching is turned on were measured as follows. .
ゲート長（Ｌ）１０μｍ、ゲート幅（Ｗ）１００μｍのＴＦＴを用い、ＴＦＴのスイッチング特性（Ｉｄ−Ｖｇ特性）を測定した。測定時のドレイン電圧は１０Ｖとし、ゲート電圧を−１０Ｖから２０Ｖまで変化させた。オフ電流はゲート電圧（−１０Ｖ）を印加したときの電流と定義し、オン電流はゲート電圧が２０Ｖとなるときの電圧と定義した。 A TFT having a gate length (L) of 10 μm and a gate width (W) of 100 μm was used, and the switching characteristics (Id-Vg characteristics) of the TFT were measured. The drain voltage at the time of measurement was 10V, and the gate voltage was changed from -10V to 20V. The off-current was defined as the current when the gate voltage (−10V) was applied, and the on-current was defined as the voltage when the gate voltage was 20V.
はじめに、図３Ａおよび図３Ｂについて説明する。 First, FIGS. 3A and 3B will be described.
このうち図３Ａは、ソース−ドレイン電極として、Ａｌ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄ（膜厚２５０ｎｍ）と純Ｍｏ層（膜厚５０ｎｍ）との積層膜（Ｍｏのバリアメタル層を介在させた従来例）を用いたときのＴＦＴ特性を測定した結果を示すグラフである。図３Ａに示すように、従来例のオフ電流は１．８×１０-12Ａであり、オン電流は２．４×１０-6Ａであった。 Of these, FIG. 3A shows a source-drain electrode composed of Al-0.1 atomic% Ni-0.5 atomic% Ge-0.2 atomic% Nd (film thickness 250 nm) and a pure Mo layer (film thickness 50 nm). It is a graph which shows the result of having measured the TFT characteristic when using a laminated film (conventional example which interposed the barrier metal layer of Mo). As shown in FIG. 3A, the off-current of the conventional example was 1.8 × 10 −12 A, and the on-current was 2.4 × 10 −6 A.
図３Ｂは、ソース−ドレイン電極として、純Ａｌのみを用いたときのＴＦＴ特性を測定した結果を示すグラフである。純Ａｌを用いると、オフ電流が１×１０-9Ａ以上と高く、オフ電流リークが見られた。これは、Ｍｏのバリアメタル層を介在させなかったため、Ａｌとアモルファスシリコンとの界面でＡｌとＳｉとの相互拡散が発生したため、ＴＦＴ特性が劣化したものと考えられる。 FIG. 3B is a graph showing the results of measuring TFT characteristics when only pure Al is used as the source-drain electrode. When pure Al was used, the off current was as high as 1 × 10 −9 A or more, and off current leakage was observed. This is thought to be because the TFT characteristics deteriorated because the interdiffusion between Al and Si occurred at the interface between Al and amorphous silicon because the Mo barrier metal layer was not interposed.
本実施例では、バリアメタルとしてＭｏを用いた上記図３Ａ（Ａｌ合金／純Ｍｏの積層構造）の結果に基づき算出したオフ電流の各値を基準値とし、オフ電流が、上記基準値の１桁の増加の範囲内（すなわち、１．０×１０-11Ａ未満）に含まれるものを良好（○）、上記範囲を超えるものを不良（×）とした。 In this example, each value of the off current calculated based on the result of FIG. 3A (Al alloy / pure Mo laminated structure) using Mo as the barrier metal is used as a reference value, and the off current is 1 of the reference value. Those included within the range of digit increase (that is, less than 1.0 × 10 −11 A) were evaluated as good (◯), and those exceeding the above range were determined as defective (×).
次に図３Ｃについて考察する。 Now consider FIG. 3C.
図３Ｃは、ソース−ドレイン電極として、本発明で規定する第１のＡｌ−Ｍｏ合金膜（２層）を用いたときのＴＦＴ特性を測定した結果を示すグラフであり、詳細には、アモルファスシリコンと直接接触する第１層（下地）にＡｌ−３０原子％Ｍｏ（膜厚５０ｎｍ）を形成し、第１層上に低抵抗Ａｌ合金（Ａｌ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄ、膜厚２５０ｎｍ）の第２層を形成したときのＴＦＴ特性を示している。図３Ｃより、オフ電流が８．０×１０-13Ａ、オン電流１．７×１０-6Ａであり、良好なＴＦＴ特性を示している。 FIG. 3C is a graph showing the results of measurement of TFT characteristics when the first Al—Mo alloy film (two layers) defined in the present invention is used as the source-drain electrode. Al-30 atomic% Mo (film thickness 50 nm) is formed on the first layer (underlayer) that is in direct contact with the substrate, and a low resistance Al alloy (Al-0.1 atomic% Ni-0.5 atomic% is formed on the first layer. The TFT characteristics are shown when a second layer (Ge-0.2 atomic% Nd, film thickness 250 nm) is formed. As shown in FIG. 3C, the off-current is 8.0 × 10 −13 A and the on-current is 1.7 × 10 −6 A, indicating good TFT characteristics.
図３Ｃの結果より、本発明に用いられるＡｌ−Ｍｏ合金をバリアメタルの代わりに下地層として用いても、いずれも良好なＴＦＴ特性を示すことが分かる。よって、これらのＡｌ合金膜は、Ｍｏなどのバリアメタルの代替合金として極めて有用であることが実証された。 From the results shown in FIG. 3C, it can be seen that even when the Al—Mo alloy used in the present invention is used as the underlayer instead of the barrier metal, all exhibit good TFT characteristics. Therefore, it was demonstrated that these Al alloy films are extremely useful as an alternative alloy for barrier metals such as Mo.
実施例２
本実施例では、本発明で規定する第２のＡｌ合金膜（２層）において、半導体層と直接接続する第１層のＡｌ−Ｍｏ合金またはＡｌ−Ｍｏ−Ｘ合金（膜厚２０ｎｍ）の組成を表１〜５に記載のように変化させ、第２層（膜厚２８０ｎｍ）としてＡｌ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄの低抵抗Ａｌ合金を用いたときのＴＦＴ特性（オフ電流）、電気抵抗率、およびエッチング形状を調べた。このうちＦＴ特性（オフ電流）は、前述した実施例１と同様にして測定した。
Example 2
In this example, in the second Al alloy film (two layers) defined in the present invention, the composition of the first layer Al—Mo alloy or Al—Mo—X alloy (film thickness 20 nm) directly connected to the semiconductor layer. As shown in Tables 1 to 5, a low resistance Al alloy of Al-0.1 atomic% Ni-0.5 atomic% Ge-0.2 atomic% Nd was used as the second layer (film thickness 280 nm). When used, TFT characteristics (off current), electrical resistivity, and etching shape were examined. Of these, the FT characteristic (off-state current) was measured in the same manner as in Example 1 described above.
（電気抵抗率の測定）
電気抵抗率測定用試料として、ガラス基板（コーニング社製 Ｅａｇｌｅ２０００）上にアモルファスシリコンを膜厚２００ｎｍ成膜した後、その上に表１および表２に記載の種々のＡｌ合金膜を、ＤＣマグネトロン・スパッタ法（雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温））によって順次成膜したものを用いた。成膜後のＡｌ合金膜に１０μｍ幅のラインアンドスペースパターンを形成したものに、ＴＦＴ作製工程にかかる熱履歴を想定して、不活性雰囲気ガス（Ｎ2）雰囲気下にて３００℃で３０分間の熱処理を行った後、４端子法で電気抵抗Ｒを測定した。電気抵抗率は第１層Ａｌ合金の膜厚をｔ（ｎｍ）、配線幅をｄ（μｍ）、配線の長さをＬ（μｍ）としたとき、ρ＝Ｒ×ｔ×ｄ／Ｌより算出した。
(Measurement of electrical resistivity)
As a sample for measuring electrical resistivity, an amorphous silicon film having a film thickness of 200 nm was formed on a glass substrate (Corning Eagle 2000), and then various Al alloy films described in Tables 1 and 2 were formed on the DC magnetron. A film formed sequentially by sputtering (atmosphere gas = argon, pressure = 2 mTorr, substrate temperature = 25 ° C. (room temperature)) was used. A 10 μm wide line-and-space pattern is formed on the Al alloy film after film formation, assuming a thermal history of the TFT manufacturing process, and at 300 ° C. for 30 minutes in an inert atmosphere gas (N 2 ) atmosphere. After performing the heat treatment, the electric resistance R was measured by a four-terminal method. The electrical resistivity is calculated from ρ = R × t × d / L where the thickness of the first layer Al alloy is t (nm), the wiring width is d (μm), and the wiring length is L (μm). did.
本実施例では、電気抵抗率が１２μΩｃｍ以下であるものを○、１２μΩｃｍを超えるものを×として判定した。 In this example, the case where the electrical resistivity was 12 μΩcm or less was judged as “◯”, and the case where the electrical resistivity exceeded 12 μΩcm was judged as “X”.
（エッチング加工性の評価）
ガラス基板上に、第１層のＡｌ合金（組成は表１〜５に示すとおりであり膜厚は２０ｎｍ）、および第２層のＡｌ合金（組成：Ａｌ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄ：膜厚２８０ｎｍ）を順次積層した配線膜を、前述した実施例１と同様にスパッタリング法を用いて形成した。次に、レジストを塗布した後、フォトリソグラフィ工程によりレジストをパターニングし、Ａｌ合金用エッチング液（ナガセケムテックス社製の「ＡＣ１０１」）を使用して上記Ａｌ合金膜のウェットエッチングを行った。エッチング時の薬液温度は３０℃であり、浸漬時間は目視でＡｌ合金の薄膜が消失する時間の５０％をオーバーエッチングとして行った。ウェットエッチング後のＡｌ合金膜の断面形状を示すＳＥＭ写真（倍率５万倍）で観察し、下地の第１層Ａｌ合金膜にアンダーカットがみられたものを×（エッチング形状不良）、アンダーカットがなく良好なエッチング形状が得られたものを○として判定した。
(Evaluation of etching processability)
On the glass substrate, the first layer Al alloy (composition is as shown in Tables 1 to 5 and the film thickness is 20 nm), and the second layer Al alloy (composition: Al-0.1 atomic% Ni-0. A wiring film in which 5 atomic% Ge-0.2 atomic% Nd: film thickness 280 nm) was sequentially laminated was formed by the sputtering method in the same manner as in Example 1 described above. Next, after applying a resist, the resist was patterned by a photolithography process, and the Al alloy film was wet etched using an etching solution for Al alloy (“AC101” manufactured by Nagase ChemteX Corporation). The chemical temperature at the time of etching was 30 ° C., and the immersion time was 50% of the time when the thin film of Al alloy disappeared visually as overetching. SEM photograph showing the cross-sectional shape of the Al alloy film after the wet etching (50,000 times magnification), and X (etching shape defect), undercut in the underlying first layer Al alloy film The case where no good etching shape was obtained was determined as ◯.
これらの結果を表１〜５にまとめて示す。各表において、Ａｌ合金の残部はＡｌおよび不可避的不純物である。 These results are summarized in Tables 1-5. In each table, the balance of the Al alloy is Al and inevitable impurities.
表１は、第１層として、Ａｌ−Ｍｏ合金、またはＭｏとＸ群元素（Ｘ＝Ｍｎ）を含むＡｌ−Ｍｏ−Ｘ合金を用いた場合において、ＭｏおよびＸ群元素の量を種々変化させたときの結果をまとめたものである。同様に表２〜５は、Ａｌ−Ｍｏ−Ｘ合金を用いた場合において、Ｘ群元素としてＮｄ，Ｎｉ，Ｍｇ，Ｆｅの各元素を含むＡｌ−Ｍｏ−Ｘ合金を用いた場合において、Ｍｏ量および各Ｘ群元素の量を種々変化させたときの結果をまとめたものである。 Table 1 shows that when the Al—Mo alloy or the Al—Mo—X alloy containing Mo and the X group element (X = Mn) is used as the first layer, the amounts of Mo and X group elements are variously changed. The results are summarized. Similarly, Tables 2 to 5 show that when an Al—Mo—X alloy is used, the amount of Mo is obtained when an Al—Mo—X alloy containing each element of Nd, Ni, Mg, Fe is used as the X group element. The results obtained when various amounts of the X group elements are varied are summarized.
表１より、Ａｌ−Ｍｏ合金を用いたときは、Ｍｏ量が３０原子％以上のときにＴＦＴ特性、電気抵抗率、およびエッチング形状の全てにおいて良好な特性が発揮されるのに対し、Ｍｏ量が３０原子％未満ではＴＦＴ特性が低下することが分かる。 From Table 1, when Al—Mo alloy is used, good characteristics are exhibited in all of TFT characteristics, electrical resistivity, and etching shape when the Mo amount is 30 atomic% or more, whereas the Mo amount It can be seen that the TFT characteristics deteriorate when the content is less than 30 atomic%.
また、表１より、Ａｌ−Ｍｏ−Ｍｎ合金（Ｘ群元素＝Ｍｎ）を用いたときは、Ｍｏ量が１０原子％以上であり、且つ、Ｍｏ量とＭｎ量の合計量が３０〜８０原子％のときに、すべての特性が良好であり、これらの合計量が８０原子％を超えると、ウェットエッチングにおけるＡｌ合金のテーパー形状にアンダーカットが入り、配線膜として適さないことが分った。 Also, from Table 1, when an Al—Mo—Mn alloy (X group element = Mn) is used, the Mo amount is 10 atomic% or more, and the total amount of Mo amount and Mn amount is 30 to 80 atoms. %, All the characteristics were good, and when the total amount thereof exceeded 80 atomic%, the taper shape of the Al alloy in wet etching was undercut, and it was found that it was not suitable as a wiring film.
また、Ｍｏ量に着目して、Ｘ群元素（Ｍｎ）を含まない上記Ａｌ−Ｍｏ合金を用いたときの結果（例えばＮｏ．１とＮｏ．４）と対比すると、１０原子％Ｍｏを含みＸ群元素を含まないＮｏ．１に対し、１０原子％ＭｏとＸ群元素（Ｍｎ）を２０原子％含むＮｏ．４では、ＴＦＴ特性が著しく向上した。更にＸ群元素（Ｍｎ）の量を増やして５０原子％含むＮｏ．５では、ＴＦＴ特性は更に向上した。これらの結果より、ＭｏとＸ群元素の添加により複合効果が得られていることが分かる。 Further, focusing on the amount of Mo and comparing the results (for example, No. 1 and No. 4) when using the Al—Mo alloy containing no X group element (Mn), it contains 10 atomic% Mo and X No. containing no group element. No. 1 containing 10 atomic percent Mo and 20 atomic percent X group element (Mn). In No. 4, TFT characteristics were remarkably improved. Furthermore, the amount of X group element (Mn) is increased and No. containing 50 atomic%. In 5, the TFT characteristics were further improved. From these results, it can be seen that the combined effect is obtained by the addition of Mo and X group elements.
表１と同様の結果は、他のＸ群元素を用いた表２〜５についても見られた。以上の実験結果に基づき、本発明では、Ａｌ−Ｍｏ合金およびＡｌ−Ｍｏ−Ｘ合金における各元素の含有量を決定した。 The same results as in Table 1 were also observed for Tables 2 to 5 using other group X elements. Based on the above experimental results, in the present invention, the content of each element in the Al—Mo alloy and the Al—Mo—X alloy was determined.
前述したように、ＴＦＴ用配線では、液晶パネルの駆動速度の高速化や低消費電力化の観点から低配線抵抗であることが求められる。本発明に係る第２のＡｌ合金膜は、半導体層の上に第１層のＡｌ合金が形成され、その上に電気抵抗率の低い第２層のＡｌ合金が積層されているので、第１層形成によるＳｉ中へのＡｌの拡散防止（バリア性）を維持しつつ、低抵抗且つエッチング形状に優れた配線膜の形成を実現できた。 As described above, the TFT wiring is required to have a low wiring resistance from the viewpoint of increasing the driving speed of the liquid crystal panel and reducing power consumption. In the second Al alloy film according to the present invention, the first Al alloy is formed on the semiconductor layer, and the second Al alloy having a low electrical resistivity is laminated thereon. While maintaining the prevention of Al diffusion into the Si (barrier property) by forming the layer, it was possible to realize the formation of a wiring film having low resistance and excellent etching shape.
実施例３（断面ＴＥＭ観察）
本実施例では、本発明に係る第２のＡｌ合金膜とアモルファスシリコンとの界面の断面ＴＥＭ観察を調べた。
Example 3 (cross-sectional TEM observation)
In this example, cross-sectional TEM observation of the interface between the second Al alloy film according to the present invention and amorphous silicon was examined.
詳細には、前述した実施例１と同様にして作製したＴＦＴについて、Ａｌ合金とアモルファスシリコンとの界面でＡｌとＳｉとの相互拡散が抑制されているか調べるために、界面の断面ＴＥＭ観察（倍率９０万倍）を行った。 Specifically, in order to investigate whether or not the interdiffusion between Al and Si is suppressed at the interface between the Al alloy and the amorphous silicon in the TFT manufactured in the same manner as in Example 1 described above, cross-sectional TEM observation (magnification) 900,000 times).
図４は、比較例のＡｌ合金（組成はＡｌ−１．０原子％Ｎｉ−０．３原子％Ｌａ、膜厚３００ｎｍ）の断面ＴＥＭ写真であり、アモルファスシリコン層側のコントラストが部分的に変化した。これは、Ａｌ合金とアモルファスシリコンとの界面でＡｌとＳｉとの相互拡散が発生し、Ａｌがアモルファスシリコン中に拡散したためである。 FIG. 4 is a cross-sectional TEM photograph of a comparative Al alloy (composition is Al-1.0 atomic% Ni-0.3 atomic% La, film thickness 300 nm), and the contrast on the amorphous silicon layer side changes partially. did. This is because interdiffusion between Al and Si occurs at the interface between the Al alloy and amorphous silicon, and Al diffuses into the amorphous silicon.
一方、図５は、ソース・ドレイン電極として、第１のＡｌ合金膜［第２層のＡｌ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄ（膜厚２５０ｎｍ）と、第１層のＡｌ−３０原子％Ｍｏ合金（膜厚５０ｎｍ）との積層膜）を使用したときの断面ＴＥＭ写真である。前述した図４と異なり、図５では、アモルファスシリコン側のコントラストの変化は見られず、ＡｌとＳｉの相互拡散が抑制されていることがわかる。 On the other hand, FIG. 5 shows a first Al alloy film [second layer of Al-0.1 atomic% Ni-0.5 atomic% Ge-0.2 atomic% Nd (film thickness 250 nm) as source / drain electrodes. And a cross-sectional TEM photograph when using a first layer Al-30 atomic% Mo alloy (laminated film with a film thickness of 50 nm). Unlike FIG. 4 described above, in FIG. 5, no change in contrast on the amorphous silicon side is observed, and it can be seen that interdiffusion between Al and Si is suppressed.
本実施例によれば、バリアメタルなしにＡｌ合金をアモルファスシリコンと直接接合しても、界面においてＡｌとＳｉの相互拡散が抑制されていることを示している。Ａｌ−Ｍｏ合金の結晶粒サイズは微細でアモルファスライクであり、Ａｌ合金膜の結晶成長が抑制され、Ｓｉ原子の主要な拡散経路である結晶粒界が減少しているため、良好な拡散抑制作用を発揮していると考えられる。また、Ｍｏは低温域でＳｉと反応し、Ａｌ合金とアモルファスシリコンとの界面でシリサイドが形成され、これが拡散バリアとして有効に作用している推測される。 According to the present embodiment, even when an Al alloy is directly bonded to amorphous silicon without a barrier metal, it is shown that interdiffusion between Al and Si is suppressed at the interface. The crystal grain size of the Al-Mo alloy is fine and amorphous-like, the crystal growth of the Al alloy film is suppressed, and the crystal grain boundary, which is the main diffusion path of Si atoms, is reduced. It is considered that In addition, Mo reacts with Si in a low temperature region, and silicide is formed at the interface between the Al alloy and amorphous silicon, which is presumed to function effectively as a diffusion barrier.
実施例４（膜厚依存性）
本実施例では、第１層のＡｌ合金（下地Ａｌ合金）の膜厚がＴＦＴ特性および電気抵抗率に及ぼす影響を調べた。ここでは、第２のＡｌ合金膜（２層）を用いて実験を行なった。
Example 4 (film thickness dependence)
In this example, the influence of the film thickness of the first layer Al alloy (underlying Al alloy) on TFT characteristics and electrical resistivity was examined. Here, an experiment was performed using the second Al alloy film (two layers).
詳細には、第２のＡｌ合金膜として、第２層のＡｌ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄ（膜厚２５０ｎｍ）と、第１層のＡｌ−３０原子％Ｍｏ−３０原子％Ｍｎ合金との積層膜を用い、第１層のＡｌ合金の膜厚を表６に示すように変化させたときのＴＦＴ特性および電気抵抗率を、前述した実施例２と同様にして測定した。これらの結果を表６に記載する。 Specifically, as the second Al alloy film, the second layer of Al-0.1 atomic% Ni-0.5 atomic% Ge-0.2 atomic% Nd (thickness 250 nm) and the first layer of Al The TFT characteristics and electrical resistivity when the film thickness of the Al alloy of the first layer was changed as shown in Table 6 using the laminated film with the -30 atomic% Mo-30 atomic% Mn alloy were as described above. Measurement was performed in the same manner as in Example 2. These results are listed in Table 6.
表６より、第１層のＡｌ合金の膜厚が５ｎｍではオフ電流が上昇し、ＴＦＴ特性が低下した。また、電気抵抗率も膜厚が厚い他の例に比べて上昇した。これは、ＡｌがＳｉ半導体層中に拡散したためＴＦＴのオフ電流が増加し、半導体層中のＳｉがＡｌ膜中に拡散したために電気抵抗が上昇したものと考えられる。これに対し、第１層のＡｌ合金の膜厚１０ｎｍ以上では十分に低いオフ電流および電気抵抗率が得られており、膜厚を１０ｎｍ以上に高めれば、良好なＴＦＴ特性が得られることがわかった。これは、膜厚が１０ｎｍ以上であれば、第１層Ａｌ合金は面内に均一に成膜されるため、膜厚に依存せずに所望とする拡散バリア性が発揮されるためと推察される。 From Table 6, when the film thickness of the Al alloy of the first layer is 5 nm, the off-current increases and the TFT characteristics deteriorate. In addition, the electrical resistivity also increased compared to other examples having a large film thickness. This is presumably because the off-current of the TFT increased because Al diffused in the Si semiconductor layer, and the electrical resistance increased because Si in the semiconductor layer diffused in the Al film. On the other hand, when the film thickness of the Al alloy of the first layer is 10 nm or more, sufficiently low off-current and electrical resistivity are obtained, and it is understood that if the film thickness is increased to 10 nm or more, good TFT characteristics can be obtained. It was. This is presumably because if the film thickness is 10 nm or more, the first layer Al alloy is uniformly formed in the surface, and thus the desired diffusion barrier property is exhibited without depending on the film thickness. The
実施例５
本実施例では、本発明で規定するＡｌ合金膜をソース−ドレイン電極として用いれば、バリアメタル層を省略して上記Ａｌ合金膜を透明画素電極と直接接続しても、良好なダイレクト接触抵抗（コンタクト抵抗）が得られることを調べた。ここでは、第２のＡｌ合金膜（２層）および第３のＡｌ合金膜（３層）を用い、第２層および第３層のＡｌ合金の組成をそれぞれ、表７および表８に示すように種々変えたときの電気抵抗率およびＩＴＯとのコンタクト抵抗を調べた。
Example 5
In this embodiment, when the Al alloy film defined in the present invention is used as the source-drain electrode, even if the barrier metal layer is omitted and the Al alloy film is directly connected to the transparent pixel electrode, a good direct contact resistance ( It was investigated that contact resistance was obtained. Here, the second Al alloy film (two layers) and the third Al alloy film (three layers) are used, and the compositions of the second and third Al alloys are shown in Table 7 and Table 8, respectively. The electrical resistivity and the contact resistance with ITO when varied in various ways were investigated.
詳細には、第２のＡｌ合金膜（２層）としては、下地である第１層のＡｌ合金としてＡｌ−３０原子％Ｍｏ―３０原子％Ｍｎ（膜厚２０ｎｍ）を使用し、ＩＴＯ膜と接触する第２層のＡｌ合金（膜厚２８０ｎｍ）として表７に記載の透明導電膜ＤＣ用元素を含むＡｌ合金を用いたときの電気抵抗率を前述した実施例２と同様にして測定すると共に、コンタクト抵抗を以下のようにして測定した。また、第３のＡｌ合金膜（３層）としては、下地である第１層、および第３層のＡｌ合金として表８に記載のもの（膜厚は、第１層、第３層ともに２０ｎｍ）を使用し、第２層として純Ａｌ（膜厚２８０ｎｍ）を用いたときの電気抵抗率およびコンタクト抵抗を同様に測定した。 Specifically, as the second Al alloy film (two layers), Al-30 atomic% Mo-30 atomic% Mn (film thickness 20 nm) is used as the Al alloy of the first layer which is the base, and the ITO film and While measuring the electrical resistivity when using the Al alloy containing the element for transparent conductive film DC shown in Table 7 as the Al alloy (film thickness 280 nm) of the second layer to be contacted, as in Example 2 described above, The contact resistance was measured as follows. Further, as the third Al alloy film (three layers), the first layer as a base and the Al alloy of the third layer described in Table 8 (the film thickness is 20 nm for both the first layer and the third layer). ) And the electrical resistivity and contact resistance when using pure Al (film thickness 280 nm) as the second layer were measured in the same manner.
（コンタクト抵抗率の測定法）
まず、上記第２層または第３層のＡｌ合金の上にＩＴＯ膜が形成された試料を以下のスパッタリング条件で形成した。ＩＴＯ膜は、酸化インジウムに１０質量％の酸化スズを加えたものを使用した。
アルゴンガス雰囲気下、３ｍＴｏｒｒの圧力、２００℃で２０分間の加熱。
(Measurement method of contact resistivity)
First, a sample in which an ITO film was formed on the second layer or the third layer Al alloy was formed under the following sputtering conditions. As the ITO film, indium oxide added with 10% by mass of tin oxide was used.
Heating at 200 ° C. for 20 minutes under a pressure of 3 mTorr in an argon gas atmosphere.
上記試料を用い、ＩＴＯとのダイレクト接触抵抗（コンタクト抵抗）を以下のようにして測定し、評価した。詳細には、図６に示すケルビンパターン（コンタクトホールサイズ：１０μｍ角）を作製し、４端子測定［ＩＴＯ−Ａｌ合金に電流を流し、別の端子でＩＴＯ（またはＩＺＯ）−Ａｌ合金間の電圧降下を測定する方法］を行った。すなわち、図６のＩ1―Ｉ2間に電流Ｉを流し、Ｖ1―Ｖ2間の電圧Ｖをモニターすることにより、接触部Ｃのダイレクト接触抵抗率Ｒを［Ｒ＝（Ｖ2―Ｖ1）／Ｉ2］として求めた。コンタクト抵抗率は、Ｍｏ薄膜とＩＴＯとのコンタクト抵抗値（１００Ω以下）を基準値とし、上記基準値の範囲内にあるものを良好（○）、上記基準値を超えるものを不良（×）とした。 Using the sample, the direct contact resistance (contact resistance) with ITO was measured and evaluated as follows. Specifically, the Kelvin pattern (contact hole size: 10 μm square) shown in FIG. 6 is prepared and measured at four terminals [current is passed through the ITO-Al alloy, and the voltage between the ITO (or IZO) -Al alloy at another terminal. Method of measuring descent]. That is, by passing the current I between I 1 and I 2 in FIG. 6 and monitoring the voltage V between V 1 and V 2 , the direct contact resistivity R of the contact portion C is set to [R = (V 2 −V 1 ) / I 2 ]. As for the contact resistivity, the contact resistance value (100Ω or less) between the Mo thin film and ITO is taken as a reference value, a good value within the range of the reference value (good), and a good value exceeding the reference value as poor (×). did.
これらの結果を表７および表８にまとめて記載する。 These results are summarized in Tables 7 and 8.
表７より、本実施例では、本発明で規定する第２のＡｌ合金膜（２層）を用いているため、コンタクト抵抗は全て、基準値の範囲内であり、ＩＴＯと良好な低コンタクト抵抗を示すことがわかった。また、これらは電気抵抗率も低く抑えられた。 From Table 7, in this example, since the second Al alloy film (two layers) defined in the present invention is used, the contact resistance is all within the range of the reference value, and ITO and good low contact resistance. It was found that In addition, they have low electrical resistivity.
表８には、本発明に係る第３のＡｌ合金膜（３層）を使用したときの結果を示している。ここでは、従来の表示デバイス用薄膜トランジスタに使用される構造（Ｍｏ／純Ａｌ／Ｍｏの３層構造）を模擬し、Ｍｏの代わりに本発明に規定するＡｌ−Ｍｏ−Ｘ（Ｘ＝Ｍｎ，Ｎｄ，Ｎｉ、Ｍｇ，Ｆｅ）合金を使用しており、第１層と第３層のＡｌ合金は膜厚および組成は全く同じである。本実施例では、本発明で規定する第２のＡｌ合金膜（３層）を用いているため、コンタクト抵抗は全て、基準値の範囲内であり、ＩＴＯと良好な低コンタクト抵抗を示すことがわかった。また、これらは電気抵抗率も低く抑えられた。 Table 8 shows the results when using the third Al alloy film (three layers) according to the present invention. Here, a structure (a three-layer structure of Mo / pure Al / Mo) used in a conventional thin film transistor for a display device is simulated, and Al—Mo—X (X = Mn, Nd) defined in the present invention is used instead of Mo. , Ni, Mg, Fe) alloys are used, and the Al alloy of the first layer and the third layer have exactly the same film thickness and composition. In this example, since the second Al alloy film (three layers) defined in the present invention is used, all the contact resistances are within the range of the reference value, and the ITO exhibits a good low contact resistance with ITO. all right. In addition, they have low electrical resistivity.
実施例６
本実施例では、本発明に係る第３のＡｌ合金膜［第１層＝Ａｌ−３０原子％Ｍｏ−３０原子％Ｍｎ（膜厚２０ｎｍ）、第２層＝Ａｌ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄ（膜厚３００ｎｍ）、第３層＝Ａｌ−３０原子％Ｍｏ−３０原子％Ｍｎ（膜厚２０ｎｍ）の３層構造］を用い、表９に示すように第３層の膜厚を変化させたときのＩＴＯとのコンタクト抵抗を測定した。これらの結果を表９に記載する。
Example 6
In this example, the third Al alloy film according to the present invention [first layer = Al-30 atomic% Mo-30 atomic% Mn (film thickness 20 nm), second layer = Al-0.1 atomic% Ni- Table 9 using 0.5 atomic% Ge-0.2 atomic% Nd (film thickness 300 nm), third layer = Al-30 atomic% Mo-30 atomic% Mn (film thickness 20 nm)] As shown, the contact resistance with ITO when the thickness of the third layer was changed was measured. These results are listed in Table 9.
表９より、第３層のＡｌ合金の膜厚が５ｎｍの場合、コンタクト抵抗が１．１ｋΩと基準値を大きく超えたのに対し、膜厚を１０ｎｍ以上に制御するとコンタクト抵抗は１００Ω以下となり、十分に低い抵抗が得られた。 From Table 9, when the thickness of the Al alloy of the third layer is 5 nm, the contact resistance greatly exceeded the standard value of 1.1 kΩ, whereas when the film thickness is controlled to 10 nm or more, the contact resistance becomes 100Ω or less, A sufficiently low resistance was obtained.
その理由は詳細には不明であるが、第３層の膜厚が１０ｎｍ以上に厚くなると、第３層を構成するＡｌ−Ｍｏ−Ｍｎ合金は面内に均一に成膜されるため、膜厚に依存せずに所望とする拡散バリア性が発揮されるためと推察される。 The reason is unknown in detail, but when the film thickness of the third layer is increased to 10 nm or more, the Al—Mo—Mn alloy constituting the third layer is uniformly formed in the plane. It is presumed that the desired diffusion barrier property is exhibited without depending on the above.
実施例７（エッチング加工性の評価）
本実施例では、本発明のＡｌ合金膜をソース・ドレインおよびゲート配線の下地材として使用すれば、ウェットエッチングによる配線加工の際に良好なテーパ形状が得られることを調べた。ここでは、第２のＡｌ合金膜（２層）を用いた。
Example 7 (Evaluation of etching processability)
In this example, it was investigated that when the Al alloy film of the present invention is used as a base material for source / drain and gate wiring, a good taper shape can be obtained during wiring processing by wet etching. Here, the second Al alloy film (two layers) was used.
具体的には、ガラス基板上に、第１層のＡｌ合金（Ａｌ−４０原子％Ｍｏ、膜厚５０ｎｍ）および第２層のＡｌ合金（組成：Ａｌ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄ、膜厚２５０ｎｍ）を順次積層した配線膜を、前述した実施例１と同様にスパッタリング法を用いて形成した。次に、レジストを塗布した後、フォトリソグラフィ工程によりレジストをパターニングし、Ａｌ合金用エッチング液（ナガセケムテックス社製の「ＡＣ１０１」）を使用して上記Ａｌ合金膜のウェットエッチングを行った。エッチング時の薬液温度は３０℃であり、浸漬時間は目視でＡｌ合金の薄膜が消失する時間の５０％をオーバーエッチングとして行った。図７に、ウェットエッチング後のＡｌ合金膜の断面形状を示すＳＥＭ写真（倍率５万倍）を示す。 Specifically, on the glass substrate, the first layer Al alloy (Al-40 atomic% Mo, film thickness 50 nm) and the second layer Al alloy (composition: Al-0.1 atomic% Ni-0.5). A wiring film in which atomic% Ge-0.2 atomic% Nd and a film thickness of 250 nm were sequentially laminated was formed by the sputtering method in the same manner as in Example 1 described above. Next, after applying a resist, the resist was patterned by a photolithography process, and the Al alloy film was wet etched using an etching solution for Al alloy (“AC101” manufactured by Nagase ChemteX Corporation). The chemical temperature at the time of etching was 30 ° C., and the immersion time was 50% of the time when the thin film of Al alloy disappeared visually as overetching. FIG. 7 shows an SEM photograph (magnification of 50,000 times) showing the cross-sectional shape of the Al alloy film after wet etching.
比較のため、基板側から順に、純Ｍｏ（膜厚５０ｎｍ）／純Ａｌ（膜厚３００ｎｍ）／純Ｍｏ（膜厚５０ｎｍ）の３層構造配線膜を上記と同様にして形成し、ウェットエッチングを行なった。図８に、ウェットエッチング後のＡｌ合金膜の断面形状を示すＳＥＭ写真（倍率５万倍）を示す。 For comparison, a three-layer structure wiring film of pure Mo (film thickness 50 nm) / pure Al (film thickness 300 nm) / pure Mo (film thickness 50 nm) is formed in the same manner as described above, and wet etching is performed. I did it. FIG. 8 shows an SEM photograph (magnification of 50,000 times) showing the cross-sectional shape of the Al alloy film after wet etching.
図８より、下地Ｍｏ膜にアンダーカットが入っていることが分かる。このような形状は、その後のＳｉＮパッシベーション成膜時に十分カバレッジできないなどの不具合を招く原因となる。 From FIG. 8, it can be seen that the underlying Mo film contains an undercut. Such a shape causes problems such as insufficient coverage during subsequent SiN passivation film formation.
これに対し、本発明のＡｌ合金膜を用いた図７では、上記のアンダーカットはみられず、良好なテーパー形状を実現できた。これは、下地材として用いたＡｌ−Ｍｏ合金が純Ｍｏと比較してエッチング速度が遅いためであり、本発明のＡｌ合金膜はウェットエッチング加工性に優れていることがわかった。 On the other hand, in FIG. 7 using the Al alloy film of the present invention, the above-mentioned undercut was not observed, and a good taper shape could be realized. This is because the etching rate of the Al—Mo alloy used as the base material is slower than that of pure Mo, and it was found that the Al alloy film of the present invention is excellent in wet etching processability.
上記の実施例１〜４、６、７では、第２層のＡｌ合金としてＡｌ−０．１原子％Ｎｉ−０．５原子％Ｇｅ−０．２原子％Ｎｄの低抵抗Ａｌ合金を用いたが、これに限定されず、他の低抵抗Ａｌ合金（純Ａｌ、Ａｌ−Ｎｄ合金、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ合金等）を用いても同様の効果が得られることを確認している。本発明では、第１層Ａｌ合金の組成および含有量を特定したところに特徴があり、これにより、Ａｌ合金とアモルファスシリコンとの界面にＡｌとＳｉの拡散を防止し得る拡散バリア状態を形成させたところに特徴があるのであって、第２層Ａｌ合金の組成は、第２層を構成する元素がＳｉ中へ拡散して悪影響を及ぼすものでない限り、特に限定されないからである。 In the above Examples 1 to 4, 6, and 7, a low resistance Al alloy of Al-0.1 atomic% Ni-0.5 atomic% Ge-0.2 atomic% Nd was used as the Al alloy of the second layer. However, the present invention is not limited to this, and it has been confirmed that the same effect can be obtained even when other low resistance Al alloys (pure Al, Al—Nd alloy, Al—Cu alloy, Al—Si alloy, etc.) are used. . The present invention is characterized by specifying the composition and content of the first layer Al alloy, thereby forming a diffusion barrier state capable of preventing diffusion of Al and Si at the interface between the Al alloy and amorphous silicon. This is because the composition of the second layer Al alloy is not particularly limited as long as the elements constituting the second layer are not diffused into Si and have an adverse effect.
実施例８
本実施例では、本発明で規定する第１のＡｌ合金膜（単層、膜厚３００ｎｍ）をソース・ドレイン電極として用いたときのＴＦＴ特性およびＩＴＯとのコンタクト抵抗を測定した。詳細には、表１０に示すように種々のＡｌ合金膜を用いたときの特性について、ＴＦＴ特性は前述した実施例１と同様にして測定し、ＩＴＯとのコンタクト抵抗は前述した実施例５と同様にして測定した。これらの結果を表１０に併記する。
Example 8
In this example, TFT characteristics and contact resistance with ITO were measured when the first Al alloy film (single layer, film thickness 300 nm) defined in the present invention was used as a source / drain electrode. Specifically, as shown in Table 10, with respect to the characteristics when using various Al alloy films, the TFT characteristics were measured in the same manner as in Example 1 described above, and the contact resistance with ITO was the same as in Example 5 described above. The measurement was performed in the same manner. These results are also shown in Table 10.
表１０より、本発明で規定するＭｏ量、またはＭｏ量およびＸ群元素の量を含むものは、良好な特性が得られており、配線膜として十分使用可能であることが分った。 From Table 10, it was found that the Mo amount specified in the present invention, or the one containing the Mo amount and the amount of the X group element has good characteristics and can be sufficiently used as a wiring film.
実施例９
本実施例では、本発明で規定する第３のＡｌ合金膜（３層）をソース・ドレイン電極として用いたときのヒロック密度（耐熱性）および電気抵抗率を測定した。詳細には、表１１に記載の種々の組成および膜厚を有する３層構造のＡｌ合金膜を用い、前述した実施例２と同様にして電気抵抗率を測定すると共に、以下のようにしてヒロック密度を測定した。
Example 9
In this example, the hillock density (heat resistance) and electrical resistivity were measured when the third Al alloy film (three layers) defined in the present invention was used as a source / drain electrode. Specifically, using an Al alloy film having a three-layer structure having various compositions and film thicknesses shown in Table 11, the electrical resistivity was measured in the same manner as in Example 2 described above, and hillock was performed as follows. Density was measured.
（ヒロック密度の測定法）
前述した実施例２と同様にしてＡｌ合金膜に１０μｍ幅のラインアンドペースパターンを形成したものを用意し、その表面を光学顕微鏡観察を用いて観察し、直径０．１μｍ以上のヒロック密度をカウントした。判定基準は、１．０×１０9個/ｍ2以下であるものを○、３．３×１０8個/ｍ2未満であった場合を◎とした。
(Measurement of hillock density)
Prepare a 10 μm wide line and pace pattern on an Al alloy film in the same manner as in Example 2 described above, observe the surface using an optical microscope, and count the hillock density of 0.1 μm or more in diameter. did. Judgment criteria were ◯ when 1.0 × 10 9 pieces / m 2 or less, and ◎ when less than 3.3 × 10 8 pieces / m 2 .
これらの結果を表１１に記載する。 These results are listed in Table 11.
表１１より、第２層としてＦｅ、Ｓｉ、Ｃｕのいずれかを含むＡｌ合金を用いたものは、純Ａｌを用いたものと同程度の低い電気抵抗率を有しており、且つ、純Ａｌに比べてヒロック密度が低減しており、耐熱性に優れていることが分かる。このような効果は、第１層の膜厚を厚くしたときにも同様に認められた。なお、表には示していないが、これらのＡｌ合金膜のＴＦＴ特性およびＩＴＯとのコンタクト抵抗を測定したところ、いずれも良好な特性を示していることも確認された。 From Table 11, the one using an Al alloy containing any of Fe, Si, and Cu as the second layer has a low electrical resistivity comparable to that using pure Al, and is pure Al. It can be seen that the hillock density is reduced as compared with, and the heat resistance is excellent. Such an effect was similarly recognized when the thickness of the first layer was increased. Although not shown in the table, when the TFT characteristics of these Al alloy films and the contact resistance with ITO were measured, it was also confirmed that both showed good characteristics.
１ ガラス基板
２５ 走査線
２６ ゲート電極
２７ ゲート絶縁膜
２８ ソース電極
２９ ドレイン電極
３３ 絶縁性保護膜
DESCRIPTION OF SYMBOLS 1 Glass substrate 25 Scan line 26 Gate electrode 27 Gate insulating film 28 Source electrode 29 Drain electrode 33 Insulating protective film
Claims (11)
前記Ａｌ合金膜は、
Ｍｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足するＡｌ合金の単層からなり、且つ、
前記Ａｌ合金膜は、前記半導体層および／または前記透明導電膜と直接接続されていることを特徴とする表示装置用Ａｌ合金膜。 An Al alloy film used for a thin film transistor having a semiconductor layer and / or a transparent conductive film on a substrate of a display device,
The Al alloy film is
An Al—Mo—X alloy containing Mo and at least one selected from the group X consisting of Mn, Nd, Ni, Mg, and Fe, the content of Mo being [Mo], When the content is [X], it consists of a single layer of an Al alloy satisfying 30 atomic% ≦ [Mo] + [X] ≦ 80 atomic% and [Mo] ≧ 10 atomic%, and
The Al alloy film for a display device, wherein the Al alloy film is directly connected to the semiconductor layer and / or the transparent conductive film.
前記Ａｌ合金膜は、
Ｍｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足する第１層と、
純Ａｌ膜またはＡｌ合金の第２層と、からなり、
前記第１層は、前記半導体と直接接続されていることを特徴とする表示装置用Ａｌ合金膜。 An Al alloy film used for a thin film transistor having a semiconductor layer on a substrate of a display device,
The Al alloy film is
An Al—Mo—X alloy containing Mo and at least one selected from the group X consisting of Mn, Nd, Ni, Mg, and Fe, the content of Mo being [Mo], A first layer satisfying 30 atomic% ≦ [Mo] + [X] ≦ 80 atomic% and [Mo] ≧ 10 atomic% when the content is [X];
A second layer of a pure Al film or an Al alloy,
The Al alloy film for a display device, wherein the first layer is directly connected to the semiconductor.
前記Ａｌ合金膜は、
３０原子％以上のＭｏを含有するＡｌ−Ｍｏ合金；またはＭｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足する第１層と、
純Ａｌ膜またはＡｌ合金の第２層と、
３０原子％以上のＭｏを含有するＡｌ−Ｍｏ合金；またはＭｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足する第３層と、
からなり、
前記第１層は前記半導体と直接接続され、前記第３層は前記透明導電膜と直接接続されることを特徴とする表示装置用Ａｌ合金膜。 An Al alloy film used for a thin film transistor having a semiconductor layer and a transparent conductive film on a substrate of a display device,
The Al alloy film is
An Al—Mo alloy containing 30 atomic% or more of Mo; or an Al—Mo—X alloy containing Mo and at least one selected from the group X consisting of Mn, Nd, Ni, Mg, and Fe. When the Mo content is [Mo] and the X group content is [X], 30 atomic% ≦ [Mo] + [X] ≦ 80 atomic% and [Mo] ≧ 10 atomic% A first layer satisfying
A second layer of pure Al film or Al alloy;
An Al—Mo alloy containing 30 atomic% or more of Mo; or an Al—Mo—X alloy containing Mo and at least one selected from the group X consisting of Mn, Nd, Ni, Mg, and Fe. When the Mo content is [Mo] and the X group content is [X], 30 atomic% ≦ [Mo] + [X] ≦ 80 atomic% and [Mo] ≧ 10 atomic% A third layer satisfying
Consists of
The Al alloy film for a display device, wherein the first layer is directly connected to the semiconductor, and the third layer is directly connected to the transparent conductive film.
前記Ａｌ合金膜は、
３０原子％以上のＭｏを含有するＡｌ−Ｍｏ合金；または Ｍｏと、Ｍｎ、Ｎｄ、Ｎｉ、Ｍｇ、およびＦｅよりなるＸ群から選択される少なくとも１種とを含有するＡｌ−Ｍｏ−Ｘ合金であって、Ｍｏの含有量を［Ｍｏ］、Ｘ群の含有量を［Ｘ］としたとき、３０原子％≦［Ｍｏ］＋［Ｘ］≦８０原子％、且つ、［Ｍｏ］≧1０原子％を満足する第１層と、
純Ａｌ膜またはＡｌ合金の第２層と、
Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、およびＷよりなる群から選択される少なくとも一種の元素を含有する第３層と、からなり、
前記第１層は前記半導体と直接接続され、前記第３層は前記透明導電膜と直接接続されることを特徴とする表示装置用Ａｌ合金膜。 An Al alloy film used for a thin film transistor having a semiconductor layer and a transparent conductive film on a substrate of a display device,
The Al alloy film is
Al-Mo alloy containing 30 atomic percent or more of Mo; or Al-Mo-X alloy containing Mo and at least one selected from the group X consisting of Mn, Nd, Ni, Mg, and Fe When the Mo content is [Mo] and the X group content is [X], 30 atomic% ≦ [Mo] + [X] ≦ 80 atomic% and [Mo] ≧ 10 atomic% A first layer satisfying
A second layer of pure Al film or Al alloy;
A third layer containing at least one element selected from the group consisting of Mo, Cr, Ti, Ta, and W;
The Al alloy film for a display device, wherein the first layer is directly connected to the semiconductor, and the third layer is directly connected to the transparent conductive film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010104474A JP5491947B2 (en) | 2010-04-28 | 2010-04-28 | Al alloy film for display devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010104474A JP5491947B2 (en) | 2010-04-28 | 2010-04-28 | Al alloy film for display devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011232654A JP2011232654A (en) | 2011-11-17 |
| JP5491947B2 true JP5491947B2 (en) | 2014-05-14 |
Family
ID=45321997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010104474A Expired - Fee Related JP5491947B2 (en) | 2010-04-28 | 2010-04-28 | Al alloy film for display devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5491947B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021223320A1 (en) * | 2020-05-07 | 2021-11-11 | 武汉华星光电技术有限公司 | Contact resistance monitoring device and manufacturing method therefor, and display panel |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013112851A (en) * | 2011-11-29 | 2013-06-10 | Toyota Central R&D Labs Inc | Sulfidation-resistant electrode material and sulfidation-resistant electrode |
| KR102094841B1 (en) | 2013-05-16 | 2020-03-31 | 삼성디스플레이 주식회사 | Display apparatus and method of manufacturing the same |
| WO2015125309A1 (en) * | 2014-02-24 | 2015-08-27 | パイオニア株式会社 | Light emitting device |
| AT14576U1 (en) | 2014-08-20 | 2016-01-15 | Plansee Se | Metallization for a thin film device, method of making the same and sputtering target |
| EP3702483B1 (en) * | 2019-02-26 | 2022-05-11 | Heraeus Deutschland GmbH & Co. KG | Moulded body made from a molybdenum-aluminium-titanium alloy |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4071849B2 (en) * | 1997-10-08 | 2008-04-02 | アルバック成膜株式会社 | Blanks and black matrix |
| JP3509057B2 (en) * | 1998-12-15 | 2004-03-22 | シャープ株式会社 | Liquid crystal display device and method of manufacturing the same |
-
2010
- 2010-04-28 JP JP2010104474A patent/JP5491947B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021223320A1 (en) * | 2020-05-07 | 2021-11-11 | 武汉华星光电技术有限公司 | Contact resistance monitoring device and manufacturing method therefor, and display panel |
| US11894391B2 (en) | 2020-05-07 | 2024-02-06 | Wuhan China Star Optoelectronics Technology Co., Ltd | Contact resistance monitoring device, manufacturing method thereof, and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011232654A (en) | 2011-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI437697B (en) | Wiring structure and a display device having a wiring structure | |
| US8482189B2 (en) | Display device | |
| JP5171990B2 (en) | Cu alloy film and display device | |
| WO2010053135A1 (en) | Al alloy film for display device, display device and sputtering target | |
| JP6068327B2 (en) | Thin film transistor and manufacturing method thereof | |
| KR101428349B1 (en) | Al alloy film for display device | |
| JP5491947B2 (en) | Al alloy film for display devices | |
| JP2011091364A (en) | Wiring structure and method of manufacturing the same, as well as display apparatus with wiring structure | |
| WO2014104229A1 (en) | Thin-film transistor and manufacturing method therefor | |
| TWI504765B (en) | Cu alloy film, and a display device or an electronic device provided therewith | |
| TW201234433A (en) | Wiring structure | |
| US20190148412A1 (en) | Multilayer wiring film and thin film transistor element | |
| WO2013047095A1 (en) | Wiring structure for display device | |
| JP2010238800A (en) | Al ALLOY FILM FOR DISPLAY, THIN FILM TRANSISTOR SUBSTRATE AND DISPLAY | |
| JP2011049542A (en) | Wiring structure, method for manufacturing the same and display device with the wiring structure | |
| JP2012189725A (en) | WIRING FILM AND ELECTRODE USING Ti ALLOY BARRIER METAL AND Ti ALLOY SPUTTERING TARGET | |
| JP2012189726A (en) | WIRING FILM AND ELECTRODE USING Ti ALLOY BARRIER METAL AND Ti ALLOY SPUTTERING TARGET | |
| JP2012109465A (en) | Metal wiring film for display unit | |
| JP2017033963A (en) | Thin film transistor | |
| JP2015082575A (en) | Back channel thin film transistor and display device | |
| JP2010164625A (en) | Al alloy film for display apparatus, and display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120828 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5491947 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |