JP2010171810A - 発振回路 - Google Patents

Abstract

【課題】圧電振動子の停止状態から安定発振に至る起動時間を短縮することが可能な発振回路を提供する。
【解決手段】発振回路１は、入力ノードＸＩＮと出力ノードＸＯＵＴとの間に互いに並列に設けられた圧電振動子ＸＯ、抵抗素子Ｒ１、および励振回路１０と、入力ノードＸＩＮと接地ノードＧＮＤとの間に設けられたコンデンサＣ１と、出力ノードＸＯＵＴと接地ノードＧＮＤとの間に設けられたコンデンサＣ２とを含む。励振回路１０は、従属接続されたＮＡＮＤ回路Ｌ１とインバータＬ２，Ｌ３とを含む。ＮＡＮＤ回路Ｌ１に入力されたイネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）に切替わることによって圧電振動子ＸＯの発振が開始する。
【選択図】図１

Description

この発明は、水晶振動子やセラミック振動子などの圧電振動子を用いた発振回路に関する。

従来の水晶発振回路は、ＰチャネルＭＯＳ（Metal-Oxide Semiconductor）トランジスタおよびＮチャネルＭＯＳトランジスタよりなるインバータの入力端子と出力端子との間に、水晶振動子、帰還抵抗素子、および容量素子を結合することによって、発振出力を得るものである。この水晶発振回路では発振周波数や振幅レベルの安定までに時間がかかるという問題がある。

この問題に関して、たとえば、特公平５−６３６２号公報（特許文献１）に記載される水晶発振回路が知られている。この発振回路は、１つの水晶振動子を共用する２組の水晶発振回路を有し、一方の水晶発振回路で振動状態にある水晶振動子を、他方の水晶発振回路に切換接続して動作するようにしたものである。

特公平５−６３６２号公報

ところで、携帯電話機を始めとするバッテリ電源で駆動する電子機器では、バッテリを長持ちさせるために省電力化が求められている。このため、電子部品に供給されるクロック信号は間欠動作させることが望ましい。このような間欠動作では、圧電振動子（水晶振動子、セラミック振動子など）の停止状態から安定発振に至る時間を短縮することが必要になる。前述の特公平５−６３６２号公報（特許文献１）に記載の技術は、圧電振動子の停止状態から安定発振に至る起動時間の短縮について開示するものでない。

この発明の目的は、圧電振動子の停止状態から安定発振に至る起動時間を短縮することが可能な発振回路を提供することである。

この発明は要約すれば発振回路であって、圧電振動子と、抵抗素子と、第１および第２の容量素子と、第１の励振回路とを備える。圧電振動子は、第１および第２のノード間に設けられる。抵抗素子は、第１および第２のノード間に圧電振動子と並列に設けられる。第１の容量素子は、第１のノードと接地ノードとの間に設けられる。第２の容量素子は、第２のノードと接地ノードとの間に設けられる。第１の励振回路は、第１および第２のノード間に圧電振動子および抵抗素子の各々と並列に設けられ、第１のノードの信号を反転増幅して第２のノードに出力する。そして、第１の励振回路は、各々が増幅回路として用いられる従属接続された複数の論理素子を含む。

好ましい実施の一形態において、発振回路は、タイマー回路と、第２の励振回路とをさらに備える。タイマー回路は、イネーブル信号が活性状態になったときから予め定める時間だけ活性状態になる制御信号を出力する。第２の励振回路は、第１および第２のノード間に圧電振動子、抵抗素子、および第１の励振回路の各々と並列に設けられ、第１のノードの信号を反転増幅して第２のノードに出力する。ここで、第２の励振回路の電力増幅率は、第１の励振回路の電力増幅率より小さい。そして、第２の励振回路は、イネーブル信号が非活性状態のとき一定の論理レベルの信号を出力し、イネーブル信号が活性状態のとき増幅回路として動作する論理素子を含む。さらに、第１の励振回路を構成する複数の論理素子のうち初段および最終段の論理素子は、制御信号が非活性状態のとき高インピーダンス状態になる３ステートバッファである。

好ましい実施の他の形態において、発振回路は、タイマー回路と、第１および第２のスイッチと、第２の励振回路とをさらに備える。タイマー回路は、イネーブル信号が活性状態になったときから予め定める時間だけ活性状態になる制御信号を出力する。第１のスイッチは、第１のノードと第１の励振回路の入力端との間に設けられ、制御信号が活性状態のときオン状態になり、制御信号が非活性状態のときオフ状態になる。第２のスイッチは、第２のノードと第１の励振回路の出力端との間に設けられ、制御信号が活性状態のときオン状態になり、制御信号が非活性状態のときオフ状態になる。第２の励振回路は、第１および第２のノード間に圧電振動子、抵抗素子、および第１の励振回路の各々と並列に設けられ、第１のノードの信号を反転増幅して第２のノードに出力する。ここで、第２の励振回路の電力増幅率は、第１の励振回路の電力増幅率より小さい。そして、第２の励振回路は、イネーブル信号が非活性状態のとき一定の論理レベルの信号を出力し、イネーブル信号が活性状態のとき増幅回路として動作する論理素子を含む。

好ましい実施のさらに他の形態において、発振回路は、第２の励振回路と、タイマー回路と、第１および第２のスイッチとをさらに備える。第２の励振回路は、第１および第２のノード間に圧電振動子、抵抗素子、および第１の励振回路の各々と並列に設けられ、第１のノードの信号を反転増幅して第２のノードに出力する。ここで、第２の励振回路の電力増幅率は、第１の励振回路の電力増幅率より小さい。タイマー回路は、イネーブル信号が活性状態になったときから予め定める時間だけ活性状態になる制御信号を出力する。第１のスイッチは、制御信号が活性状態のときに第１の励振回路の入力端と第１のノードとを接続し、イネーブル信号が活性状態であり、かつ、制御信号が非活性状態であるときに第２の励振回路の入力端と第１のノードとを接続する。第２のスイッチは、制御信号が活性状態のときに第１の励振回路の出力端と第２のノードとを接続し、イネーブル信号が活性状態であり、かつ、制御信号が非活性状態であるときに第２の励振回路の出力端と第２のノードとを接続する。

この発明において、好ましくは、第１の励振回路を構成する複数の論理素子のうちの少なくとも１つは、イネーブル信号が非活性状態のとき一定の論理レベルの信号を出力する。

この発明によれば、第１の励振回路は従属接続された複数の論理素子によって構成されるので、単一の論理素子で構成される場合に比べて第１の励振回路の電力増幅率が大きい。この結果、圧電振動子の停止状態から安定発振に至る起動時間を短縮することができる。

好ましくは、発振起動時には励振加速用の第１の励振回路を用い、安定発振時には第１の励振回路よりも電力増幅率の小さい第２の励振回路のみが動作するようにすれば、発振回路全体の消費電力を低減させることができる。

この発明の実施の形態１による発振回路１の構成を示す回路図である。 図１のＮＡＮＤ回路Ｌ１の構成を示す回路図である。 図１のインバータ回路Ｌ２，Ｌ３，Ｌ９の構成を示す回路図である。 図１の発振回路１の比較例としての発振回路１０１の構成を示す回路図である。 発振回路１０１の立上がり時のノードＸＩＮ，ＸＯＵＴの電圧波形を模式的に示す図である。 図４の発振回路１０１の出力の測定結果を示す図である。 図１の発振回路１の出力の測定結果を示す図である。 図１の励振回路１０を５段の論理素子で構成した場合における発振回路の出力の測定結果を示す図である。 この発明の実施の形態２による発振回路２の構成を示す回路図である。 この発明の実施の形態３による発振回路３の構成を示す回路図である。 図１０の発振回路３の各部における電圧波形を模式的に示した図である。 図１０の発振回路３の各部における電圧変化を測定した波形図である。 図１０の発振回路３の起動時間を測定した実験結果を示す図である。 この発明の実施の形態４による発振回路４の構成を示す回路図である。

以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。

［実施の形態１］
図１は、この発明の実施の形態１による発振回路１の構成を示す回路図である。図１を参照して、発振回路１は、入力ノードＸＩＮと出力ノードＸＯＵＴとの間に互いに並列に接続された圧電振動子ＸＯ、抵抗素子Ｒ１、および励振回路１０と、ノードＸＩＮと接地ノードＧＮＤとの間に接続されたコンデンサ（容量素子）Ｃ１と、ノードＸＯＵＴと接地ノードＧＮＤとの間に接続されたコンデンサ（容量素子）Ｃ２とを含む。

発振回路１は、圧電振動子ＸＯの固有振動数の近傍で圧電振動子ＸＯが誘導性リアクタンスを示す特性を利用してコルピッツ発振回路を構成したものである。この場合、圧電振動子ＸＯは、ノードＸＯＵＴから入力された信号のうち共振周波数を有する正弦波のみを出力するフィルタとして機能していると考えることができる。圧電効果を利用した圧電振動子ＸＯとして、たとえば、水晶振動子やセラミック振動子などを用いることができる。

励振回路１０は、ノードＸＩＮの信号を反転増幅してノードＸＯＵＴに出力する。励振回路１０は、ノードＸＩＮ，ＸＯＵＴ間に従属接続されたＮＡＮＤ回路Ｌ１およびインバータ回路Ｌ２，Ｌ３を含む。実施の形態１の場合、ＮＡＮＤ回路Ｌ１およびインバータ回路Ｌ２，Ｌ３は、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）論理素子によって構成される。これらの論理素子は、本来はデジタルＩＣ（Integrated Circuit）として使われるものを増幅回路として使用するものである。抵抗素子Ｒ１は、励振回路１０の入力ノードＸＩＮに電源電圧の半分のバイアスを与えるために設けられている。

図１の発振回路１は、さらに、出力ノードＸＯＵＴの信号を整形して出力するためのインバータＬ９を含む。インバータＬ９は、ノードＸＯＵＴとクロック信号ＣＬＫを出力するためのクロック端子９との間に接続される。

図２は、図１のＮＡＮＤ回路Ｌ１の構成を示す回路図である。図２を参照して、ＮＡＮＤ回路は、ＰチャネルＭＯＳトランジスタＱ１，Ｑ２とＮチャネルＭＯＳトランジスタＱ３，Ｑ４とを含む。ＭＯＳトランジスタＱ１，Ｑ２は電源ノードＶＤＤと出力端子ＯＵＴとの間に並列に接続され、ＭＯＳトランジスタＱ３，Ｑ４は出力端子ＯＵＴと接地ノードＧＮＤとの間に直列に接続される。ＭＯＳトランジスタＱ１，Ｑ３のゲートは第１の入力端子ＩＮ１に接続され、ＭＯＳトランジスタＱ２，Ｑ４のゲートは第２の入力端子ＩＮ２に接続される。

図１の発振回路１の場合、ＮＡＮＤ回路Ｌ１の第１の入力端子（図２のＩＮ１）は、イネーブル信号Ｅｎａｂｌｅが入力されるイネーブル端子８と接続され、ＮＡＮＤ回路の第２の入力端子（図２のＩＮ２）はノードＸＩＮと接続される。イネーブル信号がＬレベル（非活性状態）のとき、図２のＭＯＳトランジスタＱ１がオン状態になり、ＭＯＳトランジスタＱ３がオフ状態になるので、ＮＡＮＤ回路Ｌ１の出力はＨレベル（電源電圧）に固定される。一方、イネーブル信号がＨレベル（活性状態）のとき、図２のＭＯＳトランジスタＱ１がオフ状態になり、ＭＯＳトランジスタＱ３がオン状態になるので、ＮＡＮＤ回路Ｌ１は次に説明する図３のインバータ回路と等価になる。

図３は、図１のインバータ回路Ｌ２，Ｌ３，Ｌ９の構成を示す回路図である。図３を参照して、インバータ回路は、ＰチャネルＭＯＳトランジスタＱ５とＮチャネルＭＯＳトランジスタＱ６とを含む。ＭＯＳトランジスタＱ５は電源ノードＶＤＤと出力端子ＯＵＴとの間に接続され、ＭＯＳトランジスタＱ６は出力端子ＯＵＴと接地ノードＧＮＤとの間に接続される。ＭＯＳトランジスタＱ５，Ｑ６のゲートは、入力端子ＩＮに接続される。

再び図１を参照して、イネーブル信号ＥｎａｂｌｅがＬレベル（非活性状態）のとき、ＮＡＮＤ回路Ｌ１の出力がＨレベルに固定されるので、圧電振動子ＸＯは停止状態である。イネーブル信号がＬレベル（非活性状態）からＨレベル（活性状態）に切替わったとき、ＮＡＮＤ回路Ｌ１はインバータ回路と等価である。したがって、圧電振動子ＸＯは、インバータで換算したときに従属接続された合計３段のインバータで励振されることによって発振を開始することになる。

次に、図１の発振回路１の効果を比較例と対比しながら説明する。
図４は、図１の発振回路１の比較例としての発振回路１０１の構成を示す回路図である。図４を参照して、発振回路１０１の励振回路１１０は、１段のＣＭＯＳのＮＡＮＤ回路Ｌ１のみを含む点で、図１の発振回路１の励振回路１０と異なる。その他の点は、図４の発振回路１０１は図１の発振回路１と共通するので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。

図５は、発振回路１０１の立上がり時のノードＸＩＮ，ＸＯＵＴの電圧波形を模式的に示す図である。図５は、上から順に、イネーブル信号Ｅｎａｂｌｅの波形、ノードＸＩＮの電圧波形、およびノードＸＯＵＴの電圧波形を示す。図５の横軸は時間である。

図４、図５を参照して、時刻ｔ１でイネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）になると、圧電振動子ＸＯが発振を開始する。この発振開始直後における入力ノードＸＩＮの正弦波の振幅は安定発振時に比べると小さい。このとき、励振回路１１０によって増幅された後の出力ノードＸＯＵＴの電圧振幅も小さく、その波形は正弦波になる。この後、ノードＸＩＮ，ＸＯＵＴの電圧振幅は徐々に増加してやがて定常状態に至る。このとき、励振回路１１０の電力増幅率が十分に大きくない場合には、圧電振動子ＸＯの励振レベルＲｅ×Ｉ²（ただし、Ｒｅは水晶振動子の実効抵抗、Ｉは水晶振動子に流れる交流電流）における交流電流Ｉの大きさが小さいので、電圧振幅が定常状態に至るまでに時間がかかることになる。

そこで、図１に示すように、励振回路１０をインバータ換算で３段の従属接続の論理素子Ｌ１〜Ｌ３によって構成すれば、インバータに換算すると１段のＮＡＮＤ回路Ｌ１で構成された図４の励振回路１１０に比べて、電力増幅率を増加させることができる。この結果、圧電振動子ＸＯの励振レベルＲｅ×Ｉ²における交流電流Ｉの大きさも図４の場合に比べて大きくなるので、圧電振動子ＸＯの発振が安定するまでの時間（すなわち、起動時間）を短縮することができる。

上記の起動時間の短縮の効果について、実験結果に基づいてさらに説明する。実験では、図１および図４の圧電振動子ＸＯとしてセラミック振動子を用い、抵抗素子Ｒ１の抵抗値を１ＭΩに設定した。そして、クロック信号ＣＬＫをタイムインターバルアナライザ（ＹＯＫＯＧＡＷＡ ＴＡ３２０）でモニターし、クロック信号ＣＬＫのパルス幅周期が安定化するまでの時間を測定した。なお、実験では、図１のインバータに代えて、一方の入力端子がＨレベルに固定されたＮＡＮＤ回路が用いられている。

まず、図４の比較例の発振回路１０１についての実験結果を説明する。
図６は、図４の発振回路１０１の出力の測定結果を示す図である。図６（Ｂ）は図６（Ａ）の拡大図である。図６（Ａ），（Ｂ）の横軸はイネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）になってからの経過時間であり、縦軸はクロック信号のパルス幅周期である。図中には、各時刻ごとのパルス幅周期の測定値５１と、１５５．５μ秒の区間ごとに測定値５１を移動平均した移動平均値５２とが示されている。

ここで、移動平均値５２のデータに基づいて、圧電振動子ＸＯの発振が安定するまでの起動時間を次のように定義する。まず、１ｍ秒以降の移動平均値５２の最大値および最大値を求め、移動平均値５２がこの最大値または最小値のいずれかに達するまでの到達時間を求める。そして、この到達時間から移動平均の区間である１５５．５μ秒を減じた時間を起動時間と定義する。図６の場合、到達時間が３８５．７μ秒であるので、起動時間は２３０．２μ秒と評価される。

次に、図１の実施の形態１の発振回路１についての実験結果を説明する。
図７は、図１の発振回路１の出力の測定結果を示す図である。図７（Ｂ）は図（Ａ）の拡大図である。図７（Ａ），（Ｂ）の横軸はイネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）になってからの経過時間であり、縦軸はクロック信号のパルス幅周期である。図中には、各時刻ごとのパルス幅周期の測定値５３と、１５５．５μ秒の区間ごとに測定値５３を移動平均した移動平均値５４とが示されている。

図６の場合と同様の起動時間の評価を行なうと、図７の場合の到達時間は２４３．１μ秒と求められるので、起動時間は８７．６μ秒と評価できる。すなわち、ＣＭＯＳインバータ換算で論理素子の段数を１段から３段に増加することによって起動時間を約１／３に短縮することができることが実証された。

図８は、図１の励振回路１０を５段の論理素子で構成した場合における発振回路の出力の測定結果を示す図である。具体的には、励振回路は、５段のＮＡＮＤ回路によって構成される。初段のＮＡＮＤ回路の一方の入力端子にはイネーブル信号Ｅｎａｂｌｅが入力され、残りの各ＮＡＮＤ回路の入力端子の一方は、Ｈレベルに固定されている。したがって、ＣＭＯＳインバータ換算で、図８の場合の励振回路は５段の論理素子で構成されていることになる。

図８においても、図６、図７の場合と同様に、図の横軸はイネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）になってからの経過時間であり、縦軸はクロック信号のパルス幅周期である。また、図中には、各時刻ごとのパルス幅周期の測定値５５と、１５５．５μ秒の区間ごとに測定値５５を移動平均した移動平均値５６とが示されている。

図６の場合と同様の方法によって起動時間を評価すると、図８の場合には到達時間は１９２．７μ秒と求められるので、起動時間は３７．２μ秒と評価することができる。すなわち、ＣＭＯＳインバータ換算で論理素子の段数が１段から５段に増加することによって起動時間が約１／６に短縮できることがわかる。

以上のとおり、実施の形態１の発振回路１によれば、多段構成のＣＭＯＳ論理素子を用いて圧電振動子ＸＯの出力を反転増幅することによって、発振開始直後の圧電振動子ＸＯの励振レベルＲｅ×Ｉ²における交流電流Ｉの大きさを増加させることができる。この結果、圧電振動子ＸＯの発振が安定するまでの起動時間を短縮することができる。

なお、図１の各インバータ回路Ｌ２，Ｌ３は、一方の入力がＨレベルに固定されたＮＡＮＤ回路、または一方の入力がＬレベルに固定されたＮＯＲ回路、または一方の入力がＨレベルに固定されたＸＯＲ（排他的論理和）回路などに置換えることができる。

また、図１のＮＡＮＤ回路Ｌ１は、ＮＯＲ回路に置換えることもできる。ＮＯＲ回路の場合は、イネーブル信号ＥｎａｂｌｅはＬレベルのとき活性状態である。

また、イネーブル信号Ｅｎａｂｌｅが入力されるＮＡＮＤ回路Ｌ１は、図１のように従属接続されたＣＭＯＳ論理素子の初段に配置する必要はない。励振回路１０を構成する論理素子の少なくとも１つにイネーブル信号Ｅｎａｂｌｅの入力用のＮＡＮＤ回路Ｌ１を配置すればよい。

実施の形態１をさらに一般化すると、励振回路１０を構成する従属接続された複数の論理素子の各々は、インバータ、ＮＡＮＤ回路、ＮＯＲ回路、ＡＮＤ回路、ＯＲ回路、ＸＯＲ回路、バッファ、３ステートバッファなどのいずれの論理素子であってもよい。ただし、励振回路１０全体として入力信号の論理レベルを反転するように組合わせる必要がある。この場合、ＮＡＮＤ回路、ＮＯＲ回路、ＡＮＤ回路、ＯＲ回路、ＸＯＲ回路など２入力の論理素子をインバータまたはバッファ（スルー回路）の代わりに用いる場合には、入力の一方をＨレベルまたはＬレベルに固定する。

さらに、上記の実施の形態１では、ＣＭＯＳ論理素子を例に挙げて説明したが、論理素子はＣＭＯＳ型に限る必要はない。たとえば、ＣＭＯＳ論理素子に代えて、ＰチャネルＭＯＳトランジスタのみを用いて論理素子を構成してもよいし、もしくは、ＮチャネルＭＯＳトランジスタのみを用いて論理素子を構成してもよい。

［実施の形態２］
図９は、この発明の実施の形態２による発振回路２の構成を示す回路図である。図９の発振回路２は、ノードＸＩＮ，ＸＯＵＴ間で第１の励振回路１０と並列に設けられた第２の励振回路２０をさらに含む点で図１の発振回路１と異なる。

第２の励振回路２０は、ノードＸＩＮの信号を反転増幅してノードＸＯＵＴに出力する。この点で第１の励振回路１０と同じであるが、ＣＭＯＳインバータで換算したときに第１の励振回路１０よりも少ない段数の従属接続された論理素子で構成される点で第１の励振回路１０と異なる。この結果、第２の励振回路２０の電力増幅率は第１の励振回路１０よりも小さく、圧電振動子ＸＯの励振レベルＲｅ×Ｉ²における交流電流Ｉの大きさも小さい。

具体的に図９の場合、第２の励振回路２０は、ノードＸＩＮ，ＸＯＵＴ間に接続された２入力のＮＡＮＤ回路Ｌ４を含む。ＮＡＮＤ回路Ｌ４の一方の入力端子にはイネーブル信号Ｅｎａｂｌｅが入力され、ＮＡＮＤ回路Ｌ４の他方の入力端子は入力ノードＸＩＮと接続される。イネーブル信号ＥｎａｂｌｅがＬレベル（非活性状態）の間は、ＮＡＮＤ回路Ｌ４の出力はＨレベルに固定され、イネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）になると、ＮＡＮＤ回路Ｌ４は圧電振動子ＸＯを励振するためのインバータとして動作する。

図９の発振回路２は、さらに、タイマー回路３０と、ノードＸＩＮと第１の励振回路１０の入力端（ＮＡＮＤ回路Ｌ１の一方の入力端子）との間に設けられたスイッチＳＷ１と、ノードＸＯＵＴと第１の励振回路１０の出力端（インバータＬ３の出力端子）との間に設けられたスイッチＳＷ２とを含む。

タイマー回路３０は、イネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）になったときから予め定める時間だけ活性状態になる制御信号ＣＴＬを出力する。タイマー回路は、イネーブル信号ＥｎａｂｌｅのタイミングをずらすためにＣＲ積分回路などの遅延回路を用いて構成することができる。あるいは、別のクロック信号を利用したカウンタ回路を用いてもタイマー回路を構成することができる。

スイッチＳＷ１，ＳＷ２は制御信号ＣＴＬを受け、制御信号ＣＴＬが活性状態のときに導通し、制御信号ＣＴＬが非活性状態になると非導通状態になる。スイッチＳＷ１，ＳＷ２が導通することによって、圧電振動子ＸＯは、並列接続された第１および第２の励振回路１０，２０の両方で励振されることになる。また、スイッチＳＷ１，ＳＷ２が非導通状態になると、圧電振動子ＸＯは第２の励振回路２０のみで励振されることになる。

したがって、実施の形態２の発振回路２によれば、制御信号ＣＴＬが活性状態である発振起動時には並列接続された第１の励振回路１０および第２の励振回路２０を用いることによって起動時間を短縮させることができる。そして、制御信号ＣＴＬが非活性状態に戻った発振安定後には第１の励振回路１０よりも電力増幅率の小さな第２の励振回路２０のみを用いることによって、発振回路２全体の消費電力を低減させることができる。

［実施の形態３］
実施の形態３の発振回路３は、実施の形態２の発振回路２のスイッチＳＷ１，ＳＷ２に代えて、３ステートバッファを用いたものである。３ステートバッファは、スイッチＳＷ１，ＳＷ２としての役割とともに、圧電振動子ＸＯの励振加速用に用いられる第１の励振回路の論理素子の役割も兼ねる。なお、以下の説明では、実施の形態１，２と異なる点について主に説明し、同一または相当する部分については同一の参照符号を付して説明を繰返さない場合がある。

図１０は、この発明の実施の形態３による発振回路３の構成を示す回路図である。図１０を参照して、発振回路３は、入力ノードＸＩＮと出力ノードとの間に互いに並列に接続された圧電振動子ＸＯ、抵抗素子Ｒ１、第１の励振回路１２、および第２の励振回路２０と、ノードＸＩＮと接地ノードＧＮＤとの間に接続されたコンデンサ（容量素子）Ｃ１と、ノードＸＯＵＴと接地ノードＧＮＤとの間に接続されたコンデンサ（容量素子）Ｃ２と、タイマー回路３０Ａと、出力ノードＸＯＵＴの信号を整形するためのインバータＬ９とを含む。

第１の励振回路１２は、発振起動時にノードＸＩＮの信号を反転増幅してノードＸＯＵＴに出力するための回路であり、３ステートバッファＬ５，Ｌ６とＮＡＮＤ回路Ｌ１とを含む。３ステートバッファＬ５、ＮＡＮＤ回路Ｌ１、および３ステートバッファＬ６は、この順でノードＸＩＮ，ＸＯＵＴ間に直列に接続される。第１の励振回路１２は、さらに、３ステートバッファＬ５およびＮＡＮＤ回路Ｌ１を接続する接続ノードＥと接地ノードＧＮＤとの間に設けられた抵抗素子Ｒ３を含む。抵抗素子Ｒ３は、３ステートバッファの出力がハイ・インピーダンスのときに接続ノードＥの電圧を接地電圧に固定するためのプルダウン抵抗として設けられている。

ＮＡＮＤ回路Ｌ１の一方の入力端子は、後述するタイマー回路３０ＡのノードＤに接続される。したがって、ＮＡＮＤ回路Ｌ１は、ノードＤの電圧がＨレベル（活性状態）のときインバータとして動作し、ノードＤの電圧がＬレベル（非活性状態）のとき出力がＨレベルに固定される。

３ステートバッファＬ５、Ｌ６は、ゲート端子に入力された信号がＬレベルのとき入力信号をそのまま出力し、ゲート端子に入力された信号がＨレベルのとき出力をハイ・インピーダンスにする。ゲート端子にはノードＤの信号の論理レベルを反転させた信号が入力される。したがって、３ステートバッファＬ５、Ｌ６は、ノードＤの電圧がＨレベル（活性状態）のときバッファとして動作し、ノードＤの電圧がＬレベル（非活性状態）のとき出力をハイ・インピーダンスに固定する。

第２の励振回路２０は、ノードＸＩＮの信号を反転増幅してノードＸＯＵＴに出力するための回路であり、ノードＸＩＮ，ＸＯＵＴ間に接続されたＮＡＮＤ回路Ｌ４を含む。ＮＡＮＤ回路Ｌ４の一方の入力端子はイネーブル信号Ｅｎａｂｌｅが入力されるイネーブル端子８と接続され、ＮＡＮＤ回路Ｌ４の他方の入力端子は入力ノードＸＩＮと接続される。したがって、イネーブル信号ＥｎａｂｌｅがＬレベル（非活性状態）の間は、ＮＡＮＤ回路Ｌ４の出力はＨレベルに固定され、イネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）になると、ＮＡＮＤ回路Ｌ４は圧電振動子ＸＯを励振するためのインバータとして動作する。

タイマー回路３０Ａは、イネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）になったときから予め定める時間だけノードＤの電圧をＨレベル（活性状態）にする。タイマー回路３０Ａは、インバータＬ１１，Ｌ１２，Ｌ１３と、３ステートバッファＬ１４と、抵抗素子Ｒ２，Ｒ４と、コンデンサ（容量素子）Ｃ３とを含む。抵抗素子Ｒ２、インバータＬ１１、および３ステートバッファＬ１４は、この順でイネーブル信号Ｅｎａｂｌｅが入力されるイネーブル端子８とノードＤとの間に直列に接続される。

コンデンサＣ３は、抵抗素子Ｒ２とインバータＬ１１とを接続する接続ノードＡと、接地ノードＧＮＤとの間に接続される。コンデンサＣ３と抵抗素子Ｒ２とによってＣＲ積分回路が構成される。

インバータＬ１２は、イネーブル端子８と３ステートバッファＬ１４のゲート端子との間に接続される。したがって、３ステートバッファＬ１４は、イネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）のときバッファとして動作する。

インバータＬ１３の入力端子はノードＤに接続され、インバータＬ１３の出力端子（ノード／Ｄ）は３ステートバッファＬ５，Ｌ６の各ゲート端子に接続される。抵抗素子Ｒ４は、ノードＤと接地ノードＧＮＤとの間に固定され、３ステートバッファＬ１４の出力がハイ・インピーダンスのとき、ノードＤの電圧をＬレベルに固定するためのプルダウン抵抗として用いられる。

次に、発振回路３の動作について説明する。
図１１は、図１０の発振回路３の各部における電圧波形を模式的に示した図である。図１１には、上から順に、イネーブル信号Ｅｎａｂｌｅの電圧波形と、図１０のノードＡ，Ｂ，Ｃ，Ｄ，／Ｄ，Ｅ，Ｆの各電圧波形とが示される。

図１０、図１１を参照して、時刻ｔ１でイネーブル信号ＥｎａｂｌｅがＬレベル（非活性状態）からＨレベル（活性状態）に変化すると、コンデンサＣ３の充電に伴なってコンデンサＣ３と抵抗素子Ｒ２との接続ノードＡの電圧は徐々に上昇する。この結果、インバータＬ１１の出力端子（ノードＢ）の電圧は、ノードＡの電圧がインバータＬ１１の閾値電圧を超える時刻ｔ２までＨレベルとなり、時刻ｔ２以降Ｌレベルになる。

インバータＬ１２の出力端子（ノードＣ）の電圧は、イネーブル信号Ｅｎａｂｌｅを反転させたものである。３ステートバッファＬ１４のゲート端子にはノードＣの電圧が入力されるので、時刻ｔ１以降、イネーブル信号ＥｎａｂｌｅがＬレベルに戻る時刻ｔ３までの間、３ステートバッファＬ１４はバッファ回路として動作する。この結果、３ステートバッファＬ１４の出力端子（ノードＤ）の電圧は、時刻ｔ１〜ｔ３の間はノードＢの電圧と同様に変化する。すなわち、時刻ｔ１〜ｔ２の間、ノードＤの電圧はＨレベルになり、時刻ｔ１以前および時刻ｔ２以降はＬレベルになる。また、インバータＬ１３の出力端子（ノード／Ｄ）の電圧はノードＤと逆であり、時刻ｔ１〜ｔ２の間がＬレベルであり、時刻ｔ１以前および時刻ｔ２以降はＨレベルになる。

３ステートバッファＬ５，Ｌ６の各ゲート電極はノード／Ｄに接続される。したがって、ノード／Ｄの電圧がＬレベル（ノードＤの電圧がＨレベル）となる時刻ｔ１〜ｔ２の間、３ステートバッファＬ５，Ｌ６はバッファ回路として動作する。時刻ｔ１以前および時刻ｔ２以降については、３ステートバッファＬ５の出力端子（ノードＥ）はＬレベルに固定されるので、ＮＡＮＤ回路Ｌ１の出力端子（ノードＦ）はＨレベルに固定される。したがって、時刻ｔ１〜ｔ２の間、ノードＥ，Ｆの電圧は圧電振動子ＸＯの発振に伴なって振動する。

このように、イネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）になった時刻ｔ１から開始して時刻ｔ２までの間、第１の励振回路１２によって圧電振動子ＸＯは励振される。時刻ｔ２以降、第１の励振回路１２による圧電振動子ＸＯの励振は停止する。この時刻ｔ１〜ｔ２の時間は、抵抗素子Ｒ２の抵抗値およびコンデンサＣ３の容量値によって決まる積分回路の時定数に依存する。

一方、第２の励振回路２０を構成するＮＡＮＤ回路Ｌ４は、イネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）である時刻ｔ１〜ｔ３の間、圧電振動子ＸＯを励振する。したがって、時刻ｔ１〜ｔ２の発振起動時には第１および第２の励振回路１２，２０がともに動作するのに対して、時刻ｔ２〜ｔ３の発振安定時には第２の励振回路２０のみが動作する。これによって、発振安定時の消費電力を低減することができる。

以下、図１０の発振回路３の各部の電圧波形を測定した実験結果について説明する。実験では、図１０の圧電振動子ＸＯとしてセラミック振動子を用い、抵抗素子Ｒ１の抵抗値を１ＭΩに設定した。まず、図１０のイネーブル信号、ノードＤの電圧、ノードＥの電圧、およびクロック信号ＣＬＫをオシロスコープで測定した結果について説明する。

図１２は、図１０の発振回路３の各部における電圧変化を測定した波形図である。図の縦軸は電圧を示し、横軸は時間を示す。画面上の格子状の１目盛（ディビジョン）あたり、横軸は２０μ秒を表わす。また、縦軸の１目盛（ディビジョン）あたり、イネーブル信号Ｅｎａｂｌｅは１Ｖを表わし、ノードＤ，Ｅの電圧およびクロック信号ＣＬＫは２Ｖを表わす。

図１２に示すように、イネーブル信号ＥｎａｂｌｅがＨレベルに立上がると、ノードＤの電圧もＨレベルに立上がる。そして、ノードＤの電圧は、イネーブル信号Ｅｎａｂｌｅが立ち上がってから約３０μ秒が経過したときに立ち下がる。既に説明したように、ノードＤの電圧がＨレベルである時間（３０μ秒）は、図１０の抵抗素子Ｒ２の抵抗値およびコンデンサＣ３の容量値に依存して調整可能である。

ノードＥの電圧は、ノードＤの電圧がＨレベル（活性状態）の間、発振した圧電振動子ＸＯの電圧を受けて振動する。また、クロック信号ＣＬＫは、イネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）の間に出力される。

次に、クロック信号ＣＬＫをタイムインターバルアナライザ（ＹＯＫＯＧＡＷＡ ＴＡ３２０）でモニターし、クロック信号ＣＬＫのパルス幅周期を測定した結果について説明する。

図１３は、図１０の発振回路３の起動時間を測定した実験結果を示す図である。図１３（Ｂ）は図１３（Ａ）の拡大図である。図１３（Ａ），（Ｂ）の横軸はイネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）になってからの経過時間であり、縦軸はクロック信号のパルス幅周期である。図中には、各時刻ごとのパルス幅周期の測定値５７と、１５５．５μ秒の区間ごとに測定値５７を移動平均した移動平均値５８とが示されている。

図６〜図８の場合と同様に起動時間を評価すると、図７の場合の到達時間は１８４．０μ秒と求められるので、起動時間は２８．５μ秒と評価できる。この起動時間は、図６〜図８のいずれの場合よりも短くなっている。この理由は、３ステートバッファＬ５，Ｌ６がバッファ回路として動作するときは４段のインバータ回路と等価であるので、図６〜図８のいずれの場合よりも実施の形態３の発振回路３のほうがＣＭＯＳインバータ換算での論理素子の段数が多くなっているからである。

このように、実施の形態３の発振回路３によれば、第１の励振回路１２を構成する論理素子のうち初段および最終段の論理素子を３ステートバッファで構成することによって、実施の形態２の発振回路２のスイッチＳＷ１，ＳＷ２に代用することができる。この結果、実施の形態２の発振回路２と同様に、発振起動時には並列接続された第１の励振回路１２および第２の励振回路２０を用いることによって起動時間を短縮させることができる。そして、発振安定後には第１の励振回路１２よりも電力増幅率の小さな第２の励振回路２０のみを用いることによって、発振回路２全体の消費電力を低減させることができる。

［実施の形態４］
図１４は、この発明の実施の形態４による発振回路４の構成を示す回路図である。図１４の発振回路４は、信号の経路を開閉する開閉スイッチＳＷ１，ＳＷ２に代えて、信号の経路を切換える切換スイッチＳＷ３，ＳＷ４を含む点で、図９の発振回路２と異なる。その他の点については、発振回路４は実施の形態２の発振回路２と共通するので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

切換スイッチＳＷ３は、タイマー回路３０から出力された制御信号ＣＴＬを受け、制御信号ＣＴＬが活性状態のときにノードＸＩＮと第１の励振回路１０の入力端（ＮＡＮＤ回路Ｌ１の一方の入力端子）とを接続する。さらに、切換スイッチＳＷ３は、制御信号ＣＴＬが非活性状態のときにノードＸＩＮと第２の励振回路２０の入力端（ＮＡＮＤ回路Ｌ４の一方の入力端子）とを接続する。

切換スイッチＳＷ４は、タイマー回路３０から出力された制御信号ＣＴＬを受け、制御信号ＣＴＬが活性状態のときにノードＸＩＮと第１の励振回路１０の出力端（インバータＬ３の出力端子）とを接続する。さらに、切換スイッチＳＷ４は、制御信号ＣＴＬが非活性状態のときにノードＸＩＮと第２の励振回路２０の出力端（ＮＡＮＤ回路Ｌ４の出力端子）とを接続する。

これによって、発振起動時には、第２の励振回路２０よりも電力増幅率の大きな第１の励振回路１０のみを用いることによって起動時間を短縮させることができる。そして、発振安定後には、第１の励振回路１０よりも電力増幅率の小さな第２の励振回路２０のみを用いることによって、発振回路２全体の消費電力を低減させることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１〜４，１０１ 発振回路、１０，１２ 第１の励振回路、２０ 第２の励振回路、３０，３０Ａ タイマー回路、Ｃ１，Ｃ２ コンデンサ、ＣＬＫ クロック信号、ＣＴＬ 制御信号、Ｅｎａｂｌｅ イネーブル信号、ＧＮＤ 接地ノード、Ｌ１，Ｌ４ ＮＡＮＤ回路、Ｌ２，Ｌ３，Ｌ９ インバータ、Ｌ１１，Ｌ１２，Ｌ１３ インバータ、Ｌ５，Ｌ６，Ｌ１４ ３ステートバッファ、Ｒ１〜Ｒ４ 抵抗素子、ＳＷ１，ＳＷ２ 開閉スイッチ、ＳＷ３，ＳＷ４ 切換スイッチ、ＶＤＤ 電源ノード、ＸＩＮ 入力ノード（第１のノード）、ＸＯ 圧電振動子、ＸＯＵＴ 出力ノード（第２のノード）。

Claims (5)

1. 第１および第２のノード間に設けられた圧電振動子と、
   前記第１および第２のノード間に前記圧電振動子と並列に設けられた抵抗素子と、
   前記第１のノードと接地ノードとの間に設けられた第１の容量素子と、
   前記第２のノードと接地ノードとの間に設けられた第２の容量素子と、
   前記第１および第２のノード間に前記圧電振動子および前記抵抗素子の各々と並列に設けられ、前記第１のノードの信号を反転増幅して第２のノードに出力するための第１の励振回路とを備え、
   前記第１の励振回路は、各々が増幅回路として用いられる従属接続された複数の論理素子を含む、発振回路。
2. 前記発振回路は、
   イネーブル信号が活性状態になったときから予め定める時間だけ活性状態になる制御信号を出力するタイマー回路と、
   前記第１および第２のノード間に前記圧電振動子、前記抵抗素子、および前記第１の励振回路の各々と並列に設けられ、前記第１のノードの信号を反転増幅して前記第２のノードに出力するための第２の励振回路とをさらに備え、
   前記第２の励振回路の電力増幅率は、前記第１の励振回路の電力増幅率より小さく、
   前記第２の励振回路は、前記イネーブル信号が非活性状態のとき一定の論理レベルの信号を出力し、前記イネーブル信号が活性状態のとき増幅回路として動作する論理素子を含み、
   前記第１の励振回路を構成する複数の論理素子のうち初段および最終段の論理素子は、前記制御信号が非活性状態のとき高インピーダンス状態になる３ステートバッファである、請求項１に記載の発振回路。
3. 前記発振回路は、
   イネーブル信号が活性状態になったときから予め定める時間だけ活性状態になる制御信号を出力するタイマー回路と、
   前記第１のノードと前記第１の励振回路の入力端との間に設けられ、前記制御信号が活性状態のときオン状態になり、前記制御信号が非活性状態のときオフ状態になる第１のスイッチと、
   前記第２のノードと前記第１の励振回路の出力端との間に設けられ、前記制御信号が活性状態のときオン状態になり、前記制御信号が非活性状態のときオフ状態になる第２のスイッチと、
   前記第１および第２のノード間に前記圧電振動子、前記抵抗素子、および前記第１の励振回路の各々と並列に設けられ、前記第１のノードの信号を反転増幅して前記第２のノードに出力するための第２の励振回路とをさらに備え、
   前記第２の励振回路の電力増幅率は、前記第１の励振回路の電力増幅率より小さく、
   前記第２の励振回路は、前記イネーブル信号が非活性状態のとき一定の論理レベルの信号を出力し、前記イネーブル信号が活性状態のとき増幅回路として動作する論理素子を含む、請求項１に記載の発振回路。
4. 前記発振回路は、前記第１および第２のノード間に前記圧電振動子、前記抵抗素子、および前記第１の励振回路の各々と並列に設けられ、前記第１のノードの信号を反転増幅して前記第２のノードに出力するための第２の励振回路をさらに備え、
   前記第２の励振回路の電力増幅率は、前記第１の励振回路の電力増幅率より小さく、
   前記発振回路は、
   イネーブル信号が活性状態になったときから予め定める時間だけ活性状態になる制御信号を出力するタイマー回路と、
   前記制御信号が活性状態のときに前記第１の励振回路の入力端と前記第１のノードとを接続し、前記イネーブル信号が活性状態であり、かつ、前記制御信号が非活性状態であるときに前記第２の励振回路の入力端と前記第１のノードとを接続する第１のスイッチと、
   前記制御信号が活性状態のときに前記第１の励振回路の出力端と前記第２のノードとを接続し、前記イネーブル信号が活性状態であり、かつ、前記制御信号が非活性状態であるときに前記第２の励振回路の出力端と前記第２のノードとを接続する第２のスイッチとをさらに備える、請求項１に記載の発振回路。
5. 前記第１の励振回路を構成する複数の論理素子のうちの少なくとも１つは、イネーブル信号が非活性状態のとき一定の論理レベルの信号を出力する、請求項１に記載の発振回路。

Images