JP2010171196A - 固体メモリ及び半導体装置 - Google Patents

固体メモリ及び半導体装置 Download PDF

Info

Publication number
JP2010171196A
JP2010171196A JP2009012238A JP2009012238A JP2010171196A JP 2010171196 A JP2010171196 A JP 2010171196A JP 2009012238 A JP2009012238 A JP 2009012238A JP 2009012238 A JP2009012238 A JP 2009012238A JP 2010171196 A JP2010171196 A JP 2010171196A
Authority
JP
Japan
Prior art keywords
layer
solid
recording
state memory
gete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009012238A
Other languages
English (en)
Inventor
Junji Tominaga
淳二 富永
Takayuki Shima
隆之 島
Alexander Kolobov
アレキサンダー コロボフ
Paul Fons
ポール フォンス
Robert Simpson
ロバート シンプソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2009012238A priority Critical patent/JP2010171196A/ja
Priority to US12/690,711 priority patent/US8396335B2/en
Publication of JP2010171196A publication Critical patent/JP2010171196A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り
返し書き換えることができる固体メモリを実現する。
【解決手段】本発明の固体メモリは、Geと、Sbと、Teとを主成分とする、相変態により電気特性が変化する記録層を備える固体メモリであり、上記記録層は、固体状態間で相変態を生じる母相を有する層を2以上含み、2以上の上記層は超格子構造を構成しており、上記記録層では、母相を有する上記層として、Te−Sb−Te−Sb−Teの順に各原子層が1組以上積層して形成されるSbTe層と、Te−Ge又はGe−Teの順に各原子層が1組以上積層して形成されるGeTe層と、Te−Sb−Te−Sb−Teの順に各原子層が1組以上積層して形成されるSbTe層と、3層以上6層以下のSb原子層からなるSb層とを含む。
【選択図】図1

Description

本発明は、相変態を利用して、その結晶とアモルファスとの間に生じる電気抵抗の相違をデータとして記録及び消去する固体メモリ及び半導体装置に関するものであり、特に、相変化RAM(Random Access Memory)(PRAM(Phase-change Random Access Memory))に関するものである。
従来から、超高密度のメモリを実現するため、Teを含むカルコゲン化合物の結晶状態とアモルファス状態との一次相変態と呼ばれる変化で生じる物理的特性変化を利用してデータの記録及び消去を行う相変化RAMが検討されてきた(例えば、下記特許文献1、非特許文献1、2参照)。
上記相変化RAMに用いる記録材料としては、電極間に、化合物組成からなるターゲットを用いて、スパッタリング等の真空成膜法を利用して形成される、1層からなる合金薄膜が通常用いられていた。このため、上記合金薄膜の厚さは20〜50nmとなり、上記合金薄膜は単結晶ではなく、多結晶から構成されていた。
ここで、Teを含むカルコゲン化合物の結晶構造及びアモルファス構造に関しては、1980年後半頃から、その構造解析がエックス線等を用いて調べられてきた。しかしながら、Teとその化合物を構成する原子の1つであるSb原子とは、原子番号が隣接しており、電子数が一個しか異ならない。このため、エックス線回折や電子線回折では、その区別がほとんどつかず、詳細な結晶構造については2004年まで不明であった。
このため、既に商品化されている書き換え型の光ディスクにおいて用いられている、特性が非常に良好であることが実験的に知られていたGeSbTe(225組成)と呼ばれる化合物、及び擬二元組成化合物と類似する化合物(GeTe−SbTeと類似する化合物、225、147、125組成)の結晶構造に関しては、岩塩構造をとり、そのNaが占めるサイト(これをaサイト)をTeが占めるが、残りのClが占めるサイト(bサイト)をGe又はSbが占め、その配置はランダムであると考えられていた(例えば、非特許文献3参照)。
しかしながら、放射光軌道装置等を用いてGeSbTe化合物の構造解析が詳細に検討され、Teを含むカルコゲン化合物の構造は、以下の点で従来の構造とは異なっていることが発見された(例えば、非特許文献4参照)。
具体的には、(1)結晶相において、Ge原子とSb原子とがNaCl型の単純立方格子内でClの位置((b)サイト)を占める配列は、これまで考えられていたような「ランダム」状態ではなく、原子の配列位置が正確に「決定」されており、格子は歪んでいること(図2参照)、(2)アモルファス状態は、完全なランダムではなく、結晶格子内部のGe原子が中心位置(わずかにずれて強誘電的である)から0.2ÅほどTe原子側に移動した配置をとり、そのユニットを維持したままでねじ曲がった構造をもつこと(図3参照)、(3)このねじ曲がったユニットが復元することで高速スイッチングが安定に繰り返されること(図4参照)、が発見された。尚、図4(a)に示す構造が図2に示す構造に対応しており、図4(b)に示す構造が図3に示す構造に対応している。
特開2002−203392号公報(2002年7月19日公開)
奥田昌宏監修、「次世代光記録技術と材料」、シーエムシー出版、2004年1月31日発行、p114 角田義人監修、「光ディスクストレージの基礎と応用」、電子情報通信学会編、平成13年6月1日初版第3刷発行、p209 N.Yamada & T.Matsunaga,Journal of Applied Physics,88,(2000) p7020−7028 A.Kolobov et al.Nature Materials 3 (2004) p703
しかしながら、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる固体メモリが望まれている。尚、上記従来の構成における書き換え回数の制限要因としては、記録膜の高温での熱流動と、その後生ずる膜全体の変形が主要なものと考えられている(例えば、非特許文献2参照)。
本発明者は上記課題を解決するために鋭意検討を行った。具体的には、本発明者は、以下のように考えた。
相変化RAMにおけるデータの記録/消去は、記録材料であるTeを含むカルコゲン化合物の結晶状態とアモルファス状態の一次相変態により生じる物理的特性変化に基づいて行われている。しかしながら、その記録薄膜は、単結晶ではなく、多結晶から構成されているため、抵抗値にバラツキがあり、相転移の際に発生する体積変化が大きくなり、その結果、データの記録及び消去に必要な電流値が高くなり、記録読み出し回数に制限が生じていると考えた。
そして、本発明者は、上記考えに基づいて、複数の膜を積層させてGeとTeとを含むカルコゲン化合物の超格子構造を相変化RAMの記録層に形成することにより、Geを含むTe合金と類似した書き込み読み出し原理に基づき、微結晶間の界面電気抵抗を極力低減させ、且つ繰り返し書き換え回数を大幅に向上させることが可能であることを見出し、本発明を完成するに至った。
本発明に係る固体メモリは、上記課題を解決するために、Geと、Sbと、Teとを主成分とする、相変態により電気特性が変化する記録層を備える固体メモリであり、上記記録層は、固体状態間で相変態を生じる母相を有する層を2以上含み、2以上の上記層は超格子構造を構成しており、上記記録層は、Te−Sb−Te−Sb−Teの順に各原子層が1組以上積層して形成されるSbTe層と、Te−Ge又はGe−Teの順に各原子層が1組以上積層して形成されるGeTe層と、3層以上6層以下のSb原子層からなるSb層と、を含むことを特徴としている。
上記構成によれば、上記記録層が超格子構造を構成しているため、データの記録及び消去時の記録層における原子の移動方向を制御することが可能となる。このため、多くの入力エネルギーが上記原子の移動に利用され、熱としてのエネルギー放出量を抑制することが可能となり、相変態を行うためのエネルギー効率が向上する。
また、書き換え時に発生する、記録層の体積変化を低減でき、組成偏析の生じない安定した繰り返し書き換え動作を実現することができる。
従って、上記構成によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができるという効果を奏する。
本発明に係る固体メモリでは、上記記録層では、母相を有する上記層として、上記SbTe層と、上記GeTe層と、上記SbTe層と、上記Sb層と、がこの順に積層して、上記超格子構造を形成していることが好ましい。
上記構成によれば、データの記録及び消去に必要な電流値がより低い固体メモリを提供することができる。
本発明に係る固体メモリでは、上記記録層では、母相を有する上記層として、上記Sb層と、超格子構造を形成する、上記GeTe層及び上記SbTe層とが交互に積層していることが好ましい。
上記構成によれば、データの記録及び消去に必要な電流値がより低い固体メモリを提供することができる。
本発明に係る固体メモリでは、Ge原子を、GeTe層から、GeTe層とSbTe層との界面に向かって異方性拡散させることによってデータを記録又は消去することが好ましい。
本発明に係る固体メモリでは、Ge原子を、GeTe層とSbTe層との界面から、GeTe層に向かって異方性拡散させることによってデータを記録又は消去することが好ましい。
本発明に係る固体メモリでは、母相を含む上記層の厚さを、0.1nm以上2nm以下の範囲内とすることが好ましい。
上記構成によれば、データの記録及び消去に必要な電流値がより低い固体メモリを提供することができる。
また、本発明に係る半導体装置は、第1電極と、記録層と、第2電極とが順次積層されてなり、前記記録層は、Geと、Sbと、Teとを主成分とする、相変態により電気特性が変化する記録層であって、固体状態間で相変態を生じる母相を有する層を2以上含み、2以上の上記層は超格子構造を構成しており、上記記録層は、Te−Sb−Te−Sb−Teの順に各原子層が1組以上積層して形成されるSbTe層と、Te−Ge又はGe−Teの順に各原子層が1組以上積層して形成されるGeTe層と、3層以上6層以下のSb原子層からなるSb層と、を含むことを特徴とする。
上記構成によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる半導体装置を提供できる。
本発明に係る固体メモリは、以上のように、上記記録層は、固体状態間で相変態を生じる母相を有する層を2以上含み、2以上の上記層は超格子構造を構成しており、上記記録層は、Te−Sb−Te−Sb−Teの順に各原子層が1組以上積層して形成されるSbTe層と、Te−Ge又はGe−Teの順に各原子層が1組以上積層して形成されるGeTe層と、3層以上6層以下のSb原子層からなるSb層と、を含むことを特徴としている。
このため、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができるという効果を奏する。
本実施の形態に係る固体メモリにおける記録層の構造の一例を模式的に示す断面図である。 従来の固体メモリにおけるGe−Sb−Te合金結晶構造の一例を模式的に示す平面図である。 従来の固体メモリにおけるGe−Sb−Te合金アモルファス構造の一例を模式的に示す平面図である。 従来の固体メモリにおけるGe−Sb−Te合金における高速スイッチングを模式的に示す斜視図である。
本発明の実施の一形態について説明すれば、以下の通りである。
尚、「主成分」とは、50質量%以上含有していることを意味する。つまり、「Geと、Sbと、Teとを主成分とした記録層」とは、記録層におけるGeと、Sbと、Teとの合計量が50質量%以上であることを意味する。
本実施の形態に係る固体メモリは、Geと、Sbと、Teとを主成分とする、相変態により電気特性が変化する記録層を備える固体メモリであり、上記記録層は、固体状態間で相変態を生じる母相を有する層を2以上含み、2以上の上記層は超格子構造を構成しており、上記記録層は、Te−Sb−Te−Sb−Teの順に各原子層が1組以上積層して形成されるSbTe層と、Te−Ge又はGe−Teの順に各原子層が1組以上積層して形成されるGeTe層と、3層以上6層以下のSb原子層からなるSb層と、を含む。
ここで、「超格子」とは、複数の種類の結晶格子の重ね合わせにより、基本単位格子より長い周期構造を有する結晶格子であり、「超格子構造」とは、このような結晶格子の構造を意味する。
また、固体状態間で相変態を生じる母相とは、固体状態を維持したままで相変態を生じる母相を意味し、例えば、結晶状態と非結晶状態との間で相変態を生じる母相が挙げられる。また、固体状態間で相変態を生じる母相を有する膜は、固体状態間で相変態を生じる相のみからなる膜であることが好ましい。
尚、上記「母相」とは、膜を構成する相の中で最も広い範囲(体積)で存在している相を意味する。
本実施の形態に係る固体メモリは、固体状態間で相変態を生じる母相を有する膜を2以上積層させることにより、超格子構造を有する上記記録層を形成する記録層形成工程を含む製造方法により得られる。
上記記録層形成工程では、Geを含む膜とSbを含む膜とを隣接して積層させることが好ましい。
更には、GeTe膜とSbTe膜とを隣接して積層させることがより好ましい。これにより、GeTe層とSbTe層とにより構成される超格子構造を形成することができる。
GeTe膜とSbTe膜との積層により構成される上記超格子構造では、メモリに入力される電気エネルギーにより、GeTe層内に存在するGe原子を当該GeTe層とSbTe層との界面に拡散させ、結晶状態と同様の構造を「異方性をもった結晶」として形成させること(消去(記録)状態)ができると考えられる。
また、界面に蓄積された上記Ge原子を、メモリに入力される電気エネルギーにより、元のGeTe層内に戻し、従来、アモルファスと呼ばれてきたランダム構造と同等の電気抵抗値を有する「アモルファスに類似した構造」に還元すること(記録(消去)状態)ができると考えられる。
ここで、本実施の形態に係る製造方法では、超格子構造を形成させているため、上記2つの状態間におけるGeの原子の移動方向を揃えることができる。つまり、上記2つの状態間でGeの原子を異方性拡散させることができる。
これにより、仕事としてのエネルギーに多くの入力エネルギーを利用することができ、熱としてのエネルギー放出量を押さえることが可能となる。このため、相変態を行うためのエネルギー効率が向上し、これまでの相変化RAMの特性を大幅に改善することができる。
尚、「異方性」とは、物質の物理的性質が方向によって異なることを意味し、「異方性をもった結晶」とは、物理的性質が方向によって異なる結晶を意味し、「異方性拡散」とは、拡散の方向が何れかの方向に偏っている拡散を意味する。
上記記録層形成工程では、3層以上6層以下のSb原子層からなるSb膜と、超格子構造を形成するGeTe膜及びSbTe膜とを、交互に積層させることが好ましい。これにより、より少ない電力でデータの書き換えができる。
上記Sb膜を構成するSb原子層の数が3以上6以下であれば、超格子構造においてSb層から他の層へ流れ込む電子の影響を抑制することができるため、Ge原子が、Sbを含む超格子層から母相であるGeTe層に拡散しても、Ge拡散前の電気抵抗値と拡散後の電気抵抗値との差を十分に大きくすることができる。
更には、上記記録層形成工程では、上記記録層を、Te−Sb−Te−Sb−Teの順に各原子層が1組以上積層して形成されるSbTe膜と、Te−Ge又はGe−Teの順に各原子層が1組以上積層して形成されるGeTe膜と、Te−Sb−Te−Sb−Teの順に各原子層が1組以上積層して形成されるSbTe膜と、3層以上6層以下のSb原子層からなる膜と、をこの順に積層させることにより、上記超格子構造を形成することが好ましい。
上記SbTe膜は、(Te−Sb−Te−Sb−Te)の構成単位を1組のみ積層して形成される膜であってもよいし、(Te−Sb−Te−Sb−Te)(但し、nは任意の整数)のように当該構成単位が複数組積層して形成される膜であってもよい。
上記GeTe膜も同様に、Te−Ge又はGe−Teの構成単位を1組のみ積層して形成される膜であってもよいし、(Te−Ge)又は(Ge−Te)(但し、nは任意の整数)のように当該構成単位が複数組積層して形成される膜であってもよい。
尚、本明細書では、「原子層」とは、特に断らない限り、原子が1層だけ二次元的に並んだ単原子層を意味する。
本実施の形態に係る固体メモリの製造方法において、固体状態間で相変態を生じる母相を有する上記膜の厚さは特には限定されないが0.1nm以上2nm以下の範囲内とすることが好ましい。尚、本明細書で記載している各膜の膜厚は、透過型電子顕微鏡による断面観察により測定することができる。
図1に、本実施の形態に係る固体メモリにおける記録層の構造の一例を示す。図1に示す構造は、下から順に、GeTe層(−Ge−Te−Te−Ge−)、SbTe層(−Te−Sb−Te−Sb−Te−)、Sb層(−Sb−Sb−Sb−)を含む。尚、この構造は六方晶のc軸を縦方向として記載してあり、図2、図3に示すような立方晶ではない。ここで、GeTe層の厚さは、約0.79nm、SbTe層の厚さは、約0.98nm、Sb層(図1では3原子層)は0.59nmである。
図1に示す超格子構造においては、Geの原子の動きは一方向であり(つまり、コヒーレント性をもつ)、仕事としてのエネルギーに多くの入力エネルギーを利用することができ、熱としてのエネルギー放出量を押さえることが可能となる。つまり、相変態を行うためのエネルギー効率が向上する。
尚、GeSbTeのある組成からなる化合物ターゲットを用いて1層の記録層を作製した場合には、記録層には様々な種類の微結晶が含まれることになる。このため、記録層でのGe原子の動きは微結晶毎にランダムであり、Ge原子を移動させるために投入される電気エネルギーはコヒーレント性をもたない。このため、熱力学的に多くの熱エネルギーが系に対して放出されることになる。
図1に示す超格子構造では、アモルファス類似構造を用いることで、従来の構成では5%以上であった、データの書き換え時に生じる体積変化を3%以下に低減できる。また、体積変化を一軸方向にのみ発生させることになるので、組成偏析が生じ難く、安定した繰り返し書き換え動作を提供できる。
本実施の形態に係る固体メモリでは、上記膜の積層は、スパッタリング法、気相成長法等の従来公知の方法により行うことができる。
例えば、スパッタリング法により形成させる場合では、Sb、GeTeあるいはSbTeから構成された化合物ターゲットをそれぞれ用いて(あるいは単体のターゲットそれぞれを用いて)、予め時間当りの膜形成速度をスパッタリングのための投入電力パワーに対して測定しておくことにより、成膜時間を管理するだけで簡単にこれらの膜からなる超格子構造を構成することができる。
本実施の形態では、固体メモリの記録層について主に説明したが、例えば、電極や、データをメモリに読み書きする構成等の、記録層以外の固体メモリに必要な他の構成については、従来技術(例えば、特許文献1等)と同様の構成を採用することができ、従来技術と同様の方法により製造することができる。
例えば、基板上に、下部電極(第1電極)をスパッタリング等により積層させ、その後、上述した記録層を積層させ、続いて、上部電極(第2電極)をスパッタリング等により積層させることにより、基板/下部電極/記録層/上部電極から構成される固体メモリ(半導体装置)を製造することができる。当該半導体装置では、各電極を介して記録層へ電気エネルギーが供給され、これによりデータの書き込み及び読み出しを行うことができる。
上記電極(上部電極、下部電極)を構成する材料としては、TiN、W等が挙げられる。また、基板を構成する材料としては、Siが挙げられる。
以下、実施例に基づいて本発明をより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
〔実施例1〕
一般的な自己抵抗加熱型の基本構成により相変化RAMを作製した。
具体的には、予めフォトレジストによってSi基板上に、電極にはTiNを使用し、2インチ径のGe、Sb、Teそれぞれの純金属(純度:99.99%)からなるターゲットを配置したヘリコン波型RFスパッタリング装置を用いて以下の超格子を作製した。
作製条件としては、Arガスを用いて0.47Paの圧力で成膜した。Teターゲットには12.5W、Sbターゲットには12.8W、Geターゲットには45Wを加えた。
尚、各ターゲット直上に配置されたプラズマ安定用のコイルには20Wを加えた。超格子作製基板とターゲットとの距離は200mmである。この条件で、電極にはTiNを使用し、記録膜には[−Te−Sb−Te−Sb−Te−/−Ge−Te−Te−Ge−/−Te−Sb−Te−Sb−Te−/−Sb−Sb−Sb−]の超格子を15層積層した。
超格子からなる記録膜全体の厚さは25nmであった。セルの大きさは、100×100nmであった。
このデバイスに、電圧をプログラム的に与えて、記録及び消去時の電流値を測定した。
その結果、リセット(結晶化)時の電流値は0.1mAで、10nsで消去が可能であった。この電流値での繰り返し記録消去回数を測定したところ、その値は1015回であった。また、抵抗値の差に2000倍の差があった。
尚、GeTe層の層厚(膜厚)は0.82nmであり、SbTe層の層厚(膜厚)は0.98nmであり、Sb層の層厚(膜厚)は0.60nmであった。
〔比較例1〕
一般的な自己抵抗加熱型の基本構成により相変化RAMを作製した。
具体的には、予めフォトレジストによってSi基板上に、電極にはTiNを使用し、2インチ径のGe、Sb、Teそれぞれの純金属(純度:99.99%)からなるターゲットを配置したヘリコン波型RFスパッタリング装置を用いて以下の超格子を作製した。
作製条件としては、Arガスを用いて0.47Paの圧力で成膜した。Teターゲットには12.5W、Sbターゲットには12.8W、Geターゲットには45Wを加えた。尚、各ターゲット直上に配置されたプラズマ安定用のコイルには20Wを加えた。超格子作製基板とターゲットとの距離は200mmである。この条件で、電極にはTiNを使用し、記録膜には[−Te−Sb−Te−Sb−Te−/−Ge−Te−Te−Ge−/−Te−Sb−Te−Sb−Te−/−Sb−Sb−Sb−Sb−Sb−Sb−Sb−Sb−Sb−]の超格子を10層積層した。超格子からなる記録膜全体の厚さは22nmであった。セルの大きさは、100×100nmである。
このデバイスに、電圧をプログラム的に与えて、記録及び消去時の電流値を測定した。その結果、リセット(結晶化)時の電流値は0.05mAで、10nsで消去が可能であった。この電流値での繰り返し記録消去回数を測定したところ、その値は1015回であった。また、抵抗値の差に500倍の差があった。
尚、GeTe層の層厚(膜厚)は0.82nmであり、SbTe層の層厚(膜厚)は0.98nmであり、Sb層の層厚(膜厚)は1.71nmであった。
〔比較例2〕
実施例1と同様に一般的な自己抵抗加熱型の基本構成により相変化RAMを作製した。
記録膜にはGeSbTeの単層膜を25nm形成した。セルの大きさは、100×100nmであった。
このデバイスに、電圧をプログラム的に与えて、記録及び消去時の電流値を測定した。記録及び消去時の電流値を測定した。その結果、リセット(結晶化)時の電流値は1.6mAで、150nsでしか消去ができなかった。この電流値での繰り返し記録消去回数を測定したところ、その値は10回であった。また、抵抗値の差に5000倍の差があった。
以上のように、本実施の形態に係る固体メモリは、微結晶間の界面電気抵抗を極力低減し、データ記録時の電流値を、従来の相変化RAMの10分の1以下にすることができ、且つ繰り返し書き換え回数を従来の相変化RAMより8桁以上向上させることができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の固体メモリは、データの記録及び消去に必要な電流値がより低く、より多くの回数で繰り返し書き換えることができる。このため、各種固体メモリに好適に適用できる。

Claims (7)

  1. Geと、Sbと、Teとを主成分とする、相変態により電気特性が変化する記録層を備える固体メモリであり、
    上記記録層は、固体状態間で相変態を生じる母相を有する層を2以上含み、
    2以上の上記層は超格子構造を構成しており、
    上記記録層は、Te−Sb−Te−Sb−Teの順に各原子層が1組以上積層して形成されるSbTe層と、
    Te−Ge又はGe−Teの順に各原子層が1組以上積層して形成されるGeTe層と、
    3層以上6層以下のSb原子層からなるSb層と、
    を含むことを特徴とする固体メモリ。
  2. 上記記録層では、母相を有する上記層として、上記SbTe層と、上記GeTe層と、上記SbTe層と、上記Sb層と、がこの順に積層して、上記超格子構造を形成していることを特徴とする請求項1に記載の固体メモリ。
  3. 上記記録層では、母相を有する上記層として、上記Sb層と、超格子構造を形成する、上記GeTe層及び上記SbTe層とが交互に積層していることを特徴とする請求項1に記載の固体メモリ。
  4. Ge原子を、GeTe層から、GeTe層とSbTe層との界面に向かって異方性拡散させることによってデータを記録又は消去することを特徴とする請求項1〜3の何れか1項に記載の固体メモリ。
  5. Ge原子を、GeTe層とSbTe層との界面から、GeTe層に向かって異方性拡散させることによってデータを記録又は消去することを特徴とする請求項1〜4の何れか1項に記載の固体メモリ。
  6. 母相を含む上記層の厚さを、0.1nm以上2nm以下の範囲内とすることを特徴とする請求項1〜5の何れか1項に記載の固体メモリ。
  7. 第1電極と、記録層と、第2電極とが順次積層されてなり、
    前記記録層は、Geと、Sbと、Teとを主成分とする、相変態により電気特性が変化する記録層であって、固体状態間で相変態を生じる母相を有する層を2以上含み、
    2以上の上記層は超格子構造を構成しており、
    上記記録層は、Te−Sb−Te−Sb−Teの順に各原子層が1組以上積層して形成されるSbTe層と、
    Te−Ge又はGe−Teの順に各原子層が1組以上積層して形成されるGeTe層と、
    3層以上6層以下のSb原子層からなるSb層と、
    を含むことを特徴とする半導体装置。
JP2009012238A 2009-01-22 2009-01-22 固体メモリ及び半導体装置 Pending JP2010171196A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009012238A JP2010171196A (ja) 2009-01-22 2009-01-22 固体メモリ及び半導体装置
US12/690,711 US8396335B2 (en) 2009-01-22 2010-01-20 Solid-state memory and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009012238A JP2010171196A (ja) 2009-01-22 2009-01-22 固体メモリ及び半導体装置

Publications (1)

Publication Number Publication Date
JP2010171196A true JP2010171196A (ja) 2010-08-05

Family

ID=42336201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009012238A Pending JP2010171196A (ja) 2009-01-22 2009-01-22 固体メモリ及び半導体装置

Country Status (2)

Country Link
US (1) US8396335B2 (ja)
JP (1) JP2010171196A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055257A (ja) * 2011-09-05 2013-03-21 Ulvac Japan Ltd 相変化メモリの形成方法、及び相変化メモリの形成装置
JP2013236079A (ja) * 2012-05-07 2013-11-21 Feng-Chia Univ 超薄型多層構造相変化メモリ素子
US10283707B2 (en) 2016-10-20 2019-05-07 Kabushiki Kaisha Toshiba Superlattice memory having GeTe layer and nitrogen-doped Sb2Te3 layer and memory device having the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621897B2 (ja) 2007-08-31 2011-01-26 独立行政法人産業技術総合研究所 固体メモリ
JP4595125B2 (ja) * 2007-08-31 2010-12-08 独立行政法人産業技術総合研究所 固体メモリ
JP2010287744A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 固体メモリ、データ処理システム及びデータ処理装置
JP2015015309A (ja) * 2013-07-03 2015-01-22 株式会社東芝 記憶装置
CN104934533B (zh) * 2015-04-27 2018-04-13 江苏理工学院 用于高速低功耗相变存储器的Ge/Sb类超晶格相变薄膜材料及其制备方法
CN104795494B (zh) * 2015-04-27 2018-04-13 江苏理工学院 用于高速相变存储器的GeTe/Sb类超晶格相变薄膜材料及其制备方法
CN108321295A (zh) * 2015-12-07 2018-07-24 江苏理工学院 一种用于相变存储器的Si/Sb类超晶格相变薄膜材料
CN105762277B (zh) * 2016-03-09 2018-07-03 同济大学 一种类超晶格锡硒/锑纳米相变薄膜及其制备与应用
CN105679934B (zh) * 2016-04-12 2018-05-08 苏州工业职业技术学院 一种多层纳米复合相变薄膜材料及其制备方法和应用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0885261A (ja) 1994-09-20 1996-04-02 Asahi Chem Ind Co Ltd 光情報記録媒体およびその製造方法
JP3784819B2 (ja) 1995-03-31 2006-06-14 株式会社リコー 光記録方法
JP2001096919A (ja) 1999-04-30 2001-04-10 Ricoh Co Ltd 相変化型記録媒体、該相変化型記録媒体を用いた記録再生方法および相変化型記録装置
US6809401B2 (en) 2000-10-27 2004-10-26 Matsushita Electric Industrial Co., Ltd. Memory, writing apparatus, reading apparatus, writing method, and reading method
JP4025527B2 (ja) 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
KR100682939B1 (ko) * 2005-03-16 2007-02-15 삼성전자주식회사 입체 구조의 고체전해질을 이용한 반도체 메모리 장치 및그 제조방법
GB2433647B (en) * 2005-12-20 2008-05-28 Univ Southampton Phase change memory materials, devices and methods
KR100695168B1 (ko) * 2006-01-10 2007-03-14 삼성전자주식회사 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
KR20120118060A (ko) * 2006-11-02 2012-10-25 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 cvd/ald용으로 유용한 안티몬 및 게르마늄 착체
US8765223B2 (en) * 2008-05-08 2014-07-01 Air Products And Chemicals, Inc. Binary and ternary metal chalcogenide materials and method of making and using same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055257A (ja) * 2011-09-05 2013-03-21 Ulvac Japan Ltd 相変化メモリの形成方法、及び相変化メモリの形成装置
JP2013236079A (ja) * 2012-05-07 2013-11-21 Feng-Chia Univ 超薄型多層構造相変化メモリ素子
US10283707B2 (en) 2016-10-20 2019-05-07 Kabushiki Kaisha Toshiba Superlattice memory having GeTe layer and nitrogen-doped Sb2Te3 layer and memory device having the same

Also Published As

Publication number Publication date
US8396335B2 (en) 2013-03-12
US20100181548A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
JP4635236B2 (ja) 固体メモリの製造方法
JP4599598B2 (ja) 固体メモリ
JP2010171196A (ja) 固体メモリ及び半導体装置
JP4621897B2 (ja) 固体メモリ
WO2010090128A1 (ja) 固体メモリ
JP4595125B2 (ja) 固体メモリ
JP4635235B2 (ja) 固体メモリ
JP2015103695A (ja) 相変化メモリおよび半導体記録再生装置
WO2012117773A1 (ja) 固体メモリ
Tominaga et al. Phase change meta-material and device characteristics
CN113611798B (zh) 多层相变薄膜及其相变存储器单元的制备方法
JP5466838B2 (ja) 相変化固体メモリの記録材料及び相変化固体メモリ
Cabrera Material Engineering for Phase Change Memory
Tripathi et al. PCM Materials and Devices: High Speed and Low-dose TEM Imaging
Zhang et al. Local structural characteristics of Sb2Te3 films studied by reverse Monte Carlo modeling
Victoroff The Future of Non-Volatile Memory Technology