JP4599598B2 - 固体メモリ - Google Patents

固体メモリ Download PDF

Info

Publication number
JP4599598B2
JP4599598B2 JP2009051072A JP2009051072A JP4599598B2 JP 4599598 B2 JP4599598 B2 JP 4599598B2 JP 2009051072 A JP2009051072 A JP 2009051072A JP 2009051072 A JP2009051072 A JP 2009051072A JP 4599598 B2 JP4599598 B2 JP 4599598B2
Authority
JP
Japan
Prior art keywords
layer
atoms
recording
solid
state memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009051072A
Other languages
English (en)
Other versions
JP2010206017A (ja
Inventor
淳二 富永
ポール フォンス
アレキサンダー コロボフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2009051072A priority Critical patent/JP4599598B2/ja
Priority to PCT/JP2010/052860 priority patent/WO2010101055A1/ja
Priority to US13/138,545 priority patent/US9129673B2/en
Priority to KR1020117022655A priority patent/KR101249631B1/ko
Publication of JP2010206017A publication Critical patent/JP2010206017A/ja
Application granted granted Critical
Publication of JP4599598B2 publication Critical patent/JP4599598B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

本願発明は、電気特性の相違をデータとして記録及び消去する固体メモリに関するものである。
従来から、超高密度のメモリを実現するため、Teを含むカルコゲン化合物の結晶状態とアモルファス状態との一次相変態と呼ばれる変化で生じる物理的特性変化を利用してデータの記録及び消去を行う相変化RAM(Random Access Memory(PRAM(phase-change Random Access Memory))が検討されてきた(例えば、特許文献1、非特許文献1、2参照)。
上記相変化RAMに用いる記録材料としては、電極間に、化合物組成からなるターゲットを用いて、スパッタリング等の真空成膜法を利用して形成される、1層からなる合金薄膜が通常用いられていた。このため、上記合金薄膜の厚さは20〜50nmとなり、上記合金薄膜は単結晶ではなく、多結晶から構成されていた。
ここで、Teを含むカルコゲン化合物の結晶構造及びアモルファス構造に関しては、1980年後半頃から、その構造解析がエックス線等を用いて調べられてきた。しかしながら、Teとその化合物を構成する原子の1つであるSb原子とは、原子番号が隣接しており、電子数が一個しか異ならない。このため、エックス線回折や電子線回折では、その区別がほとんどつかず、詳細な結晶構造については2004年まで不明であった。
このため、既に商品化されている書き換え型の光ディスクにおいて用いられている、特性が非常に良好であることが実験的に知られていたGeSbTe(225組成)と呼ばれる化合物、及び擬二元組成化合物と類似する化合物(GeTe−SbTeと類似する化合物、225、147、125組成)の結晶構造に関しては、岩塩構造をとり、そのNaが占めるサイト(これをaサイト)をTeが占めるが、残りのClが占めるサイト(bサイト)をGe又はSbが占め、その配置はランダムであると考えられていた(例えば、非特許文献3参照)。
しかしながら、放射光軌道装置等を用いてGeSbTe化合物の構造解析が詳細に検討され、Teを含むカルコゲン化合物の構造は、以下の点で従来の構造とは異なっていることが発見された(例えば、非特許文献4参照)。
具体的には、(1)結晶相において、Ge原子とSb原子とがNaCl型の単純立方格子内でClの位置((b)サイト)を占める配列は、これまで考えられていたような「ランダム」状態ではなく、原子の配列位置が正確に「決定」されており、格子は歪んでいること(図3参照)、(2)アモルファス状態は、完全なランダムではなく、結晶格子内部のGe原子が中心位置(わずかにずれて強誘電的である)から0.2ÅほどTe原子側に移動した配置をとり、そのユニットを維持したままでねじ曲がった構造をもつこと(図4参照)、(3)このねじ曲がったユニットが復元することで高速スイッチングが安定に繰り返されること(図5参照)、が発見された。
尚、図5中、左側の構造が図3に示す構造に対応しており、右側の構造が図4に示す構造に対応している。
また、最近ではTeを用いずに、GeとSbとから構成された相変化材料が開発されている(例えば、非特許文献5参照)。
特開2002−203392号公報(2002年7月19日公開)
奥田昌宏監修、「次世代光記録技術と材料」、シーエムシー出版、2004年1月31日発行、p114 角田義人監修、「光ディスクストレージの基礎と応用」、電子情報通信学会編、平成13年6月1日初版第3刷発行、p209 N.Yamada & T.Matsunaga, Journal of Applied Physics, 88, (2000) p7020−7028 A.Kolobov et al. Nature Materials 3 (2004) p703 S.Raoux, G.W.Burr, M.J.Breitwisch, C.T.Rettner, Y.C.Chen, R.M.Shelby, M.Salinga, D.Krebs, S.H.Chen, H.L.Lung, C.H.Lam, IBM J. Res. & Dev. 52, (2008) p465−479
しかしながら、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる固体メモリが望まれている。
なお、従来の構成における書き換え回数の制限要因としては、記録膜の高温での熱流動と、その後生ずる膜全体の変形が主要なものと考えられている(例えば、非特許文献5参照)。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる固体メモリを実現することにある。
本発明者らは上記課題を解決するために鋭意検討を行った。具体的には、本発明者らは以下のように考えた。
従来の相変化RAMでは、上述したように結晶状態とアモルファス状態の一次相変態により生じる物理的特性変化に基づいてデータの記録/消去が行われている。その記録薄膜は単結晶ではなく多結晶から構成されていることから、各微結晶間の界面電気抵抗の差異が全体的な電気抵抗値の均一性に影響を及ぼすことによって、結晶状態の抵抗値にバラツキが生じる。その結果、データの記録及び消去に必要な電流値が高くなってしまうと考えた。
また、従来の相変化RAMでは、結晶/アモルファス間の一次相変態における相転移の際に発生する体積変化が各微結晶に異なる応力を発生させ、これにより物質流動と膜全体の変形とが生じることによって、書き換え回数が制限されると考えた。
そこで、本発明者らは、上記課題を解決するために、Teを含まないGeとSbとからなる相変化材料に注目した。これまで、Teを含まないGeとSbからなる相変化材料については、その相変化の原理が分かっていなかったが、本発明者らは、Ge、Sb、およびTeを主構成元素とする合金のモデルを、Teを含まないGeとSbとを主構成元素とする合金に適応し、実験およびコンピューターによるシミュレーションによって詳細に解析した。
その結果、本発明者らは、Ge、Sb、およびTeを主構成元素とする化合物では、Ge原子が図3または図4に示すように位置を換えることで記録または消去状態を形成するのに対して、Teを含まないGeとSbとを主構成元素とする化合物では、Ge層とSb層との間の僅かな層間分離によって、大きな光学特性変化や電気特性変化が発生することを見出した。
本発明者らは、この新たに見いだした層間分離によるスイッチング機構を利用して、カルコゲン化合物を含まない化合物についても、微結晶間の界面電気抵抗を極力低減し、かつ繰り返し書き換え回数を大幅に向上させることができる新規な相分離RAMを完成するに至った。
すなわち、本発明に係る固体メモリは、データを記録又は消去する記録層を備える固体メモリであって、上記記録層は、相分離により電気特性が変化する積層構造を含んでおり、上記積層構造では、Sb原子を含む層とGe原子を含む層とが超格子構造を構成して積層されていることを特徴としている。
上記構成によれば、上記記録層では、Sb原子を含む膜(Sb層)とGe原子を含む膜(Ge層)とが弱い原子結合で結合した構造がとられる。この構造がとられている際、電気エネルギーを手段として、Sb層とGe層との層間方向に上記原子結合を切断すると、上記記録層では高い電気抵抗状態が形成かつ固定されて、記録(消去)状態が作り出される。
また逆に、電気エネルギーを手段として、上記原子結合を元に戻すと、上記記録層では低い電気抵抗状態が復元されて、消去(記録)状態が作り出される。
すなわち、上記記録層では、電気エネルギーを手段として、Sb層とGe層との層間分離のスイッチングが行われ、このスイッチングを利用してデータの記録及び消去を行うことができる。
なお、Sb層とGe層との層間分離により、上記記録層では、当該記録層を構成する物質の相分離(スピノーダル分離)が生じる。
上記構成によれば、Sb層とGe層とが超格子構造を構成しているため、データの記録及び消去時における層間分離の方向は一方向である。このため、層間結合を切るために投入される電気エネルギーはコヒーレント性を有し、エントロピー的なエネルギー損失は大幅に低減される。よって、多くの入力エネルギーが層間結合の切断のために利用することができ、熱としてのエネルギー放出量を抑制することが可能となる。言い換えれば、より低温で書き換えができるようになる。
また、入力エネルギーにおけるエントロピー的なエネルギー損失の低減によって、書き換え時に発生する記録層の体積変化を低減でき、組成偏析の生じない安定した繰り返し書き換え動作を実現することができる。
したがって、上記構成によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができる。
また、本発明に係る固体メモリでは、上記積層構造では、上記Sb原子を含む層と上記Ge原子を含む層とが隣接して配置されていることが好ましい。
上記構成によれば、データの記録及び消去に必要な電流値がより低い固体メモリを提供することができる。
また、本発明に係る固体メモリでは、上記Ge原子を含む膜と上記Sb原子を含む膜との膜厚の比が、1:3以上1:20以下であることが好ましい。
上記構成によれば、繰り返し書き換え回数を大幅に向上することができ、かつ、外部の温度変化に対して記録(消去)状態が安定するように温度耐久性を向上することができる。
また、本発明に係る固体メモリでは、上記記録層の上側および下側に各々配置された電極を備えており、上記電極から上記記録層に電気的パルスを与えて、当該記録層を5%以下の変化率で上下方向に体積変化させることによって、データを記録又は消去することが好ましい。
上記体積変化率は、第一原理計算により求められる値である。
従来の固体メモリでは、結晶/アモルファス間の一次相変態における相転移の際に、記録材料が10%程度の変化率で体積変化する。また、従来の固体メモリでは、体積変化の方向が定まっていない。
これに対し、本発明に係る固体メモリでは、5%以下という従来に比して確実に低い変化率で、記録層を体積変化させることによって、データを記録又は消去する。また、上記記録層の体積変化の方向は、当該記録層の上下方向となる1軸方向のみである。したがって、上記構成によれば、より組成偏析の生じない安定した繰り返し書き換え動作を実現することができる。
また、本発明に係る固体メモリでは、上記Ge原子を含む層は、Ge原子が5原子以下の原子層からなり、上記Sb原子を含む層は、Sb原子が奇数の原子層からなることが好ましい。
仮に、Ge原子が5以上の原子層からGe層が構成されると、Ge層とSb層とが構成する超格子構造が六方晶を安定に維持できなくなり、可能な繰り返し記録消去回数が減少してしまう。また、Sb原子が偶数の原子層からSb層が構成されると、相分離前後の電気抵抗値の差が小さくなったり、あるいは抵抗値の値の逆転現象が生じたりする可能性があるため、メモリの機能として好ましくない。
したがって、上記構成によれば、繰り返し書き換え回数をより向上することができ、データの記録及び消去を安定して行うことのできる固体メモリを提供することができる。
本発明に係る固体メモリは、相分離により電気特性が変化する積層構造を含む記録層を備えており、上記積層構造は、超格子構造を構成する、Sb原子を含む膜とGe原子を含む膜とから成るため、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる効果を奏する。
本発明の一実施形態に係るGe/Sb5から構成される超格子構造の相分離前の構造を示す図である。 本発明の一実施形態に係るGe/Sb5から構成される超格子構造の相分離後の構造を示す図である。 従来の固体メモリにおけるGe−Sb−Te合金結晶構造の一例を模式的に示す平面図である。 従来の固体メモリにおけるGe−Sb−Te合金アモルファス構造の一例を模式的に示す平面図である。 従来の固体メモリにおけるGe−Sb−Te合金における高速スイッチングを模式的に示す斜視図である。
以下、本発明の実施の形態について詳細に説明する。
本発明の形態に係る固体メモリは、データを記録又は消去する記録層を備える固体メモリであって、上記記録層は、相分離により電気特性が変化する積層構造を含んでおり、上記積層構造では、Sb原子を含む層とGe原子を含む層とが超格子構造を構成して積層されている。
ここで、「超格子」とは、複数の種類の結晶格子の重ね合わせにより、基本単位格子より長い周期構造を有する結晶格子であり、「超格子構造」とは、このような結晶格子の構造を意味する。
「相分離」とは、化合物が化学結合を切ることで二元以上の混合物相に変化することを意味する。
「記録層」は、データの記録及び再生材料から構成されており、当該記録層では、Sb原子を含む層とGe原子を含む層とが積層されて超格子構造を構成している。
この積層については、Sb原子を含む層とGe原子を含む層とが隣接して積層されていればよく、例えばGe1原子からなる原子層とSb5原子からなる原子層が交互に積層された構造を超格子と呼んでもよい。また、Sb原子を含む層とGe原子を含む層とを組み合わせた3層がセットになったものが繰り返し積層されてもよい。
「Sb原子を含む層」は、95%以上のSbを含む化合物から成ることが好ましく、「Ge原子を含む層」は、95%以上のGeを含む化合物から成ることが好ましい。
具体的には、「Sb原子を含む層」とは、Sb単体膜であってもよいし、Sb原子を含む合金膜であってもよい。同様に、「Ge原子を含む層」とは、Ge単体膜であってもよいし、Ge原子を含む合金膜であってもよい。
例えば、Ge原子を含む層は、Ge原子が5以下の原子層であり、Sb原子を含む層は、Sb原子が奇数の原子層であることが好ましい。これによって、上記超格子構造が六方晶を安定に維持できるため、繰り返し記録消去回数が向上する。また、相分離前後の電気抵抗値の差を適正に確保することができるため、データの記録及び消去を安定的に行うことができる。
また、Sb原子を含む合金膜には、SbTi、SbBi、SbAs等のSbを含む化合物を用いることができる。Sb原子を含む合金膜は、Te原子を含んでもよいし、含まなくてもよい。一方、Ge原子を含む合金膜には、GeTi、GeSi、GeC、およびGeAl等のGeを含む化合物を用いることができる。なお、Ge原子を含む合金膜は、Te原子を含まないものとする。
以下、特段の断りがない限り、Sb原子を含む層をSb層と称し、Ge原子を含む層をGe層と称する。
本実施の形態に係る固体メモリの記録層のスイッチ機構について、GeSbの組成を有する記録層を例として、図1および図2を参照して説明する。図1は、Ge/Sbから構成される超格子構造の相分離前の構造を示す図であり、図2は、Ge/Sbから構成される超格子構造の相分離後の構造を示す図である。なお、図1および図2については、第1原理計算によって、相分離前後の構造を六方晶モデルに基づいて計算して示しており、図中、六方晶のc軸を紙面縦方向としている。
図1では、Sb層が5×Sbの矢印で示された範囲に存在し、Ge層が1×Geの矢印で示された範囲に存在する。
図2では、Ge層が図1に示す位置よりも下側に移動しており、Ge層とその下側に位置するSb層とは、GeSbの矢印で示された範囲に存在する。
図1に示す構造では、Sb層とGe層とは隣接して交互に積層されており、Ge層が上下のSb層と弱い原子結合をしている。ここで、固体メモリに入力される電気エネルギーによって、Ge原子が上下方向(六方晶のc軸方向)に移動し、Ge層とSb層との層間方向にのみ上記結合が切断される。これによって、図1に示す構造が図2に示す構造へと変化する。すなわち、Sb原子層とその片側にあるGe原子層との界面が僅かに広がり、層間分離が生じる。図2に示す構造では、高い電気抵抗状態が形成かつ固定され、消去(記録)状態が形成される。
また、図2に示す構造では、固体メモリに入力される電気エネルギーによって、Ge原子が上下方向(六方晶のc軸方向)に移動し、上記結合が復元される。これによって、Ge層とSb層とが層間結合し、図2に示す構造は図1に示す構造へと還元される。図1に示す構造では、高い電気抵抗状態から低い電気抵抗状態に復元されて、記録(消去)状態が形成される。
なお、Sb層とGe層との層間分離により、GeSbの組成の相分離(スピノーダル分離)が生じている。
ここで、Ge層とSb層とは超格子構造を構成しているため、上記2つの状態間における層間分離の方向は一方向に揃えられる。このため、入力される電気エネルギーはコヒーレント性を有し、エントロピー的なエネルギー損失が大幅に低減される。これによって、仕事(Ge原子を上下に移動する仕事)としてのエネルギーに多くの入力エネルギーを利用することができ、熱としてのエネルギー放出量を抑えることが可能になる。したがって、スイッチ動作を行うためのエネルギー効率が向上し、これまでの相変化RAMの特性を大幅に改善することができる。
また、上述のエントロピー的なエネルギー損失の低減により、Ge層とSb層とによる積層構造の体積膨張率を5%以下に抑えたままGe原子の移動を達成することができるため、繰り返し記録回数の大幅な向上が期待できる。
なお、GeとSbとのある組成比(たとえばGeSbのような組成)からなる化合物ターゲットを用いて1層の記録膜を作製した場合には、構成される微結晶内での層間分離の方向は微結晶毎にランダムであり、層間結合を切るための投入される電気エネルギーはコヒーレント性をもたない。このため、熱力学的に多くの熱エネルギーを系に対して放出しなければならない。また、このエントロピー的な熱損失に起因して、記録膜に注入するエネルギーが大きくなり、記録膜の温度が必要以上に上昇するため、記録膜全体の体積は5%以上に達してしまうことになる。
次に、本実施の形態に係る固体メモリの記録層におけるSb層とGe層との膜厚について説明する。
図1に示す構成では、Sb層の膜厚が約1.22nmであり、Ge層の厚さが約0.16nmである。なお、記録層における全体的な超格子膜の膜厚は100nm以下である。
ここで、仮に、Ge層とSb層との膜厚比率が1:3を下回る場合、繰り返しの記録消去の動作によってGe層がSb層を超えて拡散しやすくなり、繰り返しの記録消去回数が大幅に低下してしまう。
一方、Ge層とSb層との膜厚比が1:20より大きい場合、Sb層のみの効果が大きくなり過ぎる。すなわち、膜全体に占めるGe層の数が減るため、スイッチング動作に欠かせないGe層とSb層の界面数が減り、Sb層自身の特性が如実に現れる。これよって、相分離前後における膜全体の抵抗値の差が減少してしまう。仮にノイズが高い場合に抵抗値の差が小さいと、その状態を読み出すとき、高抵抗のOFF状態なのか低抵抗のON状態なのか判別できない、あるいは読み間違える等のエラーが増加してしまう。例えば、相変化メモリでは通常抵抗値の差を2桁から3桁として動作させている。
また、Ge層とSb層との膜厚比が1:20より大きいと、100℃程度の比較的低温によっても、分離していた層が互いに結合しやすくなるため、データの記録(保存)状態を保つことができなくなり、温度耐久性が悪くなってしまう。
したがって、Ge層とSb層との膜厚比率は、1:3以上1:20以下であることが好ましい。Ge層とSb層との膜厚比率が上記範囲にあることによって、繰り返しの記録消去回数を向上し、かつ、温度耐久性が良好である固体メモリを実現することができる。
また、本実施の形態に係る固体メモリでは、Sb層とGe層とによる超格子構造を、スパッタリング法など従来公知の方法を用いて、人工的に形成することができる。例えばスパッタリング法を用いて形成する場合、SbおよびGeの二種類の単体ターゲットを用いて、予め時間当たりの膜形成速度をスパッタリングのための投入電力パワーに対して測定しておけば、製膜時間を管理するだけで簡単にSbおよびGeの層からなる超格子構造を構成することができる。
本実施の形態では、固体メモリの記録層について主に説明したが、例えば、電極や、データをメモリに読み書きする構成等の、記録層以外の固体メモリに必要な他の構成については、従来技術(例えば、特許文献1等)と同様の構成を採用することができ、従来技術と同様の方法により製造することができる。
例えば、基板上に、下部電極をスパッタリング等により積層させ、その後、上述した記録層を積層させ、続いて、上部電極をスパッタリング等により積層させることにより、基板/下部電極/記録層/上部電極から構成される固体メモリを製造することができる。なお、上記電極(上部電極、下部電極)を構成する材料としては、TiN、W等が挙げられる。また、基板を構成する材料としては、Siが挙げられる。
本実施形態に係る固体メモリでは、各電極から記録層に電気的パルスを与えることによって、該記録層へ電気エネルギーが供給される。電気的パルスが与えられた記録層では、5%以下の変化率で、Ge層とSb層と層間方向にのみ体積変化が生じることによって、情報が書き換えられる。
一方、従来の固体メモリでは、結晶/アモルファス間の相転移の際に10%程度の変化率の体積変化が生じる。また、その体積変化の方向は定まっていない。
なお、上記体積変化率は、第一原理計算により求められる値である。
したがって、本実施形態に係る固体メモリでは、従来の固体メモリよりも記録層の変形が抑えられるため、記録読み出し回数を向上することができる。さらに、上記積層構造の体積変化は一方向にのみに限られるため、組成偏析の生じない安定した繰り返し記録動作を提供することができる。
以下、実施例に基づいて本発明をより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
〔実施例1〕
一般的な自己抵抗加熱型の基本構成により、シリコン基板上に相分離RAMを作製した。
相分離RAMの各層を作製するためには、ヘリコンスパッタリング装置をもちいた。この装置には2インチ径の三つのターゲットを装着することができ、Ge、SbおよびTiNのそれぞれのターゲットを装着した。
まず、下部電極としてTiNを40nm形成した。下部電極上には、記録膜として[Ge/5Sb]の超格子を20層積層した。
電極および記録膜の作製方法について具体的には、ヘリコンスパッタリング装置に高純度のアルゴンガスを0.4GPaの圧力を保つように導入した後、Ge、Sb、TiNそれぞれのターゲットに30W、13W、150Wの高周波電力を13.56MHzで投入した。予め測定した成膜時間と膜厚の関係式(一次式)を元にそれぞれの膜厚形成時間を算出し、各ターゲット直上に設けたシャッターと、成膜基板を固定したホルダー上に設置したシャッターとを、交互に開閉することで下部電極膜および超格子膜を作製した。なお、成膜温度は250℃とした。
各層の時間当たりの膜厚変化をステッププロファイル計測器で測定し、一秒当たりの膜厚増加量を計算することによって、作製した超格子全体の膜厚は21.50nmと推定された。セルの大きさは100×100nmであった。作製した超格子の上に、真空を破らずにTiNターゲットを用いて上部電極を40nm作製した。相分離RAMの測定セルは通常のリソグラフィーを用いて作製した。
作製したデバイスに、電圧をプログラム的に与えて、記録及び消去時の電流値を測定した。その結果、記録時の電流値は1.8mAでパルス時間5nsであり、消去時の電流値は0.3mAでパルス時間30nsであった。この電流値での繰り返し記録消去回数を測定したところ、その値は10回であった。
また、第一原理計算により、六方晶モデルを基にして相分離前後の構造を計算した。その結果、相分離前に比較して、相分離後では、Sb原子層とその片側にあるGe原子層との界面が僅かに広がり、C軸方向に2%の変化率で体積変化していることが分かった。
〔参考例1〕
実施例1と同様に一般的な自己抵抗加熱型の基本構成で相変化RAMを作製した。記録膜にはGeSbの1層膜を、GeとSbのターゲットを複数同時に用いて成膜した。膜厚は20.00nm形成した。セルと呼ばれる大きさは実施例と同じ100×100nmである。上下の電極等はすべて実施例と同じくして比較サンプルを作製した。
参考例1のデバイスに電圧をプログラム的に与えて、記録及び消去時の電流値を測定した。なお、パルスの照射時間は実施例1と同じとした。その結果、記録時の電流値は8.6mAであり、消去時の電流値は6.5mAであった。この電流値での繰り返し記録消去回数を測定したところ、その値は10回であった。
以上のように、本実施の形態に係る固体メモリは、データ記録時および消去時の電流を従来の相変化RAMよりも大幅に低下することができ、特にはデータの消去時の電流値を、従来の10分の1以下にすることができる。さらに、繰り返し書き換え回数を、従来の相変化RAMよりも2〜3桁以上向上させることができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の固体メモリは、データの記録及び消去に必要な電流値がより低く、より多くの回数で繰り返し書き換えることができる固体メモリとして、好適に利用できる。

Claims (5)

  1. 電気的パルスを与えることによってデータを記録又は消去する記録層を備える固体メモリであって、
    上記記録層は、Sb原子を含む層とGe原子を含む層とが層間分離することにより電気抵抗値が変化する積層構造を含んでおり、
    上記積層構造では、上記Sb原子を含む層と上記Ge原子を含む層とは、Sb原子とGe原子とが隣接するように、超格子構造を構成して積層されており、
    上記Sb原子を含む層は、Sb単体膜、またはSbTi、SbBi、もしくはSbAsの合金膜であり、
    上記Ge原子を含む層は、Ge単体膜、またはGeTi、GeSi、GeC、もしくはGeAlの合金膜であることを特徴とする固体メモリ。
  2. 上記積層構造では、上記Sb原子を含む層と上記Ge原子を含む層とが隣接して配置されていることを特徴とする請求項1に記載の固体メモリ。
  3. 上記Sb原子を含む層の層厚は、上記Ge原子を含む層の層厚の3倍以上20倍以下であることを特徴とする請求項1または2に記載の固体メモリ。
  4. 上記記録層の上下に各々配置された電極を備えており、
    上記電極から上記記録層に電気的パルスを与えて、当該記録層を5%以下の体積変化率で上下方向に体積変化させることによって、データを記録又は消去することを特徴とする請求項1から3のいずれか1項に記載の固体メモリ。
  5. 上記Ge原子を含む層は、Ge原子が5原子以下の原子層からなり、
    上記Sb原子を含む層は、Sb原子が奇数の原子層からなることを特徴とする請求項1から4のいずれか1項に記載の固体メモリ。

JP2009051072A 2009-03-04 2009-03-04 固体メモリ Active JP4599598B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009051072A JP4599598B2 (ja) 2009-03-04 2009-03-04 固体メモリ
PCT/JP2010/052860 WO2010101055A1 (ja) 2009-03-04 2010-02-24 固体メモリ
US13/138,545 US9129673B2 (en) 2009-03-04 2010-02-24 Superlattice recording layer for a phase change memory
KR1020117022655A KR101249631B1 (ko) 2009-03-04 2010-02-24 고체 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009051072A JP4599598B2 (ja) 2009-03-04 2009-03-04 固体メモリ

Publications (2)

Publication Number Publication Date
JP2010206017A JP2010206017A (ja) 2010-09-16
JP4599598B2 true JP4599598B2 (ja) 2010-12-15

Family

ID=42709614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009051072A Active JP4599598B2 (ja) 2009-03-04 2009-03-04 固体メモリ

Country Status (4)

Country Link
US (1) US9129673B2 (ja)
JP (1) JP4599598B2 (ja)
KR (1) KR101249631B1 (ja)
WO (1) WO2010101055A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012916A1 (ja) 2018-07-10 2020-01-16 国立研究開発法人産業技術総合研究所 積層構造体及びその製造方法並びに半導体デバイス

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
US8729519B2 (en) 2012-10-23 2014-05-20 Micron Technology, Inc. Memory constructions
US9812639B2 (en) 2014-09-10 2017-11-07 Toshiba Memory Corporation Non-volatile memory device
US9601689B2 (en) 2014-09-11 2017-03-21 Kabushiki Kaisha Toshiba Memory device
US9893280B2 (en) 2015-02-06 2018-02-13 Toshiba Memory Corporation Memory device
US9281473B1 (en) 2015-03-13 2016-03-08 Kabushiki Kaisha Toshiba Memory device
US10424731B2 (en) * 2015-03-13 2019-09-24 Toshiba Memory Corporation Memory device
US9564214B2 (en) 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device
CN104795494B (zh) * 2015-04-27 2018-04-13 江苏理工学院 用于高速相变存储器的GeTe/Sb类超晶格相变薄膜材料及其制备方法
CN104934533B (zh) * 2015-04-27 2018-04-13 江苏理工学院 用于高速低功耗相变存储器的Ge/Sb类超晶格相变薄膜材料及其制备方法
CN106654005B (zh) * 2015-10-30 2019-04-16 中国科学院上海微***与信息技术研究所 相变材料层、相变存储器单元及其制备方法
CN108321295A (zh) * 2015-12-07 2018-07-24 江苏理工学院 一种用于相变存储器的Si/Sb类超晶格相变薄膜材料
CN105514271B (zh) * 2015-12-31 2018-06-08 江苏理工学院 用于相变存储器的铒掺杂Sn15Sb85基相变薄膜材料及薄膜制备方法
CN106601908A (zh) * 2016-12-16 2017-04-26 同济大学 一种锑锗多层纳米复合相变材料及其制备和应用
KR20200104670A (ko) * 2019-02-27 2020-09-04 삼성전자주식회사 티타늄계 비정질 합금 및 이를 적용한 상변화 메모리소자
JP2020155569A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 記憶装置
CN110571331B (zh) * 2019-08-30 2021-01-01 华中科技大学 抗应力的超晶格相变存储单元、其制备方法与相变存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050117A1 (ja) * 2008-10-30 2010-05-06 独立行政法人産業技術総合研究所 固体メモリ
WO2010050118A1 (ja) * 2008-10-30 2010-05-06 独立行政法人産業技術総合研究所 固体メモリの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809401B2 (en) 2000-10-27 2004-10-26 Matsushita Electric Industrial Co., Ltd. Memory, writing apparatus, reading apparatus, writing method, and reading method
JP4025527B2 (ja) 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
JP3999549B2 (ja) * 2002-04-01 2007-10-31 株式会社リコー 相変化材料素子および半導体メモリ
US7718987B2 (en) * 2004-02-19 2010-05-18 Agency For Science, Technology And Research Electrically writable and erasable memory medium having a data element with two or more multiple-layer structures made of individual layers
JP4466315B2 (ja) 2004-10-21 2010-05-26 株式会社日立製作所 相変化メモリ
JP4621897B2 (ja) * 2007-08-31 2011-01-26 独立行政法人産業技術総合研究所 固体メモリ
JP4595125B2 (ja) * 2007-08-31 2010-12-08 独立行政法人産業技術総合研究所 固体メモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050117A1 (ja) * 2008-10-30 2010-05-06 独立行政法人産業技術総合研究所 固体メモリ
WO2010050118A1 (ja) * 2008-10-30 2010-05-06 独立行政法人産業技術総合研究所 固体メモリの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012916A1 (ja) 2018-07-10 2020-01-16 国立研究開発法人産業技術総合研究所 積層構造体及びその製造方法並びに半導体デバイス

Also Published As

Publication number Publication date
KR101249631B1 (ko) 2013-04-01
WO2010101055A1 (ja) 2010-09-10
JP2010206017A (ja) 2010-09-16
US9129673B2 (en) 2015-09-08
KR20110127242A (ko) 2011-11-24
US20110315942A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
JP4599598B2 (ja) 固体メモリ
JP4635236B2 (ja) 固体メモリの製造方法
JP4621897B2 (ja) 固体メモリ
JP4595125B2 (ja) 固体メモリ
JP2010171196A (ja) 固体メモリ及び半導体装置
US8335106B2 (en) Superlattice device, manufacturing method thereof, solid-state memory including superlattice device, data processing system, and data processing device
WO2010090128A1 (ja) 固体メモリ
JP2015103695A (ja) 相変化メモリおよび半導体記録再生装置
JP4635235B2 (ja) 固体メモリ
WO2012117773A1 (ja) 固体メモリ
Tominaga et al. Phase change meta-material and device characteristics
Kozyukhin et al. Phase-change-memory materials based on system chalcogenides and their application in phase-change random-access memory
JP5466838B2 (ja) 相変化固体メモリの記録材料及び相変化固体メモリ
Cabrera Material Engineering for Phase Change Memory
Tripathi et al. PCM Materials and Devices: High Speed and Low-dose TEM Imaging

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20100730

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100730

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100906

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4599598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250