JP2010166793A - 双方向スイッチ及びスイッチング素子 - Google Patents

Abstract

【課題】スイッチング素子のサイズを増大させることなく、逆電圧によるスイッチング素子の破損を防止する。
【解決手段】デュアルゲート型のスイッチング素子（11）では、スイッチング素子（11）の基板上には、ドレイン領域（17）に端子（27,27a,27b）が設けられる。双方向スイッチには、２つのソース領域（13,14）側から上記端子（27,27a,27b）側への電流をそれぞれ許容する２つのダイオード（41,42,43,44）が設けられる。
【選択図】図３

Description

本発明は、デュアルゲート型のスイッチング素子、及びこのスイッチング素子を備えた双方向スイッチに関するものである。

従来より、空気調和装置の圧縮機を駆動する電動機（例えば三相モーター）等の運転状態を制御するために、周波数変換回路が用いられる。この周波数変換回路には、大きく分類すると間接方式と直接方式があり、間接方式では整流回路とインバータ回路を組み合わせて周波数変換を行い、直接方式では１つの回路で直接周波数変換を行う。

上記直接方式の周波数変換回路の一例としては、いわゆるマトリックスコンバータ回路が知られている。マトリックスコンバータ回路は、例えば三相交流電源と、三相モーターのような負荷との間に双方向スイッチが設けられ、これらの双方向スイッチの状態を制御することで所望の周波数の交流電力を得るようになっている。

マトリックスコンバータ回路に用いられる双方向スイッチには、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等のスイッチング素子が用いられるのが一般的である。このＩＧＢＴは、逆耐圧が低く、また逆方向に電流を流せない。そのため、ＩＧＢＴを双方向スイッチに用いる場合には、ＩＧＢＴにダイオードを逆並列接続してこれを逆向きに直列接続するのが一般的である。また、ＭＯＳＦＥＴは、ソースとドレイン間に寄生ダイオードがあるため、一方向の電流のオンオフしか制御できないという特性があり、逆向きに直列接続して用いられる。

ところで、近年ではＳｉＣ（Silicon Carbide:炭化ケイ素）やＧａＮ（Gallium Nitride：窒化ガリウム）のような材料を用いたワイドバンドギャップ半導体が盛んに開発されている。ＳｉＣを主材料としたワイドバンドギャップ半導体は、ＭＯＳＦＥＴ構造とするよりも接合型電界効果トランジスタ（以下、ＪＦＥＴと略記する。ＪＦＥＴ：Junction Field Effect Transistor）構造とした方が損失を小さくしやすいため、接合型電界効果トランジスタとしての応用が期待されている。またＧａＮを主材料としたワイドバンドギャップ半導体は、ヘテロ接合電界効果トランジスタ（以下、ＨＦＥＴと略記する。ＨＦＥＴ: Hetero junction Field Effect Transistor）構造を採用できるため、ヘテロ接合電界効果トランジスタとしての応用が期待されている。しかも、このＪＦＥＴやＨＦＥＴは、逆方向に電流を流せることから上記の双方向スイッチ用のスイッチング素子としての応用が考えられる。

例えば、非特許文献１には、ＧａＮを用いたスイッチング素子の一例として、２つのゲート電極を有するデュアルゲート型のスイッチング素子が提案されている。このデュアルゲート型のスイッチング素子は、導通損失が少ないという特長がある。
町田修，金子信男，岩上信一，柳原将貴，後藤博一，岩渕昭夫、「ＧａＮ双方向スイッチ」、平成２０年電気学会全国大会、第４分冊、ｐ．２６９

ところで、双方向スイッチに適用されるデュアルゲート型のスイッチング素子では、入力の極性にかかわらず、ドレインと何れか一方のソースとの間に逆電圧が印加される。一般的に、スイッチング素子の逆方向の耐圧は順方向の耐圧よりも低いので、上記のように印加される逆電圧の大きさによってはスイッチング素子が破壊される可能性がある。これに対しては、非特許文献１でも述べられているように、スイッチング素子の構造として横型構造を採用して、表面電極の設計により正負両方の耐圧を持たせることも考えられる。

しかしながら、表面電極の設計により正負両方の耐圧を持たせると、ゲート・ソース間のサイズ（すなわち、スイッチング素子のサイズ）が大きくなる。このサイズの増大はブロッキングゲインの低下、コストアップ、歩留まりの低下などにも繋がることになる。

本発明は上記の問題に着目してなされたものであり、スイッチング素子のサイズを増大させることなく、逆電圧によるスイッチング素子の破損を防止することを目的としている。

第１の発明は、２つのソース領域（13,14）と、２つのゲート領域（15,16）と、該２つのゲート領域（15,16）間で共有されるドレイン領域（17）とが同一基板上に形成されるデュアルゲート型のスイッチング素子（11）を備え、双方向の電流を許容する双方向スイッチを対象とし、上記スイッチング素子（11）の基板上には、上記ドレイン領域（17）に端子（27,27a,27b）が設けられ、上記２つのソース領域（13,14）側から上記端子（25,26）側への電流をそれぞれ許容する２つのダイオード（41,42,43,44）を更に備えていることを特徴とする。

第１の発明の双方向スイッチには、２つのソース領域（13,14）と２つのゲート領域（15,16）とが設けられて、１つのドレイン領域（17）が共有される、デュアルゲート型のスイッチング素子（11）が用いられる。ここで、従来例のデュアルゲート型のスイッチング素子では、ドレインといずれか一方のソースとの間に逆電圧が印加されてしまう場合に、この逆電圧に起因してスイッチング素子が破損してしまう虞があった。

これに対し、本発明では、ドレイン領域（17）に端子（27,27a,27b）を設け、各ソース側からドレイン側への電流を許容するダイオード（41,42,43,44）を設けている。これにより、双方向スイッチにおけるドレインと各ソースとの間での逆電圧が、対応するダイオード（41,42,43,44）の順方向電圧（即ち、順電圧）以下に抑えられる。

より詳細には、双方向スイッチにおいて、例えば一方のゲートがオン状態となり、他方のゲートがオフ状態となり、オフ状態のゲート側のソース・ドレインに逆電圧が印加されたとする。この場合には、一方のソースからダイオード（41,43）を介してドレインへ電流が流れ、その後、この電流がオン状態のゲート側のチャネルを介して他方のソースへ流れることになる。このため、オフ状態側のソース・ドレイン間の逆電圧は、対応するダイオード（41,43）の順方向電圧以下に抑えられる。その結果、スイッチング素子（11）の破壊が防止される。

第２の発明は、第１の発明において、上記各ダイオード（41,42,43,44）の順方向電圧は、該ダイオード（41,42,43,44）に対応するソース側でのゲート・ドレインのＰＮ接合の順方向電圧よりも低いことを特徴とする。

第２の発明では、ダイオード（41,42,43,44）の順方向電圧が、該ダイオード（41,42,43,44）と繋がるソース側でのゲート・ドレインのＰＮ接合の順方向電圧よりも低く設定される。これにより、上述のようにして逆電圧が印加された場合において、オフ状態のゲート側のＰＮ接合が通電してしまうことを回避でき、ひいてはオフ状態のゲートをオンオフさせるためのゲート駆動回路の破損を防止できる。この点について更に詳細に説明する。

例えば図８に示す参考例のデュアルゲート型スイッチング素子（11）には、本発明のようなドレイン領域の端子やダイオードが設けられていない。このデュアルゲート型スイッチング素子（71）において、ゲート（G2）がオン状態となり、ゲート（G1）がオフ状態である場合において、端子（T1）の電位が端子（T2）の電位よりも高くなり、オフ状態のゲート（G1）側に逆電圧が印加されたとする。この場合には、逆電圧に起因してゲート（G1）とドレイン（D）との間のＰＮ接合が通電してしまい、端子（T1）からゲート駆動回路（80）を経由して、ゲート（G1）、ドレイン（D）の順に電流が流れてしまう。その結果、ゲート駆動回路（80）に過電流が流れてしまい、ゲート駆動回路（80）の破壊を招く虞がある。

これに対し、本発明では、ドレイン・ソース間にダイオード（41,42,43,44）が設けられ、このダイオード（41,42,43,44）の順方向電圧が、ドレイン・ソース間のＰＮ接合の順方向電圧よりも低くなっている。これにより、ドレイン・ソース間に逆電圧が印加された場合には、ＰＮ接合よりも先にダイオード（41,42,43,44）が通電するため、オフ状態のゲートを駆動するためのゲート駆動回路に過電流が流れてしまうことを防止できる。

第３の発明は、第１又は第２の発明において、上記スイッチング素子（11）の基板上には、上記ドレイン領域（17）に少なくとも２つの端子（27a,27b）が設けられ、上記２つのダイオード（41,42,43,44）は、第１のソース領域（13）側から第１の端子（27a）側への電流を許容する第１のダイオード（41）と、第２のソース領域（14）側から第２の端子（27b）側への電流を許容する第２のダイオード（42）とで構成され、上記第１端子（27a）は、第２ソース領域（14）よりも第１ソース領域（13）の近くに配設され、且つ第２端子（27b）は、第１ソース領域（13）よりも第２ソース領域（14）の近くに配設されていることを特徴とする。

第３の発明では、ドレイン領域（17）に第１と第２の端子（27a,27b）が設けられる。第１端子（27a）と第１ソース領域（13）との間では、第１ダイオード（41）によって逆電圧が抑制されるので、スイッチング素子（11）の破壊が防止される。一方、第１端子（27a）は、第２ソース領域（14）から比較的遠くに配設されるので、第１端子（27a）と第２ソース領域（14）との間の順方向の電圧に対する耐圧が大きくなる。

同様に、第２端子（27b）と第２ソース領域（14）との間では、第２ダイオード（42）によって逆電圧が抑制されるので、スイッチング素子（11）の破壊が防止される。一方、第２端子（27b）は、第１ソース領域（13）から比較的遠くに配設されるので、第２端子（27b）と第１ソース領域（13）との間の順方向の電圧に対する耐圧が大きくなる。

第４の発明は、第３の発明において、上記各ダイオード（41,42,43,44）は、上記各端子（27a,27b）とドレイン領域（17）との間にそれぞれ形成されるショットキー接合部（43,44）で構成されていることを特徴とする。

第４の発明では、各端子（27a,27b）とドレイン領域（17）との間にそれぞれショットキー接合部（43,44）が形成され、このショットキー接合部（43,44）によって上記ダイオードが構成される。つまり、本発明のダイオード（43,44）は、ショットキーバリアダイオードを構成している。このため、各端子（27a,27b）と各ソース領域（13,14）との間に外付けのダイオードをそれぞれ設けることなく、各ドレイン・ソース間の逆電圧を抑制することができる。

第５の発明は、第１乃至第４のいずれか１つの発明において、上記スイッチング素子（11）は、接合型電界効果トランジスタ、静電誘導トランジスタ、金属半導体電界効果型トランジスタ、ヘテロ接合電界効果トランジスタ、及び高電子移動度トランジスタのうちの何れか１つであることを特徴とする。

第５の発明では、損失が小さいスイッチング素子（11）を実現でき、且つスイッチング素子（11）に対して双方向に電流を流すことが可能になる。

第６の発明は、基板と、該基板上に設けられる２つのソース領域（13,14）及び２つのゲート領域（15,16）と、上記２つのゲート領域（15,16）間で共有されるドレイン領域（17）とを有するデュアルゲート型のスイッチング素子を対象とし、上記基板上には、上記ドレイン領域（17）に端子（27,27a,27b）が設けられていることを特徴とする。

第６の発明では、デュアルゲート型のスイッチング素子（11）におけるドレイン領域（17）に端子（27,27a,27b）が設けられる。これにより、ソース領域（13,14）側から端子（27,27a,27b）側への電流を許容するための上記第１の発明のダイオード（41,42,43,44）を設けることが可能となる。

第１の発明によれば、双方向スイッチの逆電圧をダイオード（41,42,43,44）によって抑制できるので、デュアルゲート型のスイッチング素子（11）の破損を防止することができる。また、このように逆電圧を低減するようにすると、逆耐圧を増大させるためにスイッチング素子のサイズを増大させる必要もない。

第２の発明によれば、逆電圧に伴ってＰＮ接合が通電してしまうことを回避できるので、ソース側からゲート駆動回路を経由してゲート側へ電流が流れてしまうことを防止できる。従って、双方向スイッチを駆動するためのゲート駆動回路の破損を確実に防止できる。加えて、このようにＰＮ接合の通電を回避することで、過電流によってＰＮ接合が破壊してしまうことも防止できる。

第３の発明によれば、第１端子（27a）と第２ソース領域（14）との間や、第２端子（27b）と第１ソース領域（13）との間における、順方向の耐圧を増大でき、スイッチング素子（11）の小型化を図ることができる。

第４の発明によれば、ソース領域（13,14）と端子（27a,27b）との間に外付けのダイオードを設けることなく、ドレイン・ソース間の逆電圧を低減することができる。

第５の発明によれば、損失が小さなスイッチ回路を容易に実現できる。

第６の発明によれば、上記第１から第５の発明の作用効果を奏する双方向スイッチに用いられるスイッチング素子（11）を提供できる。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。また、以下の各実施形態の説明において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。

《発明の実施形態１》
本発明に係るスイッチ回路は、例えばマトリックスコンバータ回路に使用される。図１は、本発明の実施形態１に係るスイッチ回路（5）を用いたマトリクスコンバータ回路（1）の構成を示すブロック図である。このマトリクスコンバータ回路（1）は、三相交流電源（2）から供給された電力を所定の周波数に変換して、電動機（3）（三相モーター）に供給する。

このマトリクスコンバータ回路（1）は、同図に示すように、フィルタ回路（4）、及び９つのスイッチ回路（5）を備えている。フィルタ回路（4）は、三相交流電源（2）のそれぞれの相に対応したコイルとコンデンサを備えたＬＣフィルタである。このフィルタ回路（4）は、スイッチ回路（5）のオンオフ動作によって生じる高周波電流が三相交流電源（2）側に流れ込むのを抑制するために設けられている。

〈スイッチ回路（5）の構成〉
図２は、上記スイッチ回路（5）の構成を示すブロック図である。このスイッチ回路（5）は、同図に示すように、スイッチ部（10）と２つのゲート駆動回路（30,31）と２つの環流ダイオード（41,42）とを備えている。スイッチ回路（5）は、ゲート駆動回路（30,31）に入力される制御信号に応じて端子（T1,T2）間のオンオフ状態を切り替える。また、スイッチ回路（5）は、双方向の電流を許容する双方向スイッチを構成しており、端子（T1,T2）に印加される電圧の極性は任意である。すなわち、端子（T1）側を端子（T2）側よりも高電位にしてもよいし、その逆でもよい。

本実施形態のスイッチ部（10）は、スイッチング素子としてデュアルゲート型スイッチング素子（11）を備えている。図３に模式的に示すように、デュアルゲート型スイッチング素子（11）は、Ｎ型シリコン基板（12）の表面に２つのＰ型領域が形成される横型構造が採用されている。Ｎ型シリコン基板（12）の表面では、基板の厚さ方向と直交する所定の方向における両端部に、第１と第２のソース領域（13,14）がそれぞれ形成され、これらのソース領域（13,14）の間にＰ型の第１と第２のゲート領域（15,16）が形成されている。そして、ゲート領域（15,16）の間には、１つのドレイン領域（17）が形成されている。すなわち、デュアルゲート型スイッチング素子（11）は、１つのドレイン領域（17）を共有した２つのトランジスタが一体的に、１つの半導体基板上に形成されているとも見ることができる。

デュアルゲート型スイッチング素子（11）には、上記の各領域（13〜17）に対応するように引き出し電極（端子（23〜27））が設けられている。より詳細には、第１ソース領域（13）には第１ソース端子（23）が、第２ソース領域（14）には第２ソース端子（24）が、第１ゲート領域（15）には第１ゲート端子（25）が、第２ゲート領域（16）には第２ゲート端子（26）がそれぞれ設けられている。また、本実施形態では、ドレイン領域（17）に１つのドレイン端子（27）が設けられている。

また、本実施形態のデュアルゲート型スイッチング素子（11）には、ＳｉＣのようなワイドバンドギャップ半導体を主材料としたＪＦＥＴ構造を採用している。そして、本実施形態のデュアルゲート型スイッチング素子（11）は、いわゆるノーマリオン型のスイッチング素子であり、例えばゲート電圧が０Ｖではオン状態、−１５Ｖではオフ状態になる。なお、ここで採用したＪＦＥＴは例示である。その他にも逆方向に電流を流せ、且つ何れの電流方向においてもオンオフ制御が可能なトランジスタであれば、双方向スイッチ用のスイッチング素子として使用できる。具体的には、例えば、静電誘導トランジスタ（ＳＩＴ：Static induction transistor）、金属半導体電界効果型トランジスタ（ＭＥＳＦＥＴ：Metal-Semiconductor Field-Effect-Transistor）、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Hetero junction Field Effect Transistor）、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）等を採用することが可能である。また、いわゆるノーマリオフ型のスイッチング素子を採用してもよい。なお、本実施形態のデュアルゲート型スイッチング素子（11）は、逆方向の耐圧は順方向の耐圧よりも低いものとする。

ゲート駆動回路（30）は、入力される制御信号に応じゲート（G1）に対して、オン電圧（この例ではゲート（G1）・ソース（S1）間に０Ｖ）又はオフ電圧（この例ではゲート（G1）・ソース（S1）間に−１５Ｖ）を印加し、ゲート駆動回路（31）は、入力される制御信号に応じゲート（G2）に対して、オン電圧（この例ではゲート（G2）・ソース（S2）間に０Ｖ）又はオフ電圧（この例ではゲート（G2）・ソース（S2）間に−１５Ｖ）を印加する。

図２及び図３に示すように、本実施形態のスイッチ部（10）には、デュアルゲート型スイッチング素子（11）のソース（S1,S2）とドレイン（D）とが環流ダイオード（41,42）を介して接続されている。具体的には、第１ソース端子（23）とドレイン端子（27）との間には、第１環流ダイオード（41）が設けられ、この第１環流ダイオード（41）によって第１ソース端子（23）側からドレイン端子（27）側への電流が許容されている。また、第２ソース端子（24）とドレイン端子（27）との間には、第２環流ダイオード（42）が設けられ、この第２環流ダイオード（42）によって第２ソース端子（24）側からドレイン端子（27）側への電流が許容されている。即ち、第１環流ダイオード（41）のカソードと、第２環流ダイオード（42）のカソードが、ドレイン端子（27）に接続している。

環流ダイオード（41,42）の順方向電圧（即ち、順電圧）は、スイッチング素子（11）の逆方向の耐圧に基づいて決定されている。具体的には、第１環流ダイオード（41）の順方向電圧は、ドレイン（D）・第１ソース（S1）間の逆電圧に対する耐圧（即ち、逆耐圧）よりも低くなっている。第２環流ダイオード（42）の順方向電圧は、ドレイン（D）・第２ソース（S2）間の逆電圧に対する耐圧（即ち、逆耐圧）よりも低くなっている。

また、環流ダイオード（41,42）の順方向電圧は、ゲート（G1,G2）とドレイン（D）との間のＰＮ接合（即ち、寄生ダイオード）の順方向電圧に基づいて設定されている。具体的には、第１環流ダイオード（41）の順方向電圧は、第１ゲート（G1）・ドレイン（D）間のＰＮ接合の順方向電圧よりも低くなっている。第２環流ダイオード（42）の順方向電圧は、第２ゲート（G2）・ドレイン（D）間のＰＮ接合の順方向電圧よりも低くなっている。

《スイッチ回路（5）の動作》
次に、スイッチ回路（5）のオン状態及びオフ状態の動作について説明する。

〈スイッチ回路（5）をオン状態にする場合〉
スイッチ回路（5）をオン状態にする場合には、両者のゲート駆動回路（30,31）から、対応するゲート（G1,G2）へオン電圧が印加される。これにより、端子（T1,T2）間が導通してスイッチ回路（5）がオン状態になる。

〈スイッチ回路（5）をオフ状態にする場合〉
スイッチ回路（5）をオフ状態にする場合には、ゲート駆動回路（30,31）から対応するゲート（G1,G2）へオフ電圧が印加される。これにより、いずれか一方又は両方のゲート（G1,G2）がオフ状態となることで、端子（T1,T2）が遮断してスイッチ回路（5）がオフ状態となる。

ここで、例えば第２ゲート（G2）がオン状態となり、第１ゲート（G1）がオフ状態である場合において、端子（T1）の電位が端子（T2）の電位よりも高くなり、オフ状態の第１ゲート（G1）側に逆電圧が印加されたとする。この場合には、図４に示すように、第１ソース（S1）側から第１環流ダイオード（41）を経由してドレイン（D）へ電流が流れ、更にドレイン（D）からソース（S2）側へ電流が流れることになる。これにより、第１ソース（S1）とドレイン（D）との間の逆電圧は、第１環流ダイオード（41）の順方向電圧以下に抑えられる。ここで、第１環流ダイオード（41）の順方向電圧は、第１ゲート（G1）の逆耐圧よりも小さくなっている。このため、第１ゲート（G1）側の逆電圧が逆耐圧を上回ることがないので、このような逆電圧に起因して第１ゲート（G1）側が壊れてしまうことを確実に防止できる。

また、第１環流ダイオード（41）の順方向電圧は、第１ゲート（G1）とドレイン（D）との間のＰＮ接合の順方向電圧よりも低くなっている。これにより、オフ状態の第１ゲート（G1）側のＰＮ接合が通電してしまうことを回避でき、ゲート駆動回路（30）の破壊を防止できる。この点について更に詳細に説明する。

図８に示す参考例のデュアルゲート型スイッチング素子（71）には、本実施形態のドレイン端子（27）や環流ダイオード（41,42）が設けられていない。このデュアルゲート型スイッチング素子（71）において、第２ゲート（G2）がオン状態となり、第１ゲート（G1）がオフ状態である場合において、端子（T1）の電位が端子（T2）の電位よりも高くなり、オフ状態の第１ゲート（G1）側に逆電圧が印加されたとする。この場合には、第１ゲート（G1）とドレイン（D）との間のＰＮ接合が通電してしまい、端子（T1）からゲート駆動回路（80）を経由して、第１ゲート（G1）、ドレイン（D）の順に電流が流れてしまう。その結果、ゲート駆動回路（80）に過電流が流れてしまい、ゲート駆動回路（80）の破壊を招いてしまう。

これに対し、本実施形態では、第１ソース（S1）とドレイン（D）との間に第１環流ダイオード（41）が設けられ、第１環流ダイオード（41）の順方向電圧が、第１ゲート（G1）とドレイン（D）との間のＰＮ接合の順方向電圧よりも低くなっている。これにより、第１ゲート（G1）側に逆電圧が印加された場合には、ＰＮ接合よりも先に第１環流ダイオード（41）が通電するため、ゲート駆動回路（30）に過電流が流れてしまうことを確実に防止できる。

また、例えば第１ゲート（G1）がオン状態となり、第２ゲート（G2）がオフ状態である場合において、端子（T2）の電位が端子（T1）の電位よりも高くなり、オフ状態の第２ゲート（G2）側に逆電圧が印加されたとする。この場合には、図５に示すように、第２ソース（S2）側から第２環流ダイオード（42）を経由してドレイン（D）へ電流が流れ、更にドレイン（D）から第１ソース（S1）側へ電流が流れることになる。これにより、第２ソース（S2）とドレイン（D）との間の逆電圧は、第２環流ダイオード（42）の順方向電圧以下に抑えられる。ここで、第２環流ダイオード（42）の順方向電圧は、第２ゲート（G2）の逆耐圧よりも小さくなっている。このため、第２ゲート（G2）側の逆電圧が逆耐圧を上回ることがないので、このような逆電圧に起因してゲート（G2）側が壊れてしまうことを確実に防止できる。

また、第２環流ダイオード（42）の順方向電圧は、第２ゲート（G2）とドレイン（D）との間のＰＮ接合の順方向電圧よりも低くなっている。これにより、第２ゲート（G2）側に逆電圧が印加された場合には、ＰＮ接合よりも先に第２環流ダイオード（42）が通電するため、ゲート駆動回路（31）に過電流が流れてしまうことを確実に防止できる。

以上のように、本実施形態によれば、双方向の電流を許容するスイッチ回路（5）において、デュアルゲート型スイッチング素子（11）の各ドレイン・ソース間の逆電圧を環流ダイオード（41,42）によって低減することができる。従って、逆電圧が、各ゲート（G1,G2）の逆耐圧を上回ってしまうことを確実に防止でき、デュアルゲート型スイッチング素子（11）の破壊を防止できる。また、逆電圧を低減するためにデュアルゲート型スイッチング素子（11）のサイズを大きくする必要がないため、ブロッキングゲインの低下、コストアップ、歩留まりの低下等を招くこともない。

また、上記実施形態によれば、各環流ダイオード（41,42）の順方向電圧を、環流ダイオード（41,42）と繋がるソース側におけるゲート・ドレイン間のＰＮ接合の順方向電圧よりも低くしている。このため、逆電圧が印加されてもＰＮ接合が通電してしまうことを未然に回避でき、これによりゲート駆動回路（30,31）に過電流が流れてしまうことを防止できる。その結果、ゲート駆動回路（30,31）の破損も確実に防止できる。

また、上記実施形態によれば、スイッチ回路（5）のスイッチング素子として、デュアルゲート型スイッチング素子（11）を採用しているので、スイッチ回路（5）における導通損失を比較的小さくできる。

《発明の実施形態２》
図６に示す実施形態２のスイッチ回路（5）は、上記実施形態１とスイッチ部（10）の構成が異なるものである。具体的に実施形態２では、１つのドレイン領域（17）に２つのドレイン端子（27a,27b）が設けられている。第１ドレイン端子（27a）は、第１環流ダイオード（41）を介して第１ソース端子（23）と接続し、第２ドレイン端子（27b）は、第２環流ダイオード（42）を介して第２ソース端子（24）と接続している。即ち、第１環流ダイオード（41）は、第１ソース端子（23）側から第１ドレイン端子（27a）側への電流を許容し、第２環流ダイオード（42）は、第２ソース端子（24）側から第２ドレイン端子（27b）側への電流を許容している。また、各環流ダイオード（41,42）の順方向電圧は、上記実施形態１と同様にして、各ゲート（G1,G2）の逆耐圧や各ＰＮ接合の順方向電圧を考慮して決定されている。

実施形態２では、第１ドレイン端子（27a）が、第２ソース端子（S2）よりも第１ソース端子（S1）の近くに配設されている。つまり、第１ソース端子（S1）と第１ドレイン端子（27a）との間の距離（例えば図６に示すａ１）は、第１ドレイン端子（27a）と第２ソース端子（S2）との間の距離（例えば図６に示すａ２）よりも短くなっている。同様に、第２ドレイン端子（27b）は、第１ソース端子（S1）よりも第２ソース端子（S2）の近くに配設されている。つまり、第２ソース端子（S2）と第２ドレイン端子（27b）との間の距離は、第２ドレイン端子（27b）と第１ソース端子（S1）との間の距離よりも短くなっている。

実施形態２のデュアルゲート型スイッチング素子（11）においても、各ドレイン・ソース間の逆電圧を環流ダイオード（41,42）によって低減することができる。従って、逆電圧が各ゲート（G1,G2）の逆耐圧を上回ってしまうことを確実に防止でき、デュアルゲート型スイッチング素子（11）の破壊を防止できる。また、逆電圧に起因してゲート・ドレイン間のＰＮ接合が通電してしまうことを未然に回避でき、これによりゲート駆動回路（30,31）を確実に保護できる。

更に、上記実施形態２では、順方向の電圧に対するドレイン・ソース間の耐圧を向上できる。具体的には、例えば上述した実施形態１（図５）においては、ドレインと第１ソースとの間での順方向の耐圧と、ドレインと第２ソースとの間の順方向の耐圧との双方を増大させようとすると、第１ソース端子（23）とドレイン端子（27）との間の距離を拡げ、同時に第２ソース端子（24）とドレイン端子（27）との間の距離を拡げる必要がある。このため、スイッチング素子（11）が横方向に大型化されてしまう。

これに対し、上記実施形態２では、ドレイン領域（17）に２つのドレイン端子（27a,27b）を設け、第１ドレイン端子（D1）と第２ソース端子（S2）との間の距離と、第２ドレイン端子（D2）と第１ソース端子（S1）との間の距離とを拡げているので、順方向における各ソースとドレイン間での耐圧を充分増大でき、且つスイッチング素子（11）が横方向に大型化されてしまうこともない。

一方、実施形態２では、第１ソース端子（S1）と第１ドレイン端子（D1）との間の距離や、第２ドレイン端子（D2）と第２ソース端子（S2）との間の距離が比較的小さくなるが、これらの間に印加される逆電圧は、上記の如く各環流ダイオード（41,42）によって低減されるので、逆電圧に起因してデュアルゲート型スイッチング素子（11）が破壊されてしまうこともない。従って、実施形態２では、順方向電圧と逆方向電圧との双方に対して、デュアルゲート型スイッチング素子（11）の破壊を防止しながら、そのサイズも最小限に抑えることができる。

〈実施形態２の変形例〉
図７に示す変形例のスイッチ回路（5）は、実施形態２とスイッチ部（10）の構成が異なるものである。具体的にこの変形例では、上記実施形態２の環流ダイオード（41,42）が省略された構成となっている。そして、これらの環流ダイオード（41,42）に代わって、各ドレイン端子（27a,27b）とドレイン領域（17）との間には、それぞれショットキー接合部（43,44）が形成されている。ショットキー接合部（43,44）は、例えばＴｉから成るショットキー金属で構成されているが、これに代わってＮｉ等の他のショットキー金属で構成しても良い。以上のようにして、この変形例２では、ダイオードとしてショットキーバリアダイオードが用いられている。なお、これらのショットキー接合部（ショットキー金属（43,44））の順方向電圧は、上記実施形態１と同様にして、各ゲート（G1,G2）の逆耐圧や各ＰＮ接合の順方向電圧を考慮して決定されている。

この変形例２においても、逆電圧に起因してデュアルゲート型スイッチング素子（11）やゲート駆動回路（30,31）が破壊されてしまうことを確実に防止できる。また、変形例２では、ソース端子（23,24）とドレイン端子（27a,27b）との間に外付けのダイオード（環流ダイオード）を設ける必要がなく、回路構成の簡素化を図ることができる。

本発明は、デュアルゲート型のスイッチング素子、及びこのスイッチング素子を備えた双方向スイッチに関して有用である。

本発明の実施形態に係るスイッチ回路を用いたマトリクスコンバータ回路の構成を示すブロック図である。 スイッチ回路の構成を示すブロック図である。 スイッチ部の構造を模式的に示す図である。 スイッチ部の構造を模式的に示す図であって、第１ソース側に逆電圧が印加された場合の電流の流れを付与したものである。 スイッチ部の構造を模式的に示す図であって、第２ソース側に逆電圧が印加された場合の電流の流れを付与したものである。 実施形態２に係るスイッチ部の構造を模式的に示す図である。 実施形態２の変形例に係るスイッチ部の構造を模式的に示す図である。 参考例のスイッチ部の構造を模式的に示す図である。

5 スイッチ回路
11 デュアルゲート型スイッチング素子
13 第１ソース領域（ソース領域）
14 第２ソース領域（ソース領域）
15 第１ゲート領域（ゲート領域）
16 第２ゲート領域（ゲート領域）
17 ドレイン領域
27 ドレイン端子（端子）
27a 第１ドレイン端子（端子）
27b 第２ドレイン端子（端子）
41 第１環流ダイオード（ダイオード）
42 第２環流ダイオード（ダイオード）
43 ショットキー金属（ショットキー接合部）
44 ショットキー金属（ショットキー接合部）

Claims (6)

1. ２つのソース領域（13,14）と、２つのゲート領域（15,16）と、該２つのゲート領域（15,16）間で共有されるドレイン領域（17）とが同一基板上に形成されるデュアルゲート型のスイッチング素子（11）を備え、双方向の電流を許容する双方向スイッチであって、
   上記スイッチング素子（11）の基板上には、上記ドレイン領域（17）に端子（27,27a,27b）が設けられ、
   上記２つのソース領域（13,14）側から上記端子（27,27a,27b）側への電流をそれぞれ許容する２つのダイオード（41,42,43,44）を更に備えていることを特徴とする双方向スイッチ。
2. 請求項１において、
   上記各ダイオード（41,42,43,44）の順方向電圧は、該ダイオード（41,42,43,44）に対応するソース側でのゲート・ドレインのＰＮ接合の順方向電圧よりも低いことを特徴とする双方向スイッチ。
3. 請求項１又は２において、
   上記スイッチング素子（11）の基板上には、上記ドレイン領域（17）に少なくとも２つの端子（27a,27b）が設けられ、
   上記２つのダイオード（41,42,43,44）は、第１のソース領域（13）側から第１の端子（27a）側への電流を許容する第１のダイオード（41）と、第２のソース領域（14）側から第２の端子（27b）側への電流を許容する第２のダイオード（42）とで構成され、
   上記第１端子（27a）は、第２ソース領域（14）よりも第１ソース領域（13）の近くに配設され、且つ第２端子（27b）は、第１ソース領域（13）よりも第２ソース領域（14）の近くに配設されていることを特徴とする双方向スイッチ。
4. 請求項３において、
   上記各ダイオード（41,42,43,44）は、上記各端子（27a,27b）とドレイン領域（17）との間にそれぞれ形成されるショットキー接合部（43,44）で構成されていることを特徴とする双方向スイッチ。
5. 請求項１乃至４のいずれか１つにおいて、
   上記スイッチング素子（11）は、接合型電界効果トランジスタ、静電誘導トランジスタ、金属半導体電界効果型トランジスタ、ヘテロ接合電界効果トランジスタ、及び高電子移動度トランジスタのうちの何れか１つであることを特徴とする双方向スイッチ。
6. 基板上に設けられる２つのソース領域（13,14）及び２つのゲート領域（15,16）と、上記２つのゲート領域（15,16）間で共有されるドレイン領域（17）とを有するデュアルゲート型のスイッチング素子であって、
   上記基板上には、上記ドレイン領域（17）に端子（27,27a,27b）が設けられていることを特徴とするスイッチング素子。

Images