CN102694533B - 开关及使用了该开关的开关电路 - Google Patents

开关及使用了该开关的开关电路 Download PDF

Info

Publication number
CN102694533B
CN102694533B CN201210076091.8A CN201210076091A CN102694533B CN 102694533 B CN102694533 B CN 102694533B CN 201210076091 A CN201210076091 A CN 201210076091A CN 102694533 B CN102694533 B CN 102694533B
Authority
CN
China
Prior art keywords
switch
terminal
channel mosfet
source terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210076091.8A
Other languages
English (en)
Other versions
CN102694533A (zh
Inventor
山田光一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN102694533A publication Critical patent/CN102694533A/zh
Application granted granted Critical
Publication of CN102694533B publication Critical patent/CN102694533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明提供一种开关及使用了该开关的开关电路。在第4n沟道MOSFET(Mn4)中，连接了源极端子与背栅端子之间。开关元件连接在第4n沟道MOSFET(Mn4)的源极端子和地电位之间，且在第4n沟道MOSFET(Mn4)截止时将第4n沟道MOSFET(Mn4)的源极端子设为地电位。保护电路(40)设置在第4n沟道MOSFET(Mn4)的源极端子与上述开关元件的输入端子的连接点、和地电位之间，使因静电放电引起的从第4n沟道MOSFET(Mn4)的漏极端子流入的负电流流向地电位。因此，能够从在开关用晶体管中产生的经由寄生二极管流入内部的因ESD引起的负电流中保护内部电路。

Description

开关及使用了该开关的开关电路
技术领域
本发明涉及对在正负侧具有振幅的信号进行开关控制的开关及使用了该开关的开关电路。
背景技术
模拟音频信号以0V(地电位)为基准在正侧和负侧产生振幅。因此，在对如模拟音频信号这样在正负侧产生振幅的信号进行开关控制的开关中，要求正侧和负侧的通过特性的对称性。一般，在用于开关的MOSFET(在此，假设为n沟道MOSFET)的栅极端子，作为导通信号而施加高电平电压(例如，电源电位)，且作为截止信号而施加低电平电压(例如，地电位)。
在MOSFET中具有如下特性：若源极电压上升，则阈值电压Vt也会上升，源极-漏极间的阻抗变大。因此，在正负侧具有振幅的信号中，正侧的振幅相对于负侧的振幅容易产生失真。
相对于此，为了使栅极-源极间电压和背栅-源极间电压恒定，从而抑制阈值电压Vt的变动，采用连接栅极端子与源极端子之间、且连接背栅端子(也称作体端子，基板端子)和源极端子之间的方式。其中，若连接背栅端子和源极端子之间，则在源极-漏极间产生寄生二极管。在该连接方式中，即使断开栅极端子，负电流也会从漏极端子经过该寄生二极管流入源极端子侧。
专利文献1：日本特开2010-166793号公报
在***了外部设备(例如，耳机(headphone)、麦克风(mike)等)的路径中使用利用了上述连接方式的MOSFET的开关的情况下，由于大多情况下该路径的连接部分露出在外部，因此该开关容易受静电放电(ESD：Electrostatic Discharge)的影响。一般，大多情况下对接通开关时流入内部的ESD电流采取充分的对策，但是对于经由断开开关时在该开关用晶体管中产生的寄生二极管而流入内部的、因ESD引起的负电流而言，大多情况下不采取充分的对策。
发明内容
本发明是鉴于这种状况而完成的，其目的在于提供一种从经由在开关用晶体管中产生的寄生二极管而流入内部的、因ESD引起的负电流中保护内部电路的技术。
本发明的某一方式的开关是对在正负侧具有振幅的信号进行开关控制的开关，具备：第1晶体管，其连接了源极端子和背栅端子之间；开关元件，其连接在第1晶体管的源极端子与地电位之间，且用于在第1晶体管截止时将第1晶体管的源极端子设为地电位；和保护电路，其设置在连接点和地电位之间，使因静电放电引起的从第1晶体管的漏极端子流入的负电流流向地电位，其中该连接点是第1晶体管的源极端子与开关元件的输入端子之间的连接点。
本发明的另一方式是开关电路。该开关电路被搭载于具备能够共同***可传输高频信号的线缆的端子和专用于传输音频信号的线缆的端子的共用端子的设备中，该开关电路包括：能够对是否使高频信号通过进行开关控制的高频***开关；和专用于对是否使音频信号通过进行开关控制的音频***开关。来自共用端子的信号线被分支为两个信号线，分别与高频***开关的一端、和第1层级的音频***开关的一端连接，来自高频***开关的另一端的信号线与目标电路连接，来自第1层级的音频***开关的另一端的信号线被分支为多个信号线，分别与第2层级的多个音频***开关的一端连接，来自第2层级的多个音频***开关的另一端的每一个信号线分别与目标电路连接，在第1层级的音频***开关中使用上述的开关，第1晶体管的漏极端子与共用端子连接，源极端子分别连接第2层级的多个音频***开关的一端。
(发明效果)
根据本发明，能够从经由在开关用晶体管中产生的寄生二极管流入内部的、因ESD引起的负电流中保护内部电路。
附图说明
图1(a)、(b)是为了与本发明的实施方式所涉及的开关电路进行比较而用于说明开关电路的框图。
图2是用于说明本发明的实施方式1所涉及的开关电路的框图。
图3是用与说明本发明的实施方式2所涉及的开关电路的框图。
图4是表示可应用于本发明的实施方式所涉及的开关电路中的开关的结构例1的图。
图5是表示可应用于本发明的实施方式所涉及的开关电路中的开关的结构例2的电路图。
图6是表示可应用于本发明的实施方式所涉及的开关电路中的开关的结构例2(附带保护电路)的电路图。
图7是表示可应用于本发明的实施方式所涉及的开关电路中的开关的结构例3的电路图。
图8是表示在本发明的实施方式1所涉及的开关电路所包含的开关中应用第1双向开关和第2双向开关的例子的框图。
图9是表示在本发明的实施方式1所涉及的开关电路所包含的开关中应用第1双向开关和第3开关的例子的框图。
具体实施方式
图1(a)、(b)是为了与本发明的实施方式所涉及的开关电路进行比较而用于说明开关电路的框图。图1(a)是用于说明比较例1所涉及的开关电路100c1的框图。以下，在本说明书中，作为设备500c1，而以便携式电话机为例进行说明。设备500c1具备控制部200c1、开关电路100c1和共用端子50。控制部200c1包括USB驱动器210和音频电路221。开关电路100c1包括USB开关10和耳机开关21。
在共用端子50中，能够共同***可传输高频信号的线缆的端子(例如，USB线缆的端子)、和专用于传输音频信号的线缆的端子(例如，耳机线缆的端子)。
以下，在本说明书中，作为共用端子50，而以USB连接器的D-端子、D+端子为例进行说明。USB连接器除了以上端子外还具备电源端子和接地端子，即总共由四个插头(pin)形成。另外，微型USB连接器还具备ID端子，即总共由五个插头形成。
开关电路100c1具备可对是否使高频信号通过进行开关控制的高频***开关、和专用于对是否使音频信号通过进行开关控制的音频***开关。以下，在本说明书中，说明由MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor)构成高频***开关和音频***开关的例子。
需要在对模拟音频信号进行开关控制的晶体管中使用具有几Ω左右的较低的导通电阻的晶体管，需要增大晶体管的尺寸。更具体而言，需要将栅极宽度(GW)设计得较大(即，将扩散层设计得较大)。
另一方面，USB2.0标准支持高速模式，在高速模式下可进行最大480Mbps比特率的传输。此外，在USB3.0标准下，可进行最大5Gbps比特率的传输。因此，在这些标准下，还能够以高速传输动画数据等大容量数据。为了对这种高频信号进行开关控制，需要尽可能减小负载容量。若负载容量变大，则上升沿边缘或下降沿边缘变得较迟缓，容易产生比特误差。由此，为了对高频信号进行开关控制，需要设置尽可能小的负载容量。
在图1(a)中，高频***开关相当于USB开关10，音频***开关相当于耳机开关21。另外，后述的图1(b)的麦克风开关22、图2的音频开关20和图3的麦克风开关23也相当于音频***开关。
将来自共用端子50的信号线分支为两个信号线，分别与USB开关10的一端、和耳机开关21的一端连接。来自USB开关10的另一端的信号线与USB驱动器210连接。来自耳机开关21的另一端的信号线与音频电路221连接。
图1(b)是用于说明比较例2所涉及的开关电路100c2的框图。设备500c2具备控制部200c2、开关电路100c2和共用端子50。控制部200c2包括USB驱动器210、音频电路1(221)和音频电路2(222)。开关电路100c2包括USB开关10、耳机开关21和麦克风开关22。
在共用端子50中，能够共同***USB线缆的端子、耳机线缆的端子、和麦克风线缆的端子。将来自共用端子50的信号线分支为三个信号线，分别与USB开关10的一端、耳机开关21的一端和麦克风开关22的一端连接。来自USB开关10的另一端的信号线与USB驱动器210连接，来自耳机开关21的另一端的信号线与音频电路1(221)连接，且来自麦克风开关22的另一端的信号线与音频电路2(222)连接。
在构成耳机开关21的MOSFET和构成麦克风开关22的MOSFET的尺寸相同的情况下，从比较例2所涉及的开关电路100c2中的USB用信号线看到的容量是比较例1所涉及的开关电路100c1中的该容量的2倍。此时，经过USB开关10的高频信号的波形(眼图波形)的精度会降低。
此外，若想要维持该高频信号的波形的精度，则在将构成耳机开关21的MOSFET和构成麦克风开关22的MOSFET的尺寸分别设为原来的1/2时，分别经过耳机开关21和麦克风开关22的音频信号的THD(Total HarmonicDistortion)约增大2倍。
图2是用于说明本发明的实施方式1所涉及的开关电路100e1的框图。设备500e1具备控制部200e1、开关电路100e1和共用端子50。控制部200e1包括USB驱动器210、音频电路1(221)和音频电路2(222)。开关电路100e1包括USB开关10、音频开关20、耳机开关21和麦克风开关22。
在共用端子50中，能够共同***USB线缆的端子、耳机线缆的端子和麦克风线缆的端子。将来自共用端子50的信号线分支为两个信号线，分别与USB开关10的一端、以及作为音频***开关的第1层级的开关的音频开关20的一端连接。来自USB开关10的另一端的信号线与USB驱动器210连接。
将来自第1层级的音频开关20的另一端的信号线分支为多个(在图2中是两个)信号线，分别与作为音频***开关的第2层级的开关的耳机开关21和麦克风开关22的一端连接。来自耳机开关21的另一端的信号线与音频电路1(221)连接，且来自麦克风开关22的另一端的信号线与音频电路2(222)连接。
图3是用于说明本发明的实施方式2所涉及的开关电路100e2的框图。与实施方式1相比，实施方式2采用的结构为：增加了一个音频电路。所追加的音频电路也可以是处理其他标准的音频信号的电路。此外，与实施方式1相比，虽然实施方式2绘制出增加了一个麦克风开关的结构，但是也可以是增加了一个耳机开关的结构。
设备500e2具备控制部200e2、开关电路100e2和共用端子50。控制部200e2包括USB驱动器210、音频电路1(221)、音频电路2(222)和音频电路3(223)。开关电路100e2包括USB开关10、音频开关20、耳机开关21、麦克风开关22和麦克风开关23。
在共用端子50中，能够共同***USB线缆的端子、耳机线缆的端子和麦克风线缆的端子。将来自共用端子50的信号线分支为两个信号线，分别与USB开关10的一端、和作为音频***开关的第1层级的开关的音频开关20的一端连接。来自USB开关10的另一端的信号线与USB驱动器210连接。
将来自第1层级的音频开关20的另一端的信号线分支为多个(在图3中是三个)信号线，分别与作为音频***开关的第2层级的开关的耳机开关21、麦克风开关22和麦克风开关23的一端连接。来自耳机开关21的另一端的信号线与音频电路1(221)连接，来自麦克风开关22的另一端的信号线与音频电路2(222)连接，且来自麦克风开关23的另一端的信号线与音频电路3(223)连接。
从实施方式1、2所涉及的开关电路100e1、e2中的USB用信号线看到的容量大部分是音频开关20的容量，即使增加第2层级的音频***开关也几乎不会受到影响。因此，即使增加第2层级的音频***开关的数量，针对第2层级的音频***开关的负载容量的增大应采取对策的必要性也低。例如，为了抑制该负载容量的增大而需减小用于该开关的晶体管的尺寸的必要性较低。不减小该晶体管的尺寸时，即使增加第2层级的音频***开关的数量，经过音频***开关的音频信号的品质也几乎不会降低。
另一方面，若串联连接两个音频***开关，则经过该两个音频***开关的音频信号的THD的增大不到2倍，但是在实施方式1、2所涉及的开关电路100e1、e2中，即使增加音频电路和/或音频布线，也不需要串联连接三个以上的音频***开关。
因此，通过以层级结构连接音频***开关，即使增加音频电路和/或音频布线，也能够维持经过音频***开关的音频信号的品质、和经过高频***开关的高频信号的品质这两者。
图4是表示可应用于本发明的实施方式所涉及的开关电路中的开关的结构例1的图。模拟音频信号以0V(地电位)为基准，在正侧和负侧产生振幅。因此，要求正侧和负侧的通过特性的对称性。一般，向用于开关的MOSFET(在此，假设为n沟道MOSFET)的栅极端子，作为导通信号而施加高电平电压(例如，电源电位)，且作为截止信号而施加低电平电压(例如，地电位)。
MOSFET具有如下特性：若源极电压上升，则阈值电压Vt也会上升，源极-漏极间的阻抗会增大。因此，在模拟音频信号中，正侧的振幅相对于负侧的振幅容易产生失真。
相对于此，为了使栅极-源极间电压和背栅-源极间电压恒定，从而抑制阈值电压Vt的变动，采用连接栅极端子与源极端子之间、且连接背栅端子与源极端子之间的方式。其中，若连接背栅端子与源极端子之间，则在源极-漏极间产生寄生二极管。该寄生二极管形成在从源极到漏极方向的正方向上，因此不能使从源极到漏极方向的输入信号截止。
将以上情况作为前提，说明图4所示的结构例1所涉及的第1双向开关BSW1。为了能够使从源极到漏极方向的输入信号截止，即可被用作双向开关，串联连接两个MOSFET来构成第1双向开关BSW1。
在结构例1中，连接第1n沟道MOSFET(Mn1)的漏极端子和第2n沟道MOSFET(Mn2)的漏极端子来构成第1双向开关BSW1。连接第1n沟道MOSFET(Mn1)的栅极端子和源极端子之间。另外，在图4中描述了串联连接了两端子的方式，但是实际上，是经由电容或其他元件连接的。连接第1n沟道MOSFET(Mn1)的背栅端子和源极端子之间。由此，在第1n沟道MOSFET(Mn1)的源极端子与漏极端子之间形成第1寄生二极管D1。第1寄生二极管D1构成为：源极端子侧成为阳极，漏极端子侧成为阴极。
第2n沟道MOSFET(Mn2)也是与第1n沟道MOSFET(Mn1)相同的连接方式。因此，在第2n沟道MOSFET(Mn2)的源极端子和漏极端子之间形成第2寄生二极管D2。
在第1n沟道MOSFET(Mn1)的漏极端子与第2n沟道MOSFET(Mn2)的漏极端子之间的连接点、和电源电位Vdd之间***第1p沟道MOSFET(Mp1)。第1p沟道MOSFET(Mp1)的源极端子与电源电位Vdd连接，其漏极端子与上述连接点连接，其栅极端子接收开关控制信号。连接第1p沟道MOSFET(Mp1)的背栅端子与源极端子之间。由此，在第1p沟道MOSFET(Mp1)的源极端子与漏极端子之间形成第3寄生二极管D3。
在将第1双向开关BSW1控制为接通(ON)时，向第1n沟道MOSFET(Mn1)和第2n沟道MOSFET(Mn2)的栅极端子输入导通信号(高电平电压)，向第1p沟道MOSFET(Mp1)的栅极端子输入截止信号(高电平电压)。另一方面，在将第1双向开关BSW1控制为断开(OFF)时，向第1n沟道MOSFET(Mn1)和第2n沟道MOSFET(Mn2)的栅极端子输入截止信号(低电平电压)，向第1p沟道MOSFET(Mp1)的栅极端子输入导通信号(低电平电压)。
在第1双向开关BSW1中，为了成为第1寄生二极管D1的阴极和第2寄生二极管D2的阴极彼此相对置的方式，在将第1n沟道MOSFET(Mn1)和第2n沟道MOSFET(Mn2)控制为导通时，电流不会经过第1寄生二极管D1和第2寄生二极管D2而从任何一个方向流向第1双向开关BSW1。此外，在将第1双向开关BSW1控制为截止时，通过第1p沟道MOSFET(Mp1)，第1寄生二极管D1和第2寄生二极管D2的阴极成为电源电位Vdd，因此只要不向第1寄生二极管D1的阳极或第2寄生二极管D2的阳极输入比电源电位Vdd还高的电压，在第1寄生二极管D1和第2寄生二极管D2中就不会流过电流。
另外，在第1n沟道MOSFET(Mn1)和第2n沟道MOSFET(Mn2)中优选采用ESD高耐压性的MOSFET。在第1n沟道MOSFET(Mn1)和第2n沟道MOSFET(Mn2)截止时，即使施加大的ESD电压，也可通过第1n沟道MOSFET(Mn1)和第2n沟道MOSFET(Mn2)断路ESD电流。另外，正的ESD电流流入第1寄生二极管D1或第2寄生二极管D2，但是经由第1p沟道MOSFET(Mp1)而逃至电源电位Vdd。
图5是表示应用于本发明的实施方式所涉及的开关电路中的开关的结构例2的电路图。图5所示的结构例2也是串联连接两个MOSFET而构成第2双向开关BSW2。
在结构例2中，连接第3n沟道MOSFET(Mn3)的源极端子和第4n沟道MOSFET(Mn4)的源极端子来构成第2双向开关BSW2。另外，与结构例1相同，第3n沟道MOSFET(Mn3)和第4n沟道MOSFET(Mn4)优选采用ESD高耐压性的MOSFET。
将第3n沟道MOSFET(Mn3)的栅极端子和源极端子之间连接成以协作的方式进行动作，并且连接背栅端子与源极端子之间。由此，在第3n沟道MOSFET(Mn3)的源极端子与漏极端子之间形成第4寄生二极管D4。另外，在图5中，描述了串联连接第3n沟道MOSFET(Mn3)的栅极端子与源极端子之间的方式，但是实际上是经由电容或其他元件连接的。
第4n沟道MOSFET(Mn4)的连接方式也与第3n沟道MOSFET(Mn3)的连接方式相同。因此，在第4n沟道MOSFET(Mn4)的源极端子与漏极端子之间形成第5寄生二极管D5。
在第3n沟道MOSFET(Mn3)的源极端子与第4n沟道MOSFET(Mn4)的源极端子之间的连接点、和地电位之间，***了串联连接第5n沟道MOSFET(Mn5)和第6n沟道MOSFET(Mn6)的串联电路。该串联电路起到在第3n沟道MOSFET(Mn3)和第4n沟道MOSFET(Mn4)截止时将第3n沟道MOSFET(Mn3)和第4n沟道MOSFET(Mn4)的源极端子设为地电位的开关元件的作用。
第5n沟道MOSFET(Mn5)的源极端子与第3n沟道MOSFET(Mn3)和第4n沟道MOSFET(Mn4)的源极端子连接，第5n沟道MOSFET(Mn5)的漏极端子与第6n沟道MOSFET(Mn6)的漏极端子连接。第5n沟道MOSFET(Mn5)的栅极端子接收开关控制信号。
此外，第5n沟道MOSFET(Mn5)的栅极端子与源极端子之间是经由向栅极端子提供固定电位的晶体管或其他元件连接的，且连接该背栅端子与源极端子之间。因此，在第5n沟道MOSFET(Mn5)的源极端子与漏极端子之间形成第6寄生二极管D6。
第6n沟道MOSFET(Mn6)的源极端子与地电位连接，第6n沟道MOSFET(Mn6)的漏极端子与第5n沟道MOSFET(Mn5)的漏极端子连接，第6n沟道MOSFET(Mn6)的栅极端子接收开关控制信号。连接第6n沟道MOSFET(Mn6)的背栅端子与源极端子之间。因此，在第6n沟道MOSFET(Mn6)的源极端子与漏极端子之间形成第7寄生二极管D7。
将第2双向开关BSW2控制为接通时，向第3n沟道MOSFET(Mn3)和第4n沟道MOSFET(Mn4)的栅极端子输入导通信号(高电平电压)，向第5n沟道MOSFET(Mn5)和第6n沟道MOSFET(Mn6)的栅极端子输入截止信号(低电平电压)。因此，第5n沟道MOSFET(Mn5)和第6n沟道MOSFET(Mn6)截止。
另一方面，在将第2双向开关BSW2控制为断开时，向第3n沟道MOSFET(Mn3)和第4n沟道MOSFET(Mn4)的栅极端子输入截止信号(低电平电压)，向第5n沟道MOSFET(Mn5)和第6n沟道MOSFET(Mn6)的栅极端子输入导通信号(高电平电压)。因此，第5n沟道MOSFET(Mn5)和第6n沟道MOSFET(Mn6)导通。
另外，在作为上述开关元件而仅设置了第6n沟道MOSFET(Mn6)的情况下，在第3n沟道MOSFET(Mn3)和第4n沟道MOSFET(Mn4)导通时，即使第6n沟道MOSFET(Mn6)截止，负的信号通过第7寄生二极管D7而成为地电位，因此也无法传递负的信号。因此，设置第5n沟道MOSFET(Mn5)，来回避负的信号成为地电位的情况。此外，正的信号虽然通过第6寄生二极管D6，但是能够被第7寄生二极管D7断路，因此也能够回避正的信号成为地电位的情况。
在第2双向开关BSW2中，由于第4寄生二极管D4和第5寄生二极管D5的阳极彼此相对置，因此将第3n沟道MOSFET(Mn3)和第4n沟道MOSFET(Mn4)控制为截止时，电流不会经过第4寄生二极管D4和第5寄生二极管D5而从任何一个方向流向第2双向开关BSW2。此外，将第2双向开关BSW2控制为截止时，通过使第5n沟道MOSFET(Mn5)和第6n沟道MOSFET(Mn6)导通，从而第4寄生二极管D4的阳极和第5寄生二极管D5的阳极成为地电位。因此，向第4寄生二极管D4的阴极或第5寄生二极管D5的阴极不会流入正电流，而是流入负电流。
在此，只要该负电流是小电流就不构成问题，但是若是大电流，则会流入第5n沟道MOSFET(Mn5)的背栅端子，有可能在第5n沟道MOSFET(Mn5)中产生不良情况。
图6是表示可应用于本发明的实施方式所涉及的开关电路中的开关的结构例2(附带保护电路)的电路图。图6所示的电路是在图5所示的电路中追加了保护电路40的结构。保护电路40被设置在第3n沟道MOSFET(Mn3)和第4n沟道MOSFET(Mn4)的源极端子与第5n沟道MOSFETMn5的源极端子之间的连接点、和地电位之间。保护电路40是使从第3n沟道MOSFET(Mn3)或第4n沟道MOSFET(Mn4)的漏极端子流入的、因ESD引起的负电流逃至地电位的电路。
保护电路40由级联连接了多个二极管(在图6中是第1保护二极管D10、第2保护二极管D11、第3保护二极管D12和第4保护二极管D13)的二极管级联电路构成。该二极管级联电路的阴极端子与上述连接点连接，该二极管级联电路的阳极端子与地电位连接。
在此，向第3n沟道MOSFET(Mn3)或第4n沟道MOSFET(Mn4)的漏极端子输入规定范围的负电压时，在该二极管级联电路中不会流动负电流的范围内，设定构成该二极管级联电路的多个二极管(在图6中是第1保护二极管D10、第2保护二极管D11、第3保护二极管D12和第4保护二极管D13)的每一个阈值电压的总电压。
例如，在向漏极端子输入的规定范围的电压范围为±1.5V的情况下，若在-1.5V下负电流流过该二极管级联电路，则在将第3n沟道MOSFET(Mn3)或第4n沟道MOSFET(Mn4)控制为导通时，无法正确地传递负的信号。因此，在该例中，需要将该二极管级联电路的阈值电压设定得低于-1.5V。例如，在使用具有相同阈值电压的多个二极管的情况下，该阈值电压为-0.6V时，只要连接三级该二极管即可。另外，也可以为了具备冗余性而连接四级以上。其中，若级数变得过多，则电阻会变高，从而不能起到保护电路的作用。此外，会导致成本升高以及电路面积增大。因此，设置成可维持平衡的级数即可。
另外，因ESD引起的负电压可达到-3000V。因此，为了更加完善第2双向开关BSW2的负电压的ESD对策，第5n沟道MOSFET(Mn5)优选采用ESD高耐压性的MOSFET。
图7是表示可应用于本发明的实施方式所涉及的开关电路中的开关的结构例3的电路图。结构例3所涉及的开关SW3的结构是在图6所示的第2双向开关BSW2中删除了第3n沟道MOSFET(Mn3)。结构例3所涉及的开关SW3不能单独被用作双向开关。连接第4n沟道MOSFET(Mn4)的漏极端子和信号的输入侧(IN)，且连接第4n沟道MOSFET(Mn4)的源极端子和信号的输出侧(OUT)。
结构例1、2所涉及的第1双向开关BSW1和第2双向开关BSW2能够对来自双向的输入信号进行开关控制，且还能够抑制模拟音频信号的失真。因此，这些第1双向开关BSW1和第2双向开关BSW2适合于本发明的实施方式所涉及的开关电路所包含的开关。
图8是表示在本发明的实施方式1所涉及的开关电路100e1所包含的开关中应用第1双向开关BSW1和第2双向开关BSW2的例子的框图。使第1双向开关BSW1截止时，两个MOSFET间的中间节点电位被箝位为电源电位。另一方面，使第2双向开关BSW2截止时，两个MOSFET间的中间节点电位被箝位为地电位。
在开关电路100e1中，在高频***开关(在图8中是USB开关10)中使用第1双向开关BSW1。并且，在音频***开关的第1层级的开关(在图8中是音频开关20)中使用第2双向开关BSW2，并且在第2层级的开关(在图8中是耳机开关21和麦克风开关22)中使用第1双向开关BSW1。
通过在音频***开关的第2层级的开关中使用第1双向开关BSW1，从而能够可靠地防止在音频电路1(221)与音频电路2(222)之间的信号的逆向流动。例如，假设连接音频电路1(221)和外部端子的情况。此时，USB开关10被断开，音频开关20和耳机开关21被接通，麦克风开关22被断开。此时，麦克风开关22的第1双向开关BSW1的中间节点被箝位为电源电位。因此，只要不向耳机开关21输入高于电源电压的电压，则不会从麦克风开关22流出成为噪声的信号。
另外，在音频***开关的第2层级的开关中应用了第2双向开关BSW2的情况下，存在以下的顾虑。例如，假设连接音频电路1(221)和外部端子的情况。此时，USB开关10被断开，音频开关20和耳机开关21被接通，麦克风开关22被断开。此时，麦克风开关22的第2双向开关BSW2的中间节点被箝位为地电位。并且，由于音频信号是0V中心的波形(具有正电位和负电位的波形)，因而在向耳机开关21输入了负电位时，成为噪声的电流流向麦克风开关22的第2双向开关BSW2的二极管(第4寄生二极管D4或第5寄生二极管D5)。由此，耳机开关21的负电位被上拉至地电位侧，其结果，经过耳机开关21的音频信号的THD变大。
在本实施方式中，在从高频***开关中的USB用信号线看到的负载容量中，音频***开关的第1层级的开关的容量是可支配的。相对于高频***开关的第1双向开关BSW1，通过在音频***开关的第1层级的开关中使用第2双向开关BSW2，从而与在第1层级的开关中使用第1双向开关BSW1的情况相比，从USB用信号线看到的负载容量被减轻。
在第1层级的开关为第2双向开关BSW2的情况下，其漏极端子与USB用信号线连接，因此作为从USB用信号线看到的负载容量，主要是由漏极端子引起的容量(构成漏极端子的杂质区域与构成背栅端子的杂质区域之间容量)。
另一方面，在第1层级的开关为第1双向开关BSW1的情况下，虽然其源极端子与USB用信号线连接，但是其源极端子还与背栅端子连接，因此作为从USB用信号线看到的负载容量，主要是由背栅端子引起的容量(构成背栅端子的杂质区域与形成该杂质区域的阱区域或基板之间的容量、构成背栅端子的杂质区域与构成漏极端子的杂质区域之间的容量、构成背栅端子的杂质区域与栅极端子之间的容量)。
考虑到这些因素，在本实施方式中，相对于高频***开关的第1双向开关BSW1，在音频***开关的第1层级的开关中采用第2双向开关BSW2。
另外，在图8所示的应用例中，以在USB开关10、耳机开关21和麦克风开关22中采用第1双向开关BSW1为例进行了说明。当然，分别采用的第1双向开关BSW1的规格(例如，栅极宽度)是随着经过各个开关的信号或输入输出这些信号的电路的样式而不同的。
图9是表示在本发明的实施方式1所涉及的开关电路100e1所包含的开关中应用第1双向开关BSW1和第3开关SW3的例子的框图。在图8中，说明了在音频开关20中应用第2双向开关BSW2的例子。该例胜过在音频开关20中应用第1双向开关BSW1的例，但是若使用两个MOSFET，则从共用端子50到音频电路的阻抗比使用一个MOSFET时的阻抗高。
因此，在音频开关20中应用图7所示的第3开关SW3。另外，该开关SW3本身不能断路从外部端子向音频电路1(221)或音频电路2(222)输入的负的信号，但是却能够通过在耳机开关21和麦克风开关22中应用的第1双向开关BSW1来断路。此外，应用于耳机开关21和麦克风开关22中的第1双向开关BSW1还能断路从音频电路1(221)或音频电路2(222)向外部端子输出的信号。
如以上说明，根据本实施方式，在开关用晶体管的源极端子与用于将该源极端子箝位为地电位的开关元件之间的连接点上，连接了与地电位连接的二极管级联电路，从而能够从在上述晶体管中产生的经由寄生二极管流入内部的、因ESD引起的负电流中保护内部电路。
此外，如图9所示，若在音频开关20中应用图7的开关SW3，则能够抑制在高频信号和音频信号中产生的失真成分。此外，共用端子50露出在外部，因此音频开关20容易受ESD的影响。因此，通过在音频开关20中应用图7的开关SW3，从而能够从因ESD引起的负电流中保护内部电路。这在音频开关20中应用图6的第2双向开关BSW2时也是同样的。
以上，基于实施方式说明了本发明。该实施方式只是例示，本领域的技术人员应当理解为：这些各构成要素或各处理过程的组合中可以存在各种变形例、以及这种变形例也在本发明的范围之内。
在上述的实施方式中，说明了在便携式电话机等便携设备中搭载开关电路100e1、e2的例子，从设计性或防止***错误等观点出发，只要是想要简化连接器的设备，则并不限于便携设备，也可应用于所有电子设备中。
符号说明：
100c1、100c2、100e1、100e2-开关电路；10-USB开关；20-音频开关；21-耳机开关；22、23-麦克风开关；40-保护电路；50-共用端子；200c1、200c2、200e1、200e2-控制部；210-USB驱动器；221-音频电路、221-音频电路1；222-音频电路2；500c1、500c2、500e1、500e2-设备；BSW1-第1双向开关；BSW2-第2双向开关；SW3-开关；Mn1-第1n沟道MOSFET；Mn2-第2n沟道MOSFET；Mn3-第3n沟道MOSFET；Mn4-第4n沟道MOSFET；Mn5-第5n沟道MOSFET；Mn6-第6n沟道MOSFET；Mp1-第1p沟道MOSFET；D1-第1寄生二极管；D2-第2寄生二极管；D3-第3寄生二极管；D4-第4寄生二极管；D5-第5寄生二极管；D6-第6寄生二极管；D7-第7寄生二极管；D10-第1保护二极管；D11-第2保护二极管；D12-第3保护二极管；D13-第4保护二极管。

Claims (6)

1.一种开关，其对在正负侧具有振幅的信号进行开关控制，该开关的特征在于具备：
源极端子和背栅端子之间被连接的第1晶体管；
开关元件，其连接在所述第1晶体管的源极端子与地电位之间，且用于在所述第1晶体管截止时将所述第1晶体管的源极端子设为地电位；和
保护电路，其设置在连接点和地电位之间，使因静电放电引起的从所述第1晶体管的漏极端子流入的负电流流向地电位，其中该连接点是所述第1晶体管的源极端子与所述开关元件的输入端子之间的连接点。
2.根据权利要求1所述的开关，其特征在于，
所述保护电路是级联连接了多个二极管的二极管级联电路，
所述二极管级联电路的阴极端子与所述连接点连接，阳极端子与地电位连接。
3.根据权利要求2所述的开关，其特征在于，
在向所述第1晶体管的漏极端子输入规定范围的负电压时所述二极管级联电路中不会流动负电流的范围内，设定构成所述二极管级联电路的多个二极管的每一个阈值电压的总电压。
4.根据权利要求1至3任一项所述的开关，其特征在于，
所述开关还具备源极端子与背栅端子之间被连接的第2晶体管，
连接所述第1晶体管的源极端子和所述第2晶体管的源极端子。
5.根据权利要求4所述的开关，其特征在于，
所述开关元件还具备：
源极端子和背栅端子之间被连接的第3晶体管；和
源极端子和背栅端子之间被连接的第4晶体管，
所述第3晶体管的源极端子与所述第1晶体管的源极端子连接，
所述第4晶体管的源极端子与地电位连接，
所述第3晶体管的漏极端子与所述第4晶体管的漏极端子连接。
6.一种开关电路，其被搭载于具备能够共同***可传输高频信号的线缆的端子和专用于传输音频信号的线缆的端子的共用端子的设备中，该开关电路的特征在于包括：
能够对是否使高频信号通过进行开关控制的高频***开关；和
专用于对是否使音频信号通过进行开关控制的音频***开关，
来自所述共用端子的信号线被分支为两个信号线，分别与所述高频***开关的一端、和第1层级的所述音频***开关的一端连接，
来自所述高频***开关的另一端的信号线与目标电路连接，
来自所述第1层级的所述音频***开关的另一端的信号线被分支为多个信号线，分别与第2层级的多个音频***开关的一端连接，来自所述第2层级的多个音频***开关的另一端的每一个信号线分别与目标电路连接，
在所述第1层级的所述音频***开关中使用权利要求1至5任一项所述的开关，
所述第1晶体管的漏极端子与所述共用端子连接，源极端子分别连接所述第2层级的多个音频***开关的一端。
CN201210076091.8A 2011-03-24 2012-03-21 开关及使用了该开关的开关电路 Active CN102694533B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011066490A JP2012205006A (ja) 2011-03-24 2011-03-24 スイッチおよびそのスイッチを用いたスイッチ回路
JP2011-066490 2011-03-24

Publications (2)

Publication Number Publication Date
CN102694533A CN102694533A (zh) 2012-09-26
CN102694533B true CN102694533B (zh) 2014-06-25

Family

ID=46859834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210076091.8A Active CN102694533B (zh) 2011-03-24 2012-03-21 开关及使用了该开关的开关电路

Country Status (3)

Country Link
US (1) US9209799B2 (zh)
JP (1) JP2012205006A (zh)
CN (1) CN102694533B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9025288B2 (en) * 2013-03-15 2015-05-05 Nxp B.V. Cross talk mitigation
WO2015166482A1 (en) * 2014-05-01 2015-11-05 Bugatone Ltd. Methods and devices for operating an audio processing integrated circuit to record an audio signal via a headphone port
US10270438B2 (en) 2014-12-12 2019-04-23 Fairchild Semiconductor Corporation Switch device with switch circuits that provide high voltage surge protection
ITUB20159684A1 (it) * 2015-12-22 2017-06-22 St Microelectronics Srl Interruttore elettronico, dispositivo e procedimento corrispondenti
US10978869B2 (en) * 2016-08-23 2021-04-13 Alpha And Omega Semiconductor Incorporated USB type-C load switch ESD protection
US20190035779A1 (en) * 2017-07-30 2019-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna diode circuit
JP7094181B2 (ja) * 2018-08-29 2022-07-01 日清紡マイクロデバイス株式会社 負荷駆動回路
CN116545425A (zh) * 2023-07-06 2023-08-04 合肥芯谷微电子股份有限公司 一种毫米波单刀单掷开关

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854569A (en) * 1994-11-15 1998-12-29 Mitsubishi Denki Kabushiki Kaisha Current source for rapid switching and reduced oscillatory transients
CN101188414A (zh) * 2006-11-20 2008-05-28 松下电器产业株式会社 半导体开关电路
CN101228694A (zh) * 2005-08-09 2008-07-23 日立金属株式会社 高频开关电路
JP2010166793A (ja) * 2009-01-19 2010-07-29 Daikin Ind Ltd 双方向スイッチ及びスイッチング素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536977A (en) * 1993-11-30 1996-07-16 Siliconix Incorporated Bidirectional current blocking MOSFET for battery disconnect switching
US6078205A (en) * 1997-03-27 2000-06-20 Hitachi, Ltd. Circuit device, drive circuit, and display apparatus including these components
JP3272298B2 (ja) * 1998-04-27 2002-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 放電回路を備えたスイッチ回路および電子機器
JP4057716B2 (ja) * 1998-09-25 2008-03-05 東芝松下ディスプレイテクノロジー株式会社 保護回路を具えた絶縁ゲート型トランジスタ回路装置
JP2002050640A (ja) * 2000-05-22 2002-02-15 Sony Corp 電界効果トランジスタの保護回路及び半導体装置
US6462962B1 (en) * 2000-09-08 2002-10-08 Slobodan Cuk Lossless switching DC-to-DC converter
US20050083108A1 (en) * 2000-11-13 2005-04-21 Sami Kiriaki Analog multiplexers with CMOS control signals
EP1706996B1 (en) * 2004-01-23 2015-11-04 Thomson Licensing Selectable audio output configuration
US7910993B2 (en) * 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7482853B2 (en) * 2005-12-14 2009-01-27 Intersil Americas Inc. Method and apparatus for switching audio and data signals through a single terminal
US8143934B1 (en) * 2008-07-01 2012-03-27 Cypress Semiconductor Corporation Analog switching system for low cross-talk

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854569A (en) * 1994-11-15 1998-12-29 Mitsubishi Denki Kabushiki Kaisha Current source for rapid switching and reduced oscillatory transients
CN101228694A (zh) * 2005-08-09 2008-07-23 日立金属株式会社 高频开关电路
CN101188414A (zh) * 2006-11-20 2008-05-28 松下电器产业株式会社 半导体开关电路
JP2010166793A (ja) * 2009-01-19 2010-07-29 Daikin Ind Ltd 双方向スイッチ及びスイッチング素子

Also Published As

Publication number Publication date
US20120243712A1 (en) 2012-09-27
US9209799B2 (en) 2015-12-08
JP2012205006A (ja) 2012-10-22
CN102694533A (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
CN102694533B (zh) 开关及使用了该开关的开关电路
US8994443B2 (en) Bidirectional switch and switch circuit using the bidirectional switch
EP2526618B1 (en) HIGH VOLTAGE, HIGH FREQUENCY ESD PROTECTION CIRCUIT FOR RF ICs
CN103517184B (zh) 噪音消除设备、方法和***
CN102035166B (zh) 负电压保护***及方法
CN104052445B (zh) 减少串扰的装置
JP2012049868A (ja) スイッチ回路
CN105701046A (zh) 集成电路
CN103635995A (zh) 保护电路
CN102970018A (zh) 半导体开关以及无线设备
CN102299687A (zh) 维持usb兼容性和掉电保护的同时提高音频放大器性能
CN103973280A (zh) 高频半导体开关及无线设备
CN104917880A (zh) 一种移动终端及其控制方法
CN107733026B (zh) 一种负压保护电路、usb充电电路及终端设备
CN211089152U (zh) 耳机充电控制电路及充电设备
CN101385243A (zh) 利用迟滞行为将输入信号转换为逻辑输出电压电平
CN104244138A (zh) 电流放大器及使用该电流放大器的发射器
CN204231474U (zh) 信号处理***
CN106415818B (zh) 半导体装置
CN205249608U (zh) 一种印制电路板
CN104517956B (zh) 静电放电保护电路及其静电保护方法
CN102751942A (zh) 一种电机驱动输出的电路及油门控制机构及挖掘机
CN107706965B (zh) 一种电池充电控制电路
CN107015937B (zh) 一种低压高速感性负载驱动电路
CN205158347U (zh) 提供aux接口和供电接口的车载无线数据终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant