JP2010157545A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010157545A JP2010157545A JP2008333655A JP2008333655A JP2010157545A JP 2010157545 A JP2010157545 A JP 2010157545A JP 2008333655 A JP2008333655 A JP 2008333655A JP 2008333655 A JP2008333655 A JP 2008333655A JP 2010157545 A JP2010157545 A JP 2010157545A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin layer
- semiconductor device
- insulating resin
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】構造体の側面において配線層が配されていない部位を設けることができ、パッケージの応力緩和能力を高めるともに実装信頼性を高めた半導体層装置を、容易な方法で得ることが可能な半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置1の製造方法は、半導体基板2の一面を覆うように絶縁樹脂層4を形成する工程Aと、絶縁樹脂層上に犠牲層を形成する工程Bと、絶縁樹脂層上に、構造体6の外周部分の一部が犠牲層上と重なるように該構造体を形成する工程Cと、絶縁樹脂層及び構造体の上に配線層8を形成する工程Dと、犠牲層を除去する工程Eと、構造体の頂部に位置する配線層の一部のみが露呈され、絶縁樹脂層及び配線層を覆うように、封止樹脂層9を形成する工程Fと、を少なくとも順に備えた。
【選択図】図1
【解決手段】本発明に係る半導体装置1の製造方法は、半導体基板2の一面を覆うように絶縁樹脂層4を形成する工程Aと、絶縁樹脂層上に犠牲層を形成する工程Bと、絶縁樹脂層上に、構造体6の外周部分の一部が犠牲層上と重なるように該構造体を形成する工程Cと、絶縁樹脂層及び構造体の上に配線層8を形成する工程Dと、犠牲層を除去する工程Eと、構造体の頂部に位置する配線層の一部のみが露呈され、絶縁樹脂層及び配線層を覆うように、封止樹脂層9を形成する工程Fと、を少なくとも順に備えた。
【選択図】図1
Description
本発明は、パッケージの実装信頼性に優れた半導体装置の製造方法に関する。
従来、半導体パッケージ、例えば、シリコンチップを樹脂により封止した、いわゆるデュアル・インライン・パッケージ(Dual Inline Package) やクァド・フラット・パッケージ(Quad Flat Package) では、樹脂パッケージの側面部や周辺部に金属リードを配置した周辺端子配置型が主流である。
これに対し、CSP(チップスケールパッケージ)、特に「ウエハレベルCSP(WLCSP)」と呼ばれる半導体パッケージでは、ウエハ上に、絶縁樹脂層、配線層、封止層などを形成し、さらにはんだバンプを形成した後、ダイシングにより複数のチップを得る。
WLCSPでは、前記チップがそのままのサイズでパッケージの施された半導体チップとなるため、その占有面積を狭くすることができ、高密度実装が可能である。WLCSPは、半導体チップに形成されたはんだバンプを用いて外部の回路基板に実装される。この種の半導体チップには、「ポスト」と呼ばれる導電性の柱状部材を設け、この柱状部材の端面に端子部を形成した構造が提案されている(例えば、特許文献1参照)。
しかしながら、従来技術においては、樹脂ポストのような立体構造体の側面にめっきレジストをパターニングすることは難しい。なぜならば、パターニングはフォトリソによって行うことが多いが、その場合、側面への露光が困難であり、また、構造体の側面に必要十分な厚さのめっきレジストを成膜することが困難であるからである。そのため従来の手法では、セミアディティブ法で構造体上に再配線層を形成しようとした場合には、立体構造体の側面に対しても、その全面に再配線層を形成する必要があり、つまりは、構造体の全面に対して、再配線層を形成する必要があった。
しかしながら、そのように構造体の全面が再配線層で覆われた構造にすると、例えば、構造体に対して、樹脂ポストとしての応力緩和の機能を持たせようとしても、立体構造体の変形が再配線層によって阻害されてしまうために、本来得られるはずの応力緩和能力が十分に得られない可能性がある。
また、従来技術において、WLCSPのような再配線層を有する半導体パッケージの構造は、半導体素子の上に絶縁樹脂層があり、その上に再配線層があり、その上にさらに封止樹脂層があるといった、各層が積層した構造からなる。この場合、例えば、パッケージに熱が加わると、各層の熱膨張率の違いによって、各層の界面に応力が発生する。このような応力は、層間での剥離を引き起こすなど不良の原因となる。
特開2002−280487号公報
本発明は、このような従来の実情に鑑みて考案されたものであり、構造体の側面において、前記配線層が配されていない部位を設けることができ、ひいてはパッケージの応力緩和能力を高めるともにパッケージの実装信頼性を高めた半導体層装置を、容易な方法で得ることが可能な半導体装置の製造方法を提供することを目的とする。
本発明の請求項1に記載の半導体装置の製造方法は、少なくとも一面に電極を備えた半導体基板、該半導体基板の一面を覆うように配された絶縁樹脂層、前記絶縁樹脂層上に配された突起状の構造体、及び前記絶縁樹脂層上であって少なくとも前記構造体の一部を覆うように配され、前記電極と電気的に接続された配線層、を備え、前記構造体の側面において、前記配線層が配されていない部位を有する半導体装置の製造方法であって、前記半導体基板の一面を覆うように前記絶縁樹脂層を形成する工程Aと、前記絶縁樹脂層上に犠牲層を形成する工程Bと、前記絶縁樹脂層上に、前記構造体の外周部分の一部が前記犠牲層上と重なるように、該構造体を形成する工程Cと、前記絶縁樹脂層及び前記構造体の上に、前記配線層を形成する工程Dと、前記犠牲層を除去する工程Eと、前記構造体の頂部に位置する前記配線層の一部のみが露呈され、前記絶縁樹脂層及び前記配線層を覆うように、封止樹脂層を形成する工程Fと、を少なくとも順に備えたことを特徴とする。
本発明の請求項2に記載の半導体装置の製造方法は、請求項1において、前記工程Fにおいて、前記犠牲層が除去されたことにより、前記構造体内に形成された空間内にも、前記封止樹脂層を形成することを特徴とする。
本発明の請求項3に記載の半導体装置の製造方法は、請求項1において、前記工程Cにおいて、前記犠牲層を、前記構造体よりも低くなるように形成することを特徴とする。
本発明の請求項4に記載の半導体装置の製造方法は、請求項1において、前記構造体が、平坦な頂部を備える樹脂ポストであることを特徴とする。
本発明の請求項2に記載の半導体装置の製造方法は、請求項1において、前記工程Fにおいて、前記犠牲層が除去されたことにより、前記構造体内に形成された空間内にも、前記封止樹脂層を形成することを特徴とする。
本発明の請求項3に記載の半導体装置の製造方法は、請求項1において、前記工程Cにおいて、前記犠牲層を、前記構造体よりも低くなるように形成することを特徴とする。
本発明の請求項4に記載の半導体装置の製造方法は、請求項1において、前記構造体が、平坦な頂部を備える樹脂ポストであることを特徴とする。
本発明では、絶縁樹脂層上に犠牲層を形成し、構造体の外周部分の一部が前記犠牲層上と重なるように、該構造体を形成している。また、絶縁樹脂層及び構造体の上に配線層を形成した後、前記犠牲層を除去している。これにより、構造体の側面において、該構造体と前記犠牲層とが接していた部分に、再配線層が形成されていない部位を設けることが可能となった。その結果、得られる半導体装置では、構造体の側面全体に再配線層を形成していた従来と比べて、構造体の変形が容易となったので、応力緩和能力が向上し、ひいては実装信頼性を向上することができる。このように、本発明では、パッケージの応力緩和能力を高めるともにパッケージの実装信頼性を高めた半導体装置を、容易な方法で得ることが可能な半導体装置の製造方法を提供することができる。
以下、本発明に係る半導体装置の製造方法について、その一実施形態を図面に基づいて説明する。
図1は、本発明により製造される半導体装置の一例を模式的に示す断面図である。
この半導体装置1は、少なくとも一面に電極3を備えた半導体基板2、該半導体基板2の一面を覆うように配された絶縁樹脂層4、前記絶縁樹脂層4上に配された突起状の構造体6、及び前記絶縁樹脂層4上であって少なくとも前記構造体6の一部を覆うように配され、前記電極3と電気的に接続された配線層8と、前記構造体6の頂部に位置する前記配線層8の一部のみが露呈され、前記絶縁樹脂層4及び前記配線層8を覆うように配された封止樹脂層9と、封止樹脂層9から露呈された配線層8上に配されたはんだバンプ10と、を備える。
この半導体装置1は、少なくとも一面に電極3を備えた半導体基板2、該半導体基板2の一面を覆うように配された絶縁樹脂層4、前記絶縁樹脂層4上に配された突起状の構造体6、及び前記絶縁樹脂層4上であって少なくとも前記構造体6の一部を覆うように配され、前記電極3と電気的に接続された配線層8と、前記構造体6の頂部に位置する前記配線層8の一部のみが露呈され、前記絶縁樹脂層4及び前記配線層8を覆うように配された封止樹脂層9と、封止樹脂層9から露呈された配線層8上に配されたはんだバンプ10と、を備える。
そして、この半導体装置1は、前記構造体6の側面において、前記配線層8が配されていない部位6aを有する。これにより、この半導体装置1は、構造体6の側面全体に配線層を形成していた従来と比べて、構造体6の変形が容易となったので、応力緩和能力が向上し、ひいては実装信頼性が向上したものとなる。ここで、構造体6としては、例えば平坦な頂部を備える樹脂ポストが挙げられる。
次に、このような半導体装置1の製造方法について、図面を参照しながら説明する。なお、以下に示す説明では、前記構造体6が、平坦な頂部を備える円柱状の樹脂ポストである場合を例に挙げて説明するが、本発明はこれに限定されるものではない。
図2〜図10は、本発明の半導体装置の製造方法を工程順に示す図であり、(a)は断面図、(b)は上面図である。たとえば、図2(a)は、図2(b)の線分A−Aにおける断面図である。同様に図3(a)〜図10(a)は各々、図3(b)〜図10(b)の線分B−B〜線分H−Hにおける断面図を表している。
本発明の半導体装置の製造方法は、前記半導体基板2の一面を覆うように前記絶縁樹脂層4を形成する工程Aと、前記絶縁樹脂層4上に犠牲層5を形成する工程Bと、前記絶縁樹脂層4上に、前記構造体6の外周部分の一部が前記犠牲層5上と重なるように、該構造体6を形成する工程Cと、前記絶縁樹脂層4及び前記構造体6の上に、前記配線層8を形成する工程Dと、前記犠牲層5を除去する工程Eと、前記構造体6の頂部に位置する前記配線層8の一部のみが露呈され、前記絶縁樹脂層4及び前記配線層8を覆うように、封止樹脂層9を形成する工程Fと、を少なくとも順に備えたことを特徴とする。
図2〜図10は、本発明の半導体装置の製造方法を工程順に示す図であり、(a)は断面図、(b)は上面図である。たとえば、図2(a)は、図2(b)の線分A−Aにおける断面図である。同様に図3(a)〜図10(a)は各々、図3(b)〜図10(b)の線分B−B〜線分H−Hにおける断面図を表している。
本発明の半導体装置の製造方法は、前記半導体基板2の一面を覆うように前記絶縁樹脂層4を形成する工程Aと、前記絶縁樹脂層4上に犠牲層5を形成する工程Bと、前記絶縁樹脂層4上に、前記構造体6の外周部分の一部が前記犠牲層5上と重なるように、該構造体6を形成する工程Cと、前記絶縁樹脂層4及び前記構造体6の上に、前記配線層8を形成する工程Dと、前記犠牲層5を除去する工程Eと、前記構造体6の頂部に位置する前記配線層8の一部のみが露呈され、前記絶縁樹脂層4及び前記配線層8を覆うように、封止樹脂層9を形成する工程Fと、を少なくとも順に備えたことを特徴とする。
本発明では、絶縁樹脂層4上に犠牲層5を形成し、構造体6の外周部分の一部が前記犠牲層5上と重なるように、該構造体6を形成している。また、絶縁樹脂層4及び構造体6の上に配線層8を形成した後、前記犠牲層5を除去している。これにより、構造体6の側面において、該構造体6と前記犠牲層5とが接していた部分に、配線層8が形成されていない部位6aを設けることが可能となった。その結果、得られる半導体装置1では、構造体6の側面全体に配線層8を形成していた従来と比べて、構造体6の変形が容易となったので、応力緩和能力が向上し、ひいては実装信頼性を向上することができる。このように、本発明では、パッケージの応力緩和能力を高めるともにパッケージの実装信頼性を高めた半導体装置1を、容易な方法で得ることが可能である。
以下、各工程について詳細に説明する。
以下、各工程について詳細に説明する。
(1)まず、図2に示すように、半導体基板2の一面を覆うように絶縁樹脂層4を形成する(工程A)。
半導体基板2は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断(ダイシング)した半導体チップであってもよい。半導体基板2が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やIC、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
電極3は、半導体基板2上に形成された電子部品(図示せず)に電気的に接続される電極3である。この電極3は、例えば、アルミニウム、銅、クロム、チタン、金、チタン−タングステン合金等の導電性を有する金属により構成されている。
半導体基板2は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断(ダイシング)した半導体チップであってもよい。半導体基板2が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やIC、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
電極3は、半導体基板2上に形成された電子部品(図示せず)に電気的に接続される電極3である。この電極3は、例えば、アルミニウム、銅、クロム、チタン、金、チタン−タングステン合金等の導電性を有する金属により構成されている。
そして、前記半導体基板2の一面を覆うように絶縁樹脂層4を形成する。
具体的には、スピンコート法、ラミネート法、キャスティング法、ディスペンス法等により、半導体基板2の上面にポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)ポリベンゾオキサゾール(PBO)、液晶ポリマ一等の絶縁樹脂層4を形成する。なお、絶縁樹脂層4の電極3上には、電極3と配線層8との電気的接続を得るための開口部4aを形成しておく。
具体的には、スピンコート法、ラミネート法、キャスティング法、ディスペンス法等により、半導体基板2の上面にポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)ポリベンゾオキサゾール(PBO)、液晶ポリマ一等の絶縁樹脂層4を形成する。なお、絶縁樹脂層4の電極3上には、電極3と配線層8との電気的接続を得るための開口部4aを形成しておく。
絶縁樹脂のパターニングは、フォトリソグラフィ、レーザー加工法、プラズマエッチング法により可能である。また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネート法にて圧着させることも可能である。また、樹脂をスクリーン印別法にて直接、成膜かつパターニングする方法も可能である。
(2)次に、図3に示すように、前記絶縁樹脂層4上に犠牲層5を形成する(工程B)。
絶縁樹脂層4上において、後に配線層8の一部及び樹脂ポスト(構造体6)が形成される領域に、予め犠牲層5を形成しておく。
犠牲層5は、ドライフィルム状の感光性樹脂をラミネート法にて成膜し、フォトリソグラフィ技術を用いて、パターニングすることにより形成することができる。なお、図3にθで示した角度は、180〜350°程度が好ましい。
絶縁樹脂層4上において、後に配線層8の一部及び樹脂ポスト(構造体6)が形成される領域に、予め犠牲層5を形成しておく。
犠牲層5は、ドライフィルム状の感光性樹脂をラミネート法にて成膜し、フォトリソグラフィ技術を用いて、パターニングすることにより形成することができる。なお、図3にθで示した角度は、180〜350°程度が好ましい。
また、後の、封止樹脂層9形成(工程F)の作業性を考えると、犠牲層5の幅は、10〜50μm程度が好ましく、後に形成する樹脂ポストよりも一回り大きい形状とする。
また、前記犠牲層5を、前記樹脂ポストよりも低くなるように形成する。具体的に、犠牲層5の高さ(厚み)は、樹脂ポストの高さに対して、10〜95%の範囲とすることが好ましく、例えば10〜30μmとする。
また、前記犠牲層5を、前記樹脂ポストよりも低くなるように形成する。具体的に、犠牲層5の高さ(厚み)は、樹脂ポストの高さに対して、10〜95%の範囲とすることが好ましく、例えば10〜30μmとする。
なお、犠牲層5の成膜には、ラミネート法の他に、スピンコート法や、印別法を用いることも可能である。また、パターニングには、レーザー加工法、プラズマエッテング法も可能である。また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネート法にて圧着させることも可能であるまた、樹脂をスクリーン印別法にて直接、成膜かつパターニングする方法も可能である。
(3)次に、図4に示すように、前記絶縁樹脂層4上に、樹脂ポスト(構造体6)の外周部分の一部が前記犠牲層5上と重なるように、該樹脂ポストを形成する(工程C)。
樹脂ポストは、絶縁樹脂層4上の所定位置に、面状をなす頂部を備えた突起状に形成されている。また、樹脂ポストの高さ(厚み)は例えば80μm程度とする。
樹脂ポストは、絶縁樹脂層4上の所定位置に、面状をなす頂部を備えた突起状に形成されている。また、樹脂ポストの高さ(厚み)は例えば80μm程度とする。
感光性のドライフィルムをウエハ上にラミネートし、フォトリソグラフィ技術でパターニングすることにより、樹脂ポストを形成することができる。樹脂ポストを形成する材料としては、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等の感光性を有する絶縁性樹脂が好適に用いられる。
このとき、図4(a)に示すように、樹脂ポストの外周部分の一部は、犠牲層5上に来ることになる。樹脂ポストが犠牲層5の上に重なる部分の幅としては特に限定されないが、例えば犠牲層5の膜厚程度(10〜30μm)とする。
このとき、図4(a)に示すように、樹脂ポストの外周部分の一部は、犠牲層5上に来ることになる。樹脂ポストが犠牲層5の上に重なる部分の幅としては特に限定されないが、例えば犠牲層5の膜厚程度(10〜30μm)とする。
なお、樹脂ポストの成膜には、ラミネート法の他に、スピンコート法や、印別法を用いることも可能である。また、パターニングには、レーザー加工法、プラズマエッテング法も可能である。また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネート法にて圧着させることも可能であるまた、樹脂をスクリーン印別法にて直接、成膜かつパターニングする方法も可能である。
(4)次に、図5に示すように、前記絶縁樹脂層4及び前記樹脂ポスト上に、レジスト層7を形成しパターニングする。
レジスト層7を形成するに先立って、前記絶縁樹脂層4及び前記樹脂ポスト上に、蒸着法、塗付法、化学気相成長法、無電解めっき法、スパッタ法などによりシード層(図示せず)を形成する。
シード層は、絶縁樹脂層4および樹脂ポストとの密着性を確保するための密着層となる下層と、配線層8の形成時の給電に使用される給電層となる上層とから構成される。
レジスト層7を形成するに先立って、前記絶縁樹脂層4及び前記樹脂ポスト上に、蒸着法、塗付法、化学気相成長法、無電解めっき法、スパッタ法などによりシード層(図示せず)を形成する。
シード層は、絶縁樹脂層4および樹脂ポストとの密着性を確保するための密着層となる下層と、配線層8の形成時の給電に使用される給電層となる上層とから構成される。
密着層には、例えば、クロム、チタン、チタン−タングステン合金、ニッケルなどの金属が用いられ、その厚みは10〜3000nmであることが好ましい。
給電層には、銅、クロム、アルミ、チタン、チタン−タングステン合金、金などが用いられ、その厚みは100〜3000nmであることが好ましい。
給電層には、銅、クロム、アルミ、チタン、チタン−タングステン合金、金などが用いられ、その厚みは100〜3000nmであることが好ましい。
そして、シード層上にレジスト開口部を有するレジスト層7を形成する。
前記絶縁樹脂層4及び前記構造体6上にスピンコート法を用いて感光性樹脂を塗布し、フォトリソグラフィ技術を用いて、配線層8を形成するためのレジスト層7を形成する。このとき、図5(a)に示すように、犠牲層5の上面の外周部分にもレジスト層7が被るように、パターニングを行う。
なお、めっきレジストの成膜には、スピンコート法の他に、ドライフィルムをラミネートする方法や、電着法を用いることも可能である。
前記絶縁樹脂層4及び前記構造体6上にスピンコート法を用いて感光性樹脂を塗布し、フォトリソグラフィ技術を用いて、配線層8を形成するためのレジスト層7を形成する。このとき、図5(a)に示すように、犠牲層5の上面の外周部分にもレジスト層7が被るように、パターニングを行う。
なお、めっきレジストの成膜には、スピンコート法の他に、ドライフィルムをラミネートする方法や、電着法を用いることも可能である。
(5)次に、図6に示すように、前記レジスト層7から露出したシード層に覆われた前記絶縁樹脂層4及び前記樹脂ポストの上に、配線層8を形成する(工程D)。
配線層8は、電極3とはんだバンプ10とを電気的に接続する再配線である。配線層8の一端部は、開口部4aを介して絶縁樹脂層4を貫通し、電極3と電気的に接続されている。配線層8の他端部は、はんだバンプ10と電気的に接続される。
配線層8は、電極3とはんだバンプ10とを電気的に接続する再配線である。配線層8の一端部は、開口部4aを介して絶縁樹脂層4を貫通し、電極3と電気的に接続されている。配線層8の他端部は、はんだバンプ10と電気的に接続される。
配線層8は、例えば、銅(Cu)が好適に用いられる。配線層8は、例えば、電解銅めっき法、無電解銅めっき等のめっき法により形成することができる。めっき厚は、おおよそ5〜20μm程度である。
また、密着性等の改善のために、Cu、Au、Ag、Ni、Pdのうち、少なくとも一つ以上の金属を電解あるいは無電解めっきにて析出させた構造から或る配線層8も可能である。
また、密着性等の改善のために、Cu、Au、Ag、Ni、Pdのうち、少なくとも一つ以上の金属を電解あるいは無電解めっきにて析出させた構造から或る配線層8も可能である。
(6)次に、図7及び図8に示すように、前記レジスト層7、シード層及び前記犠牲層5を除去する(工程E)。
まず、レジスト層7を除去する。レジスト層を除去するためには、エッチング液を用いる湿式エッチング法以外に、プラズマを用いる乾式エッチング法も利用できる。
次いで、シード層上であって、配線層8が形成されていない領域をエッチング除去し、絶縁樹脂層4を露出させる。シード層を除去するためには、エッチング液を用いる湿式エッチング法以外に、プラズマを用いる乾式エッチング法も利用できる。
そして、犠牲層5を除去する。犠牲層5を除去するためには、エッチング液を用いる湿式エッチング法以外に、プラズマを用いる乾式エッチング法も利用できる。
まず、レジスト層7を除去する。レジスト層を除去するためには、エッチング液を用いる湿式エッチング法以外に、プラズマを用いる乾式エッチング法も利用できる。
次いで、シード層上であって、配線層8が形成されていない領域をエッチング除去し、絶縁樹脂層4を露出させる。シード層を除去するためには、エッチング液を用いる湿式エッチング法以外に、プラズマを用いる乾式エッチング法も利用できる。
そして、犠牲層5を除去する。犠牲層5を除去するためには、エッチング液を用いる湿式エッチング法以外に、プラズマを用いる乾式エッチング法も利用できる。
ここで、図9は、図8に示すウエハの斜視図である。
図8、図9に示すように、犠牲層5を除去することにより、樹脂ポスト(構造体6)の側面において、該樹脂ポストと犠牲層5とが接していた部分に、配線層8が形成されていない部位6aを設けることが可能となる。これにより、はんだバンプ10が受けた力(外力)が樹脂ポストに伝搬した際、樹脂ポストの側面全体に配線層8を形成していた従来と比べて、樹脂ポストの変形が容易となるので、応力緩和能力を向上することができる。
図8、図9に示すように、犠牲層5を除去することにより、樹脂ポスト(構造体6)の側面において、該樹脂ポストと犠牲層5とが接していた部分に、配線層8が形成されていない部位6aを設けることが可能となる。これにより、はんだバンプ10が受けた力(外力)が樹脂ポストに伝搬した際、樹脂ポストの側面全体に配線層8を形成していた従来と比べて、樹脂ポストの変形が容易となるので、応力緩和能力を向上することができる。
また、犠牲層5を除去することにより、樹脂ポスト(構造体6)の側面において、犠牲層が配されていた部分に空間6bを形成することができる。後工程(工程F)において、この空間6b内に封止樹脂層9が挿入された構成とすることにより、はんだバンプ10が受けた力(外力)が樹脂ポストに伝搬した際、封止樹脂層9へその伝搬された力を開放する(逃がしてやる)ことができるので、応力緩和能力をさらに向上することができる。
(7)次に、図10に示すように、前記構造体6の頂部に位置する前記配線層8の一部のみが露呈され、前記絶縁樹脂層4及び前記配線層8を覆うように、封止樹脂層9を形成する(工程F)。
封止樹脂層9は、電子部品、電極3を保護するためのもので、前記絶縁樹脂層4及び前記配線層8を覆い、前記配線層8と整合する位置にはんだバンプ10用の開口部9aを有する。
封止樹脂層9は、電子部品、電極3を保護するためのもので、前記絶縁樹脂層4及び前記配線層8を覆い、前記配線層8と整合する位置にはんだバンプ10用の開口部9aを有する。
封止樹脂層9は、例えばポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等の感光性樹脂を、スピンコート法やラミネート法を用い、フォトリソグラフィ技術によりパターニングすることによって形成することができる。なお、封止樹脂層9の形成方法は、この方法に限定されるものではない。
その際、はんだバンプ10を配する位置に配線層8を少なくとも露出するような開口部9aを封止樹脂層9に設ける。なお、開口部9aの直径は、露光時に用いるフォトマスクの開口径によって調整することができる。
その際、はんだバンプ10を配する位置に配線層8を少なくとも露出するような開口部9aを封止樹脂層9に設ける。なお、開口部9aの直径は、露光時に用いるフォトマスクの開口径によって調整することができる。
なお、封止樹脂層9の形成には、スピンコート法、スプレーコート法の他に、ラミネート法及び印別法を用いることも可能である。
また、パターニングには、レーザー加工法、プラズマエッテング法も可能である。また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネート法にて圧着させることも可能である。また、樹脂をスクリーン印別法にて直接、成膜かつパターニングする方法も可能である。
また、パターニングには、レーザー加工法、プラズマエッテング法も可能である。また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネート法にて圧着させることも可能である。また、樹脂をスクリーン印別法にて直接、成膜かつパターニングする方法も可能である。
ここで、本発明においては、本工程Fにおいて、前記犠牲層5が除去されたことにより、前記構造体6内に形成された空間6b内にも、前記封止樹脂層9を形成する。
このように、樹脂ポスト(構造体6)の下部に犠牲層5を設け、該犠牲層5を除去した後に、この部分に形成された空間内に封止樹脂層9が挿入された構成とすることにより、はんだバンプ10が受けた力(外力)が樹脂ポストに伝搬した際、樹脂ポストが封止樹脂層9と接触しているため、封止樹脂層9へその伝搬された力を開放する(逃がしてやる)ことができる。これにより半導体装置1の応力緩和能力、実装信頼性をさらに高めることができる。
このように、樹脂ポスト(構造体6)の下部に犠牲層5を設け、該犠牲層5を除去した後に、この部分に形成された空間内に封止樹脂層9が挿入された構成とすることにより、はんだバンプ10が受けた力(外力)が樹脂ポストに伝搬した際、樹脂ポストが封止樹脂層9と接触しているため、封止樹脂層9へその伝搬された力を開放する(逃がしてやる)ことができる。これにより半導体装置1の応力緩和能力、実装信頼性をさらに高めることができる。
(8)次に、図11に示すように、はんだバンプ10を形成する。
封止樹脂層9の開口部9aにより露出された配線層8上に、はんだボール搭載法、はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等により、はんだを形成する。その後、リフロー炉を用いてはんだを溶融させ、配線層8上に、はんだバンプ10を形成する。
封止樹脂層9の開口部9aにより露出された配線層8上に、はんだボール搭載法、はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等により、はんだを形成する。その後、リフロー炉を用いてはんだを溶融させ、配線層8上に、はんだバンプ10を形成する。
はんだバンプ10には、Sn−Ag−Cu系の鉛フリーはんだや、Sn−Pb共晶はんだを用いることができる。その他にも、Pb、ln、Sn、Au、Ag、Cu、Bi、Zn、Ni、Ptのいずれかを少なくとも一つ含む材料を用いることができる。
以上のようにして図1に示したような半導体装置1が得られる。
以上のようにして図1に示したような半導体装置1が得られる。
このようにして得られる半導体装置1は、樹脂ポスト(構造体6)の側面において、配線層8が形成されていない部位を有するものとなる。その結果、この半導体装置1は、樹脂ポストの側面全体に配線層を形成していた従来と比べて、樹脂ポストの変形が容易となったので、応力緩和能力が向上し、ひいては実装信頼性が向上したものとなる。
また、樹脂ポストの下部に形成された空間6b内に封止樹脂層9が挿入された構成とすることにより、はんだバンプ10が受けた力(外力)が樹脂ポストに伝搬した際、樹脂ポストが封止樹脂層9と接触しているため、封止樹脂層9へその伝搬された力を開放する(逃がしてやる)ことができ、応力緩和能力、実装信頼性をさらに高めることができる。
このように、本発明の半導体装置の製造方法では、パッケージの応力緩和能力を高めるともにパッケージの実装信頼性を高めた半導体装置1を、容易な方法で得ることが可能である。
また、樹脂ポストの下部に形成された空間6b内に封止樹脂層9が挿入された構成とすることにより、はんだバンプ10が受けた力(外力)が樹脂ポストに伝搬した際、樹脂ポストが封止樹脂層9と接触しているため、封止樹脂層9へその伝搬された力を開放する(逃がしてやる)ことができ、応力緩和能力、実装信頼性をさらに高めることができる。
このように、本発明の半導体装置の製造方法では、パッケージの応力緩和能力を高めるともにパッケージの実装信頼性を高めた半導体装置1を、容易な方法で得ることが可能である。
以上、本発明の半導体装置の製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変更可能である。
本発明は、樹脂ポストのような構造体を有する半導体装置の製造方法に広く適用可能である。
1 半導体装置、2 半導体基板、3 電極、4 絶縁樹脂層、5 犠牲層、6 構造体、7 レジスト層、8 配線層、9 封止樹脂層、10 はんだバンプ。
Claims (4)
- 少なくとも一面に電極を備えた半導体基板、該半導体基板の一面を覆うように配された絶縁樹脂層、前記絶縁樹脂層上に配された突起状の構造体、及び前記絶縁樹脂層上であって少なくとも前記構造体の一部を覆うように配され、前記電極と電気的に接続された配線層、を備え、
前記構造体の側面において、前記配線層が配されていない部位を有する半導体装置の製造方法であって、
前記半導体基板の一面を覆うように前記絶縁樹脂層を形成する工程Aと、
前記絶縁樹脂層上に犠牲層を形成する工程Bと、
前記絶縁樹脂層上に、前記構造体の外周部分の一部が前記犠牲層上と重なるように、該構造体を形成する工程Cと、
前記絶縁樹脂層及び前記構造体の上に、前記配線層を形成する工程Dと、
前記犠牲層を除去する工程Eと、
前記構造体の頂部に位置する前記配線層の一部のみが露呈され、前記絶縁樹脂層及び前記配線層を覆うように、封止樹脂層を形成する工程Fと、
を少なくとも順に備えたことを特徴とする半導体装置の製造方法。 - 前記工程Fにおいて、前記犠牲層が除去されたことにより、前記構造体内に形成された空間内にも、前記封止樹脂層を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記工程Cにおいて、前記犠牲層を、前記構造体よりも低くなるように形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記構造体が、平坦な頂部を備える樹脂ポストであることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333655A JP2010157545A (ja) | 2008-12-26 | 2008-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333655A JP2010157545A (ja) | 2008-12-26 | 2008-12-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010157545A true JP2010157545A (ja) | 2010-07-15 |
Family
ID=42575256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008333655A Pending JP2010157545A (ja) | 2008-12-26 | 2008-12-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010157545A (ja) |
-
2008
- 2008-12-26 JP JP2008333655A patent/JP2010157545A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI464849B (zh) | 半導體結構及形成元件的方法 | |
TWI413225B (zh) | 半導體結構以及半導體元件的形成方法 | |
JP2007317979A (ja) | 半導体装置の製造方法 | |
JP2010238702A (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
JP2006237594A (ja) | 半導体装置及びその製造方法 | |
TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
CN108242437B (zh) | 半导体装置以及半导体装置的制造方法 | |
US9035455B2 (en) | Semiconductor device | |
US20130256871A1 (en) | Semiconductor chip device with fragmented solder structure pads | |
JP5385452B2 (ja) | 半導体装置の製造方法 | |
JP2010192747A (ja) | 半導体装置 | |
JP2006351767A (ja) | 半導体装置及びその製造方法 | |
JP2006351766A (ja) | 半導体装置及びその製造方法 | |
US9305890B2 (en) | Package having substrate with embedded metal trace overlapped by landing pad | |
US7358177B2 (en) | Fabrication method of under bump metallurgy structure | |
JP4693855B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
JP5633095B2 (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
JP2010157545A (ja) | 半導体装置の製造方法 | |
JP2008227161A (ja) | 半導体装置 | |
JP2009135345A (ja) | 半導体装置及びその製造方法 | |
JP4188752B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2011228579A (ja) | 半導体装置の製造方法 | |
JP2004172163A (ja) | 半導体装置及びその製造方法 | |
JP2011040610A (ja) | 半導体装置及びその製造方法 |