JP5633095B2 - 半導体パッケージの製造方法および半導体パッケージ - Google Patents
半導体パッケージの製造方法および半導体パッケージ Download PDFInfo
- Publication number
- JP5633095B2 JP5633095B2 JP2013022824A JP2013022824A JP5633095B2 JP 5633095 B2 JP5633095 B2 JP 5633095B2 JP 2013022824 A JP2013022824 A JP 2013022824A JP 2013022824 A JP2013022824 A JP 2013022824A JP 5633095 B2 JP5633095 B2 JP 5633095B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- inorganic insulating
- semiconductor package
- opening
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本実施形態における半導体パッケージの製造方法について、図1〜図6を参照して説明する。図7に示すように、最終形態として半導体パッケージ20は、例えば、コアとなるプリント基板(基板1S)と、その基板1Sの両面に形成されたビルドアップ樹脂層1と、そのビルドアップ樹脂層1に形成された配線2とを有して構成される。
本実施形態における半導体パッケージの製造方法について、図10〜図12を参照して説明する。なお、前記実施形態1と重複する説明は省略する場合がある。
本実施形態における半導体パッケージの製造方法について、図13〜図15を参照して説明する。なお、前記実施形態1、2と重複する説明は省略する場合がある。
1S 基板
2 配線
2a 電極パッド
4 レジスト膜
5 無機絶縁膜
5a 開口部(第1開口部)
6 ソルダレジスト層
6a 開口部(第2開口部)
7、7a、7b 電極バンプ
8 UBM膜
9 レジスト膜
9a 開口部
20 半導体パッケージ
21 スルーホール
22 電極ピン
30 半導体チップ
31 電極バンプ
32 アンダーフィル樹脂
101 ビルドアップ樹脂層
102 配線
102a 電極パッド
103 ソルダレジスト層
104 電極バンプ
Claims (24)
- 以下の工程を含むことを特徴とする半導体パッケージの製造方法:
(a)樹脂からなる絶縁層と配線層とが積層されたビルドアップ基板を準備する工程;
(b)前記(a)工程後に、前記ビルドアップ基板の最表面の絶縁層上に、電極パッドを有する配線層を形成する工程;
(c)前記電極パッドを有する配線層の表面に粗化処理を施す工程;
(d)前記(c)工程後に、前記電極パッドを有する配線層を覆うように前記ビルドアップ基板上に無機絶縁膜を形成する工程;
(e)前記無機絶縁膜を覆うように前記ビルドアップ基板上にレジスト膜を形成した後、前記電極パッド上の一部の前記レジスト膜を除去する工程;
(f)前記レジスト膜をマスクに前記電極パッド上の前記無機絶縁膜を除去し、前記電極パッドを露出する第1開口部を前記無機絶縁膜に形成する工程;
(g)前記(f)工程後に、残存している前記レジスト膜を除去する工程;
(h)前記(g)工程後に、前記無機絶縁膜を覆うように前記ビルドアップ基板上に、前記電極パッドを露出する前記第1開口部より大きい開口径の第2開口部を有して前記第1開口部の周縁の前記無機絶縁膜を覆うソルダレジスト層を形成する工程;
(i)前記第2開口部から露出する前記電極パッドおよび前記無機絶縁膜を覆うUBM膜を形成する工程;
(j)前記UBM膜を介して前記電極パッド上に電極バンプを形成する工程。 - 請求項1記載の半導体パッケージの製造方法において、
前記(d)工程では、前記電極パッドを有する配線層の粗化面の粗さ以上の厚さの前記無機絶縁膜を形成する。 - 請求項1または2記載の半導体パッケージの製造方法において、
前記(b)工程では、前記ビルドアップ基板の両面側に前記電極パッドを有する配線層を形成し、
前記ビルドアップ基板の両面側に対して、前記(c)〜(j)工程を行う。 - 請求項1、2または3記載の半導体パッケージの製造方法において、
前記(d)工程では、前記無機絶縁膜として、酸化シリコン膜または窒化シリコン膜を形成する。 - 請求項1〜4のいずれか一項に記載の半導体パッケージの製造方法において、
前記(c)工程では、粗化処理として黒色酸化処理を施す。 - 請求項1〜4のいずれか一項に記載の半導体パッケージの製造方法において、
前記(c)工程では、粗化処理として、主成分を蟻酸とする溶液でエッチングを施す。 - 請求項1〜4のいずれか一項に記載の半導体パッケージの製造方法において、
前記(c)工程では、粗化処理として、過酸化水素系、硫酸水素系の溶液でエッチングを施す。 - 請求項1〜7のいずれか一項に記載の半導体パッケージの製造方法において、
前記(d)工程では、前記ビルドアップ基板の耐熱温度より低温で行うプラズマCVD法によって前記無機絶縁膜を形成する。 - 以下の工程を含むことを特徴とする半導体パッケージの製造方法:
(a)樹脂からなる絶縁層と配線層とが積層されたビルドアップ基板を準備する工程;
(b)前記(a)工程後に、前記ビルドアップ基板の最表面の絶縁層上に、電極パッドを有する配線層を形成する工程;
(c)前記電極パッドを有する配線層の表面に粗化処理を施す工程;
(d)前記(c)工程後に、前記電極パッドを有する配線層を覆うように前記ビルドアップ基板上に無機絶縁膜を形成する工程;
(e)前記無機絶縁膜を覆うように前記ビルドアップ基板上にレジスト膜を形成した後、前記電極パッド上の一部の前記レジスト膜を除去する工程;
(f)前記レジスト膜をマスクに前記電極パッド上の前記無機絶縁膜を除去し、前記電極パッドを露出する第1開口部を前記無機絶縁膜に形成する工程;
(g)前記(f)工程後に、残存している前記レジスト膜を除去する工程;
(h)前記(g)工程後に、前記無機絶縁膜を覆うように前記ビルドアップ基板上に、前記電極パッドを露出する前記第1開口部より小さい開口径の第2開口部を有して前記第1開口部から露出する前記電極パッドの周縁を覆うソルダレジスト層を形成する工程;
(i)前記第2開口部から露出する前記電極パッド上に電極バンプを形成する工程。 - 請求項9記載の半導体パッケージの製造方法において、
前記(d)工程では、前記電極パッドを有する配線層の粗化面の粗さ以上の厚さの前記無機絶縁膜を形成する。 - 請求項9または10記載の半導体パッケージの製造方法において、
前記(b)工程では、前記ビルドアップ基板の両面側に前記電極パッドを有する配線層を形成し、
前記ビルドアップ基板の両面側に対して、前記(c)〜(i)工程を行う。 - 請求項9、10または11記載の半導体パッケージの製造方法において、
前記(d)工程では、前記無機絶縁膜として、酸化シリコン膜または窒化シリコン膜を形成する。 - 請求項9〜12のいずれか一項に記載の半導体パッケージの製造方法において、
前記(c)工程では、粗化処理として黒色酸化処理を施す。 - 請求項9〜12のいずれか一項に記載の半導体パッケージの製造方法において、
前記(c)工程では、粗化処理として、主成分を蟻酸とする溶液でエッチングを施す。 - 請求項9〜12のいずれか一項に記載の半導体パッケージの製造方法において、
前記(c)工程では、粗化処理として、過酸化水素系、硫酸水素系の溶液でエッチングを施す。 - 請求項9〜15のいずれか一項に記載の半導体パッケージの製造方法において、
前記(d)工程では、前記ビルドアップ基板の耐熱温度より低温で行うプラズマCVD法によって前記無機絶縁膜を形成する。 - 樹脂からなる絶縁層と配線層とが積層されたビルドアップ基板と、
前記ビルドアップ基板の最表面の絶縁層上に形成され、表面が粗面化された電極パッドを有する配線層と、
前記電極パッドを有する配線層を覆って前記ビルドアップ基板上に形成され、前記電極パッドを露出する第1開口部を有する無機絶縁膜と、
前記無機絶縁膜を覆って前記ビルドアップ基板上に形成され、前記電極パッドを露出する前記第1開口部より大きい開口径の第2開口部を有して前記第1開口部の周縁の前記無機絶縁膜を覆うソルダレジスト層と、
前記第2開口部から露出する前記電極パッドおよび前記無機絶縁膜を覆うUBM膜と、
前記UBM膜を介して前記電極パッド上に形成された電極バンプと、
を備えることを特徴とする半導体パッケージ。 - 前記無機絶縁膜の厚さが、前記電極パッドを有する配線層の粗化面の粗さ以上である請求項17記載の半導体パッケージ。
- 前記ビルドアップ基板の両面側に、前記電極パッドを有する配線層、前記無機絶縁膜、前記ソルダレジスト層、前記UBM膜、および前記電極バンプが形成されている請求項17または18記載の半導体パッケージ。
- 前記無機絶縁膜が、酸化シリコン膜または窒化シリコン膜である請求項17、18または19記載の半導体パッケージ。
- 樹脂からなる絶縁層と配線層とが積層されたビルドアップ基板と、
前記ビルドアップ基板の最表面の絶縁層上に形成され、表面が粗面化された電極パッドを有する配線層と、
前記電極パッドを有する配線層を覆って前記ビルドアップ基板上に形成され、前記電極パッドを露出する第1開口部を有する無機絶縁膜と、
前記無機絶縁膜を覆って前記ビルドアップ基板上に形成され、前記電極パッドを露出する前記第1開口部より小さい開口径の第2開口部を有して前記第1開口部から露出する前記電極パッドの周縁を覆うソルダレジスト層と、
前記第2開口部から露出する前記電極パッド上に形成された電極バンプと、
を備えることを特徴とする半導体パッケージ。 - 前記無機絶縁膜の厚さが、前記電極パッドを有する配線層の粗化面の粗さ以上である請求項21記載の半導体パッケージ。
- 前記ビルドアップ基板の両面側に、前記電極パッドを有する配線層、前記無機絶縁膜、前記ソルダレジスト層、および前記電極バンプが形成されている請求項21または22記載の半導体パッケージ。
- 前記無機絶縁膜が、酸化シリコン膜または窒化シリコン膜である請求項21、22または23記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013022824A JP5633095B2 (ja) | 2013-02-08 | 2013-02-08 | 半導体パッケージの製造方法および半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013022824A JP5633095B2 (ja) | 2013-02-08 | 2013-02-08 | 半導体パッケージの製造方法および半導体パッケージ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009081922A Division JP5296590B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013084998A JP2013084998A (ja) | 2013-05-09 |
JP5633095B2 true JP5633095B2 (ja) | 2014-12-03 |
Family
ID=48529790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013022824A Active JP5633095B2 (ja) | 2013-02-08 | 2013-02-08 | 半導体パッケージの製造方法および半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5633095B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018046092A (ja) * | 2016-09-13 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
CN113745189A (zh) * | 2021-07-28 | 2021-12-03 | 厦门市三安集成电路有限公司 | 半导体器件的封装焊接结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4765947B2 (ja) * | 2007-01-25 | 2011-09-07 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
JP5092547B2 (ja) * | 2007-05-30 | 2012-12-05 | 凸版印刷株式会社 | 印刷配線板の製造方法 |
-
2013
- 2013-02-08 JP JP2013022824A patent/JP5633095B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013084998A (ja) | 2013-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5296590B2 (ja) | 半導体パッケージの製造方法 | |
US10366949B2 (en) | Wiring substrate and semiconductor device | |
US9024207B2 (en) | Method of manufacturing a wiring board having pads highly resistant to peeling | |
US8610268B2 (en) | Semiconductor element, semiconductor element mounted board, and method of manufacturing semiconductor element | |
TWI595813B (zh) | 配線基板及製造其之方法 | |
TWI680701B (zh) | 配線基板及其製造方法 | |
WO2009084301A1 (ja) | インターポーザー及びインターポーザーの製造方法 | |
TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
US9232644B2 (en) | Wiring substrate | |
JP5385452B2 (ja) | 半導体装置の製造方法 | |
JP2018107262A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007208209A (ja) | 半導体装置及びその製造方法 | |
JP5165190B2 (ja) | 半導体装置及びその製造方法 | |
KR100752106B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2006351766A (ja) | 半導体装置及びその製造方法 | |
JP2011014644A (ja) | 配線基板およびその製造方法 | |
JP4061506B2 (ja) | 半導体装置の製造方法 | |
JP5633095B2 (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
JP2008288607A (ja) | 電子部品実装構造の製造方法 | |
US7859121B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
JP2013207183A (ja) | 電子装置及びその製造方法 | |
JP2013211427A (ja) | 半導体装置とその製造方法 | |
JP2010067888A (ja) | 配線基板及びその製造方法 | |
KR101070923B1 (ko) | 반도체 기판의 제조방법 | |
JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5633095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |