JP5290698B2 - プリディストータ - Google Patents
プリディストータ Download PDFInfo
- Publication number
- JP5290698B2 JP5290698B2 JP2008271861A JP2008271861A JP5290698B2 JP 5290698 B2 JP5290698 B2 JP 5290698B2 JP 2008271861 A JP2008271861 A JP 2008271861A JP 2008271861 A JP2008271861 A JP 2008271861A JP 5290698 B2 JP5290698 B2 JP 5290698B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- signal
- distortion compensation
- calculated
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
図1は本実施形態のプリディストータ301の構成を説明するブロック図である。プリディストータ301は、所定の基準に基づく歪補償値で入力信号Xを歪補償した予歪補償信号Aを被補償回路401へ出力する歪補償部11と、互いに異なるサンプリングポイントで入力信号Xを取り込んだ複数の入力サンプリング信号及び前記サンプリングポイントで被補償回路401からの出力信号Yを取り込んだ複数の出力サンプリング信号から前記基準の更新量を算出し、歪補償部11に前記基準を更新させる制御部13と、を備える。例えば、被補償回路401は信号増幅器である。また、歪補償部11が保有する基準とは歪補償多項式の係数もしくはルックアップテーブルのテーブル値であるが、以下では歪補償多項式の係数として説明する。
まず、増幅回路の歪特性をモデル化する。図3は複数の増幅器で構成された増幅回路をモデル化した図である。入力信号Xが入力され出力信号Yを出力する。ここで、入力信号Xを周期Tsでサンプリングした離散時間信号をx(nTs)とし、出力信号Yを周期Tsでサンプリングした離散時間信号をy(nTs)とし、表記を簡単にするためにそれぞれをx(n)、y(n)で表すこととする。また、x(n)、およびy(n)はともに実数成分と虚数成分を持つ複素数信号であり、x(n)、およびy(n)に対する乗算、および加算は、それぞれ複素乗算、および複素加算を示すものとする。増幅回路を構成する要素増幅器513の歪特性をそれぞれ
次に、図3のモデルに基づいた増幅回路の歪補償方法について説明する。増幅装置全体の入出力信号の関係は
ここで、数式12を利用して歪補償多項式の係数を求める方法について説明する。但し、ここでは、表現の簡単のためにDa=0、R1=0、D1=0とおく。係数w’d,k、w’r,d,l、及びw’r,d,l,kを全て並べた係数のベクトルを数式13のようにおく。
次に、歪補償多項式の係数を時刻の経過とともに更新する更新アルゴリズムを説明する。
また、行xn(i)を構成するベクトルx1n(i)、x2n(i)およびx3n(i)はそれぞれ数式25、数式26及び数式27で表せる。
また、行yn(i)を構成するベクトルy1n(i)、y2n(i)およびy3n(i)はそれぞれ数式29、数式30及び数式31で表せる。
歪補償多項式の係数w(i)を更新する量Δw(i)の行列は数式34で表される。
yl,a(i)=y(i(n+M)+n)|y(i(N+M)+l)|2a−2
、および
el(i)=e(i(N+M)+l)
をそれぞれ、y(l)、及びe(l)としている。ここでも、Z1,1,a,bのときと同様にV1,aは
本節では、従来の方法と本発明において使用するメモリ量について比較する。従来の方法では、N個のサンプリングポイントに対応するN行(Q+1)列の行列Y、および行列Xを算出し、N行1列の誤差ベクトルeを算出した後で(Q+1)行(Q+1)列の行列YHY、および(Q+1)行1列の行列YHeを算出していた。従って、YHY、およびYHeの演算ではYHY、およびYHeを保持しておくメモリを除くと
2N(Q+1)+N
に比例した量のメモリが必要であった。
2(Q+1)+1
に比例した量のメモリが必要である。すなわち、従来の方法に比べて本発明で必要なメモリ量は
図4は本実施形態のプリディストータ302の構成を説明するブロック図である。プリディストータ302は、所定の基準に基づく歪補償値で入力信号Xを歪補償した予歪補償信号Aを被補償回路401へ出力する歪補償部11と、互いに異なるサンプリングポイントで予歪補償信号Aを取り込んだ複数の予歪サンプリング信号及び同じサンプリングポイントで被補償回路401からの出力信号Yを取り込んだ複数の出力サンプリング信号から前記基準の更新量を算出し、歪補償部11に前記基準を更新させる制御部13と、を備える。
11:歪補償部
13:制御部
401:被補償回路
511:遅延素子
512−j:振幅値関数(jは自然数)
513:要素増幅器
514:乗算器
515:加算器
X:入力信号
Y:出力信号
A:予歪補償信号
Claims (5)
- 所定の基準に基づく歪補償値で入力信号を歪補償して被補償回路へ出力する歪補償部と、
互いに異なるサンプリングポイントで前記入力信号を取り込んだ複数の入力サンプリング信号及び前記サンプリングポイントで前記被補償回路からの出力信号を取り込んだ複数の出力サンプリング信号から前記基準の更新量を複素数を扱う直交座標の行列式で算出し、前記歪補償部に前記基準を更新させる制御部と、
を備えるプリディストータであって、
前記制御部は、前記サンプリングポイントの数を可変できることを特徴とするプリディストータ。
- 前記歪補償部は、
歪補償多項式を保有しており、前記基準が前記歪補償多項式の係数であり、
前記制御部は、
N(Nは1以上の整数)番目に取り込まれた出力サンプリング信号を(2a+2b−2)乗した値(a、bは1以上の整数)を、N−1番目に取り込まれた出力サンプリング信号までで算出したa行b列の行列要素に加算し、N番目のa行b列の行列要素とした出力信号行列を算出し、前記出力信号行列の複素共役転置行列を左側から乗算して第一行列を算出し、
N番目に取り込まれた入力サンプリング信号を(2a+2b−2)乗した値を、N−1番目に取り込まれた入力サンプリング信号までで算出したa行b列の行列要素に加算し、N番目のa行b列の行列要素とした入力信号行列を算出し、N個の入力サンプリング信号から算出した前記入力信号行列とN個の出力サンプリング信号から算出した前記出力信号行列との差分に前記歪補償多項式の係数の行列を右側から乗算して誤差行列とし、前記誤差行列にN個の前記出力信号行列の複素共役転置行列を左側から乗算して第二行列を算出し、
前記第一行列の逆行列と前記第二行列とを乗算して前記歪補償多項式の係数の更新量を算出することを特徴とする請求項1に記載のプリディストータ。 - 前記歪補償部は、
ルックアップテーブルを保有しており、前記基準が前記ルックアップテーブルのテーブル値であり、
前記制御部は、
N(Nは1以上の整数)番目に取り込まれた出力サンプリング信号を(2a+2b−2)乗した値(a、bは1以上の整数)を、N−1番目に取り込まれた出力サンプリング信号までで算出したa行b列の行列要素に加算し、N番目のa行b列の行列要素とした出力信号行列を算出し、前記出力信号行列の複素共役転置行列を左側から乗算して第一行列を算出し、
N番目に取り込まれた入力サンプリング信号を(2a+2b−2)乗した値を、N−1番目に取り込まれた入力サンプリング信号までで算出したa行b列の行列要素に加算し、N番目のa行b列の行列要素とした入力信号行列を算出し、N個の入力サンプリング信号から算出した前記入力信号行列とN個の出力サンプリング信号から算出した前記出力信号行列との差分に前記歪補償多項式の係数の行列を右側から乗算して誤差行列とし、前記誤差行列にN個の前記出力信号行列の複素共役転置行列を左側から乗算して第二行列を算出し、
前記第一行列の逆行列と前記第二行列とを乗算して前記ルックアップテーブルのテーブル値の更新量を算出することを特徴とする請求項1に記載のプリディストータ。 - 前記制御部は、前記入力信号と前記出力信号との誤差電力の積算値をモニタし、前記積算値が所定の閾値を超えた場合に前記歪補償部に前記基準を更新させることを特徴とする請求項1に記載のプリディストータ。
- 前記制御部は、前記入力信号と前記出力信号との誤差電力をモニタし、前記誤差電力が所定の閾値を超えた場合に前記サンプリングポイントの数を前記誤差電力が所定の閾値以内の場合より減らして前記基準を更新させることを特徴とする請求項1に記載のプリディストータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008271861A JP5290698B2 (ja) | 2008-10-22 | 2008-10-22 | プリディストータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008271861A JP5290698B2 (ja) | 2008-10-22 | 2008-10-22 | プリディストータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103675A JP2010103675A (ja) | 2010-05-06 |
JP5290698B2 true JP5290698B2 (ja) | 2013-09-18 |
Family
ID=42293930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008271861A Active JP5290698B2 (ja) | 2008-10-22 | 2008-10-22 | プリディストータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5290698B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2933751B2 (ja) * | 1990-08-10 | 1999-08-16 | 株式会社リコー | デジタルデータの検出回路及びその検出方法 |
FR2746564B1 (fr) * | 1996-03-22 | 1998-06-05 | Matra Communication | Procede pour corriger des non-linearites d'un amplificateur, et emetteur radio mettant en oeuvre un tel procede |
JP2001203772A (ja) * | 2000-01-24 | 2001-07-27 | Nec Corp | 非線形歪補償装置 |
JP2007040784A (ja) * | 2005-08-02 | 2007-02-15 | Seiko Epson Corp | 測位装置の制御方法、測位装置の制御プログラム、測位装置の制御プログラムを記録したコンピュータ読み取り可能な記録媒体、測位装置 |
-
2008
- 2008-10-22 JP JP2008271861A patent/JP5290698B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010103675A (ja) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004057793B4 (de) | Digitale gedächtnisbasierte Vorverzerrungstechnik | |
JP4909261B2 (ja) | 電力増幅器におけるモデルに基づく歪み低減 | |
JP5753272B2 (ja) | タップ出力の正規化を伴う非線形モデル | |
JP5420887B2 (ja) | 歪補償装置 | |
EP1611676B1 (en) | Power amplifier pre-distortion | |
EP1560329A1 (en) | Digital predistorter using power series model | |
KR101679230B1 (ko) | 전력증폭기의 비선형 특성을 보상하는 다항식 디지털 전치왜곡 장치 및 그 방법 | |
EP2641325A1 (en) | Orthogonal basis function set for ditigal predistorter | |
JP5357983B2 (ja) | 拡大の作業範囲を有するデジタルプリディストーション回路及びその方法 | |
JP2009177668A (ja) | 歪補償装置及びこれを備えた電力増幅装置 | |
EP1683266B1 (en) | Power amplifier pre-distortion | |
KR20120070047A (ko) | 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법 | |
CN109075745A (zh) | 预失真装置 | |
JP5299958B2 (ja) | プリディストータ | |
JP5160344B2 (ja) | プリディストータ | |
JP5290698B2 (ja) | プリディストータ | |
JP5238461B2 (ja) | プリディストータ | |
JP5221260B2 (ja) | プリディストータ | |
JP5260335B2 (ja) | プリディストータ | |
JP5115979B2 (ja) | プリディストータ | |
JP4766061B2 (ja) | プリディストータ、拡張型プリディストータ及び増幅回路 | |
JP2016001846A (ja) | 歪み補償装置及び歪み補償方法 | |
KR100991494B1 (ko) | 디지털 전치왜곡 방법 및 그 장치 | |
JP6296709B2 (ja) | 歪補償装置 | |
US11658618B2 (en) | Distortion compensation device, distortion compensation method, and non-transitory computer-readable storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5290698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |