JP2010114465A - 窒化物半導体チップの製造方法および窒化物半導体チップ - Google Patents

窒化物半導体チップの製造方法および窒化物半導体チップ Download PDF

Info

Publication number
JP2010114465A
JP2010114465A JP2010008268A JP2010008268A JP2010114465A JP 2010114465 A JP2010114465 A JP 2010114465A JP 2010008268 A JP2010008268 A JP 2010008268A JP 2010008268 A JP2010008268 A JP 2010008268A JP 2010114465 A JP2010114465 A JP 2010114465A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
groove
split groove
chip
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010008268A
Other languages
English (en)
Other versions
JP5123331B2 (ja
Inventor
Yuzo Tsuda
有三 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010008268A priority Critical patent/JP5123331B2/ja
Publication of JP2010114465A publication Critical patent/JP2010114465A/ja
Application granted granted Critical
Publication of JP5123331B2 publication Critical patent/JP5123331B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】窒化物半導体を基板とする光を発する活性層を含む窒化物半導体ウエハーをチップ状に分割する際に、切断面、界面のクラック、チッピングの発生を防止し、結晶性を損なうことなく優れた発光性能を有する窒化物半導体チップを得ると共に、歩留良く所望の形とサイズに切断する方法を提供する。
【解決手段】塩素がドーピングされた窒化物半導体基板上に、p型層とn型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーの基板側に、幅広の第1の割り溝を所望のチップ形状に形成する工程と、前記ウエハーの他方の面を構成する結晶成長側であって前記第1の割り溝を形成する位置に相対向する位置に幅狭の第2の割り溝もしくは欠け溝を所望のチップ形状で形成する工程と、窒化物半導体結晶で構成された領域を、前記第1の割り溝の方からチップ分割する工程とからなることを特徴とする窒化物半導体チップの製造方法。
【選択図】図1

Description

本発明は、一般式InxAlyGazN(0≦x≦1、0≦y≦1、x+y+z=1)で表記される窒化物半導体の発光素子または電子デバイス素子の製造方法に関し、特に窒化物半導体基板上に作製された窒化物半導体素子の、結晶性を損なうこと無く、歩留まり良く所望のサイズに分割する方法および窒化物半導体チップを提供する。
従来、窒化物半導体は発光素子やハイパワーデバイスとして、利用または研究されている。例えば、発光素子の場合、その構成する組成を調整することにより、技術的には青色から橙色までの幅の広い発光素子として利用することができる。近年、その特性を利用して、青色発光ダイオードや緑色発光ダイオードの実用化がなされ、また、窒化物半導体レーザ素子として青紫色半導体レーザが開発されてきている。こうした窒化物半導体発光素子または窒化物半導体電子デバイス素子は、主にサファイア基板上に作製されている。近年、窒化物半導体レーザ素子等に関しては、発振寿命の観点から、窒化物半導体基板上に作製する傾向にある。
しかしながら、窒化物半導体基板上に窒化物半導体発光素子を成長する構成は、近年始まったばかりであり、産業上、如何にして窒化物半導体基板上に成長した窒化物半導体素子をチップ分割するかが課題であった。なぜならば、窒化物半導体基板は非常に硬いため、へき開方向以外では非常に割れにくく、割れたとしても切断面上にクラックやチッピングが発生しやすく、綺麗にチップ分割できなかったためである。
特許文献1では、窒化物半導体基板上部に活性層を含む窒化物半導体層を積層すると、窒化物半導体層と窒化物半導体基板のへき開面を一致させることができるので、窒化物半導体基板のへき開面であるM面{11−00}で容易に切断することができることを紹介している。
特開平11−4048号公報
ここで、窒化物半導体のへき開面であるM面は、(0001)基板に対して3種存在し、同様に前記へき開面を得るためのへき開方向(<11−20>方向)も3種ある。
ところが、へき開方向ではない<1−100>方向に沿って、通常の方法でチップ分割すると、スクライバーもしくはダイサーの、刃の押し合て方によって、30度ずれた方向(<11−20>方向)に割れてしまうことがしばしばあった。また、通常の方法で、へき開方向の<11−20>方向に沿ってチップ分割しても、スクライバーもしくはダイサーの、刃の接触応力のかけ方によって、意図する方向とは異なる60度ずれた方向にへき開されてしまうことがあった。
上記<11−20>方向のへき開性は、チップ分割する上で非常に有効な方向ではあるが、上記へき開方向はC面内で3種あり、互いのへき開方向が90度で直交していないために、チップ分割の際の、刃の接触応力のかけ方(向き)によってチップ分割の形状が左右されていた。このことから、単に、通常のチップ分割方法で、窒化物半導体基板上に成長した窒化物半導体素子を、所望のチップ形状に、歩留まり良く分割することができなかった。
本発明は、塩素がドーピングされた窒化物半導体基板上に、p型層とn型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーを窒化物半導体チップに分割する窒化物半導体チップの製造方法であって、前記ウエハーの一方の面を構成する基板側に、幅広の第1の割り溝を所望のチップ形状に形成する工程と、前記ウエハーの他方の面を構成する結晶成長側であって前記第1の割り溝を形成する位置に相対向する位置に幅狭の第2の割り溝もしくは欠け溝を所望のチップ形状で形成する工程と、窒化物半導体結晶で構成された領域を、前記第1の割り溝の方からチップ分割する工程とからなることを特徴とする。
上記工程を具備することによって、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第1の割り溝が第2の割り溝よりも溝幅が広く、かつ、第1と第2の割り溝に分けて切断することにより、第2の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第2の割り溝底部から該第2の割り溝底部下方の第1の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができる。
また、溝幅の狭い第2の割り溝を結晶成長側の面に形成したのは、光が前記結晶成長側の面から発せられるため、その発光面積を大きくするためである。第1の割り溝幅と第2の割り溝幅が異なる理由は、上述のように、割り溝幅の狭い第2の割り溝から割れた割れ線が、割り溝幅の広い第1の割り溝に到達するとき、前記割れ線が第2の割り溝直下から外れて斜め方向に割れたとしても、第1の割り溝幅が広いために、前記斜めに割れた割れ線が第1の割り溝底部に到達することができる。この様にして、チップ形状の不良率を減らすことができる。
本発明は、塩素がドーピングされた窒化物半導体基板上に、p型層とn型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーを窒化物半導体チップに分割する製造方法であって、前記ウエハーの一方の面を構成する基板側に、幅広の第1の割り溝を所望のチップ形状に形成する工程と、前記第1の割り溝の中に、幅狭の第3の割り溝もしくは欠け溝を所望のチップ形状で形成する工程と、窒化物半導体結晶で構成された領域を、前記第1の割り溝と前記第3の割り溝もしくは欠け溝とを用いてチップ分割する工程とからなることを特徴とする。
上記工程を具備することによって、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第3の割り溝を第1の割り溝底部のほぼ中央線に沿って形成し、かつ、第1と第3の割り溝に分けて切断することにより、第3の割り溝によって割れた割れ線が、第1の割り溝によって局部的に薄くなった部分で選択的に割れるため、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができる。また、割り溝を基板側に形成したのは、結晶成長側の発光面積を大きくするためである。
本発明は、塩素がドーピングされた窒化物半導体基板上に、p型層とn型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーにおいて、前記ウエハーの一方の面を構成する基板側に所望のチップ形状で第1の割り溝を線状に形成する工程と、前記ウエハーの他方の面を構成する結晶成長側であって前記第1の割り溝を形成する位置に相対向する位置に第2の割り溝を形成すると共に、前記第1の割り溝幅よりも第2の割り溝幅を狭くする工程と、前記第1の割り溝の線と合致する位置で、前記第1の割り溝底部中に新たに第3の割り溝を形成すると共に、前記第1の割り溝幅よりも第3の割り溝幅を狭くする工程と、前記第2の割り溝と前記第3の割り溝に沿って前記ウエハーをチップ状に分割する工程を具備してもよい。
上記工程を具備することによって、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第3の割り溝を第1の割り溝底部のほぼ中央線に沿って形成し、かつ、第1と第3の割り溝に分けて切断することにより、第3の割り溝によって割れた割れ線が、第1の割り溝によって局部的に薄くなった部分で選択的に割れるため、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができる。また、割り溝を基板側に形成したのは、結晶成長側の発光面積を大きくするためである。
本発明は、工程に少なくとも塩素を含有する窒化物半導体基板を用いることを特徴とする。このことにより、全く塩素をドーピングしていない窒化物半導体基板に比べて、容易に基板を分割することができる。
塩素がドーピングされた窒化物半導体基板は、塩素を全く含有していないそれらと比べて分割が容易であるため、切断距離が200μm以下から分割することができる。
本発明は、少なくとも塩素がドーピングされた窒化物半導体基板において、前記塩素濃度が1×1014/cm3以上であることが好ましい。このことにより、チップ分割が容易になる。
本発明は前記第2の割り溝底部の形成位置を、前記ウエハーの活性層位置よりも深く形成する工程を具備することが好ましい。このことにより、チップ分割の際、光を発する活性層に損傷を与えることなくチップ分割することができる。
本発明は、前記第2の割り溝底部を前記ウエハーの窒化物半導体層と窒化物半導体基板の界面に形成する工程、あるいは、前記第2の割り溝底部を前記界面よりも深く形成する工程を具備することが好ましい。
このことにより、チップ分割の際、光を発する活性層に損傷を与えることなくチップ分割することができると共に、第2の割り溝底部が塩素をドーピングした窒化物半導体基板中まで到達していることから、チップ分割は、塩素をドーピングした窒化物半導体基板そのものの分割であり、塩素を全くドーピングしていない窒化物半導体基板に比べて容易にチップ分割することができる。
本発明は、前記第1の割り溝、第2の割り溝、第3の割り溝の、溝形成方向が、窒化物半導体結晶の、<11−20>方向、<1−100>方向、<0001>方向、<0−111>方向、<01−10>方向から57.6°の方向の、何れかであることが好ましい。このことにより、割り溝形成が容易になる。
本発明は、上記チップ分割によって分割されたときの端面が、窒化物半導体結晶の{1−100}面、{11−20}面、{0001}面、{0−111}面、{01―12}面の何れかであることを特徴とする。特に、窒化物半導体レーザダイオードを作製する場合のミラー端面は、{1−100}面であることが好ましい。
本発明は、窒化物半導体発光ダイオードの所望のチップ形状が長方形であって、該長方形の長辺をL、短辺をSとするとき、前記長辺Lと短辺Sの、方向の組み合わせが窒化物半導体結晶に関して、L=<11−20>方向でS=<1−100>方向、L=<0001>方向でS=<2−1−10>方向、L=<0−111>方向でS=<2−1−10>方向、L=<0001>方向でS=<01−10>方向、の何れかの組み合わせであってもよい。
上記組み合わせを具備することによって、チップ分割の容易な方向を長辺として多く割り溝形成し、逆に、チップ分割の困難な方向を短辺として少なく溝形成することができる。このことにより、チップ分割によって発生する形状不良を抑制することができる。
本発明は、窒化物半導体発光ダイオードの所望のチップ形状が長方形であって、該長方形の長辺をL、短辺をSとするとき、長辺と短辺との比(L/S)が1.01以上4以下であってもよい。このことにより、てこの原理から、効率良く割り溝に力を加えることができ、チップ分割を容易にすることができる。特に、チップ分割の困難な短辺側に、上記てこの原理で効率良く割り溝に力を加えることができ、チップ分割を容易にすることができる。
本発明は、基板上に、p型層とn型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーを窒化物半導体チップに分割またはミラー端面を形成する製造方法であって、基板は塩素がドーピングされたM面({1−100})窒化物半導体基板であり、分割する窒化物半導体チップの形状が長方形であって、該長方形の長辺をL、短辺をSとするとき、長辺と短辺との比(L/S)が1.01以上4以下であり、且つ、長辺Lの方向が窒化物半導体の<0001>方向であり、短辺Sの方向が窒化物半導体の<2−1−10>方向になるように、ウエハーに、幅広の第1の割り溝を形成する工程と、ウエハーに幅狭の第2の割り溝もしくは欠け溝を形成する工程と、幅広の第1の割り溝または第2の幅狭の割り溝もしくは欠け溝を用いて窒化物半導体結晶で構成された領域をチップ分割して長方形形状にする工程とからなることを特徴とする。
本発明は、塩素がドーピングされたM面({1−100})窒化物半導体基板上に、p型層とn型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーをチップ分割することによって形成されるM面窒化物半導体チップであって、長方形の形状を有し、長方形の短辺Sの方向が窒化物半導体の<2−1−10>方向であり、長方形の長辺Lの方向が窒化物半導体の<0001>方向であり、長辺Lと短辺Sとの比が、1.01以上4以下であることを特徴とする。
本発明は、前記窒化物半導体基板が、GaN基板であってもよい。
窒化物半導体を基板とする光を発する活性層を含む窒化物半導体ウエハーをチップ状に分割する際に、切断面、界面のクラック、チッピングの発生を防止し、窒化物半導体の結晶性を損なうことなく優れた発光性能を有する窒化物半導体チップを得ると共に、歩留良く所望の形とサイズに切断することができる。
(a)実施の形態1で示したチップ分割のための割り溝形成の図である。(b)実施の形態1で示した第1の割り溝形成(基板側)の図である。(c)実施の形態1で示した欠け溝の形成の一例である。(d)実施の形態1で示した欠け溝の形成の一例である。 実施の形態2で示したチップ分割のための割り溝形成の図である。 実施の形態3で示したチップ分割のための割り溝形成の図である。 実施の形態4で示したチップ分割のための割り溝形成の図である。 実施の形態5で示したチップ分割のための割り溝形成の図である。 (a)参考実施形態6で示した窒化物半導体発光ダイオードの構成図である。(b)参考実施形態6で示したチップ分割のための割り溝形成の図である。(c)参考実施形態6で示した窒化物半導体発光ダイオードのチップである。 (a)参考実施形態7で示したチップ分割のための割り溝形成の図である。(b)参考実施形態7で示した窒化物半導体発光ダイオードのチップである。 (a)実施の形態10で示したn型GaN基板の製造方法である。(b)実施の形態10で示した窒化物半導体レーザの構成図である。(c)実施の形態10で示した窒化物半導体レーザチップの{1−100}断面図である。(d)実施の形態10で示した窒化物半導体レーザチップの{11−20}断面図である。 (a)実施の形態10で示した窒化物半導体レーザの、ウエハの表面図である。(b)実施の形態10で示した窒化物半導体レーザの、ウエハーの裏面図である。
一般に、窒化物半導体の結晶成長を行う方法としては、有機金属気相成長法(以下、MOCVD法)、分子線エピキシー法(以下、MBE法)、ハイドライド気相成長法(以下、HVPE法)で行うのが通例であり、どの結晶成長方法を用いても良い。
以下に、基板としてGaN基板を用い、成長方法としてMOCVD法を用いて製造した窒化物半導体発光ダイオードおよび窒化物半導体レーザダイオードの例について記述する。基板としては、窒化物半導体で構成されている基板であれば良く、AlxGayInzN(x+y+z=1)基板であっても良い。また、AlxGayInzN(x+y+z=1)基板の、窒素元素の内、約10%程度以下(ただし、六方晶系であること)が、P、As、Sbの他の元素に置換されていてもよい。特に、窒化物半導体レーザの場合、垂直横モードの単峰化のために、クラッド層よりも屈折率の低い層が該クラッド層の外側に接している必要があり、AlGaN基板を用いるのが最良である。また、以下の実施例では、窒化物半導体のC面{0001}基板について記載しているが、窒化物半導体のA面{11−20}基板、窒化物半導体のR面{1−102}基板、窒化物半導体のM面{1−100}基板を用いても良い。しかしながら、本発明によるチップ分割の効果が最も観られたのは、C面基板であった。また、完全なC面基板ではなくとも、C面から2度以下のオフ角度を有する基板であれば同一の効果が得られた。前記オフ角度は、A面基板、R面基板、M面基板についても同様であった。
(実施の形態1)
本実施の形態1では、窒化物半導体発光ダイオード素子の製造方法とチップ分割について説明する。
図1(a)は、C面(0001)n型GaN基板100、n型GaNバッファ層101、n型Alx1Ga1-x1Nクラッド層102、活性層103、p型Alx2Ga1-x2Nクラッド層104、p型GaNコンタクト層105、n型電極106、p型電極107、第1の割り溝108、第2の割り溝109から構成されている。
以下に図1(a)の窒化物半導体発光ダイオードの製造方法について説明する。
まず、HVPE法で種基板(例えば、サファイア基板)上に厚膜のGaNを積層し、その後、研磨でサファイア基板を剥ぎ取り、厚さ400μm、大きさ2インチφのC面(0001)n型GaN基板100を作製した。該n型GaN基板のn型極性は、Siをドーピングすることによって得られ、該Siの濃度は、2×1018/cm3であった。さらに、前記n型GaN基板中に約1×1014/cm3の塩素をドーピングしている。
次に、MOCVD装置に、前記n型GaN基板100をセットし、1050℃の成長温度でn型GaNバッファ層101を1μm形成した。このn型GaNバッファ層は、種基板からn型GaN基板を剥ぎ取るときに生じた、n型GaN基板の表面歪みの緩和、表面モフォロジーや表面凹凸の改善(平坦化)を目的に設けた層であり、無くても構わない。しかしながら、GaN基板に塩素をドーピングしている場合は、表面モフォロジーが悪化する傾向にあるため、本実施の形態のようにGaNバッファ層を設けた方が好ましい。
n型GaNバッファ層101を形成後、続けて2μm厚のn型Alx1Ga1-x1Nクラッド層102を形成した。本実施の形態では、X1=0で作製した。次に、基板の温度を700℃〜800℃程度に下げ、3周期の、厚さ4nmのIn0.35Ga0.65N井戸層と厚さ6nmのIn0.02Ga0.98N障壁層より構成される活性層(多重量子井戸層)103を成長する。その際、SiH4は供給してもよいし、供給しなくてもよい。また、障壁層はGaNで構成されていても良い。
次に、基板温度を再び1050℃まで昇温して、厚み20nmのp型Alx2Ga1-x2Nクラッド層104を成長する。本実施の形態では、X2=0.2で作製した。その後、0.2μmの厚みのp型GaNコンタクト層105を成長した。
本実施の形態の活性層103は、3周期からなる多重量子井戸構造を作製したが、その他の周期構造でも良く、井戸層のみの単一量子井戸構造でも良い。活性層はInyGa1-yNから構成されていれば良く、所望の発光波長に応じてIn組成を変化させればよい。
活性層が単一量子井戸で、発光波長が370nm以下の場合は、井戸層はGaNから構成されているのが好ましく、少なくとも極性を示す不純物がドープされていなければならない。活性層が多重量子井戸から構成されていて、発光波長が370nm以下の場合は、井戸層はGaNから構成されていて、障壁層は少なくともAlを含む窒化物半導体でなければならず、少なくとも井戸層もしくは障壁層の何れかに極性を有する不純物がドープされていなければならない。また、n型クラッド層102とp型クラッド層104は、Alを含む窒化物半導体から構成されていても良いし、構成されていなくとも良い。何故ならば、多重量子井戸構造のAlを含む窒化物半導体障壁層によって、十分キャリアが閉じ込められているからである。
上記活性層中の井戸層または障壁層の不純物は、Si、Ge、O、C、Zn、Be、Mgの何れかが好ましい。
p型GaNコンタクト層105のp型不純物濃度は、p型電極107の形成位置に向かって、p型不純物濃度を多くした方が好ましい。このことによりp型電極形成によるコンタクト抵抗が低減する。また、p型化不純物であるMgの活性化を妨げているp層中の残留水素を除去するために、p型層成長中に微量の酸素を混入させてもよい。
この様にして、p型GaNコンタクト層105を成長後、MOCVD装置のリアクター内を全窒素キャリアガスとNH3に変えて、60℃/分で温度を降下させた。基板温度が850℃に達した時点で、NH3の供給量を停止して、5分間、前記基板温度で待機してから、室温まで降下させた。上記基板の保持温度は650℃から900℃の間が好ましく、待機時間は、3分以上15分以下が好ましかった。また、降下温度の到達速度は、30℃/分以上が好ましい。
このようにして作製された成長膜をラマン測定によって評価した結果、前記手法により、従来、利用されているp型化アニールを行わなくとも、成長後すでにp型化の特性を示していた。また、p型電極形成によるコンタクト抵抗も低減していた。SIMS(Secondary ionmass spectroscopy)測定を行った結果、残留水素濃度がp型GaNコンタクト層105最表面近傍で3×1018/cm3以下であった。
発明者らによる実験によると、成長膜を形成後、NH3雰囲気中で基板温度を室温まで降下させたとき、残留水素濃度が成長膜最表面近傍で高かったことから、成長膜最表面近傍の残留水素濃度は、成長終了後のNH3雰囲気が原因であると考えられる。この残留水素は、p型化不純物であるMgの活性化を妨げることが知られている。前記残留水素濃度は、5×1019/cm3以下が好ましい。
この様にp型GaNコンタクト層105成長後に、キャリアガスをN2で置換し、NH3の供給量を停止して所定の時間、成長温度を保持することによって、p型化を促し、成長膜最表面近傍の残留水素濃度を下げ、コンタクト抵抗を低減できた。また、p型電極形成によるコンタクト抵抗をさらに低減する方法として、成長膜最表面(p型層の最表面)近傍をエッチングにより除去し、その除去面にp型電極を形成すると良い。成長膜最表面(p型層の最表面)を除去する層厚は、10nm以上が好ましく、特に上限値はないが、除去面近傍の残留水素濃度が5×1019/cm3以下になることが好ましい。
次に、上記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
まず、上記ウエハーのGaN基板側を研磨機により研磨して、塩素ドーピングされたGaN基板の厚さを150μmにし、鏡面出しをする。GaN基板面を鏡面出しする(透明にする)のは、以下に述べる割り溝の形成位置を裏面側から容易に確認できるようにするためと、p電極とn電極の形成位置の調整を容易にするためである。
次に、フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハーをエッチング処理する。このエッチング処理は、研磨によって生じた表面歪み及び酸化膜を除去し、p型、n型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。続いて、p型GaNコンタクト層105上に、Pd(4nm)/Mo(3nm)/Au(100nm)の順に、透光性p型電極107をリソグラフィー技術でパターン形成した後、微量の酸素を導入しながら、500℃でN2雰囲気中でアニールを行った。このことにより、p型電極形成によるコンタクト抵抗の低抵抗化が得られた。上記p型電極をパターン形成したのは、以下で述べる第2の割り溝を、電極の被覆されていない部分に形成するためである。
次に、ウエハーを裏返しにして、GaN基板側に、Ti(15nm)/Al(150nm)によるn型電極106を、リソグラフィー技術でパターン形成する。この時、結晶成長側のp型電極パターンの形成位置と真反対側に、n型電極パターンを形成し、且つ、割り溝を形成すべく互いの電極が被覆されていない領域を一致させる。
前記ウエハーをダイサーにセットし、該ウエハーのGaN基板側に、深さ30μm、線幅20μm、ピッチ350μmの第1の割り溝108を、図1(b)に示す格子形状で形成した。第1の割り溝は、n型電極106が被覆されていない部分に形成することが好ましい。何故ならば、電極剥離の原因になるからである。
次に、ウエハーのGaN基板側に粘着シートを貼付し、スクライバーのテーブル上にGaN基板側を下にして張り付け、真空チャックで固定する。固定後、スクライバーのダイヤモンド針で、結晶成長側の面(p型GaNコンタクト層105表面)上に、ピッチ350μm、深さ0.1μm、線幅5μmで一回スクライブする。次に、先程のスクライブ方向に対して垂直方向に、同様にしてスクライブする。この様にして350μm角のチップになるようにスクライブラインを入れ、第2の割り溝109を形成する。ただし、第2の割り溝109の形成位置は、前記第1の割り溝108の線幅のほぼ中央線と一致した位置とし、ダイシングの方向およびスクライブの方向は、窒化物半導体に対して<11−20>または<1−100>方向である。また、第2の割り溝109も第1の割り溝108と同様に電極が被覆されていない位置に形成することが好ましい。
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、結晶成長側から軽くローラーで押し当てる事により、2インチφのウエハーから350μm角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは98%以上であった。
本実施の形態で、歩留まり良く所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第1の割り溝と第2の割り溝を形成し、第2の割り溝は第1の割り溝幅よりも狭く構成したことによる。つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有し、基板中に塩素がドーピングされているため分割が容易になったことと、第1の割り溝が第2の割り溝よりも溝幅が広く、かつ、第1と第2の割り溝に分けて切断したことによる。また、第2の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第2の割り溝底部から該第2の割り溝底部下方の第1の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。
また、溝幅の狭い第2の割り溝を結晶成長側の面に形成したのは、光が前記結晶成長側の面から発せられるため、その発光面積を大きくするためである。
第1の割り溝幅と第2の割り溝幅が異なる理由は、上述のように、割り溝幅の狭い第2の割り溝から割れた割れ線が、割り溝幅の広い第1の割り溝に到達するとき、前記割れ線が第2の割り溝直下から外れて斜め方向に割れたとしても、第1の割り溝幅が広いために、前記斜めに割れた割れ線が第1の割り溝底部に到達することができる。この様にして、チップ形状の不良率を減らすことができる。
窒化物半導体基板中に塩素ドーピングした効果について調べたところ、少なくとも1×1014/cm3以上の塩素濃度をドーピングすることによって、全く塩素をドーピングしていない窒化物半導体基板に比べて、容易に基板を分割することができた。また、HVPE法にて種基板(例えば、サファイア基板)上に塩素ドーピングを行った厚膜の窒化物半導体膜(例えば、300μm)を形成したところ、同じ種基板上に塩素を全くドーピングしていない同じ厚膜の窒化物半導体膜と比べて、基板と厚膜との熱膨張係数差によって生じる反りの量が小さかった。
理由については、定かではないが、窒化物半導体基板を構成しているIII族原子とV族原子との間の結合力を塩素によって弱められているのではないかと考えられる。素子チップの総膜厚は、殆どが基板で占められているため、素子分割を容易にする塩素ドーピングは非常に有効である。
本実施の形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ECRエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。これらのエッチング法を利用することにより、溝形成による窒化物半導体表面や溝側面への損傷を抑えることができる。ただし、前記エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライバー等を使用しても良い。しかしながら、第1の割り溝は、第2の割り溝幅よりも広くしなければならないため、スクライバーによる第1の割り溝形成は、あまり好ましいとはいえない。
また、本実施の形態では、第2の割り溝幅の形成にスクライブを使用したが、上記エッチング法、ダイシング等を使用しても構わない。しかしながら、第2の割り溝形成においては、スクライブが最も好ましい。なぜならば、溝幅を狭く、且つ迅速に、溝形成が可能であり、ダイシングやエッチングに比べて、ウエハー切断時に該ウエハーを削り取る面積が少ないので、単一ウエハーから多くのチップを得ることができるためである。
さらに、本実施の形態では、格子状にスクライブラインを形成したが、図1(c)および(d)に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が150μm以下、もしくは、第1の割り溝底部から第2の割り溝底部までの切断距離が150μm以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされている場合の厚みである。
また、本実施の形態で、GaN基板を研磨して150μm程度まで薄くしたが、本発明者らによる実験によると、塩素ドーピングをしたGaN基板の厚さは200μm以下が好ましく、さらに好ましくは150μm以下が好ましかった。窒化物半導体中に塩素をドーピングすることによって分割が容易になったが、所望の方向に歩留まり良くへき開するためには、基板の厚みを薄くすることが好ましい。なぜならば、GaN基板の厚みは、通常、300μm〜600μmであるのに対して、該GaN基板上に積層する発光層を含む窒化物半導体膜は数μm程度であり、その殆どがGaN基板の厚みで占められているためである。
本実施の形態のように、第1の割り溝の溝幅中央位置と、第2の割り溝の溝幅中央位置とが一致した位置で、ウエハーをチップ状に分割することが最も好ましいが、ウエハーの厚み(GaN基板の厚み)が厚すぎると、前記位置からずれて割れてしまう傾向に有る。さらに、第1の割り溝と第2の割り溝とが合致していない位置では、割れにくい傾向にあることから、ウエハー(基板)を研磨して薄くする必要がある。
GaN基板の厚みの下限値は、特に問わないが、あまりにも薄すぎると、素子化のためのプロセス中にウエハーが割れるため、GaN基板の厚みの下限値は50μm以上が望ましい。
また、塩素ドーピングされたGaN基板全体を研磨して薄くする他に、部分的に塩素ドーピングされたGaN基板を薄くする方法として、第1の割り溝の底部と第2の割り溝の底部との切断距離を短くしてもよい。このときの、前記切断距離は、塩素ドーピングされたGaN基板の厚みと同様に、200μm以下が好ましく、さらに好ましくは150μm以下、50μm以上である。
(実施の形態2)
本実施の形態2では、第1の割り溝中に第3の割り溝を形成して、チップ分割する方法について説明する。
図2は、C面(0001)n型GaN基板200、n型GaNバッファ層201、n型Alx1Ga1-x1Nクラッド層202、活性層203、p型Alx2Ga1-x2Nクラッド層204、p型GaNコンタクト層205、n型電極206、p型電極207、第1の割り溝208、第3の割り溝209から構成されている。GaN基板200は、塩素濃度を5×1015/cm3ドーピングしている。
図2の窒化物半導体発光ダイオードの製造方法については実施の形態1と同じである。
前記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
まず、上記ウエハーのGaN基板側を研磨機により研磨して、塩素ドーピングされたGaN基板の厚さを250μmにする。このとき、研磨面を鏡面にしても良いし、しなくとも良い。なぜならば、両面から割り溝を確認する必要がないからである。次に、フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハーをエッチング処理する。このエッチング処理は、研磨によって生じた表面歪み及び酸化膜を除去し、p型電極、n型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。
続いて、p型GaNコンタクト層205上に、Pd(7nm)/Au(80nm)の順に、透光性p型電極207をウエハー全面に形成した後、微量の酸素を導入しながら、450℃でN2雰囲気中でアニールを行った。このことにより、p型電極形成によるコンタクト抵抗の低抵抗化が得られた。次に、ウエハーを裏返しにして、GaN基板側に、Ti(15nm)/Al(150nm)によるn型電極206を、ウエハー全面に形成する。
前記ウエハーをダイサーにセットし、ウエハーのGaN基板側に、GaN基板の<1−100>方向に沿って、深さ50μm、線幅30μm、ピッチ350μmと、<11−20>方向(前記<1−100>方向と垂直方向)に沿って、深さ50μm、線幅30μm、ピッチ300μmの、第1の割り溝208を、n型電極206の上から形成した。
第1の割り溝は、電極剥離のことを考慮すると、n型電極206が被覆されていない部分に形成することが好ましいが、本実施の形態では、第1の割り溝と第3の割り溝を同じ面に形成することから、溝位置合わせのための電極非被覆部を設ける必要が無い。そのため、素子プロセスの簡略化、単一ウエハーからのチップ数の増収、発光面積の拡大化を目的に、n電極、p電極共に、割り溝のための電極非被覆部を設けずに、ウエハー全面に電極形成を行っている。
次に、ウエハーの結晶成長側の面(p型電極207)に粘着シートを貼付し、スクライバーのテーブル上にGaN基板側を上にして張り付け、真空チャックで固定する。固定後、スクライバーのダイヤモンド針で、第1の割り溝底部のほぼ中央線に沿って、ピッチ350μm、深さ3μm、線幅5μmを<1−100>方向に一回スクライブする。次に、先程のスクライブ方向に対して垂直方向(<11−20>方向)に、ピッチ300μm、深さ3μm、線幅5μmで第1の割り溝底部のほぼ中央線に沿って一回スクライブする。この様にして350μm×300μm角のチップになるようにスクライブラインを入れ、第3の割り溝209を形成する。
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、GaN基板側から軽くローラーで押し当てる事により、2インチφのウエハーから350μm×300μm角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは92%以上であった。
本実施の形態で、歩留まり良く所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第1の割り溝と第3の割り溝を形成し、第3の割り溝を第1の割り溝中に構成したことによる。つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有し、基板中に塩素がドーピングされているため分割が容易になったことと、第3の割り溝を第1の割り溝底部のほぼ中央線に沿って形成することにより、第3の割り溝によって割れた割れ線が、第1の割り溝によって局部的に薄くなった部分で選択的に割れるため、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。
また、割り溝を基板側に形成したのは、結晶成長側の発光面積を大きくするためである。
窒化物半導体基板中に塩素ドーピングした効果については、実施の形態1と同じである。
本実施の形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ECRエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。ただし、エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第1の割り溝は、第3の割り溝幅よりも広くしなければならないため、スクライブによる第1の割り溝形成は、あまり好ましいとはいえない。
また、本実施の形態では、第3の割り溝幅の形成にスクライブを使用したが、上記エッチング法、ダイシング等を使用しても構わない。しかしながら、第3の割り溝形成においては、スクライブが最も好ましい。さらに、本実施の形態では、格子状にスクライブラインを形成したが、図1(c)に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が150μm以下、もしくは、第3の割り溝底部から結晶成長側の表面までの切断距離が、150μm以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされている場合の厚みである。
本実施の形態のように、第1の割り溝中に第3の割り溝を形成して局部的に薄くなった溝部で、ウエハーをチップ分割するため、第3の割り溝底部から結晶成長側の表面までの切断距離が短いことが好ましい。前記切断距離は、塩素ドーピングを行ったGaN基板の厚みと同様に、200μm以下が好ましく、さらに好ましくは150μm以下である。前記切断距離の厚みの下限値は、特に問わないが、あまりにも薄すぎると、素子化のためのプロセス中にウエハーが割れるてしまうため、該切断距離の下限値は50μm以上が望ましい。
また、本実施の形態で研磨した塩素をドーピングしたGaN基板は、切断し易い該GaN基板の厚み200μmよりも厚くしている。このことにより、割り溝部以外では切断されにくいようにして、チップ分割時に生じる、クラッキングやチッピングが発生することを防止している。
(実施の形態3)
本実施の形態3では、第1の割り溝中に第3の割り溝を形成し、さらに前記第3割り溝の反対側に第2の割り溝を形成して、チップ分割する方法について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
図3は、C面(0001)n型GaN基板300、n型GaNバッファ層301、n型Alx1Ga1-x1Nクラッド層302、活性層303、p型Alx2Ga1-x2Nクラッド層304、p型GaNコンタクト層305、n型電極306、p型電極307、第1の割り溝308、第3の割り溝309、第2の割り溝310から構成されている。GaN基板300中には塩素濃度1×1016/cm3をドーピングしている。
図3の窒化物半導体発光ダイオードの製造方法については実施の形態1と同じである。
前記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。
まず、上記ウエハーのGaN基板側を研磨機により研磨して、塩素ドーピングされたGaN基板の厚さを200μmにし、鏡面出しをする。GaN基板面を鏡面出し(透明にする)するのは、以下に述べる割り溝の形成位置を裏面側から容易に確認できるようにするためと、p電極とn電極の形成位置の調整を容易にするためである。
次に、フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハーをエッチング処理する。このエッチング処理は、研磨によって生じた表面歪み及び酸化膜を除去し、p型、n型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。続いて、p型GaNコンタクト層305上に、Pd(3nm)/Ti(3nm)/Au(12nm)の順に、透光性p型電極307をリソグラフィー技術でパターン形成した後、微量の酸素を導入しながら、500℃でN2雰囲気中でアニールを行った。このことにより、p型電極形成によるコンタクト抵抗の低抵抗化が得られた。上記p型電極をパターン形成したのは、以下で述べる第2の割り溝を、電極の被覆されていない部分に形成するためである。
次に、ウエハーを裏返しにして、GaN基板側に、Mo(15nm)/Al(150nm)によるn型電極306を、リソグラフィー技術でパターン形成する。この時、結晶成長側のp型電極パターンの形成位置と真反対側に、n型電極パターンを形成し、且つ、割り溝を形成すべく互いの電極が被覆されていない領域を一致させる。
前記ウエハーをダイサーにセットし、該ウエハーのGaN基板側に、<1−100>方向に沿って、深さ20μm、線幅20μm、ピッチ350μmと、<11−20>方向(前記方向と垂直方向)に沿って、深さ20μm、線幅20μm、ピッチ345μmの、第1の割り溝308を形成した。第1の割り溝は、n型電極306が被覆されていない部分に形成することが好ましい。何故ならば、電極剥離の原因になるからである。
次に、スクライバーのダイヤモンド針で、第1の割り溝底部のほぼ中央線に沿って、ピッチ350μm、深さ5μm、線幅5μmを<1−100>方向に一回スクライブする。次に、先程のスクライブ方向に対して垂直方向(<11−20>方向)に、ピッチ345μm、深さ5μm、線幅5μmで第1の割り溝底部のほぼ中央線に沿って一回スクライブする。この様にして350μm×345μm角のチップになるようにスクライブラインを入れ、第3の割り溝309を形成する。
続いて、ウエハーのGaN基板側に粘着シートを貼付し、スクライバーのテーブル上にGaN基板側を下にして張り付け、真空チャックで固定する。固定後、スクライバーのダイヤモンド針で、結晶成長側の面(p型GaNコンタクト層305表面)上に、ピッチ350μm、深さ0.1μm、線幅5μmを<1−100>方向に一回スクライブする。次に、先程のスクライブ方向に対して垂直方向(<11−20>方向)に、一回スクライブする。この様にして350μm×345μm角のチップになるようにスクライブラインを入れ、第2の割り溝310を形成する。ただし、第2の割り溝310の形成位置は、前記第3の割り溝309とほぼ一致した位置とする。また、第2の割り溝310も第1の割り溝308と同様に電極が被覆されていない位置に形成することが好ましい。
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、GaN基板側から軽くローラーで押し当てる事により、2インチφのウエハーから350μm×345μm角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは98%以上であった。
本実施の形態で、歩留まり良く所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第3の割り溝を第1の割り溝中に作製し、加えて、第3の割り溝形成位置と反対側の位置に第2の割り溝を構成したことによる。このことにより、実施の形態1と実施の形態2の特徴を有し、所望のチップ形状に切断することができたためである。窒化物半導体基板中に塩素ドーピングした効果については、実施の形態1と同じである。
本実施の形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ECRエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。ただし、エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第1の割り溝は、第2と第3の割り溝幅よりも広くしなければならないため、スクライブによる第1の割り溝形成は、あまり好ましいとはいえない。
また、本実施の形態では、第2と第3の割り溝幅の形成にスクライバーを使用したが、上記エッチング法、ダイシング等を使用しても構わない。しかしながら、第1と第3の割り溝形成においては、スクライブが最も好ましい。
さらに、本実施の形態では、格子状にスクライブラインを形成したが、図1(c)に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が150μm以下、もしくは、第2の割り溝底部から第3の割り溝底部までの切断距離が150μm以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされている場合の厚みである。
また、本実施の形態で、塩素ドーピングしたGaN基板を研磨して200μm程度まで薄くしたが、実施の形態1で述べたように、チップ分割を容易にするためにはGaN基板の厚さは200μm以下が好ましく、さらに好ましくは150μm以下、50μm以上が好ましかった。また、塩素ドーピングを行ったGaN基板全体を研磨して薄くする他に、部分的に該GaN基板を薄くする方法として、実施の形態2のように、第2の割り溝の底部と第3の割り溝の底部との切断距離を短くしてもよい。このときの、前記切断距離は、塩素ドーピングを行ったGaN基板の厚みと同様に、200μm以下が好ましく、さらに好ましくは150μm以下、50μm以上である。
(実施の形態4)
本実施の形態4は、実施の形態1の、第2の割り溝深さが、窒化物半導体発光層の位置より深く形成した場合のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
図4は、C面(0001)n型GaN基板400、n型GaNバッファ層401、n型Alx1Ga1-x1Nクラッド層402、活性層403、p型Alx2Ga1-x2Nクラッド層404、p型GaNコンタクト層405、n型電極406、p型電極407、第1の割り溝408、第2の割り溝409から構成されている。前記GaN基板400は、塩素濃度2×1017/cm3をドーピングしている。
図4の窒化物半導体発光ダイオードの製造方法は、実施の形態1と同じである。
以下に、上記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。
まず、上記ウエハーのGaN基板側を研磨機により研磨して、塩素ドーピングされたGaN基板の厚さを100μmにし、鏡面出しをする。次に、フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハーをエッチング処理する。このエッチング処理は、研磨によって生じた表面歪み及び酸化膜を除去し、p型、n型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。
次に、前記ウエハーをリソグラフィー法でマスク処理をし、結晶成長側の面(p型GaNコンタクト層)を上にして、反応性イオンエッチング装置にセットする。ドライエッチングによって、前記成長面上に、<1−100>方向に沿って、深さ0.5μm、線幅10μm、ピッチ350μmと、<11−20>方向に沿って、深さ0.5μm、線幅10μm、ピッチ250μmの、第2の割り溝409を形成した。その後、マスクを取り除き、p型GaNコンタクト層405上に、Pd(4nm)/Au(10nm)の順で、透光性p型電極407を形成する。このとき、リソグラフィー技術を用いてp電極部分をパターン形成した。
次に、前記p電極形成を行ったウエハーを、微量の酸素を導入しながら、550℃でN2雰囲気中でアニールを行った。このことにより、p型電極形成によるコンタクト抵抗の低抵抗化が得られた。
次に、結晶成長側の面(p型電極形成面)に粘着シートを貼付し、ダイサーのテーブル上にGaN基板側を上にして張り付け、真空チャックで固定する。固定後、ダイサーで、GaN基板側の面上に、ピッチ350μm、深さ20μm、線幅50μmと、ピッチ250μm、深さ20μm、線幅50μmの、第1の割り溝408を、それぞれ<1−100>方向と<11−20>方向に形成した。この様にして350μm×250μm角のチップになるようにダイシングラインを入れ、第1の割り溝408を形成する。ただし、第1の割り溝408の形成位置は、第1割り溝の線幅ほぼ中央に前記第2の割り溝409が一致するようにする。
ダイシング後、真空チャックを解放し、ウエハーをテーブルから外し取り、ウエハーのGaN基板側全面に、膜厚15nmのタングステン(W)/膜厚150nmのアルミ(Al)によるn型電極406を形成する。その後、GaN基板側から軽くローラーで押し当てる事により、2インチφのウエハーから350μm×250μm角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは98%以上であった。
本実施の形態で、歩留まり良く所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第2の割り溝底部を窒化物半導体発光層位置よりも深く形成し、第2の割り溝は第1の割り溝幅よりも狭く構成したことによる。
つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有し、基板中に塩素がドーピングされているため分割が容易になったことと、第2の割り溝底部が窒化物半導体発光層位置よりも深く、第1の割り溝が第2の割り溝よりも溝幅が広いことにより、第2の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第2の割り溝底部から該第2の割り溝底部下方の第1の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。
また、第2の割り溝底部が、窒化物半導体発光層位置よりも深いため、チップ分割の際に、チッピング、クラッキングが発生したとしても、前記発光層を損傷することがなく、素子不良の発生率を低減することができる。溝幅の狭い第2の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。また、第1の割り溝幅と第2の割り溝幅が異なる理由は、実施の形態1と同様である。
しかしながら、第2の割り溝をエッチング法にて形成したため、プロセス工程が複雑になり、スクライブに比べて溝幅が大きく、単一ウエハー当たりのチップ摂取率が減少した。
窒化物半導体基板中に塩素ドーピングした効果については、実施の形態1と同じである。
本実施の形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ECRエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第1の割り溝は、第2の割り溝幅よりも広くしなければならないため、スクライブによる第1の割り溝形成は、あまり好ましいとはいえない。
また、本実施の形態では、第2の割り溝幅の形成にドライエッチングを使用したが、ウエットエッチング法、ダイシング、スクライブ等を使用しても構わない。しかしながら、本実施の形態の、第2の割り溝は、ドライエッチング法またはウエットエッチング法が最も好ましい。なぜならば、これらのエッチング法を利用することにより、溝形成による、窒化物半導体発光層への損傷を抑えることができるためである。ただし、前記エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
また、本実施の形態で、塩素ドーピングしたGaN基板を研磨して100μm程度まで薄くしたが、実施の形態1で述べたように、チップ分割を容易にするためにはGaN基板の厚さは200μm以下が好ましく、さらに好ましくは150μm以下、50μm以上が好ましかった。
また、塩素ドーピングを行ったGaN基板全体を研磨して薄くする他に、部分的に該GaN基板を薄くする方法として、第1の割り溝の底部と第2の割り溝の底部との切断距離を短くしてもよい。このときの、前記切断距離は、塩素ドーピングを行ったGaN基板の厚みと同様に、200μm以下が好ましく、さらに好ましくは150μm以下、50μm以上である本実施の形態の割り溝に加えて、第3の割り溝として、第1の割り溝中あるいは第2の割り溝中、もしくは、第1と第2の割り溝両方に、スクライブラインを形成してチップ分割しても良い。また、図1(c)に示すように、第1の割り溝もしくは第2の割り溝のエッジ部分に、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が150μm以下、もしくは、第1の割り溝底部から第2の割り溝底部までの切断距離が150μm以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされている場合の厚みである。
(実施の形態5)
本実施の形態5は、実施の形態4の、第2の割り溝深さが、窒化物半導体膜と窒化物半導体基板との界面位置より深く形成した場合のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
図5は、C面(0001)n型GaN基板500、n型GaNバッファ層501、n型Alx1Ga1-x1Nクラッド層502、活性層503、p型Alx2Ga1-x2Nクラッド層504、p型GaNコンタクト層505、n型電極506、p型電極507、第1の割り溝508、第2の割り溝509から構成されている。前記GaN基板500は、塩素濃度1×1018/cm3をドーピングしている。
図5の窒化物半導体発光ダイオードの製造方法は、実施の形態1と同じである。
以下に、上記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。
まず、上記ウエハーのGaN基板側を研磨機により研磨して、塩素ドーピングされたGaN基板の厚さを300μmにする。このとき、研磨面を鏡面にしても良いし、鏡面にしなくとも良い。次に、フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハーをエッチング処理する。このエッチング処理は、研磨によって生じた表面歪み及び酸化膜を除去し、p型、n型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。続いて、ウエハーを裏返しにして、GaN基板側に、Ti(15nm)/Mo(150nm)によるn型電極506を、ウエハー全面に形成する。次に、ダイサーのテーブル上にGaN基板側を上にして張り付け、真空チャックで固定する。固定後、ダイサーで、GaN基板側の面(n電極形成面)上に、ピッチ350μm、深さ100μm、線幅80μmと、ピッチ150μm、深さ100μm、線幅80μmの、第1の割り溝508を、それぞれ<1−100>方向と<11−20>方向に沿って形成した。この様にして350μm×150μm角のチップになるようにダイシングラインを入れ、第1の割り溝508を形成する。ダイシング後、真空チャックを解放し、ウエハーをテーブルから取り外し、前記ウエハーをリソグラフィー法でマスク処理を施す。
次に、結晶成長側の面を上にして(p型GaNコンタクト層側の面)、反応性イオンエッチング装置にセットする。ドライエッチングによって、前記結晶成長面上に、深さ4μm、線幅20μm、ピッチ350μmと、深さ4μm、線幅20μm、ピッチ150μmの、第2の割り溝509を、それぞれ<1−100>方向と<11−20>方向に沿って形成した。ただし、第2の割り溝509の形成位置は、第1割り溝508の線幅のほぼ中央線上に前記第2の割り溝509が一致するようにする。
その後、マスクを取り除き、p型GaNコンタクト層505上に、Pd(2nm)/Ni(2nm)/Au(10nm)の順に、リソグラフィー技術を用いて透光性p型電極507をパターン形成する。次に、前記p電極形成を行ったウエハーを、微量の酸素を導入しながら、600℃でN2雰囲気中でアニールを行った。このことにより、p型電極形成によるコンタクト抵抗の低抵抗化が得られた。
次に、ウエハーを裏返しにして、GaN基板側に粘着シートを貼付し、結晶成長側の面から軽くローラーで押し当てる事により、2インチφのウエハーから350μm×150μm角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは98%以上であった。しかしながら、第2の割り溝をエッチング法にて形成したため、プロセス工程が複雑になり、スクライブに比べて溝幅が大きく、単一ウエハー当たりのチップ摂取率が減少した。
本実施の形態で、歩留まり良く所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第1と第2の割り溝を形成し、前記第2の割り溝底部を窒化物半導体膜と前記基板との界面よりも深く形成し、第2の割り溝は第1の割り溝幅よりも狭く構成したことによる。つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有し、基板中に塩素がドーピングされているため分割が容易になったことと、第2の割り溝底部が窒化物半導体膜と基板との界面よりも深く、第1の割り溝が第2の割り溝よりも溝幅が広いことにより、第2の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第2の割り溝底部から該第2の割り溝底部下方の第1の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。溝幅の狭い第2の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。また、第1の割り溝幅と第2の割り溝幅が異なる理由は、実施の形態1と同様である。
さらに、第2の割り溝底部が、窒化物半導体膜と基板との界面よりも深いため、チップ分割の際に、チッピング、クラッキングが発生したとしても、前記発光層を損傷することがなく、素子不良の発生率を低減することができる。また、第2の割り溝底部が塩素をドーピングした窒化物半導体基板中まで達していることから、チップ分割は、塩素をドーピングした窒化物半導体基板そのものの分割であり、塩素を全くドーピングしていない窒化物半導体基板に比べて容易にチップ分割することができる。窒化物半導体基板中に塩素ドーピングした効果については、実施の形態1と同じである。
本実施の形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ECRエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第1の割り溝は、第2の割り溝幅よりも広くしなければならないため、スクライブによる第1の割り溝形成は、あまり好ましいとはいえない。
また、本実施の形態では、第2の割り溝幅の形成にドライエッチングを使用したが、ウエットエッチング法、ダイシング、スクライブ等を使用しても構わない。しかしながら、本実施の形態の、第2の割り溝は、ドライエッチング法またはウエットエッチング法が最も好ましい。なぜならば、これらのエッチング法を利用することにより、溝形成による、窒化物半導体発光層への損傷を抑えることができるためである。ただし、前記エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
本実施の形態では、第1の割り溝と第2の割り溝を形成して局部的に薄くなった溝部で、ウエハーをチップ分割するため、第1の割り溝底部から第2の割り溝底部までの切断距離が短いことが好ましい。前記切断距離は、塩素ドーピングを行ったGaN基板の厚みと同様に、200μm以下が好ましく、さらに好ましくは150μm以下である。前記切断距離の厚みの下限値は、特に問わないが、あまりにも薄すぎると、素子化のためのプロセス中にウエハーが割れるてしまうため、該切断距離の下限値は50μm以上が望ましい。
また、本実施の形態で研磨した塩素をドーピングしたGaN基板は、切断し易い該GaN基板の厚み200μmよりも厚くしている。このことにより、割り溝部以外では切断されにくいようにして、チップ分割時に生じる、クラッキングやチッピングが発生することを防止している。
本実施の形態の割り溝に加えて、第3の割り溝として、第1の割り溝中あるいは第2の割り溝中、もしくは、第1と第2の割り溝両方に、スクライブラインを形成してチップ分割しても良い。また、図1(c)に示すように、第1の割り溝もしくは第2の割り溝のエッジ部分に、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が150μm以下、もしくは、第1の割り溝底部から第2の割り溝底部までの切断距離が150μm以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされている場合の厚みである。
(参考実施形態1)
本参考実施形態1は、実施の形態1の塩素ドーピングした窒化物半導体基板(研磨後の厚み150μm)を、塩素ドーピングを行っていない窒化物半導体基板(研磨後の厚み100μm)に変更した以外は、実施の形態1と同じである。
本参考実施形態のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。ウエハーのGaN基板側を研磨機により研磨して、塩素ドーピングされていないGaN基板の厚さを100μmにする。
前記ウエハーをダイサーにより、GaN基板側に、深さ30μm、線幅20μm、ピッチ350μmの第1の割り溝108を、結晶成長側の面にスクライバーにより、ピッチ350μm、深さ0.1μm、線幅5μmの第2の割り溝109を図1(b)に示す格子形状で形成した。ただし、第2の割り溝109の形成位置は、前記第1の割り溝108の線幅のほぼ中央線と一致した位置とし、ダイシングの方向およびスクライブの方向は、窒化物半導体に対して<11−20>または<1−100>方向である。
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、結晶成長側から軽くローラーで押し当てる事により、2インチφのウエハーから350μm角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは92%以上であった。
本参考実施形態で、歩留まり90%以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第1の割り溝と第2の割り溝を形成し、第2の割り溝は第1の割り溝幅よりも狭く構成したことによる。
つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第1の割り溝が第2の割り溝よりも溝幅が広く、かつ、第1と第2の割り溝に分けて切断することにより、第2の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第2の割り溝底部から該第2の割り溝底部下方の第1の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。溝幅の狭い第2の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。また、第1の割り溝幅と第2の割り溝幅が異なる理由は、実施の形態1と同様である。
実施の形態1と比べると、チップの歩留まりが低下しているのは、窒化物半導体基板中に塩素ドーピングしていないためだと考えられる。しかしながら、少なくとも2つ以上の割り溝を形成せずに、一度にチップ分割する従来に比べて、歩留まりは約10%以上向上している。
本参考実施形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ECRエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。ただし、前記エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
物理的な溝形成方法としては、本参考実施形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第1の割り溝は、第2の割り溝幅よりも広くしなければならないため、スクライブによる第1の割り溝形成は、あまり好ましいとはいえない。また、本参考実施形態では、第2の割り溝幅の形成にスクライブを使用したが、上記エッチング法、ダイシング等を使用しても構わない。
本参考実施形態では、格子状にスクライブラインを形成したが、図1(c)に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が100μm以下、もしくは、第1の割り溝底部から第2の割り溝底部までの切断距離が100μm以下であることが好ましい。ただし、前記総膜厚は、窒化物半導体基板中に塩素ドーピングされていないときの値である。
塩素をドーピングしていない窒化物半導体基板は、塩素をドーピングした窒化物半導体基板に比べて、チップ分割が難しく、基板の厚みを薄くすることが好ましい。本発明者らによる実験によると、塩素ドーピングをしていない窒化物半導体基板の厚さは150μm以下が好ましく、さらに好ましくは100μm以下が好ましかった。塩素ドーピングをしていない窒化物半導体基板の厚みの下限値は、特に問わないが、あまりにも薄すぎると、素子化のためのプロセス中にウエハーが割れるため、窒化物半導体基板の厚みの下限値は50μm以上が望ましい。
また、塩素ドーピングされていないGaN基板全体を研磨して薄くする他に、塩素ドーピングされていないGaN基板を部分的に薄くする方法として、第1の割り溝の底部と第2の割り溝の底部との切断距離を短くしてもよい。このときの、前記切断距離は、塩素ドーピングされていないGaN基板の厚みと同様に、150μm以下が好ましく、さらに好ましくは100μm以下、50μm以上である。
(参考実施形態2)
本参考実施形態2は、実施の形態2の塩素ドーピングした窒化物半導体基板(研磨後の厚み250μm)を、塩素ドーピングを行っていない窒化物半導体基板(研磨後の厚み200μm)に変更した以外は、実施の形態2と同じである。
本参考実施形態のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
ウエハーのGaN基板側を研磨機により研磨して、塩素ドーピングされていないGaN基板の厚さを200μmにする。前記ウエハーをダイサーにより、GaN基板側に、<1−100>方向に沿って、深さ50μm、線幅30μm、ピッチ350μmと、<11−20>方向に沿って、深さ50μm、線幅30μm、ピッチ100μmの、第1の割り溝208を形成する。続いて、前記第2の割り溝底部のほぼ中央線に沿って、スクライバーにより、<1−100>方向に沿って、ピッチ350μm、深さ3μm、線幅5μmと、<11−20>方向に沿って、ピッチ100μm、深さ3μm、線幅5μmの、第3の割り溝209を形成した。ただし、第3の割り溝209の形成位置は、前記第1の割り溝208の底部上に、前記第1の割り溝線幅のほぼ中央線と一致した位置とする。
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、GaN基板側から軽くローラーで押し当てる事により、2インチφのウエハーから350μm×100μm角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは89%以上であった。
本参考実施形態で、歩留まり85%以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第1の割り溝と第3の割り溝を形成し、第3の割り溝を第1の割り溝中に構成したことによる。つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第3の割り溝を第1の割り溝底部のほぼ中央線に沿って形成したことにより、第3の割り溝によって割れた割れ線が、第1の割り溝によって局部的に薄くなった部分で選択的に割れるため、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。割り溝を基板側の面に形成したのは、結晶成長側の発光面積を大きくするためである。また、第1の割り溝幅と第2の割り溝幅が異なる理由は、実施の形態1と同様である。
実施の形態2と比べると、チップの歩留まりが低下しているのは、窒化物半導体基板中に塩素ドーピングしていないためだと考えられる。しかしながら、少なくとも2つ以上の割り溝を形成せずに、一度にチップ分割する従来に比べて、歩留まりは約10%以上向上している。窒化物半導体基板中に塩素ドーピングした効果については、実施の形態1と同じである。
本参考実施形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ECRエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。ただし、エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
物理的な溝形成方法としては、本参考実施形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第1の割り溝は、第2の割り溝幅よりも広くしなければならないため、スクライブによる第1の割り溝形成は、あまり好ましいとはいえない。また、本参考実施形態では、第3の割り溝幅の形成にスクライブを使用したが、上記エッチング法、ダイシング等を使用しても構わない。しかしながら、第3の割り溝形成においては、スクライブが最も好ましい。
本参考実施形態では、格子状にスクライブラインを形成したが、図1(c)に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が100μm以下、もしくは、第3の割り溝底部から結晶成長側の表面までの切断距離が、100μm以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされていない場合の厚みである。
塩素をドーピングしていない窒化物半導体基板は、塩素をドーピングした窒化物半導体基板に比べて、チップ分割が難しく、基板の厚みを薄くすることが好ましい。本発明者らによる実験によると、塩素ドーピングをしていない窒化物半導体基板の厚さは150μm以下が好ましく、さらに好ましくは100μm以下、50μm以上である。
本参考実施形態のように、第1の割り溝中に第3の割り溝を形成して局部的に薄くなった溝部で、ウエハーをチップ分割するため、第3の割り溝底部から結晶成長側の表面までの切断距離が短いことが好ましい。前記切断距離は、塩素ドーピングを行っていない窒化物半導体基板の厚みと同様に、150μm以下が好ましく、さらに好ましくは100μm以下である。前記切断距離の厚みの下限値は、特に問わないが、あまりにも薄すぎると、素子化のためのプロセス中にウエハーが割れるてしまうため、該切断距離の下限値は50μm以上が望ましい。
また、本参考実施形態で研磨した塩素をドーピングしていないGaN基板は、切断し易い窒化物半導体基板の厚み150μmよりも厚くしている。このことにより、割り溝部以外では切断されにくいようにして、チップ分割時に生じる、クラッキングやチッピングが発生することを防止している。
(参考実施形態3)
本参考実施形態3は、実施の形態3の塩素ドーピングした窒化物半導体基板(研磨後の厚み200μm)を、塩素ドーピングを行っていない窒化物半導体基板(研磨後の厚み150μm)に変更した以外は、実施の形態3と同じである。
本参考実施形態のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。ウエハーのGaN基板側を研磨機により研磨して、塩素ドーピングされていないGaN基板の厚さを150μmにする。前記ウエハーをダイサーにより、GaN基板側に、<1−100>方向に沿って、深さ20μm、線幅20μm、ピッチ400μmと、<11−20>方向に沿って、深さ20μm、線幅20μm、ピッチ100μmの、第1の割り溝308を形成した。
続いて、前記第1の割り溝底部上のほぼ中央線に沿って、スクライバーにより、<1−100>方向に、ピッチ400μm、深さ5μm、線幅5μmと、<11−20>方向に、ピッチ100μm、深さ5μm、線幅5μmの、第3の割り溝309を形成した。さらに、結晶成長側の面に、<1−100>方向に沿って、ピッチ400μm、深さ0.1μm、線幅5μmと、<11−20>方向に沿って、ピッチ100μm、深さ0.1μm、線幅5μmの、第2の割り溝310を形成した。ただし、第3の割り溝309の形成位置は、前記第1の割り溝308の底部上に前記第1の割り溝線幅のほぼ中央線と一致した位置に形成し、第2の割り溝310の形成位置は、前記第3の割り溝309とほぼ一致した位置に形成する。
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、GaN基板側から軽くローラーで押し当てる事により、2インチφのウエハーから400μm×100μm角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは92%以上であった。
本参考実施形態で、歩留まり90%以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第3の割り溝を第1の割り溝中に作製し、加えて、第3の割り溝形成位置と反対側の位置に第2の割り溝を構成したことによる。このことにより、参考実施形態1と参考実施形態2の特徴を有し、所望のチップ形状に切断することができるためである。実施の形態3と比べると、チップの歩留まりが低下しているのは、窒化物半導体基板中に塩素ドーピングしていないためだと考えられる。しかしながら、少なくとも2つ以上の割り溝を形成せずに、一度にチップ分割する従来に比べて、歩留まりは約10%以上向上している。
本参考実施形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ECRエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。ただし、エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
物理的な溝形成方法としては、本参考実施形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第1の割り溝は、第2と第3の割り溝幅よりも広くしなければならないため、スクライブによる第1の割り溝形成は、あまり好ましいとはいえない。
また、本参考実施形態では、第2と第3の割り溝幅の形成にスクライブを使用したが、上記エッチング法、ダイシング等を使用しても構わない。しかしながら、第2と第3の割り溝形成においては、スクライブが最も好ましい。
本参考実施形態では、格子状にスクライブラインを形成したが、図1(c)に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が100μm以下、もしくは、第2の割り溝底部から第3の割り溝底部までの切断距離が、100μm以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされていない場合の厚みである。
塩素をドーピングしていない窒化物半導体基板は、塩素をドーピングした窒化物半導体基板に比べて、チップ分割が難しく、基板の厚みを薄くすることが好ましい。参考実施形態1で述べたように、チップ分割を容易にするためにはGaN基板の厚さは150μm以下が好ましく、さらに好ましくは100μm以下、50μm以上が好ましかった。
また、塩素ドーピングされていないGaN基板全体を研磨して薄くする他に、部分的に該GaN基板を薄くする方法として、参考実施形態2のように、第2の割り溝の底部と第3の割り溝の底部との切断距離を短くしてもよい。このときの、前記切断距離は、塩素ドーピングを行っていないGaN基板の厚みと同様に、150μm以下が好ましく、さらに好ましくは100μm以下、50μm以上である。
(参考実施形態4)
本参考実施形態4は、実施の形態4の塩素ドーピングした窒化物半導体基板(研磨後の厚み100μm)を、塩素ドーピングを行っていない窒化物半導体基板(研磨後の厚み80μm)に変更した以外は、実施の形態4と同じである。
本参考実施形態のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。ウエハーのGaN基板側を研磨機により研磨して、塩素ドーピングされていないGaN基板の厚さを80μmにする。
前記ウエハーをドライエッチングによって、結晶成長側に、<1−100>方向に沿って、深さ1μm、線幅10μm、ピッチ350μmと、<11−20>方向に沿って、深さ1μm、線幅10μm、ピッチ330μmの、第2の割り溝409を形成した。続いて、GaN基板側の面にダイサーにより、<1−100>方向に沿って、ピッチ350μm、深さ10μm、線幅50μmと、<11−20>方向に沿って、ピッチ330μm、深さ10μm、線幅50μmの、第1の割り溝408を形成した。ただし、第1の割り溝408の形成位置は、第1割り溝の線幅ほぼ中央に前記第2の割り溝409が一致するようにする。
ダイシング後、真空チャックを解放し、ウエハーをテーブルから外し取り、結晶成長側から軽くローラーで押し当てる事により、2インチφのウエハーから350μm×330μm角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは92%以上であった。
本参考実施形態で、歩留まり90%以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第1と第2の割り溝を形成し、第2の割り溝底部を窒化物半導体発光層位置よりも深く形成し、第2の割り溝は第1の割り溝幅よりも狭く構成したことによる。
つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第2の割り溝底部が窒化物半導体発光層位置よりも深く、第1の割り溝が第2の割り溝よりも溝幅が広いことにより、第2の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第2の割り溝底部から該第2の割り溝底部下方の第1の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。
また、第2の割り溝底部が、窒化物半導体発光層位置よりも深いため、チップ分割の際に、チッピング、クラッキングが発生したとしても、前記発光層を損傷することがなく、素子不良の発生率を低減することができる。しかしながら、第2の割り溝をエッチング法にて形成したため、プロセス工程が複雑になり、スクライブに比べて溝幅が大きく、単一ウエハー当たりのチップ摂取率が減少した。溝幅の狭い第2の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。
また、第1の割り溝幅と第2の割り溝幅が異なる理由は、実施の形態1と同様である。実施の形態4と比べると、チップの歩留まりが低下しているのは、窒化物半導体基板中に塩素ドーピングをしていないためだと考えられる。しかしながら、少なくとも2つ以上の割り溝を形成せずに、一度にチップ分割する従来に比べて、歩留まりは約10%以上向上している。
本参考実施形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ECRエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。
物理的な溝形成方法としては、本参考実施形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第1の割り溝は、第2の割り溝幅よりも広くしなければならないため、スクライブによる第1の割り溝形成は、あまり好ましいとはいえない。
また、本参考実施形態では、第2の割り溝幅の形成にドライエッチングを使用したが、ウエットエッチング法、ダイシング、スクライブ等を使用しても構わない。しかしながら、本参考実施形態の、第2の割り溝は、ドライエッチング法またはウエットエッチング法が最も好ましい。なぜならば、これらのエッチング法を利用することにより、溝形成による窒化物半導体発光層への損傷を抑えることができるためである。ただし、前記エッチング法を行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
塩素をドーピングしていない窒化物半導体基板は、塩素をドーピングした窒化物半導体基板に比べて、チップ分割が難しく、基板の厚みを薄くすることが好ましい。参考実施形態1で述べたように、チップ分割を容易にするためにはGaN基板の厚さは150μm以下が好ましく、さらに好ましくは100μm以下、50μm以上が好ましかった。
また、塩素ドーピングされていないGaN基板全体を研磨して薄くする他に、塩素ドーピングされていないGaN基板を部分的に薄くする方法として、第1の割り溝の底部と第2の割り溝の底部との切断距離を短くしてもよい。このときの前記切断距離は、塩素ドーピングされていないGaN基板の厚みと同様に、150μm以下が好ましく、さらに好ましくは100μm以下、50μm以上である。
本参考実施形態の割り溝に加えて、第3の割り溝として、第1の割り溝中あるいは第2の割り溝中、もしくは、第1と第2の割り溝両方に、スクライブラインを形成してチップ分割しても良い。また、図1(c)に示すように、第1の割り溝もしくは第2の割り溝のエッジ部分に、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が100μm以下、もしくは、第1の割り溝底部から第2の割り溝底部までの切断距離が100μm以下であることが好ましい。ただし、前記総膜厚は、窒化物半導体基板中に塩素ドーピングされていないときの値である。
(参考実施形態5)
本参考実施形態5は、実施の形態5の塩素ドーピングした窒化物半導体基板(研磨後の厚み300μm)を、塩素ドーピングを行っていない窒化物半導体基板(研磨後の厚み250μm)に変更した以外は、実施の形態5と同じである。
本参考実施形態のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。ウエハーのGaN基板側を研磨機により研磨して、塩素ドーピングされていないGaN基板の厚さを250μmにする。前記ウエハーをドライエッチングによって、結晶成長側の面に、<1−100>方向に沿って、深さ5μm、線幅20μm、ピッチ350μmと、<11−20>方向に沿って、深さ5μm、線幅20μm、ピッチ340μmの、第2の割り溝509を形成した。
続いて、GaN基板側の面にダイサーにより、<1−100>方向に沿って、ピッチ350μm、深さ100μm、線幅80μmと、<11−20>方向に沿って、ピッチ340μm、深さ100μm、線幅80μmの、第1の割り溝508を形成した。ただし、第1の割り溝508の形成位置は、第1割り溝の線幅ほぼ中央に前記第2の割り溝509が一致するようにする。
ダイシング後、真空チャックを解放し、ウエハーをテーブルから外し取り、結晶成長面側から軽くローラーで押し当てる事により、2インチφのウエハーから350μm×340μm角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは92%以上であった。しかしながら、第2の割り溝をエッチング法によって形成したため、プロセス工程が複雑になり、スクライブに比べて溝幅が大きく、単一ウエハー当たりのチップ摂取率が減少した。
本参考実施形態で、歩留まり90%以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第1と第2の割り溝を形成し、第2の割り溝底部を窒化物半導体膜と前記基板との界面よりも深く形成し、第2の割り溝は第1の割り溝幅よりも狭く構成したことによる。
つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第2の割り溝底部が窒化物半導体膜と基板との界面よりも深く、第1の割り溝が第2の割り溝よりも溝幅が広いことにより、第2の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第2の割り溝底部から該第2の割り溝底部下方の第1の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。
また、第2の割り溝底部が、窒化物半導体膜と基板との界面よりも深いため、チップ分割の際に、チッピング、クラッキングが発生したとしても、前記発光層を損傷することがなく、素子不良の発生率を低減することができる。溝幅の狭い第2の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。また、第1の割り溝幅と第2の割り溝幅が異なる理由は、実施の形態1と同様である。
実施の形態5と比べると、チップの歩留まりが低下しているのは、窒化物半導体基板中に塩素ドーピングしていないためだと考えられる。しかしながら、少なくとも2つ以上の割り溝を形成せずに、一度にチップ分割する従来に比べて、歩留まりは約10%以上向上している。
本参考実施形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ECRエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。
物理的な溝形成方法としては、本参考実施形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第1の割り溝は、第2の割り溝幅よりも広くしなければならないため、スクライブによる第1の割り溝形成は、あまり好ましいとはいえない。
また、本参考実施形態では、第2の割り溝幅の形成にドライエッチングを使用したが、ウエットエッチング法、ダイシング、スクライブ等を使用しても構わない。しかしながら、本参考実施形態の、第2の割り溝は、ドライエッチング法またはウエットエッチング法が最も好ましい。なぜならば、これらのエッチング法を利用することにより、溝形成による、窒化物半導体発光層への損傷を抑えることができるためである。ただし、前記エッチング法を行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
塩素をドーピングしていない窒化物半導体基板は、塩素をドーピングした窒化物半導体基板に比べて、チップ分割が難しく、基板の厚みを薄くすることが好ましい。参考実施形態1で述べたように、チップ分割を容易にするためにはGaN基板の厚さは150μm以下が好ましく、さらに好ましくは100μm以下、50μm以上が好ましかった。
本参考実施形態では、第1の割り溝と第2の割り溝を形成して局部的に薄くなった溝部で、ウエハーをチップ分割するため、第1の割り溝底部から第2の割り溝底部までの切断距離が短いことが好ましい。前記切断距離は、塩素ドーピングを行っていないGaN基板の厚みと同様に、150μm以下が好ましく、さらに好ましくは100μm以下である。前記切断距離の厚みの下限値は、特に問わないが、あまりにも薄すぎると、素子化のためのプロセス中にウエハーが割れるてしまうため、該切断距離の下限値は50μm以上が望ましい。
また、本参考実施形態で研磨した塩素をドーピングしたGaN基板は、切断し易い該GaN基板の厚み150μmよりも厚くしている。このことにより、割り溝部以外では切断されにくいようにして、チップ分割時に生じる、クラッキングやチッピングが発生することを防止している。
本参考実施形態の割り溝に加えて、第3の割り溝として、第1の割り溝中あるいは第2の割り溝中、もしくは、第1と第2の割り溝両方に、スクライブラインを形成してチップ分割しても良い。また、図1(b)に示すように、第1の割り溝もしくは第2の割り溝のエッジ部分に、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が100μm以下、もしくは、第1の割り溝底部から第2の割り溝底部までの切断距離が100μm以下であることが好ましい。ただし、前記総膜厚は、窒化物半導体基板中に塩素ドーピングされていないときの値である。
(参考実施形態6)
本参考実施形態6は、サファイア種基板上に塩素ドーピングした厚膜の窒化物半導体膜上に結晶成長した窒化物半導体発光ダイオードのチップ分割について説明する。ここで、結晶成長側とは、サファイア種基板側に対する反対側を指すものとする。
図6(a)は、C面サファイア種基板10、n型GaN膜20、誘電体膜30、塩素ドーピングしたn型GaN厚膜40、n型GaNバッファ層601、n型Alx1Ga1-x1Nクラッド層602、活性層603、p型Alx2Ga1-x2Nクラッド層604、p型GaNコンタクト層605から構成されている。
以下に図6(a)の窒化物半導体発光ダイオードの製造方法について説明する。
まず、MOCVD法でC面サファイア種基板10(厚み420μm)上に厚み1μmのn型GaN膜20を積層し、MOCVD装置から取り出す。次に、スパッタリング法もしくは、CVD法を用いて、厚み100nmの誘電体膜を形成し、リソグラフィー技術により、マスク幅7μm、ピッチ10μmのストライプ形状に加工する。前記種基板は、窒化物半導体以外であれば良く、本参考実施形態のサファイア以外に、SiC、スピネル、ZnO、MgO、Si、Ge、GaAs、A面サファイア、R面サファイア、M面サファイアを使用しても良い。また、前記誘電体膜は、例えば、SiO2、SiNx、TiO2、Al23である。本参考実施形態の誘電体膜30は、SiO2を使用した。
次に、HVPE装置に前記ウエハーをセットし、塩素濃度2×1019/cm3、Si濃度2×1018/cm3をドーピングしながら、厚み200μmのn型GaN厚膜40を形成した。ここで、本発明の明細書で言うところの厚膜とは、20μm以上の膜厚を指すものとする。
前記GaN厚膜40を積層したウエハーを、再びMOCVD装置にセットし、実施の形態1と同様の成長条件で、図6(a)に示す窒化物半導体発光ダイオードを作製した。
次に、上記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。
図6(b)は、第1の割り溝608と第2の割り溝609の構成を示している。
本参考実施形態の、図6中の窒化物半導体膜600は、n型GaN膜20、誘電体膜30、塩素ドーピングしたn型GaN厚膜40の総称であるが、塩素ドーピングしたn型GaN厚膜40のみ、またはn型GaN膜20と塩素ドーピングされたn型GaN厚膜40から構成されていても良い。n型電極606は、第1の割り溝608を形成した後、サファイア種基板10の全面にTi/Agを蒸着している。
まず、上記ウエハーのサファイア種基板を研磨機により研磨して、厚さを250μmにし、鏡面出しをする。研磨によって薄くした種基板の厚みは、好ましくは、250μm以下である。
続いて、p型GaNコンタクト層605上に、Pd(3nm)/Mo(3nm)/Au(10nm)の順に、透光性p型電極607をリソグラフィー技術でパターン形成した後、微量の酸素を導入しながら、350℃でN2雰囲気中でアニールを行った。このことにより、p型電極形成によるコンタクト抵抗の低抵抗化が得られた。上記p型電極をパターン形成したのは、以下で述べる第2の割り溝を、電極の被覆されていない部分に形成するためである。
前記ウエハーをダイサーにセットし、該ウエハーのサファイア種基板側に、深さ280μm、線幅100μm、ピッチ350μmの第1の割り溝608を、図1(b)に示す格子形状で形成した。第1の割り溝底部は、塩素ドーピングを行った窒化物半導体膜600(n型GaN厚膜40)まで到達するように形成されている。第1の割り溝608の溝幅は、誘電体膜30のピッチ幅10μmに比べて、十分大きいため、図6(a)の破線50、破線51のどちらの位置で形成しても同じである。第1の割り溝幅が誘電体膜のマスク幅と同等か、それよりも狭い場合は、第1の割り溝の形成位置を、誘電体マスク位置上(破線51)に形成することが好ましい。なぜならば、誘電体マスク直上に被覆した窒化物半導体膜は、選択成長により前記マスク直上で会合して成長するため、ボイド等が発生し易く、チップ分割が容易になるためである。
次に、サファイア種基板側に、Ti(15nm)/Ag(150nm)によるn型電極606を形成する。このとき、第1の割り溝中に電極が蒸着されるようにする。また、サファイア種基板上に蒸着されたn型電極は、反射率の高いAgで覆われているため、発光層から発せられた光を反射させて、効率良くp電極側から光を取り出すことができる。
続いて、ウエハーのサファイア種基板側に粘着シートを貼付し、スクライバーのテーブル上にサファイア種基板側を下にして張り付け、真空チャックで固定する。固定後、スクライバーのダイヤモンド針で、結晶成長側(p型GaNコンタクト層605表面)の面上に、ピッチ350μm、深さ1μm、線幅5μmで一回スクライブする。次に、先程のスクライブ方向に対して垂直方向に、同様にしてスクライブする。この様にして350μm角のチップになるようにスクライブラインを入れ、第2の割り溝609を形成する。ただし、第2の割り溝609の形成位置は、前記第1の割り溝608の線幅のほぼ中央線と一致した位置とし、ダイシングの方向およびスクライブの方向は、窒化物半導体に対して<11−20>または<1−100>方向である。また、第2の割り溝609は、電極が被覆されていない位置に形成することが好ましい。
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、GaN基板側から軽くローラーで押し当てる事により、2インチφのウエハーから350μm角のチップを多数得た。図6(c)に得られたチップの形状を示す。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは85%以上であった。
本参考実施形態で、85%以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第1の割り溝底部が塩素ドーピングされた窒化物半導体膜600まで到達するように形成し、第2の割り溝は第1の割り溝幅よりも狭く構成したことによる。
つまり、成長膜も窒化物半導体膜600も同系の窒化物半導体であることから、同一のへき開特性を有し、窒化物半導体膜600中に塩素がドーピングされているため分割が容易になったことと、第1の割り溝が第2の割り溝よりも溝幅が広く、かつ、第1と第2の割り溝に分けて切断することにより、第2の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第2の割り溝底部から該第2の割り溝底部下方の第1の割り溝の底部の何処かに到達するしかなく、しかも、第1の割り溝領域以外は、窒化物半導体とは異なる種基板であるため、へき開が異なり、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。また、溝幅の狭い第2の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。第1の割り溝幅と第2の割り溝幅が異なる理由は、実施の形態1と同様である。
次に、窒化物半導体膜600中に塩素ドーピングした効果について調べたところ、HVPE法にて種基板(例えば、サファイア基板)上に塩素ドーピングを行った厚膜の窒化物半導体膜(例えば、300μm)を形成したところ、同じ種基板上に塩素を全くドーピングしていない同じ厚膜の窒化物半導体膜と比べて、基板と厚膜との熱膨張係数差によって生じる反りの量が小さかった。
塩素をドーピングしていない従来の厚膜の窒化物半導体膜を種基板上に積層した場合、互いの熱膨張係数差によって、ウエハー自体が反りかえり、ダイサーまたはスクライバーの、刃の接触応力のかけ方や方向によって、粉々に割れてしまうことがしばしばあった。しかしながら、本参考実施形態のように塩素をドーピングした厚膜の窒化物半導体膜を種基板上に成長した場合は、ウエハー自体の反りが小さく、前記刃の接触応力もしくは方向によって粉々に割れることは無かった。
上記理由については、定かではないが、窒化物半導体基板を構成しているIII族原子とV族原子との間の結合力を塩素によって弱められているのではないかと考えられる。
本参考実施形態の構成で塩素ドーピングのみを行わなかった場合、上記塩素ドーピングによる効果で述べたように、第1の割り溝を形成する段階で粉々に割れることがしばしば観うけられた。しかしながら、割れずに第1の割り溝を形成できた場合、チップ断面等にチッピングやクラッキングが無く、所望の形状にチップ分割することができた。従って、塩素ドーピングせずに本参考実施形態を用いた場合、チップの歩留まりは塩素ドーピングしたものに比べて低いものの、塩素ドーピングされた場合と同様に、チップ形状は良好である。
本参考実施形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ECRエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。ただし、エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
物理的な溝形成方法としては、本参考実施形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第1の割り溝は、第2の割り溝幅よりも広くしなければならないため、スクライブによる第1の割り溝形成は、あまり好ましいとはいえない。
また、本参考実施形態では、第2の割り溝幅の形成にスクライブを使用したが、上記エッチング法、ダイシング等を使用しても構わない。しかしながら、第2の割り溝形成においては、スクライブが最も好ましい。なぜならば、溝幅を狭く、且つ迅速に、溝形成が可能であり、ダイシングやエッチングに比べて、ウエハー切断時に該ウエハーを削り取る面積が少ないので、単一ウエハーから多くのチップを得ることができるためである。さらに、本参考実施形態では、格子状にスクライブラインを形成したが、図1(c)に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、第1の割り溝底部から第2割り溝底部までの切断距離が、150μm以下であることが好ましい。ただし、前記切断距離は、窒化物半導体厚膜中に塩素ドーピングされている場合の厚みである。
また、本参考実施形態で、サファイア種基板を研磨して250μm程度まで薄くしたが、本発明者らによる実験によると、サファイア種基板の厚さは250μm以下が好ましく、さらに好ましくは200μm以下が好ましかった。
本参考実施形態の特徴は、第1の割り溝底部が塩素ドーピングされた窒化物半導体膜600まで到達していることと、第1の割り溝底部と第2の割り溝底部との切断距離を短くしていることである。前記切断距離は、200μm以下が好ましく、さらに好ましくは150μm以下、50μm以上である。
本参考実施形態は、上記特徴を包含していれば、実施の形態2と3の、チップ分割方法を用いても構わない。
(参考実施形態7)
本参考実施形態7は、参考実施形態6の、第2の割り溝をエッチング法によって形成した以外は、参考実施形態6と同様である。
窒化物半導体発光ダイオード構造とその製造方法は、参考実施形態6(図6(a))と同様である。ただし、n型GaN厚膜40は、塩素濃度5×1020/cm3、Si濃度1×1018/cm3をドーピングしながら、厚み150μm成長した。
次に、上記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。ここで、結晶成長側とは、サファイア種基板側に対する反対側を指すものとする。
図7(a)と図7(b)は、割り溝の構成とチップ形状をそれぞれ示している。本参考実施形態の、図7中の窒化物半導体膜700は、n型GaN膜20、誘電体膜30、塩素ドーピングしたn型GaN厚膜40の総称であるが、塩素ドーピングしたn型厚膜40のみ、またはn型GaN膜20と塩素ドーピングされたn型GaN厚膜40から構成されていても良い。
まず、上記ウエハーのサファイア種基板を研磨機により研磨して、厚さを150μmにし、鏡面出しをする。
次に、前記ウエハーをリソグラフィー法でマスク処理をし、結晶成長側の面を上にして(p型GaNコンタクト層)、反応性イオンエッチング装置にセットする。ドライエッチングによって、前記成長面上に、深さ3μm、線幅50μm、ピッチ350μmの第2の割り溝709を、図1(b)に示す格子形状で形成した。その後、マスクを取り除き、p型GaNコンタクト層705上に、リソグラフィー技術を用いてPd(2nm)/Au(10nm)の順に、透光性p型電極707をパターン形成する。次に、前記p電極形成を行ったウエハーを、微量の酸素を導入しながら、650℃でN2雰囲気中でアニールを行った。
このことにより、p型電極形成によるコンタクト抵抗の低抵抗化が得られた。次に、再び、リソグラフィー技術によりマスク処理を行って、第2の割り溝底部に、Ti(4nm)/Au(10nm)によるn型透光性電極706を形成する。または、n型透光性電極706を参考実施形態6のように、第1の割り溝を覆うように形成しても良い。この場合、n型電極は、透光性にする必要は無く、むしろ、反射率が高くなるようにAuの替わりにAl等を厚く積むことが好ましい。
次に、ウエハーを裏返して、サファイア種基板上に、光反射率の高い、AlもしくはAgを全面に蒸着する。これは、発光層から発せられる光をp電極側から効率良く放射させるためである。
前記ウエハーをダイサーにセットし、該ウエハーのサファイア種基板側に、深さ150μm、線幅100μm、ピッチ350μmの第1の割り溝708を、図1(b)に示す格子形状で形成した。ただし、第1の割り溝708の形成位置は、第1割り溝の線幅ほぼ中央に前記第2の割り溝709が一致するようにし、ダイシングの方向およびドライエッチングの溝方向は、窒化物半導体に対して<11−20>または<1−100>方向である。また、第1の割り溝底部は、種基板10と窒化物半導体膜700との間の界面に達するように形成されている。
第1の割り溝708の溝幅は、誘電体膜30のピッチ幅10μmに比べて、十分大きいため、図6(a)の破線50、破線51のどちらの位置で形成しても同じである。第1の割り溝幅が誘電体膜のマスク幅と同等か、それよりも狭い場合は、第1の割り溝形成位置を、誘電体マスク位置(破線51)に形成することが好ましい。なぜならば、誘電体マスク直上に被覆した窒化物半導体膜は、選択成長により前記マスク直上で会合して成長するため、ボイド等が発生し易く、チップ分割が容易になるためである。
ダイシング後、真空チャックを解放し、ウエハーをテーブルから外し取り、結晶成長側から軽くローラーで押し当てる事により、2インチφのウエハーから350μm角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは85%以上であった。
本参考実施形態で、85%以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体膜700上に形成し、且つ、一度に切断することなく、第1の割り溝底部が塩素ドーピングされた窒化物半導体膜700まで到達するように形成し、第2の割り溝底部を窒化物半導体発光層703位置よりも深く形成し、第2の割り溝は第1の割り溝幅よりも狭く構成したことによる。
つまり、成長膜も窒化物半導体膜700も同系の窒化物半導体であることから、同一のへき開特性を有し、基板中に塩素がドーピングされているため分割が容易になったことと、第2の割り溝底部が窒化物半導体発光層位置よりも深く、第1の割り溝が第2の割り溝よりも溝幅が広いことにより、第2の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第2の割り溝底部から該第2の割り溝底部下方の第1の割り溝の底部の何処かに到達するしかなく、しかも、第1の割り溝領域以外は、窒化物半導体とは異なる種基板であるためへき開が異なり、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。また、第2の割り溝底部が、窒化物半導体発光層位置よりも深いため、チップ分割の際に、チッピング、クラッキングが発生したとしても、前記発光層を損傷することがなく、素子不良の発生率を低減することができる。溝幅の狭い第2の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。また、第1の割り溝幅と第2の割り溝幅が異なる理由は、実施の形態1と同様である。
しかしながら、第2の割り溝をエッチング法にて形成したため、プロセス工程が複雑になり、スクライブに比べて溝幅が大きく、単一ウエハー当たりのチップ摂取率が減少した。
参考実施形態6で述べたように、塩素をドーピングした厚膜の窒化物半導体膜700を種基板上に成長した場合は、ウエハー自体の反りが小さく、前記刃の接触応力もしくは方向によって粉々に割れることは無かった。
塩素ドーピングされなかった場合の本参考実施形態の効果についても参考実施形態6と同様である。
本参考実施形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ECRエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。物理的な溝形成方法としては、本参考実施形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第1の割り溝は、第2の割り溝幅よりも広くしなければならないため、スクライブによる第1の割り溝形成は、あまり好ましいとはいえない。
また、本参考実施形態では、第2の割り溝幅の形成にドライエッチングを使用したが、ウエットエッチング法、ダイシング、スクライブ等を使用しても構わない。しかしながら、本参考実施形態の第2の割り溝は、ドライエッチング法またはウエットエッチング法が最も好ましい。なぜならば、これらのエッチング法を利用することにより、溝形成による窒化物半導体発光層への損傷を抑えることができるためである。ただし、前記エッチング法を行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
さらに、図1(c)に示すように割り溝の中のエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、第1の割り溝底部から第2割り溝底部までの切断距離が、150μm以下であることが好ましい。ただし、前記切断距離は、窒化物半導体厚膜中に塩素ドーピングされている場合の厚みである。
また、本参考実施形態で、サファイア種基板を研磨して150μm程度まで薄くしたが、本発明者らによる実験によると、サファイア種基板の厚さは250μm以下が好ましく、さらに好ましくは200μm以下が好ましかった。
本参考実施形態の特徴は、第1の割り溝底部が塩素ドーピングされた窒化物半導体膜まで達していること、第2の割り溝底部が窒化物半導体発光層よりも下方に位置すること、第1の割り溝底部と第2の割り溝底部との切断距離を短くしていることである。前記切断距離は、200μm以下が好ましく、さらに好ましくは150μm以下、50μm以上である。
本参考実施形態は、上記特徴を包含していれば、実施の形態4のチップ分割方法を用いても構わない。
(実施の形態6)
本実施の形態6は、実施の形態1から5までにおいて、C面窒化物半導体基板を用いた場合の、割り溝形成方向とチップ形状について述べる。ただし、下記で述べる方向は、窒化物半導体に対する方位である。
チップ分割の容易性を考慮した場合、割り溝の形成方向は、<11−20>方向が好ましく、次に<1−100>方向である。前記方向から、±5°程度までずれていても良い。前記<11−20>方向に沿って割り溝を形成し、分割してできる端面は{1−100}面である。また、前記<1−100>方向に沿って割り溝を形成し、分割してできる端面は、{11−20}面である。
これらの方向の組み合わせによって形成されるチップ形状は、正方形、長方形、正三角形、菱形、平行四辺形、台形、正六角形がある。割り溝の形成方向が、少なくとも<11−20>方向を含むように、上記チップ形状に分割することが好ましい。例えば、割り溝の形成方向が<11−20>方向のみで構成された、正三角形、菱形、台形、正六角形の、チップ形状の場合、チップ分割が容易な方向であるため、チップ分割の歩留まりは良好である。上記チップ形状の内、長方形を選択した場合、長方形の長辺Lと短辺Sの比が、L/S=1.01〜4が好ましい。さらに好ましくは、前記長方形の短辺の方向が<1−100>方向で、長辺の方向が<11−20>方向である。これは、チップ分割の容易な<11−20>方向を、多く割り溝形成し、逆に、前記方向と比べてチップ分割の困難な<1−100>方向を少なく溝形成するためである。
また、上記方位関係に則して、チップ分割の困難な方向を短辺に溝形成して分割する場合、L/S比が1よりも大きいため、てこの原理から、効率良くチップ分割の困難な割り溝に力を加えることができ、チップ分割を容易にすることができる。例えば、L/S比が4の場合、通常のチップ分割時の、4倍の力で割ることができる。上記L/S比の上限を4にしているのは、チップを発光ダイオードのステム上にパッケージする際に、配置しにくいためである。従って、チップ分割を目的とする場合は、L/Sが4よりも大きくなってもかまわない。
(実施の形態7)
本実施の形態7は、実施の形態1から5までにおいて、M面窒化物半導体基板を用いた場合の、割り溝形成方向とチップ形状について述べる。ただし、下記で述べる方向は、窒化物半導体に対する方位である。
チップ分割の容易性を考慮した場合、割り溝の形成方向は、<0001>方向が好ましく、次に<2−1−10>方向である。前記方向から、±5°程度までずれていても良い。前記<0001>方向に沿って割り溝を形成し、分割してできる端面は{2−1−10}面である。また、前記<2−1−10>方向に沿って割り溝を形成し、分割してできる端面は、{0001}面である。
これらの方向の組み合わせによって形成されるチップ形状は、正方形と長方形がある。
上記チップ形状の内、長方形を選択した場合、長方形の長辺Lと短辺Sの比が、L/S=1.01〜4が好ましい。さらに好ましくは、前記長方形の短辺の方向が<2−1−10>方向で、長辺の方向が<0001>方向である。これは、チップ分割の容易な<0001>方向を、多く割り溝形成し、逆に、前記方向と比べてチップ分割の困難な<2−1−10>方向を少なく溝形成するためである。
また、上記方位関係に則して、チップ分割の困難な方向を短辺に溝形成して分割する場合、L/S比が1よりも大きいため、てこの原理から、効率良くチップ分割の困難な割り溝に力を加えることができ、チップ分割を容易にすることができる。例えば、L/S比が4の場合、通常のチップ分割時の、4倍の力で割ることができる。上記L/S比の上限を4にしているのは、チップを発光ダイオードのステム上にパッケージする際に、配置しにくいためである。従って、チップ分割を目的とする場合は、L/Sが4よりも大きくなってもかまわない。
(実施の形態8)
本実施の形態8は、実施の形態1から5までにおいて、R面窒化物半導体基板を用いた場合の、割り溝形成方向とチップ形状について述べる。ただし、下記で述べる方向は、窒化物半導体に対する方位である。
チップ分割の容易性を考慮した場合、割り溝の形成方向は、<0−111>方向が好ましく、次に<2−1−10>方向である。前記方向から、±5°程度までずれていても良い。前記<0−111>方向に沿って割り溝を形成し、分割してできる端面は{2−1−10}面である。また、前記<2−1−10>方向に沿って割り溝を形成し、分割してできる端面は、{0−111}面である。
これらの方向の組み合わせによって形成されるチップ形状は、正方形と長方形がある。
上記チップ形状の内、長方形を選択した場合、長方形の長辺Lと短辺Sの比が、L/S=1.01〜4が好ましい。さらに好ましくは、前記長方形の短辺の方向が<2−1−10>方向で、長辺の方向が<0−111>方向である。これは、チップ分割の容易な<0−111>方向を、多く割り溝形成し、逆に、前記方向と比べてチップ分割の困難な<2−1−10>方向を少なく溝形成するためである。
また、上記方位関係に則して、チップ分割の困難な方向を短辺に溝形成して分割する場合、L/S比が1よりも大きいため、てこの原理から、効率良くチップ分割の困難な割り溝に力を加えることができ、チップ分割を容易にすることができる。例えば、L/S比が4の場合、通常のチップ分割時の、4倍の力で割ることができる。上記L/S比の上限を4にしているのは、チップを発光ダイオードのステム上にパッケージする際に、配置しにくいためである。従って、チップ分割を目的とする場合は、L/Sが4よりも大きくなってもかまわない。
(実施の形態9)
本実施の形態9は、実施の形態1から5までにおいて、A面窒化物半導体基板を用いた場合の、割り溝形成方向とチップ形状について述べる。ただし、下記で述べる方向は、窒化物半導体に対する方位である。
チップ分割の容易性を考慮した場合、割り溝の形成方向は、<0001>方向もしくは、<01−10>方向から57.6°の方向が好ましく、次に<01−10>方向である。前記方向から、±5°程度までずれていても良い。前記<0001>方向に沿って割り溝を形成し、分割してできる端面は{01−10}面である。また、前記<01−10>方向から57.6°の方向に沿って割り溝を形成し、分割してできる端面は、{01−12}面である。また、前記<01−10>方向に沿って割り溝を形成し、分割してできる端面は、{0001}面である。
これらの方向の組み合わせによって形成されるチップ形状は、正方形、長方形、三角形、平行四辺形、台形がある。割り溝の形成方向が、少なくとも<0001>方向もしくは<01−10>方向から57.6°の方向を含むように、上記チップ形状に分割することが好ましい。
上記チップ形状の内、<0001>方向と<01−10>方向から57.6°の方向を含むように、三角形形状もしくは平行四辺形形状にチップ分割した場合、共に、チップ分割が容易な方向であるため、チップ分割の歩留まりは良好である。上記チップ形状の内、<01−10>方向と<01−10>方向から57.6°の方向を含むように、平行四辺形形状にチップ分割した場合、前記平行四辺形の短辺の方向が<01−10>方向で、長辺の方向が<01−10>方向から57.6°の方向である。これは、チップ分割の容易な<01−10>方向から57.6°の方向を、多く割り溝形成し、逆に、前記方向と比べてチップ分割の困難な<01−10>方向を少なく溝形成するためである。
また、上記チップ形状の内、長方形を選択した場合、長方形の長辺Lと短辺Sの比が、L/S=1.01〜4が好ましい。さらに好ましくは、前記長方形の短辺の方向が<01−10>方向で、長辺の方向が<0001>方向である。これは、チップ分割の容易な<0001>方向を、多く割り溝形成し、逆に、前記方向と比べてチップ分割の困難な<01−10>方向を少なく溝形成するためである。また、前記長方形形状の方位関係に則して、チップ分割の困難な方向を短辺に溝形成して分割する場合、L/S比が1よりも大きいため、てこの原理から、効率良くチップ分割の困難な割り溝に力を加えることができ、チップ分割を容易にすることができる。例えば、L/S比が4の場合、通常のチップ分割時の、4倍の力で割ることができる。上記L/S比の上限を4にしているのは、チップを発光ダイオードのステム上にパッケージする際に、配置しにくいためである。従って、チップ分割を目的とする場合は、L/Sが4よりも大きくなってもかまわない。
(実施の形態10)
本実施の形態では、窒化物半導体レーザ素子を用いて、該素子の端面形成とチップ分割について説明する。
まず、n型GaN基板800の製造方法について説明する。
図8(a)は、種基板11、n型GaN基板800から構成されていて、n型GaN基板800は、低温バッファ層15、n型GaN膜21、誘電体膜31、塩素ドーピングされたn型GaN厚膜41から構成されている。
MOCVD法で種基板11上に低温バッファ層15を550℃で積層する。次に、1050℃の成長温度でSiをドーピングしながら、1μmからなるn型GaN膜21を作製する。n型GaN膜21を作製後、MOCVD装置から、前記ウエハーを取りだし、スパッター法、CVD法もしくはEB蒸着法を用いて誘電体膜31を100nm形成し、リソグラフィー技術で、前記誘電体膜31を周期的なストライプ状パターンに加工する。前記ストライプ形状は、n型GaN膜21に対して<1−100>方向にストライプを形成して、前記方向に対して垂直方向の<11−20>方向にストライプ幅5μm、ピッチ10μmの周期的ストライプ状パターンを形成した。続いて、前記ストライプ形状に加工した誘電体膜31の付いたウエハーをHVPE装置中にセットし、成長温度1100℃、Si濃度3×1018/cm3、塩素濃度1×1017/cm3をドーピングしながら、350μmの塩素ドーピングされたn型GaN厚膜41を積層する。
上記製造方法によってn型GaN厚膜41を形成後、ウエハーをHVPE装置から取り出し、研磨機で前記種基板11を剥ぎ取り、n型GaN基板800を作製した。n型GaN基板800は、低温バッファ層15を含んでいても良いし、含んでいなくとも良い。同様に、n型GaN基板800は、誘電体膜31を含んでいても良いし、含んでいなくとも良い。また、窒化物半導体レーザ素子構造を作製後に、該種基板を削除してもよい。
上記n型GaN基板800の製造方法において、種基板は、C面サファイア、M面サファイア、A面サファイア、R面サファイア、GaAs、ZnO、MgO、スピネル、Si、Geの何れかを用いれば良い。低温バッファ層15は、450℃から600℃の成長温度で形成した低温GaNバッファ層、低温AlNバッファ層、低温AlxGa1-xNバッファ層(0<x<1)、低温InyGa1-yNバッファ層(0<y≦1)の何れかを用いれば良い。誘電体膜31は、SiO2膜、SiNx膜、TiO2膜、Al23膜の何れかであれば良い。n型GaN膜21は、n型AlzGa1-zN膜(0<z<1)で有っても良い。
塩素ドーピングされたn型GaN厚膜41は、塩素ドーピングされたn型AlwGa1-wN厚膜(0<w≦1)であっても良い。塩素濃度は上記実施の形態と同様に1×1014/cm3以上ドーピングされていれば良く、厚膜は20μm以上あれば良い。
上記n型GaN基板800の製造方法において、特に、種基板がSiの場合は以下のようにして製造する。
まず、MOCVD法でSi種基板11(厚み400μm)上に厚み1μmのn型AlGaN膜21を積層し、MOCVD装置から取り出す。ただし、図8(a)に示した低温バッファ層15は、積層しない方がよい。また、本発明者らの知見によると、前記n型AlGaN膜21は、少なくとも1000℃以上の高い温度で成長し、少なくともAlを含む窒化物半導体膜でなければならなかった。前記条件以外だと、Si種基板上に窒化物半導体が膜成長しなかった。
次に、上記製造方法と同様に、誘電体膜31を形成し、リソグラフィー技術により、ストライプ状に加工する。続いて、HVPE装置に前記ウエハーをセットし、塩素とSiをドーピングしながら、n型GaN厚膜41を形成する。塩素濃度は上記実施の形態と同様に1×1014/cm3以上ドーピングされていれば良く、厚膜は20μm以上あれば良い。上記製造方法と同様の方法を必要とする種基板は、6H−SiC種基板、4H−SiC種基板、3C−SiC種基板である。
次に、上記n型GaN基板800を用いて、窒化物半導体レーザ素子の製造方法について説明する。
図8(b)は、窒化物半導体レーザ構造を示しており、n型GaN基板800、n型GaNバッファ層801、n型Al0.1Ga0.9Nクラッド層802、n型GaN光ガイド層803、活性層804、p型Al0.26Ga0.8Nキャリアブロック層805、p型GaN光ガイド層806、p型Al0.1Ga0.9Nクラッド層807、p型GaNコンタクト層808から構成されている。
前記n型GaN基板800の塩素濃度および、Si濃度は塩素ドープn型GaN厚膜41と同じである。次に、MOCVD装置に、前記n型GaN基板800をセットし、1050℃の成長温度でn型GaNバッファ層801を1μm形成した。このn型GaNバッファ層801は、種基板11からn型GaN基板800を剥ぎ取るときに生じた、n型GaN基板800の表面歪みの緩和、表面モフォロジーや表面凹凸の改善(平坦化)を目的に設けた層であり、無くても構わない。しかしながら、n型GaN厚膜41に塩素をドーピングしている場合は、表面モフォロジーが悪化する傾向にあるため、本実施の形態のようにn型GaNバッファ層801を設けた方が好ましい。また、n型GaNバッファ層801は、n型AlxGa1-xNバッファ層(0<x≦0.3)であっても良い。
次に、1.0μmの厚さのn型Al0.1Ga0.9Nクラッド層802を成長する。さらに、厚さ0.1μmのn型GaN光ガイド層803を成長する。n型GaN光ガイド層803成長後、基板の温度を700℃〜800℃程度に下げ、複数の、厚さ4nmのIn0.15Ga0.85N井戸層と厚さ10nmのIn0.26Ga0.74N障壁層より構成される活性層804(多重量子井戸構造。本実施の形態の活性層は、3周期の障壁層と井戸層を形成し、その後、障壁層を成長している。)を成長する。その際、Siをドーピングしてもよいし、ドーピングしなくてもよい。
次に、基板温度を再び1050℃まで昇温して、20nmの厚みのp型Al0.2Ga0.8Nよりなるキャリアブロック層805を成長する。この際、Mgをドーピングしても良いし、ドーピングしなくても良い。また、該キャリアブロック層がなくても特に大きな支障は生じない。
その後、Mgをドーピングしながら0.1μmの厚さのp型GaN光ガイド層806を成長する。更に、Mgをドーピングしながら0.5μmの厚さのp型Al0.1Ga0.9Nよりなるクラッド層807を成長する。最後に、Mgをドーピングしながら0.1μmの厚みのp型GaNよりなるコンタクト層808を成長した。
この様にして、p型GaNコンタクト層808を成長後、MOCVD装置のリアクター内を全窒素キャリアガスとNH3に変えて、60℃/分で温度を降下させた。基板温度が850℃に達した時点で、NH3の供給量を停止して、5分間、前記基板温度で待機してから、室温まで降下させた。上記基板の保持温度は650℃から900℃の間が好ましく、待機時間は、3分以上15分以下が好ましかった。また、降下温度の到達速度は、30℃/分以上が好ましい。このようにして作製された成長膜をラマン測定によって評価した結果、前記手法により、従来、利用されているp型化アニールを行わなくとも、成長後すでにp型化の特性を示していた。また、p型電極形成によるコンタクト抵抗も低減していた。SIMS測定を行った結果、残留水素濃度がp型GaNコンタクト層808最表面近傍で3×1018/cm3以下であった。
発明者らによる実験によると、成長膜を形成後、NH3雰囲気中で基板温度を室温まで降下させたとき、残留水素濃度が成長膜最表面近傍で高かったことから、成長膜最表面近傍の残留水素濃度は、成長終了後のNH3雰囲気が原因であると考えられる。この残留水素は、p型化不純物であるMgの活性化を妨げることが知られている。前記残留水素濃度は、5×1019/cm3以下が好ましい。
この様にp型GaNコンタクト層808成長後に、キャリアガスをN2で置換し、NH3の供給量を停止して所定の時間、成長温度を保持することによって、p型化を促し、成長膜最表面近傍の残留水素濃度を下げ、コンタクト抵抗を低減できた。また、p型電極形成によるコンタクト抵抗をさらに低減する方法として、成長膜最表面(p型層の最表面)近傍をエッチングにより除去し、その除去面にp型電極を形成すると良い。成長膜最表面(p型層の最表面)を除去する層厚は、10nm以上が好ましく、特に上限値はないが、除去面近傍の残留水素濃度が5×1019/cm3以下になることが好ましい。
本実施の形態の活性層804は、3周期からなる多重量子井戸構造を作製したが、その他の周期構造でも良く、井戸層のみの単一量子井戸構造でも良い。活性層はInyGa1-yN(0<y≦1)から構成されていれば良く、所望のレーザ発振波長に応じてIn組成を変化させればよい。
p型GaNコンタクト層808のp型不純物濃度は、p型電極の形成位置に向かって、p型不純物濃度を多くした方が好ましい。このことによりp型電極形成によるコンタクト抵抗が低減する。また、p型化不純物であるMgの活性化を妨げているp層中の残留水素を除去するために、p型層成長中に微量の酸素を混入させてもよい。
以下に、上記窒化物半導体レーザ素子を形成したウエハーのチップ分割について図8(c)、(d)及び図9(a)、(b)で説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
まず、上記ウエハーのGaN基板側を研磨機により研磨して、塩素ドーピングされたGaN基板の厚さを100μmにし、鏡面出しをする。次に、フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハーをエッチング処理する。このエッチング処理は、研磨によって生じた表面歪み及び酸化膜を除去し、p型、n型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。
次に、反応性イオンエッチング装置を用いて、p型Al0.1Ga0.9Nクラッド層807をp型GaN光ガイド層806の手前まで掘り下げて、リッジストライプ構造を形成して(リッジ部820)、屈折率導波型レーザダイオードを作製する。リッジのストライプ方向は、窒化物半導体の<1−100>方向に形成した(図9(a)、(b))。
次に、実施の形態4と同様に、結晶成長側の面(p型GaNコンタクト層)に、反応性イオンエッチング法を用いて、割り溝の底部が活性層804の形成位置よりも下方にくるように、深さ1μm、線幅10μm、ピッチ300μmの第2の割り溝813を形成した(図9(a))。前記第2の割り溝は、ストライプ方向と同方向の<1−100>方向に沿って形成された。
次に、SiO2絶縁膜809を蒸着し、リッジ部820のp型GaNコンタクト層808の最表面を露出させ、該露出部分(2μm幅)を被覆するように、Pd(10nm)/Mo(10nm)/Au(150nm)を順に蒸着させてp型電極810を形成する。前記p型電極810を形成した後、微量の酸素を導入しながら、450℃のN2雰囲気中でアニールを行った。このことにより、p型電極形成によるコンタクト抵抗の低抵抗化が得られた。
続いて、ウエハーを裏返しにして、GaN基板側に、Ti(15nm)/Al(150nm)によるn型電極811を、リソグラフィー技術でパターン形成する。パターン形成するのは、GaN基板側から第2の割り溝813の形成位置を確認するためである。
次に、結晶成長側の面に粘着シートを貼付し、ダイサーのテーブル上にGaN基板側を上にして張り付け、真空チャックで固定する。割り溝の形成位置を図9(b)に示す。固定後、ダイサーで、GaN基板側の面上に、ピッチ300μm、深さ20μm、線幅50μmの第1の割り溝812を形成する。ただし、第1の割り溝812の形成位置は、前記第2の割り溝813の線幅ほぼ中央に第1の割り溝812の線幅のほぼ中央が一致するようにし、割り溝方向は、窒化物半導体に対して<1−100>方向である。
次に、第1の割り溝812の方向に対して垂直の<11−20>方向に、ピッチ500μm、深さ20μm、線幅30μmの第1の割り溝814を、ダイシングで形成する。
ダイシング後、ウエハーをダイサー装置から取りだし、続いて、スクライバーのテーブル上にGaN基板側を上にして張り付け、真空チャックで固定する。固定後、スクライバーのダイヤモンド針で、第1の割り溝814底部上のほぼ中央線に沿って、ピッチ500μm、深さ3μm、線幅5μmで一回スクライブする。この様にして第3の割り溝815を形成する。ただし、前記スクライブの方向は、窒化物半導体に対して<11−20>方向である。
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、ブレーキング装置で軽くGaN基板側から第3の割り溝815に沿ってへき開し、レーザ素子のミラー端面を形成する(図8(c))。続いて、第1の割り溝812の方向に沿って上記同様に、チップ分割を行う(図8(d))。
このようにして、2インチφのウエハーからレーザ素子チップを多数得た。チップのミラー端面や切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは95%以上であった。
レーザ素子のミラー端面をへき開で形成する場合は、本実施の形態のように、窒化物半導体のへき開面である{1−100}面をミラー端面にするように、<11−20>方向に沿って割り溝を形成するのが望ましい。また、実施の形態2、参考実施形態2のように、結晶成長側の面に割り溝を形成せずに、基板側のみに割り溝を形成すると、活性層付近のミラー端面をより一層急峻にすることができる。
また、参考実施形態6でかつ実施の形態2の分割方法、あるいは参考実施形態6でかつ参考実施形態2の分割方法を用いても良い。
一方、レーザ素子のミラー端面をエッチングで形成する場合は、実施の形態4、5、および参考実施形態4、5または7の手法で形成することが望ましい。何故ならば、ミラー端面形成とチップ分割のための割り溝形成を同時に形成することができるからである。
レーザ素子のミラー端面形成を除くチップ分割を行う場合は、実施の形態1から5および参考実施形態1から7の何れかを用いれば良い。
本実施の形態で得られる効果は上記実施の形態と同様である。
また、本実施の形態では基板側から、n型層、発光層、p型層の順に結晶成長したが、逆にp型層、発光層、n型層の順に結晶成長させても良い。以上により、窒化物半導体レーザ素子のミラー端面形成とチップ分割が歩留まり良く得ることができる。
10 サファイア種基板、11 種基板、15 低温バッファ層、20,21 n型GaN膜、30,31 誘電体膜、40,41 塩素ドーピングされたn型GaN厚膜、600,700 窒化物半導体膜、100,200,300,400,500,800 n型GaN基板、102,202,302,402,502,602,702 n型Alx1Ga1-x1Nクラッド層、103,203,303,403,503,603,703,804 活性層、104,204,304,404,504,604,704 p型Alx2Ga1-x2Nクラッド層、106,206,306,406,506,606,706,811 n型電極、107,207,307,407,507,607,707,810 p型電極、108,208,308,408,508,608,708 第1の割り溝、109,310,409,509,609,709 第2の割り溝、209,309 第3の割り溝、802 n型Al0.1Ga0.9Nクラッド層、803 n型GaN光ガイド層、805 p型Al0.2Ga0.8Nキャリアブロック層、806 p型GaN光ガイド層、807 p型Al0.1Ga0.9Nクラッド層、808 p型GaNコンタクト層、809 SiO2絶縁膜、812 第1の割り溝、813 第2の割り溝、814 第1の割り溝、815 第3の割り溝。

Claims (15)

  1. 塩素がドーピングされた窒化物半導体基板上に、p型層とn型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーを窒化物半導体チップに分割する窒化物半導体チップの製造方法であって、
    前記ウエハーの一方の面を構成する基板側に、幅広の第1の割り溝を所望のチップ形状に形成する工程と、
    前記ウエハーの他方の面を構成する結晶成長側であって前記第1の割り溝を形成する位置に相対向する位置に幅狭の第2の割り溝もしくは欠け溝を所望のチップ形状で形成する工程と、
    窒化物半導体結晶で構成された領域を、前記第1の割り溝の方からチップ分割する工程とからなることを特徴とする窒化物半導体チップの製造方法。
  2. 前記第2の割り溝の底部の形成位置を、前記ウエハーの活性層位置よりも深く形成する工程を具備することを特徴とする請求項1に記載の窒化物半導体チップの製造方法。
  3. 前記第2の割り溝の底部を前記ウエハーの窒化物半導体層と窒化物半導体基板の界面に達する深さに形成する工程、あるいは、前記第2の割り溝の底部を前記界面よりも深く形成する工程を具備することを特徴とする請求項1または2に記載の窒化物半導体チップの製造方法。
  4. 前記第1の割り溝の底部と前記第2の割り溝の底部との距離を150μm以下にする工程を具備することを特徴とする請求項1乃至3のいずれかに記載の窒化物半導体チップの製造方法。
  5. 前記第1の割り溝の中に、幅狭の第3の割り溝もしくは欠け溝を形成することを特徴とする請求項1乃至3のいずれかに記載の窒化物半導体チップの製造方法。
  6. 前記第2の割り溝の底部と前記第3の割り溝の底部との距離を150μm以下にする工程を具備することを特徴とする請求項5に記載の窒化物半導体チップの製造方法。
  7. 前記第1の割り溝、前記第2の割り溝、前記第3の割り溝の、溝形成方向が、窒化物半導体層の、<11−20>方向、<1−100>方向、<0001>方向、<0−111>方向、<01−10>方向から57.6°の方向の、何れかであることを特徴とする請求項5または6に記載の窒化物半導体チップの製造方法。
  8. 塩素がドーピングされた窒化物半導体基板上に、p型層とn型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーを窒化物半導体チップに分割する製造方法であって、
    前記ウエハーの一方の面を構成する基板側に、幅広の第1の割り溝を所望のチップ形状に形成する工程と、
    前記第1の割り溝の中に、幅狭の第3の割り溝もしくは欠け溝を所望のチップ形状で形成する工程と、
    窒化物半導体結晶で構成された領域を、前記第1の割り溝と前記第3の割り溝もしくは欠け溝とを用いてチップ分割する工程とからなることを特徴とする窒化物半導体チップの製造方法。
  9. チップ分割によって分割されたときの端面が、前記窒化物半導体層の{1−100}面、{11−20}面、{0001}面、{0−111}面、{01―12}面の何れかであることを特徴とする請求項1乃至8のいずれかに記載の窒化物半導体チップの製造方法。
  10. 基板上に、p型層とn型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーを窒化物半導体チップに分割またはミラー端面を形成する製造方法であって、
    前記基板は塩素がドーピングされたM面({1−100})窒化物半導体基板であり、
    分割する窒化物半導体チップの形状が長方形であって、該長方形の長辺をL、短辺をSとするとき、長辺と短辺との比(L/S)が1.01以上4以下であり、且つ、長辺Lの方向が窒化物半導体の<0001>方向であり、短辺Sの方向が窒化物半導体の<2−1−10>方向になるように、前記ウエハーに、幅広の第1の割り溝を形成する工程と、
    前記ウエハーに幅狭の第2の割り溝もしくは欠け溝を形成する工程と、
    前記第1の割り溝または前記第2の割り溝もしくは欠け溝を用いて窒化物半導体結晶で構成された領域をチップ分割して長方形形状にする工程とからなることを特徴とする窒化物半導体チップの製造方法。
  11. 前記ウエハーの一方の面上に前記第1の割り溝を所望のチップ形状に形成し、前記ウエハーの他方の面上に前記第2の割り溝もしくは欠け溝を所望のチップ形状で形成することを特徴とする請求項10に記載の窒化物半導体チップの製造方法。
  12. 前記第1の割り溝を基板側に形成し、前記第2の割り溝もしくは欠け溝を結晶成長側に形成し、前記第2の割り溝の方からチップ分割することを特徴とする請求項11に記載の窒化物半導体チップの製造方法。
  13. 前記第1の割り溝と、前記第2の割り溝もしくは欠け溝を前記ウエハーの一方の面側に形成することを特徴とする請求項10に記載の窒化物半導体チップの製造方法。
  14. 前記第1の割り溝の中に、幅狭の第3の割り溝もしくは欠け溝を形成することを特徴とする請求項10乃至13のいずれかに記載の窒化物半導体チップの製造方法。
  15. 塩素がドーピングされたM面({1−100})窒化物半導体基板上に、p型層とn型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーをチップ分割することによって形成されるM面窒化物半導体チップであって、
    長方形の形状を有し、
    前記長方形の短辺Sの方向が窒化物半導体の<2−1−10>方向であり、
    前記長方形の長辺Lの方向が窒化物半導体の<0001>方向であり、
    前記長辺Lと短辺Sとの比が、1.01以上4以下であるあることを特徴とするM面窒化物半導体チップ。
JP2010008268A 2010-01-18 2010-01-18 窒化物半導体チップの製造方法および窒化物半導体チップ Expired - Fee Related JP5123331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010008268A JP5123331B2 (ja) 2010-01-18 2010-01-18 窒化物半導体チップの製造方法および窒化物半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010008268A JP5123331B2 (ja) 2010-01-18 2010-01-18 窒化物半導体チップの製造方法および窒化物半導体チップ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP25648399A Division JP4493127B2 (ja) 1999-09-10 1999-09-10 窒化物半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2010114465A true JP2010114465A (ja) 2010-05-20
JP5123331B2 JP5123331B2 (ja) 2013-01-23

Family

ID=42302727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010008268A Expired - Fee Related JP5123331B2 (ja) 2010-01-18 2010-01-18 窒化物半導体チップの製造方法および窒化物半導体チップ

Country Status (1)

Country Link
JP (1) JP5123331B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013535109A (ja) * 2010-06-18 2013-09-09 ソラア インコーポレーテッド 光学デバイス用のガリウム及び窒素含有三角形又は菱形形状の構成

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055640A (ja) * 1983-09-07 1985-03-30 Sanyo Electric Co Ltd 化合物半導体基板の分割方法
JPS61181177A (ja) * 1985-02-07 1986-08-13 Toshiba Corp 半導体発光素子
JPH07131069A (ja) * 1993-11-06 1995-05-19 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JPH08213692A (ja) * 1995-02-03 1996-08-20 Hitachi Ltd 半導体レーザ装置
JPH08222807A (ja) * 1995-02-10 1996-08-30 Nichia Chem Ind Ltd 窒化物半導体レーザ素子の光共振面の形成方法
JPH1027769A (ja) * 1996-07-10 1998-01-27 Toshiba Corp 半導体チップとその製造方法
JPH10335750A (ja) * 1997-06-03 1998-12-18 Sony Corp 半導体基板および半導体装置
JPH11103135A (ja) * 1997-07-30 1999-04-13 Mitsubishi Cable Ind Ltd GaN系結晶成長用基板およびその用途

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055640A (ja) * 1983-09-07 1985-03-30 Sanyo Electric Co Ltd 化合物半導体基板の分割方法
JPS61181177A (ja) * 1985-02-07 1986-08-13 Toshiba Corp 半導体発光素子
JPH07131069A (ja) * 1993-11-06 1995-05-19 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JPH08213692A (ja) * 1995-02-03 1996-08-20 Hitachi Ltd 半導体レーザ装置
JPH08222807A (ja) * 1995-02-10 1996-08-30 Nichia Chem Ind Ltd 窒化物半導体レーザ素子の光共振面の形成方法
JPH1027769A (ja) * 1996-07-10 1998-01-27 Toshiba Corp 半導体チップとその製造方法
JPH10335750A (ja) * 1997-06-03 1998-12-18 Sony Corp 半導体基板および半導体装置
JPH11103135A (ja) * 1997-07-30 1999-04-13 Mitsubishi Cable Ind Ltd GaN系結晶成長用基板およびその用途

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013535109A (ja) * 2010-06-18 2013-09-09 ソラア インコーポレーテッド 光学デバイス用のガリウム及び窒素含有三角形又は菱形形状の構成

Also Published As

Publication number Publication date
JP5123331B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
JP4493127B2 (ja) 窒化物半導体チップの製造方法
KR100854986B1 (ko) 화합물 반도체 소자 웨이퍼의 제조방법
JP5370262B2 (ja) 半導体発光チップおよび基板の加工方法
JP2001176823A (ja) 窒化物半導体チップの製造方法
US8062959B2 (en) Method of manufacturing semiconductor element
JP3491538B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4901477B2 (ja) 窒化化合物半導体素子およびその製造方法
JP5245904B2 (ja) 半導体レーザ素子の製造方法
KR101375433B1 (ko) 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자
JP2011129765A (ja) 半導体発光素子の製造方法
US8866186B2 (en) Group III nitride semiconductor light-emitting device
JP4710148B2 (ja) 窒化物半導体チップの製造方法
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
JP2003273470A (ja) Iii族窒化物半導体レーザ素子
CN112219287A (zh) 使用外延横向过生长制造非极性和半极性器件的方法
JP5025199B2 (ja) Iii族窒化物半導体発光素子
JP5123331B2 (ja) 窒化物半導体チップの製造方法および窒化物半導体チップ
JP2008034862A (ja) 窒化物半導体の成長方法
KR100674486B1 (ko) 질화물 반도체 발광 장치 및 그 제조 방법
JP4637503B2 (ja) 窒化物半導体レーザ素子の製造方法
JP4224952B2 (ja) 窒化物半導体発光素子及びその製造方法
KR200318416Y1 (ko) 질화물 반도체 레이저 소자
JP3659056B2 (ja) 窒化物半導体レーザ素子の製造方法
KR20240037325A (ko) 반도체 디바이스의 제조 방법 및 제조 장치
JP2001189531A (ja) 半導体基板および半導体発光素子およびその作製方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees