CN112219287A - 使用外延横向过生长制造非极性和半极性器件的方法 - Google Patents

使用外延横向过生长制造非极性和半极性器件的方法 Download PDF

Info

Publication number
CN112219287A
CN112219287A CN201980034576.0A CN201980034576A CN112219287A CN 112219287 A CN112219287 A CN 112219287A CN 201980034576 A CN201980034576 A CN 201980034576A CN 112219287 A CN112219287 A CN 112219287A
Authority
CN
China
Prior art keywords
group iii
iii nitride
island
nitride semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980034576.0A
Other languages
English (en)
Inventor
T.卡米卡瓦
S.甘德罗图拉
H.李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of CN112219287A publication Critical patent/CN112219287A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H01S5/221—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials containing aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种制造半导体器件的方法，包括：在III族氮化物衬底上或上方形成生长限制掩模，以及使用该生长限制掩模在III族氮化物衬底上生长一个或多个岛状III族氮化物半导体层。III族氮化物衬底具有大于0.1度的离轴取向的平面内分布；并且m平面取向的结晶表面平面的离轴取向朝向c平面为约+28度至约‑47度。岛状III族氮化物半导体层具有至少一个长边和短边，其中长边垂直于岛状III族氮化物半导体层的a轴。岛状III族氮化物半导体层不与相邻的岛状III族氮化物半导体层聚结。

Description

使用外延横向过生长制造非极性和半极性器件的方法
相关申请的交叉引用
本申请根据35U.S.C.第119(e)节要求Takeshi Kamikawa,Srinivas Gandrothula和Hongjian Li的于2018年3月30日提交的共同待决且共同转让的代理人案卷号G&C30794.0680USP1(UC 2018-427-1)的题为“METHOD OF FABRICATING NON-POLAR AND SEMI-POLAR DEVICES BY USING LATERAL OVERGROWTH”的美国临时专利申请序列号62/650487的权益，该申请通过引用聚结于此。
技术领域
本发明涉及一种使用外延横向过生长制造非极性和半极性器件的方法。
背景技术
一些器件制造商已使用非极性和半极性GaN衬底来生产用于照明、光学存储等的激光二极管(LD)和发光二极管(LED)。非极性和半极性GaN衬底用于避免大型热和压电电场，从而可以显著提高发射效率。然而，III族氮化物沿非极性和半极性方向的外延生长比沿极性c平面方向的生长更困难。
根据US20170092810A1，在外延生长之后，在非极性m平面III族氮化物膜的表面上观察到许多金字塔形的小丘。此外，出现波状表面，这使表面粗糙度变差。当在表面上制造激光结构时，这是非常严重的问题，因为该表面粗糙度可能导致光学增益的均匀性和器件工艺的波动。这也可能降低器件工艺的产率。此外，激光器的可靠性受到小丘和大表面粗糙度的影响。参见例如Applied Physics Letters 91,191906(2007)。
根据该文章，获得光滑表面的生长条件非常狭窄并且有严格的限制。一个问题是表面形态受离轴取向影响，并且众所周知，GaN晶片关于离轴取向具有大的平面内分布。因此，晶片内的表面形态大大改变。在这种情况下，产率低，这是一个大问题。参见例如Physica Status Solidi(a),Volume 214,Issue 8,1600829(2047)。
此外，根据该文章，观察到小丘小面在反向偏置条件下对泄漏电流的依赖性。他们表明，泄漏电流分布是由小丘小面对载体浓度和氧气浓度的依赖性引起的。在制造器件(例如LED、LD)、功率器件(例如肖特基势垒二极管(SBD))或金属氧化物半导体场效应晶体管(MOSFET)时，泄漏电流分布是一个问题。
另一个问题是使用非极性和半极性III族氮化物衬底在生长限制掩模上生长epi层导致epi层在掩模中的开口区域的中心聚结。在这种情况下，岛状III族氮化物层在epi层的近中心处具有凹区域或凹陷。在不同的生长条件下，存在岛状III族氮化物层在epi层的近中心处具有凸区域或凸起的情况。当试图获得epi层的平坦表面时，这两种情况都存在问题。
因此，在本领域中需要使用外延横向过生长(ELO)来平坦化非极性和半极性衬底上的外延层的改进方法。本发明满足这一需求。
发明内容
为了克服上述现有技术中的限制及克服在阅读和理解本说明书时将显而易见的其他限制，本发明公开了一种制造半导体器件的方法，包括：在III族氮化物衬底上或上方形成生长限制掩模，其中：所述III族氮化物衬底具有大于0.1度的离轴取向的平面内分布；m平面取向的结晶表面平面的离轴取向朝向c平面为约+28度至约-47度；并且使用所述生长限制掩模在III族氮化物衬底上生长一个或多个岛状III族氮化物半导体层。然后从III族氮化物衬底去除岛状III族氮化物半导体层。
所得到的岛状III族氮化物半导体层具有m平面取向的结晶表面平面的轴上取向和离轴取向，其中：所述m平面取向的结晶表面平面的离轴取向朝向c平面为约+28度至约-47度；所述岛状III族氮化物半导体层具有至少一个长边和短边，其中长边垂直于岛状III族氮化物半导体层的a轴；并且岛状III族氮化物半导体层不与相邻的岛状III族氮化物半导体层聚结。
岛状III族氮化物半导体层具有发射区域，其中发射区域距岛状III族氮化物半导体层的层弯曲区域的边缘至少1μm。发射区域距岛状III族氮化物半导体层的顶表面的边缘大于5μm。
岛状III族氮化物半导体层具有高度小于0.2μm的边缘生长区域，其中边缘生长区域的宽度小于5μm。
岛状III族氮化物半导体层还具有形成n电极的单独区域。
本发明还公开了一种使用ELO在半极性和非极性III族氮化物衬底上生长平坦的III族氮化物epi层的方法，从而减少或消除了金字塔形小丘、波浪形表面以及凹凸区域。
一方面，已经认识到，衬底的边缘导致表面的粗糙度恶化。因此，需要将生长区域(例如生长限制掩模中的开口区域)与衬底的边缘隔离。在本发明中，通过生长限制掩模隔离生长区域。
此外，衬底可能在其表面上具有凹坑和缺陷，这在使用金属有机化学气相沉积(MOCVD)进行外延生长之后导致粗糙表面。这已经众所周知一段时间了。一个凹坑可能会影响大面积的表面粗糙度。然而，将每个生长区域分开可以防止相邻区域中的表面粗糙度变差。在半极性和非极性外延生长中，重要的是将生长区域与衬底的边缘隔离开并且不影响大面积。
换句话说，生长区域被生长限制掩模围绕，生长限制掩模隔离生长区域。例如，生长限制掩模可以是介电膜或金属，例如SiO2、SiN、HfO2、Al2O3、MgF、W、Mo等。此外，生长限制掩模可以使用选自这些材料的多层。
使用ELO方法生长的III族氮化物层称为ELO III族氮化物层。当使用MOCVD或HVPE生长ELO III族氮化物层时，载气流包含氢气。
如果ELO III族氮化物层彼此聚结，则会引起表面粗糙度的波动。此外，聚结区域引起许多堆叠故障和错配位错。
因此，在本发明中，在相邻的岛状层彼此聚结之前，停止ELO III族氮化物层的生长。然后，ELO III族氮化物层的平坦区域基本上没有小丘。此后，在ELO III族氮化物层上生长III族氮化物半导体器件层，并且从III族氮化物衬底去除III族氮化物半导体器件层。它们彼此分离，因为在它们聚结之前就停止了MOCVD生长。该方法以高产率获得平坦的表面层和器件层。
本发明可以使用III族氮化物衬底或异质衬底。更优选地，本发明使用III族氮化物衬底，以便获得高质量的基于III族氮化物的半导体层并且避免在外延生长期间衬底的变弯或弯曲。本发明还获得了低缺陷密度器件。
只要能够通过生长限制掩模使基于III族氮化物的半导体层生长，就可以使用任何基于III族氮化物的衬底或异质衬底，例如蓝宝石、SiC、LiAlO2、Si等。
此外，基于III族氮化物的半导体层和基于III族氮化物的衬底还可包括Al、In和B以及其他杂质，例如Mg、Si、O、C、H等。
ELO III族氮化物层在III族氮化物衬底上在开口区域处和/或通过在该开口区域处的中间层外延生长。ELO III族氮化物层和III族氮化物半导体器件层的质量非常高，并且由岛状基于III族氮化物的半导体层构成的器件具有非常高的质量。此外，岛状III族氮化物半导体层具有平坦的表面形态而没有小丘，其通常在非极性和半极性衬底上生长外延层之后出现在外延层表面上。
在MOCVD或HVPE中，最好使用包含氢的载气。氢在生长初期起关键作用。根据现有技术，已经表明，在利用MOCVD的GaN层生长期间，氢载气使表面形态变差。然而，当生长区域被生长限制掩模包围时，情况变化。
包含氢的载气有效地蚀刻开口区域中的epi层的边缘侧。该效果防止epi层在开口区域的两侧开始生长。
如果载气不包含氢，则在开口区域的两侧会有epi层的许多芯。随着进一步生长，epi层的芯将在开口区域的中心或附近聚结。因此，ELO III族氮化物层具有凹陷区域。该生长已经发生在各种非极性和半极性平面上。
另一方面，可以使用包括氢气的载气，其中在生长的早期，外延层的芯形成在开口区域的中心或附近。在这种情况下，ELO III族氮化物层没有任何凹陷区域或金字塔形小丘，并且可以获得非常平坦和光滑的表面粗糙度。
由于上述原因，当生长ELO III族氮化物层时，最好至少在生长开始时使用包含氢的载气。此外，载气可以仅是氢气或者氢气和氮气的混合物。
在本发明中，也可以从衬底去除岛状层。同质外延层很难从衬底去除，因为同质外延层与衬底表面之间没有异质界面。然而，使用本发明，可以以快速且容易的方式从衬底去除同质外延岛状层。
例如，去除衬底的方法可以使用生长限制掩模，其可以是介电膜或金属，例如SiO2、SiN、HfO2、Al2O3、MgF等。生长限制掩模和掩模上的通过ELO生长的任何后续III族氮化物层之间的界面具有较弱的结合强度。将结合区域(开口区域宽度)控制为大于或小于芯片尺寸。另外，ELO方法提供了***点和***界面。因此，容易从衬底剥离同质外延层。
此外，这些方法使用与m平面的***。m平面是GaN平面中最容易***的平面。该方法还可以容易地确定***点。例如，***点可以是生长限制掩模的边缘。一种改进是在去除衬底之前，使用氢氟酸(HF)、缓冲的HF(BHF)或另一种蚀刻剂溶解掩模。
之后，使用低温熔融金属和/或焊料将晶片结合到支撑衬底，其中金属被蚀刻剂溶解。结合部分是III族氮化物衬底上的III族氮化物层。可以利用具有与III族氮化物衬底不同的热膨胀的支撑衬底。结合后将两个衬底加热或冷却。由于热膨胀的差异，应力被施加到结合至支撑衬底的III族氮化物层。该应力被施加到III族氮化物层与衬底之间的III族氮化物层的部分。***从作为生长限制掩模的边缘的***点开始。最后，***到达***点的相对侧。然而，需要触发才能开始***。
与上述情况一样，可以使用来自热膨胀差异的应力来触发***。然而，可能不必使用这种应力。例如，可以使用超声波等触发***。如果可以使用机械去除(例如超声波***)，则由于m平面的***，可以快速去除衬底且应力非常弱。此外，***点是楔形的，这使得容易确定***点。而且，***点的形状对于实现高产率很重要。
使用这些方法，可以容易地从基于III族氮化物的衬底和晶片(包括大尺寸例如超过2英寸的晶片)去除器件层。
另外，岛状基于III族氮化物的半导体层不会彼此聚结，并且释放了内部应变，这避免了任何裂纹的出现。
作为本发明的主要目的，即使基于III族氮化物的衬底或异质衬底具有离轴取向的大的平面内分布，也可以获得具有大面积的光滑表面而没有小丘或波状粗糙度。
在本发明中，不需要从衬底去除岛状III族氮化物层。如果从衬底去除岛状III族氮化物层，则可以使用上述方法。
附图说明
现在参考附图，其中相同的附图标记始终表示相应的部分：
图1是根据本发明实施例的结构的示意图，该结构包括其上沉积有各种层的衬底。
图2(a)、2(b)、2(c)、2(d)、2(e)和2(f)是示出根据本发明实施例的结构的制造的示意图。
图3(a)和3(b)是示出根据本发明实施例的在生长限制掩模上的半导体层的生长的示意图。
图4(a)和4(b)是示出根据本发明实施例的生长限制掩模的示意图。
图5是示出根据本发明实施例的实验结果的照片。
图6(a)、6(b)、6(c)、6(d)、6(e)、6(f)、6(g)、6(h)和6(i)是示出根据本发明实施例的实验结果的照片。
图7(a)、7(b)和7(c)是示出根据本发明实施例的生长限制掩模的示意图。
图8(a)和8(b)是示出根据本发明实施例的器件结构及其制造的示意图。
图9(a)和9(b)是示出根据本发明实施例的结构去除过程的示意图，图9(c)是去除的结构的照片。
图10(a)、10(b)、10(c)和10(d)是示出根据本发明实施例的实验结果的照片。
图11(a)和11(b)是示出根据本发明实施例的晶体取向的示意图。
图12是示出根据本发明实施例的器件结构的示意图。
图13是示出根据本发明的实验结果的一系列照片。
图14(a)和14(b)是示出根据本发明的实验结果的示意图和照片。
图15(a)和15(b)是示出根据本发明实施例的半导体生长结构的示意图，图15(c)是图15(b)的结构的照片。
图16是示出根据本发明实施例的实验结果的示意图和照片。
图17(a)、17(b)和17(c)是示出根据本发明实施例的在生长限制掩模上的半导体层的生长的示意图。
具体实施方式
在优选实施例的以下描述中，参考了可以实践本发明的特定实施例。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以进行结构改变。
概述
本发明描述了一种制造半导体器件的方法，包括：获得用于生长在非极性或半极性III族氮化物衬底上的外延III族氮化物层的光滑平坦表面，然后在该表面上制造半导体器件。
在一实施例中，该方法包括以下步骤：
·在衬底上直接或间接形成具有多个条状开口区域的生长限制掩模，该衬底可以是III族氮化物衬底或异质衬底，其中：
ο衬底具有大于0.1度的离轴取向的平面内分布；m平面取向的结晶表面平面的离轴取向朝向c平面为约+28度至约-47度；以及
ο开口区域具有长边和短边，长边垂直于a轴方向；
·使用生长限制掩模在衬底上生长一个或多个岛状III族氮化物半导体层，其中：
ο在氢气氛中生长岛状基于III族氮化物的半导体层；以及
ο生长在平行于生长限制掩模的条状开口区域的方向上延伸，其中岛状基于III族氮化物的半导体层不聚结；以及
·从III族氮化物衬底去除岛状III族氮化物半导体层。
所得的岛状III族氮化物半导体层具有m平面取向的结晶表面平面的轴上取向和离轴取向，其中：m平面取向的结晶表面平面的离轴取向朝向c平面为约+28度至约-47度；岛状III族氮化物半导体层具有至少一个长边和短边，其中长边垂直于岛状III族氮化物半导体层的a轴；并且岛状III族氮化物半导体层不与相邻的岛状III族氮化物半导体层聚结。
岛状III族氮化物半导体层具有发射区域，其中发射区域距岛状III族氮化物半导体层的层弯曲区域的边缘至少1μm，并且发射区域距岛状III族氮化物半导体层的顶表面的边缘大于5μm。
岛状III族氮化物半导体层具有高度小于0.2μm且宽度小于5μm的边缘生长区域。
岛状III族氮化物半导体层还具有形成n电极的单独区域。
最后，使用岛状III族氮化物半导体层制造的器件可以包括发光二极管(LED)、激光二极管(LD)、肖特基势垒二极管(SBD)或金属氧化物半导体场效应晶体管(MOSFET)，其在平坦表面区域和/或开口区域上被处理。
半导体结构与制造方法
图1是示出根据本发明实施例的半导体结构的示意图，其中该结构包括衬底101、生长限制掩模102、开口区域103、非生长区域104、ELO III族氮化物层105、III族氮化物半导体器件层106、平坦表面区域107、层弯曲区域108以及可包括发光区域110的岛状III族氮化物半导体层109(其形成在平坦表面区域107和层弯曲区域108上)。
用于制造半导体结构的方法包括以下步骤：
1.ELO+III族氮化物半导体层。
如图2(a)所示，III族氮化物层105(例如GaN层)通过ELO在采用SiO2生长限制掩模102图案化的衬底101上生长。
衬底101可以包括例如GaN衬底、AlN衬底、m平面蓝宝石衬底等。在一实施例中，使用了GaN衬底101，其生长表面是具有朝向c平面(0001)为-47度至+47度的离轴取向的m平面。
生长限制掩模102的图案化的SiO2的宽度为20μm，间隔为150μm，其中生长限制掩模102的SiO2条沿着<0001>轴。ELO III族氮化物层105不聚结在生长限制掩模102的SiO2的顶部上。然后，生长包括III族氮化物半导体器件层106的epi层，其具有平坦表面区域107和层弯曲区域108，从而得到岛状III族氮化物半导体层109，其可以包括GaN层、AlGaN层、AlInGaN层等。
然后可以在平坦表面区域107上的岛状III族氮化物半导体层109上执行脊工艺以形成LD器件。可替代地，可以制造LED器件或其他器件。
2.通过湿蚀刻溶解生长限制掩模。
如图2(b)所示，生长限制掩模102的SiO2使用诸如氟化氢(HF)、缓冲的HF(BHF)等的化学溶液溶解，或者以其他方式被去除。这使得更易于从GaN衬底101***器件。最好在从衬底101去除epi层之前执行该工艺。
3.TCO p-焊盘沉积+脊工艺。
如图2(c)所示，对ZrO2层201图案化，并在器件上沉积顶侧p-触点202(例如TCO(透明导电氧化物))，然后是p-焊盘203。另外，可以使用p-AlGaN覆盖层和电极，但本发明不限于这些结构。
4.结合支撑衬底。
如图2(d)所示，使用金属-金属结合或焊接技术将器件倒装芯片结合到作为支撑衬底204的载体晶片(Si、Cu、Cu-W等)。
5.加热支撑衬底。
如图2(e)所示，加热支撑衬底204以在***点205处并在整个***表面206上从衬底101移除器件。可替代地，可以冷却支撑衬底204以实现该功能。
6.N-电极沉积。
如图2(f)所示，背面n触点207比如TCO、Ti/Al、Ti/Au、Hf/Al/Mo/Au等沉积到器件上。然而，n触点207不限于这些材料。
6.芯片划线。
如图3(a)-3(b)所示，可以执行芯片划线以分离器件，其中图3(a)示出了由无生长区域104分开的平坦表面区域107、层弯曲区域108和岛状基于III族氮化物的半导体层109的俯视图，图3(b)是图3(a)的放大部分，示出了LD器件的附加特征，包括脊条结构301、蚀刻的镜面区域302和芯片划线303。
术语的定义
基于III族氮化物的衬底
只要基于III族氮化物的衬底101能够通过生长限制掩模102来生长基于III族氮化物的半导体层，就可以使用在{1-100}、{20-21}、{20-2-1}、{10-11}、{10-1-1}平面等或比如来自块状GaN或AlN晶体的其他平面上切成薄片的任何III族氮化物衬底101。块状GaN衬底离轴取向是以0度至+47度从m平面朝向c平面。
基于III族氮化物的衬底101和块状GaN可以包括Al、In、B等。
基于III族氮化物的半导体层
基于III族氮化物的半导体层包括ELO III族氮化物层105、III族氮化物半导体器件层106和岛状基于III族氮化物的半导体层109。这些基于III族氮化物的半导体层可以包括In、Al和/或B以及其他杂质，例如Mg、Si、Zn、O、C、H等。
尽管可以使用其他III族氮化物层，但ELO III族氮化物层105通常包括GaN层。
III族氮化物半导体器件层106通常包括两层或更多层，包括n型层、未掺杂层和p型层中的至少一层。III族氮化物半导体器件层106可以包括一个或多个GaN层、AlGaN层、InGaN层、AlGaInN层等。
岛状基于III族氮化物的半导体层109通常形成有沿着(1-10a)平面(其中a是任意整数)、(11-2b)平面(其中b是任意整数)或在晶体学上等效于这些的平面的侧面，或者岛状III族氮化物半导体层109的侧面包括(1-10a)平面(其中a是任意整数)。
彼此相邻的岛状III族氮化物半导体层109之间的距离通常为30μm以下，优选为10μm以下，但不限于这些值。岛状III族氮化物半导体层109之间的距离优选为无生长区域104的宽度。
如图4(a)和4(b)所示，岛状III族氮化物半导体层109具有短边401和长边402，其中长边402垂直于a轴。
在各种实施例中，岛状III族氮化物半导体层109可以用于制造发光二极管、激光二极管、肖特基二极管、光电二极管、晶体管等，但不限于这些器件。本发明对于微型LED和LD特别有用，例如边缘发射激光器(EEL)和竖直腔表面发射激光器(VCSEL)。
电极的数量和布置取决于半导体器件的类型，并且通常设置在预定部分。
生长限制掩模
生长限制掩模102包括介电层，例如SiO2、SiN、SiON、Al2O3、AlN、AlON、MgF，或者难熔金属或贵金属，例如W、Mo、Ta、Nb、Rh、Ir、Ru、Os、Pt等。生长限制掩模102可以是选自以上材料的层压结构。它也可以是多层堆叠结构，其选自上述材料。
在一实施例中，生长限制掩模102的厚度为约0.05-3μm。掩模的宽度优选大于20μm，更优选地，宽度大于40μm。
氢蚀刻的效果
在本发明中，载气可以包括氢气。氢气具有腐蚀GaN层或降低其生长速率的效果。生长限制掩模102的宽度影响这些效果。在生长限制掩模102上没有生长GaN层，因此用于蚀刻GaN层的氢的面积消耗非常低。
因此，到达开口区域103的边缘的氢原子的数目增加，使得开口区域103的边缘强烈受到氢蚀刻影响。另一方面，与边缘相比，到达开口区域103的中心的氢原子的数目减少。
在图5中可以看到该效果。为简化起见，图案化的衬底101具有约100μm的宽开口区域。如图5所示，开口区域103的边缘区域501比其中心区域薄，这显示了氢蚀刻的效果。
如图6(a)-6(i)所示，该效果也影响开始时层的生长。例如，如图6(b)所示，氢蚀刻的效果使得芯601形成在开口区域103的中心，这避免了在ELO III族氮化物层105的中心形成凹陷区域。
由于上述原因，生长限制掩模102越宽，在开口区域103的边缘处的氢蚀刻的效果越强。因此，掩模102的宽度优选大于20μm，更优选地，宽度大于40μm。然而，在生长限制掩模102上存在碎屑的情况下，生长限制掩模102的宽度优选在180μm之下。
此外，开口区域103的宽度优选大于2μm。如果开口区域103的宽度小于2μm，则由于氢蚀刻的效果，在氢载气条件下难以在开口区域103处生长GaN层。
生长限制掩模的方向
在一示例中，生长限制掩模102包括多个条状开口区域103，在图7(a)-7(c)中示为103。条状开口区域103分别以第一间隔和第二间隔周期性地沿平行于基于III族氮化物的半导体层的11-20方向的第一方向和平行于基于III族氮化物的半导体层的0001方向的第二方向布置，并且沿第二方向延伸。
条状开口区域103的宽度通常在第二方向上恒定，但可以根据需要在第二方向上改变。
生长限制掩模102包括：多个条状开口区域103，其周期性地在平行于ELO III族氮化物层105的11-20方向的第一方向上布置并且在平行于ELO III族氮化物层105的1-100方向的第二方向上延伸；以及多个条状开口区域103，其以与条状开口区域103相同的间隔在第一方向上周期性地布置并且相对于条状开口区域103偏移半个间隔，并且在第二方向上延伸，使得多个条状开口区域103在第二方向上与条状开口区域103的端部重叠预定距离。这些条状开口区域103的宽度通常在第二方向上恒定，但根据需要可以在第二方向上改变。
如图7(c)所示，在这种情况下，衬底101不具有重叠区域。间距c是在平行于1-100方向的方向上岛之间的距离。在这种情况下，容易获得没有小丘的光滑表面。
平坦表面区域
平坦表面区域107位于层弯曲区域108之间。此外，平坦表面区域107在生长限制掩模102上。
半导体器件的制造主要在平坦表面区域107上进行。平坦表面区域107的宽度优选为至少5μm，更优选为10μm以上。平坦表面区域107对于每个半导体层的厚度具有高均匀性。
层弯曲区域
图8(a)-8(b)示出了层弯曲区域108以及可以保留在器件中的弯曲有源区域801。层弯曲区域108的定义是包括弯曲有源区域801的弯曲有源区域801之外的区域。
可以在层弯曲区域108上部分地执行器件的制造。更优选地，通过蚀刻去除在弯曲层区域108处的层。例如，最好通过使用诸如干蚀刻或湿蚀刻的蚀刻工艺来去除层弯曲区域108中的有源层的至少一部分。
如果使用非极性或半极性衬底101，则岛状III族氮化物半导体层109在一侧具有两个或三个小面802、803、804。在三个小面的情况下，第一小面802是形成脊结构的主要区域，而第二小面803和第三小面804包括在层弯曲区域108中。
如果包括有源层的层弯曲区域108保留在LED器件中，则从有源层发射的光的一部分被重新吸收。结果，优选通过蚀刻去除层弯曲区域108中的有源层的至少一部分。
如果包括有源层的层弯曲区域108保留在LD器件中，则激光模式可能由于低折射率(例如InGaN层)而受到层弯曲区域108影响。结果，优选通过蚀刻去除层弯曲区域108中的有源层的至少一部分。更优选地，可以执行两次蚀刻，其中在从衬底101去除epi层之前，第一蚀刻去除第二小面803区域中的有源层，并且在从衬底101去除epi层之后，第二蚀刻去除第三小面804区域中的有源层。如果层弯曲区域108保留在LD器件中，则脊条结构的边缘应距层弯曲区域108的边缘至少1μm以上。
发射区域是电流注入区域。在LD情况下，发射区域是脊结构。在LED情况下，发射区域是形成p触点电极的区域。在LD和LED情况下，发射区域的边缘应距层弯曲区域108的边缘至少1μm以上，更优选为5μm。
从另一角度来看，除了开口区域103之外，平坦表面区域107的外延层的缺陷密度小于开口区域103的外延层。因此，更优选的是脊条结构形成在包括其翼部的平坦表面区域107上。
第一和第二支撑衬底
必要时，用于制造半导体器件的方法还可以包括以下步骤：在从III族氮化物衬底101剥离岛状III族氮化物半导体层109之前，将第一支撑衬底结合到岛状III族氮化物半导体层109的暴露表面侧并且将第一支撑衬底结合到III族氮化物衬底101的暴露表面侧。第一和第二支撑衬底可以由元素半导体、化合物半导体、金属、合金、基于氮化物的陶瓷、基于氧化物的陶瓷、金刚石、碳、塑料等构成，并且可以包括由这些材料制成的单层结构或多层结构。可以将诸如焊料等的金属或有机粘合剂用于第一和第二支撑衬底的结合，并且根据需要选择。
支撑膜
图9(a)-9(b)示出了在从衬底101去除器件时使用支撑膜901。支撑膜901可以是胶带、UV带、聚酰亚胺带等，但不限于这些材料。
在一实施例中，支撑膜901包括一层聚酰亚胺带(20-50μm)，其被滚动地施加到p-焊盘203的金属层的表面。在轻轻地拉动带901远离衬底101的表面时并沿着***表面206，在***点205处发生断裂。以这种方式去除的器件棒的图像在图9(c)中示出。
而且，为了防止剥落之后薄膜的过度弯曲，带901的外部可以用于将样品固定到框架。
制造方法
制造半导体器件的方法可以进一步包括在III族氮化物衬底101上形成生长限制掩模102的步骤。
例如，m平面(1-100)独立GaN衬底101可以与SiO2的生长限制掩模102一起使用。如图7(a)-7(c)所示，开口区域103在与<1-100>平行的方向上。如果使用半极性(20-21)、(20-2-1)衬底101，则开口区域103分别在平行于[-1014]、[10-14]的方向上。开口区域103具有的宽度b为2μm至180μm，更优选地为4μm至50μm，这使得易于获得光滑表面。
金属有机化学气相沉积(MOCVD)用于外延生长。三甲基镓(TMGa)、三甲基铟(TMIn)和三乙基铝(TMAl)用作III族元素源。氨气(NH3)用作供应氮气的原料气。氢气(H2)和氮气(N2)用作III族元素源的载气。重要的是将氢包含在载气中以获得用于epi层的光滑表面。
盐和双(环戊二烯基)镁(Cp2Mg)用作n型和p型掺杂剂。压力设置为50至760托。GaN生长温度范围为1050至1250℃。
在约2-8小时生长时间之后，岛状III族氮化物半导体层109具有以下尺寸：
·厚度：20-60μm；以及
·棒宽度：40-150μm(其中棒宽度是岛状III族氮化物半导体层109的宽度)。
该方法可以包括在衬底101上生长基于III族氮化物的半导体层之后，将第一支撑衬底结合到基于III族氮化物的半导体层的上表面侧，然后从基于III族氮化物的衬底101剥离第一支撑衬底和基于III族氮化物的半导体层。
另外，该方法可以进一步包括以下步骤：在从衬底101剥离第一支撑衬底和岛状III族氮化物半导体层109之后，在暴露的岛状III族氮化物半导体层109的表面上形成一个或多个电极。
根据需要，制造半导体器件的方法还可包括以下步骤：在衬底101上生长岛状III族氮化物半导体层109之后，在岛状III族氮化物半导体层109的上表面上形成一个或多个电极。可以在使用***技术去除基于III族氮化物的半导体层之后形成n电极。
该方法可以进一步包括通过湿蚀刻剂去除生长限制掩模102的至少一部分或优选地几乎全部或最优选地全部的步骤。然而，该工艺并不总是必须去除衬底101。同样，根据需要，可以在与基于III族氮化物的半导体层接合的一侧上在第一支撑衬底的主表面上形成导体薄膜或导体线。
根据本发明，从生长限制掩模102的条状开口区域103在生长限制掩模102上横向生长的岛状III族氮化物半导体层109的结晶度非常高，并且可以获得由高质量半导体晶体制成的基于III族氮化物的半导体层。
此外，使用基于III族氮化物的衬底101可以获得两个优点。一个优点是，与使用蓝宝石衬底101相比，可以获得高质量的岛状III族氮化物半导体层109，例如具有非常低的缺陷密度。另一个优点是，通过对外延层和衬底101使用相似或相同的材料，它可以减小外延层中的应变。而且，由于相似或相同的热膨胀，该方法可以减少在外延生长期间衬底101的弯曲量。如上所述，效果是可以提高生产率以改善温度均匀性。然而，也可以使用异质衬底101，比如蓝宝石(m平面)、LiAlO2、SiC、Si等。更优选地，由于上述原因，可以使用独立III族氮化物衬底101。如果使用异质衬底101，则由于在***点处的结合强度弱而易于去除。
因此，本发明公开了：由基于III族氮化物的半导体构成的衬底101；具有直接或间接设置在衬底101上的一个或多个条状开口区域103的生长限制掩模102，；以及沿(1-100)平面取向在使用生长限制掩模102的衬底101上生长的一个或多个岛状III族氮化物半导体层109，其中，生长限制掩模102的条状开口区域103具有长边和短边，其中长边在垂直于岛状III族氮化物半导体层109的a轴方向的方向上，如图7(a)、7(b)和7(c)所示。
在一实施例中，通过溅射或电子束蒸发或PECVD(等离子体增强化学气相沉积)来沉积生长限制掩模102；但不限于这些方法。
而且，当生长多个岛状III族氮化物半导体层109时，这些层109彼此分离，即被隔离地形成，因此在每个岛状III族氮化物半导体层109中产生的拉伸应力或压缩应力被限制在岛状基于III族氮化物的半导体层109内，并且拉伸应力或压缩应力的作用不会落在其他基于III族氮化物的半导体层上。
而且，由于生长限制掩模102和ELO III族氮化物层105没有化学结合，因此可以通过在生长限制掩模102和ELO III族氮化物层105之间的界面处引起的滑动来缓和ELO III族氮化物层105中的应力。
而且，如由图1和图4(a)-4(b)中的无生长区域104所示，在每个岛状III族氮化物半导体层109之间的间隙的存在导致衬底101具有成行的多个岛状III族氮化物半导体层109，其具有挠性，因此在施加外力时容易变形并且能够弯曲。
因此，即使在衬底101中发生轻微的翘曲、弯曲或变形，也可以通过小的外力容易地对此进行校正，从而避免出现裂纹。结果，可以通过真空吸盘来处理衬底101，这使得半导体器件的制造过程更容易进行。
如所说明的，可以通过抑制衬底101的弯曲来生长由高质量半导体晶体制成的岛状III族氮化物半导体层109，此外，即使当基于III族氮化物的半导体层非常厚时，也可以抑制出现裂纹等，从而可以容易地实现大面积半导体器件。
第一实施例
说明根据第一实施例的基于III族氮化物的半导体器件及其制造方法。
在第一实施例中，首先提供衬底101，并且在衬底101上形成具有多个条状开口区域103的生长限制掩模102。在该实施例中，衬底101由III族氮化物半导体比如GaN制成。
一些衬底101可被准备为具有不同的离轴取向。图6(d)具有在具有不同离轴取向(标记为错位“(朝向c轴、a轴))的衬底101上的岛状III族氮化物半导体层109的表面的四个SEM(扫描电子显微镜)图像，其中载气为H2。离轴取向从m平面朝向c轴(即c平面)的范围达-1度，而朝向a轴(即a平面)为0度(即小于0.02度)。在该实施例中，衬底101具有小于0.2度的轴上取向。
制作图案化的衬底
例如，要在GaN衬底上生长的基于III族氮化物的半导体层的厚度为约5至80μm，但不限于这些值。如本文所述，从生长限制掩模102的表面到基于III族氮化物的半导体层的上表面测量基于III族氮化物的半导体层的厚度。
生长限制掩模102可以由绝缘体膜形成，例如通过等离子体化学气相沉积(CVD)、溅射、离子束沉积(IBD)等沉积在衬底101上的SiO2膜，其中SiO2膜然后通过使用预定的光掩模的光刻和蚀刻被图案化。该实施例中的SiO2膜的厚度为0.3μm，但不限于该值。
使用生长限制掩模102，通过气相沉积方法，例如金属有机化学气相沉积(MOCVD)方法，在(1-100)平面取向上以岛状形状生长ELO III族氮化物层105。在这种情况下，衬底101的表面在开口区域103中暴露，并且在其上选择性地生长ELO III族氮化物层105，并且在生长限制掩模102上连续地横向生长。在ELO III族氮化物层105与相邻的ELO III族氮化物层105聚结之前停止生长。
ELO III族氮化物层105的厚度很重要，因为它决定平坦表面区域107的宽度。优选地，平坦表面区域107的宽度为20μm以上。
ELO III族氮化物层105的厚度优选地尽可能地薄。这是为了减少处理时间并容易地蚀刻开口区域103。
ELO的生长率是平行于GaN衬底101的11-20轴的横向方向的生长率与平行于GaN衬底101的1-100轴的竖直方向的生长率的比率。ELO的比率优选较高，其中ELO的比率＝横向生长速率/竖直生长速率。优化生长条件，可以将ELO的比率控制在0.4到4之间。
接下来，在ELO III族氮化物层105上生长III族氮化物器件层106。III族氮化物器件层106由多个基于III族氮化物的层构成。
生长限制掩模
生长限制掩模102直接设置在包括基于III族氮化物的半导体的衬底101上。具体地，生长限制掩模102直接接触设置，或者通过由基于III族氮化物的半导体制成的通过MOCVD或溅射等生长的中间层间接设置。生长限制掩模102的两个示例在图7(a)和7(b)中示出。
图7(a)中所示的生长限制掩模102包括多个开口区域103，其分别周期性地以间隔p1和p2在平行于(1-100)平面取向的III族氮化物半导体衬底101的11-20方向的第一方向上和在平行于III族氮化物半导体衬底101的0001方向的第二方向上布置，在第二方向上延伸。一对开口区域103中的每个分别在第二方向上彼此相邻达长度q。开口区域103的长度a例如为200至3500μm；宽度b例如为2至180μm；开口区域103的间隔p1例如为20至180μm；间隔p2例如为200至2000μm。
岛状III族氮化物半导体层109具有长边和短边。优选地，长边垂直于a轴方向。在这种情况下，如图6(b)的最右边的图像所示，epi层的芯601在开口区域103的中央沿着与a轴方向垂直对准。通过这样做，可以控制生长的开始，从而易于在ELO III族氮化物层105的平坦表面区域107中获得光滑表面。
生长限制掩模的典型尺寸
通常，用于本发明的生长限制掩模102具有如下尺寸。在一实施例中，使用m平面GaN衬底101。如图7(c)所示，生长限制掩模102形成有0.3μm厚SiO2膜，其中开口区域103的长度a为1200μm；宽度b为20μm；开口区域103的间隔p1为80μm；间隔p2为1300μm；开口区域103之间的掩模102条的宽度为60μm；开口区域103与开口区域103之间在1-100方向上的距离为100μm。
限制生长掩模的开口区域
图7(b)中所示的生长限制掩模102包括多个开口区域103，其周期性地以间隔p1在平行于(1-100)平面取向的III族氮化物半导体衬底101的11-20方向的第一方向上布置，并且在平行于III族氮化物半导体衬底101的0001方向的第二方向上延伸。为了防止如后所述在III族氮化物半导体衬底101的0001方向上的两个端部压花，生长限制掩模102还包括多个开口区域103，其以与开口窗口103相同的间隔p1在第一方向上周期性地布置，相对于开口区域103偏移间隔p1的一半，并且延伸在第二方向延伸，使得多个开口区域103在第二方向上与开口区域103的端部重叠达长度q。
开口区域103的长度a例如为200至3500μm；宽度b例如为4至60μm；开口区域103的间隔p1例如为20至120μm；掩模102条的宽度L例如为p1-b，因此在p1＝55μm，b＝5μm的情况下，L为50μm、开口区域103的端部彼此的重叠长度r为35至40μm。
开口区域的优点
使用图1所示的生长限制掩模102生长ELO III族氮化物层105和岛状III族氮化物半导体层109具有许多优点。
在图4和7所示的生长限制掩模102中，由于开口区域103的纵向方向沿0001方向，因此基于III族氮化物的半导体的生长率在开口区域103的两端很低，在0001方向上彼此相对的岛状III族氮化物半导体层109不聚结，并且岛状III族氮化物半导体层109可以彼此分离。此时，岛状III族氮化物半导体层109在0001方向上的尺寸变得几乎等于开口区域103的长度a。
在被包括具有低生长速率的平面的平面包围的岛状III族氮化物半导体层109中，当在具有低生长速率的相对平面中相邻的III族氮化物半导体层109之间的距离较大时，会产生以下缺点。即，在相邻的岛状III族氮化物半导体层109之间的生长限制掩模102的条中，由于未在此处消耗原料气，所以气体浓度上升，并且在连接相邻的III族氮化物半导体层109的方向上产生浓度梯度，并且通过根据浓度梯度的扩散，在岛状III族氮化物半导体层109的边缘部分处供应大量的原料气。结果，岛状基于III族氮化物的半导体层109的边缘部分的厚度与其他部分相比变得更大，并且变为凸起形状。更具体地，在生长速率较小的0001方向上相邻的岛状基于III族氮化物的半导体层109之间的生长限制掩模102的条处，在此未消耗原料气，因此气体浓度上升，并且产生0001方向上的浓度梯度，并且通过根据浓度梯度的扩散，在岛状III族氮化物半导体层109的0001方向上的边缘部分处供应大量原料气。结果，在岛状III族氮化物半导体层109的0001方向上的边缘部分的厚度与其他部分相比变得更大，并且变为凸起形状。岛状III族氮化物半导体层109的边缘部分的特定凸起形状不仅引起基于III族氮化物的半导体器件的结构不便，而且在随后的光刻等制造工艺中产生问题。
为了防止由边缘部分的特定凸起形状引起的岛状III族氮化物半导体层109的厚度均匀，相邻的岛状III族氮化物半导体层109尽可能地靠近，并且不必从生长开始就产生原料气的平面内均匀性。为此，在图7(b)所示的生长限制掩模102中，在11-20方向上彼此相邻的一对开口区域103之间的区域的二等分线形成为使得开口区域103与分别在0001方向上彼此相邻的开口区域103的相对端部重叠达长度q。
结果，可以通过由生长岛状III族氮化物半导体层109引起的原料气的消耗来获得气体浓度的平面内均匀性。最后，可以获得岛状III族氮化物半导体层109的厚度的均匀性。
ELO III族氮化物层的生长条件
岛状III族氮化物半导体层109的生长条件可以是与ELO III族氮化物层105相同的MOCVD生长条件。例如，GaN层的生长在温度为950-1200℃、压力为15kPa下进行。为了生长GaN层，将三甲基镓(TMG)和氨(NH3)用作原料气，而载气仅为氢(H2)，其中硅烷(SiH4)作为掺杂剂气体。生长时间为4小时。
生长气体流量如下：TMG为12sccm，NH3为8slm，载气为3slm，SiH4为1.0sccm。V/III比约为7700。然后，可以获得20μm厚的ELO III族氮化物层105。
隔离区域与增长的影响
另外，如图4(a)-4(b)所示，基于III族氮化物的半导体层与衬底101的边缘隔离。
图10(a)是没有图案的半极性(20-21)衬底上的GaN层的照片，其中用虚线包围的衬底101的边缘的形状不均匀。因此，芯的生长速率和形状不稳定，从而衬底101的边缘区域具有粗糙表面。
非极性III族氮化物衬底101例如m平面III族氮化物衬底101具有相似结果。如图10(b)左侧的两个图像所示，在衬底101上有许多没有图案的随机形状的芯1001，这导致大量的表面粗糙度。另一方面，如图10(b)右侧的两个图像所示，由于隔离区域，在用SiO2 102的生长限制掩模102图案化的衬底101上具有光滑表面。
至少开口区域103应当与衬底101的小面隔离，小面在图10(a)中由虚线包围。这些小面垂直于a轴。优选地，开口区域103与从投影的c轴垂直的小面隔离。
因此，为了在平坦表面区域107中获得光滑表面，应该将基于III族氮化物的半导体层与衬底101的边缘隔离。
在图10(c)-10(d)的图像中示出了其他示例，其中图10(c)的衬底是(10-1-1)，图10(d)的衬底是(1-100)而没有离轴取向。图10(c)和10(d)都包括未图案化1002和图案化1003的衬底101的图像，其同时通过MOCVD生长。没有图案化1002的衬底101的表面形态是粗糙的，在表面上具有不均匀的边缘和凹坑。另一方面，图案化1003的衬底101具有非常光滑的表面。图案化1003的衬底101的放大部分在生长限制掩模102上显示一些碎屑，但ELO III族氮化物层105的表面非常光滑。而且，当优化生长条件时，碎屑消失。通常，(10-1-1)平面可能会获得粗糙表面，但使用图案化1003的衬底101可以产生光滑表面。
不同的载气条件
为了比较取决于载气的影响，已经在氢载气条件和氮载气条件下生长了两个样品。
如图6(a)的三个图像所示，它们反映了在(1-100)、(20-21)和(20-2-1)平面上的生长，氮载气条件导致在ELO III族氮化物层105的中心的表面上形成的凹陷区域。如上所述，原因是在开口区域103的边缘处缺少氢蚀刻。
如图6(c)的两个图像所示，氢载气条件不存在相同的问题。
如图6(b)的两个图像所示，在生长开始时制成的芯601形成在开口区域103的中心。这种生长避免了在中心聚结芯601，使得凹陷区域已经从ELO III族氮化物层105消失。
图6(a)、6(b)和6(c)导致了开口区域103的宽度为8-9μm的情况。
另一方面，图6(h)的十二个图像示出了在开口区域103的宽度为25μm的情况下的结果。在这些情况下，单独地或与氮载气组合地使用氢载气也可以导致光滑表面，但单独使用氮载气的情况导致具有大量表面粗糙度而没有平坦区域的表面。
此外，生长区域已经与衬底101的边缘隔离，这防止小丘出现在表面上。
不同的离轴取向
已经准备了衬底101的不同离轴取向以及轴上取向。离轴取向是m平面取向的结晶表面平面，其中离轴取向朝向c平面为约+47度至约-47度。在氢载气条件下，同时在这些衬底101上生长ELO III族氮化物层105。
图6(d)包括ELO III族氮化物层105的表面的四个图像，其中从左到右的衬底101从m平面朝向(0001)c平面的角度为0、-0.45、-0.6和-1度。可以预期，这些离轴取向会影响表面形态，这在使用不具有图案的衬底101时就是这种情况。一些衬底101将具有金字塔形小丘、波浪形表面等。
然而，如图6(d)所示，即使具有不同的离轴取向，每个样品仍同时具有良好的表面形态。在m平面生长中，这种结果以前没有报道过。
此外，如图6(f)的八个图像所示，可以仅使用H2载气，以相同的技术在具有处于同轴(0度离轴取向)或错位(-15、-28、-47、+15、+28、+47度离轴取向)的不同平面(例如(10-10)、(20-2-1)、(10-1-1)、(10-1-2)、(20-21)、(10-11)和(10-12))的衬底101上实现光滑表面。
这些样品的表面非常光滑。(10-1-2)和(10-11)平面的表面有些粗糙，但一部分表面显示出平坦区域。优化生长条件，例如载气的氢氮比例、V/III比例和生长温度等，将改善表面粗糙度。因此，本发明也可以采用这些平面。另一方面，(10-12)平面为三角形，没有平坦区域。
如图6(i)的图像所示，本发明可以采用这些衬底101，其具有从m平面朝向c平面的在-47度至+28度范围内的离轴取向。更优选地，离轴取向为从m平面朝向c平面的-28度至+15度范围内。
另外，可以使用氢氮载气在混合气体条件下进行生长。两种气体流量均为1.5slm且总载气流量为3.0slm。
使用H2和N2混合载气的结果示出在图6(g)以及图6(e)的图像中。在这些情况下，分别以0、-15、-28、0和+15度，对于(10-10)、(20-2-1)、(10-1-1)、(10-10)和(20-21)表面获得基本相同的结果。因此，在载气中包含氢对于获得光滑表面很重要。
因此，即使使用不同的离轴取向和平面，也可以获得非常光滑的表面。对于难以获得光滑表面的0.6度以下的偏角尤其如此。然而，即使对于0.6度以下的偏角，使用本发明也可以获得光滑表面。
通常，GaN衬底101具有大的离轴取向平面内分布。然而，以前，大的离轴取向平面内分布由于粗糙表面导致产率下降，这是主要问题。
如图11(a)-11(b)所示，每个点A、B和C的离轴取向都不同。考虑其中点A是没有离轴取向即在轴上的m平面的示例，点B与m平面的离轴取向为0.1度，点C与m平面的离轴取向为0.2度。在此示例中，在每个点A、B和C的表面形态都不同。
另一方面，本发明可以避免该问题并在每个点A、B和C获得光滑表面，从而使批量生产更加有效并且成本更低。
因此，在衬底101的离轴取向大于0.1度且更优选大于0.2度的平面内分布的波动的情况下，本发明非常有用。
III族氮化物半导体器件层
下一步，在ELO III族氮化物层105上生长了III族氮化物半导体器件层106。为生长AlGaN层，使用三乙基铝(TMA)作为原料气；为了生长InGaN层，使用三甲基铟(TMI)作为原料气。在这些条件下，在ELO III族氮化物层105上生长了以下层。
图12是沿着垂直于光谐振器的方向的氮化物半导体激光棒的截面图，其中光谐振器由脊条结构构成。
氮化物半导体激光器具有以下层(其以提及的顺序彼此层叠)：ELO III族氮化物层105(其是GaN层)、InGaN/GaN 5MQW有源层1201(8nmx8nm)：5MQW)、AlGaN-EBL(电子阻挡层)层1202、p-GaN引导层1203、ZrO2电流限制层1204和p电极1205。注意，可以由以上述顺序生长的任何基于氮化物的III-V族化合物半导体形成这些III族氮化物半导体层。
脊条结构由p-GaN覆盖层1203、ZrO2电流限制层1204和p电极1205构成，在水平方向上提供光学限制。脊条结构的宽度为1.0至20μm的量级，并且通常为10μm。
在一实施例中，p电极1205可以包括以下材料中的一种或多种：Pd、Ni、Ti、Pt、Mo、W、Ag、Au等。例如，p电极1205可以包括Pd-Ni-Au(厚度为3-30-300nm)。这些材料可以通过电子束蒸发、溅射、热热蒸发等方法沉积。
另外，如图2(c)所示，可以在p-GaN覆盖层1203和p电极1205之间添加ITO覆盖层。
初始成长
为了用非极性或半极性衬底101获得光滑表面，有必要考虑初始生长的机理，这与极性c平面衬底不同。如图13的图像所示，在具有(0001)表面的极性c平面衬底101上的初始生长显示出各向同性生长，例如六边形1301。另一方面，同样如图13所示，具有从m平面(10-10)到c平面倾斜的离轴取向的非极性衬底101的初始生长显示各向异性生长。
一些研究人员已经解释了这种现象。例如，Lymperakis和Neugebauer计算出沿c方向和a方向的m平面GaN表面上的Ga原子的高度各向异性扩散势垒分别为0.93eV和0.21eV。参见Phys.Rev.B 79,241308(R)。可以认为，Ga原子的各向异性扩散势垒引起了各向异性初始生长。此外，在不限制生长区域的情况下，这种各向异性初始生长会导致大量的表面粗糙度，如对于没有图14(a)所示的掩膜和具有图14(b)所示的掩膜102的m平面的初始生长所示。
由于上述原因，具有从m平面到c平面倾斜的离轴取向的非极性衬底101在沿a轴而不是c轴的长尺寸的生长开始时迅速生长。在这种情况下，生长限制掩模102可以形成具有在a方向上的长边而不是与c轴突出的开口103，这由于能够控制初始生长位置并避免从无意方向聚结初始生长而使表面光滑，如图16和17所示。具有m平面取向的结晶表面平面的离轴取向的非极性衬底101朝向c平面为约+28度至约-47度。由于以上原因，这些衬底可以使用生长限制掩模102获得光滑表面。
图13还示出了与用于半极性(20-21)和(20-2-1)衬底101的非极性(10-10)衬底101相似的结果。
边缘生长
ELO III族氮化物层105具有从m平面取向的结晶表面平面的轴上取向和离轴取向，其中离轴取向朝向c平面的范围为从约+28度到约-47度。在ELO III族氮化物层105上生长III族氮化物半导体器件层106。在这种情况下，边缘生长受到限制。
如图15(a)-15(c)所示，在c平面衬底101的情况下，在岛状III族氮化物半导体层109的边缘处具有边缘生长区域1501。通常，边缘生长区域1501的宽度约为10-15μm，边缘生长区域1501的高度T为0.3-0.4μm。边缘生长区域1501具有高生长速率，使得每个层厚度不同于岛状III族氮化物半导体层109的中心。
在这种情况下，最好避免从边缘生长区域1501形成脊条结构，因为由于层的厚度的波动会降低生产率。在c平面衬底101的情况下，边缘生长区域1501宽且高。然而，在本发明中，高度T小于0.2μm，宽度W为约5μm。
限制边缘生长区域1501在器件的制造中非常重要。通过优化生长条件，边缘生长区域1501可以基本消失。
制作脊条结构
如图3(a)-3(b)所示，在MOCVD生长之后，使用诸如光刻和干蚀刻的常规方法，制造脊条结构301。脊深度(从表面到脊底部)在p-GaN引导层中。基于模拟或先前的实验数据，在执行干蚀刻之前预先确定脊深度。
制作小面的方法
如图3(a)-3(b)所示，基于光学谐振长度来定位蚀刻的镜面区域302。GaN蚀刻的蚀刻工艺使用Ar离子束和Cl2环境气体。蚀刻深度为约1μm至约4μm。蚀刻的镜面小面可以由选自以下的组的介电膜涂覆：SiO2、Al2O3、AlN、AlON、SiN、SiON、TiO2、Ta2O5、Nb2O5、Zr2O等。
基于III族氮化物的器件层结合到支撑衬底
图2(d)示出了第一支撑衬底204，其结合到岛状III族氮化物半导体层109。可以采用常规的结合技术来结合。
通常，倒装芯片结合的最常见类型是热压结合和晶片熔融/结合。晶片熔融已广泛用于基于InP的器件中。然而，热压结合通常比晶片熔融简单得多，因为它使用了金属对金属的结合，并且具有也大大提高导热率的好处。
迄今为止，Au-Au压结合是最简单的结合并且导致相当牢固的结合。Au-Sn共晶结合提供更大的结合强度。
在一实施例中，Cu衬底用作支撑衬底204。通过电子束蒸发或溅射在Cu衬底上制造图案化的Ti/Au电极。电极的厚度是Ti(10nm)和Au(500nm)。
优选地，在压结合之前执行用于晶片结合的表面的活化。表面的活化是通过使用Ar和/或O2的等离子体工艺实现的。然后在压力下的150-300℃下将岛状III族氮化物半导体层109结合到支撑衬底204。
通过热膨胀去除衬底
将结合的晶片浸入用于湿蚀刻的溶剂中以去除衬底101。在一实施例中，所使用的生长限制掩模102是SiO2，其被HF或BHF溶剂溶解。该技术的优点在于，当(非常轻柔地)去除衬底101时，没有机械损伤，并且很容易且快速地将宽区域的SiO2通过HF溶解。
之后，加热结合至III族氮化物衬底101和支撑衬底204的晶片。Cu支撑衬底204具有比GaN衬底101更大的CTE(热膨胀系数)。如图2(e)所示，由于加热而引起的支撑衬底204的膨胀向***点205施加强应力。之后，***在***点205处朝向***表面206的相对侧开始。
N电极
如图2(f)所示，n电极207放置在岛状III族氮化物半导体层109的背面。通常，n电极207由以下材料构成：Ti、Hf、Cr、Al、Mo、W、Pt、Au。
例如，n电极207可以由Ti-Al-Pt-Au(厚度为30-100-30-500nm)构成，但不限于这些材料。这些材料的沉积可以通过电子束蒸发、溅射、热热蒸发等进行。优选地，p电极207沉积在ITO上。
如图16所示，在从衬底101去除岛状III族氮化物半导体层109之后，优选在岛状III族氮化物半导体层109的背面的分离区域1601中形成n电极(未示出)。该分离区域1601具有使n电极获得低接触电阻率的良好表面条件。具体地，本发明保持该分离区域1601清洁，直到去除岛状III族氮化物半导体层109。
芯片划分方法
芯片划分方法有两个步骤。第一步骤是划刻岛状III族氮化物半导体层109。第二步骤是使用激光划刻法等划分支撑衬底204。
如图3(a)-3(b)所示，通过金刚石划刻机或激光划刻机制造芯片划线303。芯片划线303被制造在岛状III族氮化物半导体层109的背面。芯片划线303可以是实线或虚线。
接下来，也通过激光划刻来划分支撑衬底204以获得LD器件。当制造芯片划线303时，最好避免脊条结构。
第二实施例
除了不去除岛状III族氮化物半导体层109以外，第二实施例与第一实施例几乎相同。制造方法的步骤与第一实施例相同，直到步骤3(TCO p-焊盘沉积+脊工艺)。在第二实施例中，岛状III族氮化物半导体层109不结合到支撑衬底204。以下处理与常规器件处理相同。
4.抛光衬底101，直到其厚度为80-100μm。
5.在衬底101的背面上形成n电极。
6.将衬底101分离成棒，如图17(a)-17(b)所示，其中图17(a)示出了由无生长区域104分离的平坦表面区域107、层弯曲区域108和岛状基于III族氮化物的半导体层109以及划线1701；图17(b)示出了沿着划线1701分成棒1702的器件。
7.小面涂覆(使用与第一实施例中提到的相同的方法)。
8.将棒1702分离成单独器件或芯片1703，如图17(b)-17(c)所示。
通过这样做，可以在不从衬底101去除岛状III族氮化物半导体层109的情况下获得器件1703。通过使用该第二实施例的方法，获得与第一实施例相同的效果。
修改和替代
在不脱离本发明范围的情况下，可以做出许多修改和替代。
例如，本发明可以与其他取向的III族氮化物衬底一起使用。具体地，衬底可以是基底非极性m平面{1 0 -1 0}族；以及具有至少两个非零h、i或k米勒指数和非零l米勒指数的半极性平面族，比如{2 0 -2 -1}平面。(20-2-1)的半极性衬底特别有用，因为宽区域的平坦化的ELO生长。
在另一示例中，本发明被描述为用于制造不同的光电器件结构，例如发光二极管(LED)、激光二极管(LD)、肖特基势垒二极管(SBD)或金属氧化物半导体场效应晶体管(MOSFET)。本发明还可用于制造其他光电装置，例如微型LED、竖直腔表面发射激光器(VCSEL)、边缘发射激光二极管(EELD)和太阳能电池。
结论
至此，结束了对本发明的优选实施例的描述。为了说明和描述的目的，已经给出了本发明的一个或多个实施例的前述描述。并不旨在穷举或将本发明限制为所公开的精确形式。根据以上教导，许多修改和变化是可能的。意图是，本发明的范围不由该详细描述限制，而是由所附权利要求书限制。

Claims (20)

1.一种器件，包括：
一个或多个岛状III族氮化物半导体层，其具有m平面取向的结晶表面平面的轴上取向和离轴取向，其中：
所述m平面取向的结晶表面平面的离轴取向朝向c平面为约+28度至约-47度；并且
所述岛状III族氮化物半导体层具有至少一个长边和短边，其中长边垂直于岛状III族氮化物半导体层的a轴。
2.根据权利要求1所述的器件，其中，所述岛状III族氮化物半导体层不与相邻的岛状III族氮化物半导体层聚结。
3.根据权利要求1所述的器件，其中，所述岛状III族氮化物半导体层形成在III族氮化物衬底上。
4.根据权利要求3所述的器件，其中，从所述III族氮化物衬底去除所述岛状III族氮化物半导体层。
5.根据权利要求1所述的器件，其中，所述岛状III族氮化物半导体层具有发射区域。
6.根据权利要求5所述的器件，其中，所述发射区域距所述岛状III族氮化物半导体层的层弯曲区域的边缘至少1μm。
7.根据权利要求5所述的器件，其中，所述发射区域距所述岛状III族氮化物半导体层的顶表面的边缘大于5μm。
8.根据权利要求1所述的器件，其中，所述岛状III族氮化物半导体层具有高度小于0.2μm的边缘生长区域。
9.根据权利要求8所述的器件，其中，所述边缘生长区域的宽度小于5μm。
10.根据权利要求1所述的器件，其中，所述岛状III族氮化物半导体层具有形成n电极的单独区域。
11.一种制造半导体器件的方法，包括：
在III族氮化物衬底上或上方形成生长限制掩模，其中：
所述III族氮化物衬底具有大于0.1度的离轴取向的平面内分布；及
m平面取向的结晶表面平面的离轴取向朝向c平面为约+28度至约-47度；并且
使用所述生长限制掩模在III族氮化物衬底上生长一个或多个岛状III族氮化物半导体层。
12.根据权利要求11所述的方法，其中，所述岛状III族氮化物半导体层具有m平面取向的结晶表面平面的轴上取向和离轴取向，其中：
所述m平面取向的结晶表面平面的离轴取向朝向c平面为约+28度至约-47度；并且
所述岛状III族氮化物半导体层具有至少一个长边和短边，其中长边垂直于岛状III族氮化物半导体层的a轴。
13.根据权利要求11所述的方法，其中，所述岛状III族氮化物半导体层不与相邻的岛状III族氮化物半导体层聚结。
14.根据权利要求11所述的方法，其中，从所述III族氮化物衬底去除所述岛状III族氮化物半导体层。
15.根据权利要求11所述的方法，其中，所述岛状III族氮化物半导体层具有发射区域。
16.根据权利要求15所述的方法，其中，所述发射区域距所述岛状III族氮化物半导体层的层弯曲区域的边缘至少1μm。
17.根据权利要求15所述的方法，其中，所述发射区域距所述岛状III族氮化物半导体层的顶表面的边缘大于5μm。
18.根据权利要求11所述的方法，其中，所述岛状III族氮化物半导体层具有高度小于0.2μm的边缘生长区域。
19.根据权利要求18所述的方法，其中，所述边缘生长区域的宽度小于5μm。
20.根据权利要求11所述的方法，其中，所述岛状III族氮化物半导体层具有形成n电极的单独区域。
CN201980034576.0A 2018-03-30 2019-04-01 使用外延横向过生长制造非极性和半极性器件的方法 Pending CN112219287A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862650487P 2018-03-30 2018-03-30
US62/650,487 2018-03-30
PCT/US2019/025187 WO2019191760A1 (en) 2018-03-30 2019-04-01 Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth

Publications (1)

Publication Number Publication Date
CN112219287A true CN112219287A (zh) 2021-01-12

Family

ID=68060431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980034576.0A Pending CN112219287A (zh) 2018-03-30 2019-04-01 使用外延横向过生长制造非极性和半极性器件的方法

Country Status (5)

Country Link
US (1) US20210013365A1 (zh)
EP (1) EP3776672A4 (zh)
JP (2) JP2021519743A (zh)
CN (1) CN112219287A (zh)
WO (1) WO2019191760A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240079856A1 (en) 2019-10-23 2024-03-07 The Regents Of The University Of California Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
WO2022220124A1 (ja) * 2021-04-16 2022-10-20 京セラ株式会社 半導体基板並びにその製造方法および製造装置、ＧａＮ系結晶体、半導体デバイス、電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186257A (ja) * 2004-12-28 2006-07-13 Sony Corp 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
US20070164306A1 (en) * 2004-05-18 2007-07-19 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor crystal and method of its manufacture, group III nitride semiconductor device and method of its manufacture, and light-emitting appliance
US20110068347A1 (en) * 2009-09-18 2011-03-24 Palo Alto Research Center Incorporated Nitride Semiconductor Structure and Method of Making Same
US20130016750A1 (en) * 2009-05-29 2013-01-17 Soraa, Inc. Surface Morphology of Non-Polar Gallium Nitride Containing Substrates
US20170033533A1 (en) * 2014-06-20 2017-02-02 Sony Corporation Light emitting element
CN107407008A (zh) * 2015-03-03 2017-11-28 国立大学法人大阪大学 第iii族氮化物半导体晶体衬底的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005122267A2 (en) * 2004-06-03 2005-12-22 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
EP2003696B1 (en) * 2007-06-14 2012-02-29 Sumitomo Electric Industries, Ltd. GaN substrate, substrate with epitaxial layer, semiconductor device and method of manufacturing GaN substrate
CN102687292B (zh) * 2010-04-01 2014-09-24 松下电器产业株式会社 氮化物系半导体元件及其制造方法
US11508620B2 (en) * 2017-09-15 2022-11-22 The Regents Of The University Of California Method of removing a substrate with a cleaving technique

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164306A1 (en) * 2004-05-18 2007-07-19 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor crystal and method of its manufacture, group III nitride semiconductor device and method of its manufacture, and light-emitting appliance
JP2006186257A (ja) * 2004-12-28 2006-07-13 Sony Corp 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
US20130016750A1 (en) * 2009-05-29 2013-01-17 Soraa, Inc. Surface Morphology of Non-Polar Gallium Nitride Containing Substrates
US20110068347A1 (en) * 2009-09-18 2011-03-24 Palo Alto Research Center Incorporated Nitride Semiconductor Structure and Method of Making Same
US20170033533A1 (en) * 2014-06-20 2017-02-02 Sony Corporation Light emitting element
CN107407008A (zh) * 2015-03-03 2017-11-28 国立大学法人大阪大学 第iii族氮化物半导体晶体衬底的制造方法

Also Published As

Publication number Publication date
EP3776672A4 (en) 2021-12-29
WO2019191760A1 (en) 2019-10-03
JP2021519743A (ja) 2021-08-12
US20210013365A1 (en) 2021-01-14
JP2024079871A (ja) 2024-06-12
EP3776672A1 (en) 2021-02-17

Similar Documents

Publication Publication Date Title
CN111095483B (zh) 利用切割技术移除衬底的方法
EP3619748B1 (en) Method of removing a substrate
KR20020084193A (ko) Ｉｉｉ족 질화물계 화합물 반도체 및 그 제조방법
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
US20220165570A1 (en) Substrate for removal of devices using void portions
US20240079856A1 (en) Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
US6888867B2 (en) Semiconductor laser device and fabrication method thereof
JPWO2006041134A1 (ja) 窒化化合物半導体素子およびその製造方法
JP2024079871A (ja) エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2001039800A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
CN113632200A (zh) 平坦化外延横向生长层上的表面的方法
JP3528814B2 (ja) 窒化物半導体から成る単体基板の製造方法
JP2001345282A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4712241B2 (ja) 半導体レーザ素子およびその製造方法
JP4075398B2 (ja) 支持基板の剥離方法
JP4487654B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003234544A (ja) 窒化物系半導体レーザ素子とその製造方法
JP2000101195A (ja) 半導体装置の製造方法及びその構造
WO2008056530A1 (fr) Laser à semiconducteur et son procédé de fabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination