JP4710148B2 - 窒化物半導体チップの製造方法 - Google Patents

窒化物半導体チップの製造方法 Download PDF

Info

Publication number
JP4710148B2
JP4710148B2 JP2001047864A JP2001047864A JP4710148B2 JP 4710148 B2 JP4710148 B2 JP 4710148B2 JP 2001047864 A JP2001047864 A JP 2001047864A JP 2001047864 A JP2001047864 A JP 2001047864A JP 4710148 B2 JP4710148 B2 JP 4710148B2
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
wafer
chip
split groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001047864A
Other languages
English (en)
Other versions
JP2002252185A (ja
Inventor
英見 武石
英徳 亀井
修一 品川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001047864A priority Critical patent/JP4710148B2/ja
Publication of JP2002252185A publication Critical patent/JP2002252185A/ja
Application granted granted Critical
Publication of JP4710148B2 publication Critical patent/JP4710148B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、発光ダイオードや半導体レーザ等の発光素子に利用される窒化物半導体チップの製造方法に関し、特に、窒化物半導体が積層された窒化物半導体ウエハをチップ状に切断し、分離する方法に関する。
【0002】
【従来の技術】
一般的に、発光ダイオードや半導体レーザ等の発光素子は、発光源となる半導体チップから構成されている。これら半導体チップの材料には、例えば赤色、黄色、緑色には、GaAs、AlGaAs、GaP、AlGaInP、AlGaInN等が用いられ、青色には、AlGaInN、SiC、ZnSe等が用いられている。
【0003】
このような半導体チップは、ダイサ(ダイシングソー)を用いて、ダイヤモンドのブレードによる回転運動により、半導体ウエハ上にチップの形状に合わせて溝を切り込んだ後、外力によってチップ状に切断、分離して得られる。また、ダイサだけでなく、スクライバを用いて、同様にダイヤモンド針の往復直線運動により半導体ウエハ上に罫書線をチップの形状に合わせて引いた後、外力によってチップ状に切断、分離することでも得られる。
【0004】
例えば、GaAsやGaP等のように、閃亜鉛鉱構造の結晶からなる基板の(001)面は、<110>方向に劈開性があるため、この方向にスクライブすることによって、正方形または長方形のチップに容易に分離することができると共に、クラックや欠けのない奇麗なチップ断面を得ることができる。
【0005】
ところが、AlGaInN等の窒化物半導体の場合、基板として菱面体晶系のサファイア、六方晶系のSiCやGaNが用いられており、それらの基板の硬度が非常に高いことに加え、基板の主面上において、該主面に直交する任意の2つの劈開面のなす角度が直角とは異なるため、基板の劈開面だけを利用して正方形または長方形のチップに分離することはできない。したがって、無理に劈開方向でない方向にダイシングやスクライブを行っても、チップ分離を行う前にウエハの割れや欠けが発生し、基板上に窒化物半導体を積層したウエハをうまくチップ状に切断することは困難であった。
【0006】
しかしながら、近年では、主面上において、該主面に直交する任意の2つの劈開面のなす角度が直角とは異なる基板を、長方形または正方形のチップに切断し、分離する工夫がなされるようになった。
【0007】
以下に、これらのチップ分離方法について3つの従来の技術を示す。
【0008】
第一の従来の技術は、特開平5−315646号公報に開示されている。
【0009】
これは、サファイア基板上の窒化物半導体ウエハを切断する際に、窒化物半導体の上からダイサにより窒化物半導体の厚さよりも深く溝を切り込むダイシング工程と、サファイア基板の厚さを研磨により薄くする研磨工程と、ダイシング工程で形成された溝の上からスクライバによりスクライブする工程と、スクライブ工程の後、ウエハをチップ状に分離するチップ分離工程とからなる方法である。この方法によれば、ウエハの切断面のクラックやチッピングの発生を防止し、窒化物半導体の結晶性を低下させずに、所望の形、サイズに切断できることが示されている。
【0010】
第二の従来の技術は、特開平7−169715号公報に開示されている。
【0011】
これは、サファイア基板上の窒化物半導体ウエハを切断する際に、予めサファイア基板の第一の主面上に第一の割り溝を形成しておき、その上に窒化物半導体を成長することで第一の割り溝上に結晶性の悪い窒化物半導体を形成させ、さらに、第一の割り溝が形成された位置と合致する位置で、新たにサファイア基板の第二の主面上に第二の割り溝を形成し、第一の割り溝および第二の割り溝に沿ってウエハをチップ状に分離する方法である。この方法では、結晶性の悪い窒化物半導体と割り溝が合致しており、この割り溝に沿って容易に割ることができるため、ウエハの切断面のクラック、チッピングの発生を防止し、所望の形、サイズに切断できることが示されている。
【0012】
第三の従来の技術は、特開平10−256193号公報に開示されている。
【0013】
これは、第一の従来の技術と第二の従来の技術に示したサファイア基板だけでなく、SiC基板やGaN基板等のように、硬度の高い基板を薄くし、基板のもう一方の面には、誘電体または他の非延性材料の層を成長させるか堆積させる。この被覆層材料および厚みを最適化した層上に罫書線を引くことにより、きれいな破断伝播を基板まで行うことができるため、基板を直接スクライブやダイシング等で割り溝を形成する場合に比較して、チップブレークに用いられる刃の寿命を延ばすことができると共に、割り溝幅を狭くできることが示されている。
【0014】
このような方法により、硬度が高く、主面に直交する任意の二つの劈開面のなす角度が直角とは異なる基板を用いた窒化物半導体ウエハでも、所望の形状にチップ化することができるようになった。
【0015】
【発明が解決しようとする課題】
しかしながら、上述のような窒化物半導体ウエハの切断方法を用いた場合でも、以下のような問題が発生する。
【0016】
第一の従来の技術や第二の従来の技術に開示された方法では、サファイア基板のように、主面上のどの方向に対しても割れにくい基板を用いた場合は、所望の形状にチップ化することに対して特に問題はないが、GaN基板やSiC基板等のように、主面上の劈開方向に対して割れやすい基板を用いた場合は、ダイシングやスクライブの工程で、本来の基板の割り溝の方向とは異なる、基板の主面上における劈開方向への割れや欠けが頻発する。このような割れや欠けによって、ウエハは細かく分割され、長方形や正方形のチップ形状を切り出す際に無駄が生じ、チップの歩留りが低下する。
【0017】
また、このように分割されたウエハは、別々にして再度ダイシングやスクライブをやり直す必要があり、大きな手間を要するため、チップの製造コストがかかる。
【0018】
そして、第三の従来の技術に開示された方法では、罫書線の破断伝播によるチップ化により割り溝の幅の分だけ無駄が低減されるものの、罫書線に合わせて外力で押し割る際に罫書線上からずれて割れることが多く、チップ形状が不規則になるだけでなく、チップに割れや欠けが発生し、望ましくない。
【0019】
そこで、本発明は、割れや欠けの発生を抑制しつつチップを作製することのできる窒化物半導体チップの製造方法を提供することを目的とする。
【0020】
また、本発明は、高い歩留りでチップサイズを小さくすることができる窒化物半導体チップの製造方法を提供することを目的とする。
【0021】
【課題を解決するための手段】
上記課題を解決するために、発明者は、窒化物半導体チップの製造方法において、最初に基板の主面上における劈開方向と直交する方向に割り溝を形成することにより、割り溝の形成時における基板の劈開方向への割れや欠けを防止することができる点に着目した。
【0022】
すなわち、本発明は、主面上において、該主面に直交する任意の2つの劈開面のなす角度が直角とは異なる基板の主面上に窒化物半導体が積層されたウエハを、正方形または長方形のチップに切断して分離する窒化物半導体チップの製造方法であって、ウエハの窒化物半導体側もしくは基板側、または窒化物半導体側と基板側が互いに合致する位置におけるこれらの両側に、基板の劈開方向と直交する方向に第一の割り溝を形成し、基板の劈開方向で且つ第一の割り溝と直交する方向に沿って割ってバーを形成し、バーを第一の割り溝に沿って割ってチップに分離するようにしたものである。
【0023】
ここで、第一の割り溝は、スクライバによるスクライブ、ダイサやレーザ等によるハーフカットで形成することができる。
【0024】
第一の割り溝を形成した後は、基板の劈開方向で且つ第一の割り溝と直交する方向に、チップの幅に合わせて等間隔で切断することにより、チップ状の割り溝の入った複数のバーを形成することができる。
【0025】
このようなバーは、基板の劈開方向で且つ第一の割り溝と直交する方向に直接鋭い刃を押し当てて割るか、あるいはダイサやレーザ等で直接フルカットすることによって形成することができるが、より望ましくは、基板の劈開方向で且つ第一の割り溝と直交する方向に、第一の割り溝と同じ形成方法を用いて第二の割り溝を形成した後に、第二の割り溝に沿って、鋭い刃を押し当てて割るか、あるいはダイサやレーザ等でカットするのがよい。
【0026】
また、バーは基板の劈開面に沿って形成されるため、断面形状が奇麗に仕上がり、ウエハの割れや欠けを従来の技術よりも大幅に低減することができる。
【0027】
この後は、バー上に形成された、第一の割り溝に合わせて切断すればよく、最終的なチップの切断は、第一の割り溝に沿ってチップブレーク用の鋭い刃を押し当てるか、ダイサやレーザでカットすることによって行う。
【0028】
このような手法を用いることによって、割れや欠けの少ない長方形または正方形状のチップを歩留りよく作製することができる。また、高い歩留りでチップサイズを小さくすることができる。
【0029】
【発明の実施の形態】
本願第1の発明は、主面上において、該主面に直交する任意の2つの劈開面のなす角度が直角とは異なる基板の主面上に窒化物半導体が積層されたウエハを、正方形または長方形のチップに切断して分離する窒化物半導体チップの製造方法であって、ウエハの窒化物半導体側もしくは基板側、または窒化物半導体側と基板側が互いに合致する位置におけるこれらの両側に、基板の劈開方向と直交する方向に第一の割り溝を形成し、基板の劈開方向で且つ第一の割り溝と直交する方向に沿って割ってバーを形成し、バーを第一の割り溝に沿って割ってチップに分離することを特徴とする窒化物半導体チップの製造方法であり、スクライブやダイシングによってウエハの主面上に割り溝を形成する際にウエハが基板の劈開方向に沿って細かく割れることを防止できるため、チップの歩留りを向上させることができるとともに、高い歩留りでチップサイズを小さくすることができるという作用を有する。
【0030】
本願第2の発明は、主面上において、該主面に直交する任意の2つの劈開面のなす角度が直角とは異なる基板の主面上に窒化物半導体が積層されたウエハを、正方形または長方形のチップに切断して分離する窒化物半導体チップの製造方法であって、ウエハの窒化物半導体側もしくは基板側、または窒化物半導体側と基板側が互いに合致する位置におけるこれらの両側に、基板の劈開方向と直交する方向に第一の割り溝を形成し、ウエハの窒化物半導体側もしくは基板側、または窒化物半導体側と基板側が互いに合致する位置におけるこれらの両側に、基板の劈開方向で且つ第一の割り溝と直交する方向に第二の割り溝を形成し、第二の割り溝に沿って割ってバーを形成し、次にバーを第一の割り溝に沿って割ってチップに分離することを特徴とする窒化物半導体チップの製造方法であり、ウエハの主面上にスクライブやダイシングによって割り溝を形成する際に、ウエハが基板の劈開方向に沿って細かく割れることを防止できると同時に、基板の劈開方向で且つ第一の割り溝と直交する方向に対するチップの割れや欠けをさらに低減することができるため、チップの歩留りをさらに向上させることができるとともに、さらに高い歩留りでチップサイズを小さくすることができるという作用を有する。
【0031】
本願第3発明は、第一の割り溝の深さを第二の割り溝の深さよりも深くすることを特徴とする窒化物半導体チップの製造方法であり、主面上において基板の劈開方向と直交する第一の割り溝の方向が第二の割り溝の方向(劈開方向)に比較して割れ難い性質を利用することにより、最初のウエハの形状を維持した状態で第一の割り溝の深さを第二の割り溝の深さよりも深くすることができるので、バーからチップをより簡単に分離することができるという作用を有する。
【0032】
本願第4発明は、第二の割り溝を形成する前に、基板を50μm〜200μmの範囲の厚さまで研磨することを特徴とする窒化物半導体チップの製造方法であり、基板を50μm〜200μmの厚さにまで薄くしても第一の割り溝を形成する前の最初のウエハ形状を維持することができるので、割れや欠けのない基板厚の薄い大口径ウエハが作製でき、バーの形成およびチップ分離がより簡単となり、チップの割れや欠けがよりいっそう低減されて、チップの歩留りをさらに向上させることができるという作用を有する。
【0033】
本願第5発明は、基板が六方晶の窒化物半導体からなり、(0001)面を主面とすることを特徴とする窒化物半導体チップの製造方法であり、六方晶の窒化物半導体からなる基板上に窒化物半導体を積層したウエハの主面上にスクライブやダイシングによって割り溝を形成する際に、ウエハが基板の劈開方向に沿って細かく割れることが防止され、チップの歩留りを向上させることができるとともに、高い歩留りでチップサイズを小さくすることができるという作用を有する。
【0034】
本願第6発明は、基板が六方晶のGaNからなることを特徴とする窒化物半導体チップの製造方法であり、GaN基板上に窒化物半導体を積層したウエハの主面上にスクライブやダイシングによって割り溝を形成する際に、ウエハが基板の劈開方向に沿って細かく割れることが防止され、チップの歩留りを向上させることができるとともに、高い歩留りでチップサイズを小さくすることができるいう作用を有する。
【0035】
本願第7発明は、基板が立方晶の半導体からなり、(111)面を主面とすることを特徴とする窒化物半導体チップの製造方法であり、立方晶の半導体からなり(111)面を主面とする基板上に窒化物半導体を積層したウエハの主面上に、スクライブやダイシングによって割り溝を形成する際に、ウエハが基板の劈開方向に沿って細かく割れることが防止され、チップの歩留りを向上させることができるとともに、高い歩留りでチップサイズを小さくすることができるいう作用を有する。
【0036】
以下、本発明の実施の形態について、図1から図3を用いて説明する。なお、これらの図面において同一の部材には同一の符号を付しており、また、重複した説明は省略されている。
【0037】
図1は、主面に直交する任意の2つの劈開面のなす角度が直角とは異なる基板上にpn接合を有する窒化物半導体が積層されたウエハをチップ分離する工程を連続して示す説明図である。
【0038】
図1において、A−▲1▼〜▲5▼はウエハの主面を示す平面図、B−▲1▼〜▲5▼はウエハの主面を拡大して示す平面図、C−▲1▼〜▲5▼はウエハの断面図であり、この図ではウエハの主面上においてオリフラ方向(A−▲1▼に示すa1方向)に垂直な方向(A−▲1▼に示すa2方向)が基板の劈開方向である。
【0039】
先ず、C−▲1▼に示すように、基板1上にn型の窒化物半導体層(以下、「n層」という。)2、活性層3、p型の窒化物半導体層(以下、「p層」という。)4が順次に積層されたウエハを準備する。
【0040】
p電極5とn電極6を窒化物半導体層側に形成する場合は、C−▲2▼(B−▲2▼に示すa−a’の断面)に示すように、n層(窒化物半導体)2上にn電極6を形成するために、RIE(反応性イオンエッチング装置)によるドライエッチングあるいはウェットエッチングを用いて、p層4、活性層3、n層(窒化物半導体)2をエッチングし、n層(窒化物半導体)2の表面の一部を露出させる。そして、フォトリソグラフィとウェットエッチングを用いて、p層4上にp電極5を、エッチングによって露出したn層(窒化物半導体)2上にn電極6を形成する。
【0041】
このとき、ウエハ上に形成される正方形または長方形のチップパターン(B−▲2▼)は、チップの各辺がそれぞれa1方向およびa2方向(A−▲1▼)に平行になるようにする。
【0042】
次に、エッチングで表面に露出したn層(窒化物半導体)2上において、基板1の劈開方向に垂直であるa1方向で、尚かつ互いに隣接するチップとチップの間に第一の割り溝を、ダイサやスクライバ等を用いてウエハ全面またはウエハの一部(例えば、端部)に、実線状または破線状に形成する。
【0043】
このとき、第一の割り溝の形成位置は、B−▲3▼およびC−▲3▼(B−▲3▼に示すb−b’の断面)のD、E、F等である。
【0044】
このように、pn接合を有するn層(窒化物半導体)2に割り溝を形成する際には、エッチングによって表面を露出したn層(窒化物半導体)2上に割り溝を形成することにより、割り溝形成時におけるpn接合界面の物理的なダメージをなくすことができるという利点がある。
【0045】
また、基板1が透光性を有し、チップのパターン(B−▲2▼)が基板1側から確認できるときは、ウエハの基板1側に割り溝を形成してもよく、さらにウエハの両側(ウエハのn層(窒化物半導体)2側と基板1側で合致する位置)に割り溝を形成すれば、チップの割れや欠けをさらに低減することができる。
【0046】
一方の電極をn層(窒化物半導体)2側に、もう一方の電極を基板1側に形成する場合は、ウエハの基板1側に割り溝を形成することにより、割り溝形成時における窒化物半導体への物理的なダメージをなくすことができる。
【0047】
第一の割り溝を形成した後は、ウエハ全体を粘着シートに貼り付け、基板1の劈開方向であるa2方向で、尚かつ互いに隣接するチップとチップの間に第二の割り溝を、ダイサやスクライバ等を用いてウエハ全面またはウエハの一部(例えば、端部)に、実線状または破線状に形成する。
【0048】
このとき、第二の割り溝の形成位置は、B−▲4▼およびC−▲4▼(B−▲4▼に示すc−c’の断面)のG、H、I等である。
【0049】
ここで、割り溝の深さは、基板1の厚みの5%以上が望ましく、5%よりも小さいとチップ分離時に割れや欠けが発生し易くなる。
【0050】
また、割り溝の幅は、チップの収率を向上させるために、できるだけ狭い方が望ましい。
【0051】
第二の割り溝を形成した後は、第二の割り溝に沿ってチップブレーク用の刃等を用いて割ることにより、B−▲5▼およびC−▲5▼(B−▲5▼に示すd−d’の断面)のJ、K等の複数のバーを形成する。
【0052】
なお、複数のバーを形成する方法としては、第二の割り溝を形成してもよいが、基板1の劈開方向であるa2方向で、尚かつ互いに隣接するチップとチップの間に直接チップブレーク用の刃を押し当てる等の方法によって割ることもできる。但し、第二の割り溝を形成した方が、バーの断面をより奇麗に形成することができる。
【0053】
最後に、粘着シート上に形成された複数のバーにおいて、すでに形成された第一の割り溝の上から、チップブレーク用の刃等を押し当てて割ることにより、バーをチップ状に分離することができる。
【0054】
このように、主面上において、該主面に直交する任意の2つの劈開面のなす角度が直角とは異なる基板上に、(pn接合を有する)窒化物半導体を積層したウエハをチップ分離する方法として、上述のような割り溝の形成方法を用いることにより、従来の技術よりもチップの歩留りを向上させることができ、高い歩留りでチップサイズを小さくすることができる。
【0055】
【実施例】
以下に、本発明の窒化物半導体チップの製造方法について、図面を参照しながら説明する。
【0056】
(実施例1)
主面上において、該主面に直交する任意の2つの劈開面のなす角度が直角とは異なる基板の中で、六方晶の窒化物半導体であるGaN基板上の窒化物半導体のチップ分離方法について示す。
【0057】
先ず、厚さ300μm、サイズ2インチφ、(0001)面を主面としたGaN基板を準備し、有機洗浄を行った。
【0058】
次に、有機洗浄したGaN基板をMOCVD(有機金属気相成長)装置内に挿入し、GaN基板上にSiドープGaNクラッド層、SiドープAlGaN層、InGaN発光層、MgドープAlGaN層、MgドープAlGaNコンタクト層を順次に積層した。
【0059】
このようにして形成した窒化物半導体の表面に、蒸着法によりニッケルと金をウエハ全面に積層した後、フォトリソグラフィとウェットエッチングにより透光性電極を形成した。
【0060】
この後、透光性電極と露出したp型クラッドの上に、CVDによりSiO2からなる絶縁膜(図示せず)を堆積させ、フォトリソグラフィとRIEにより透光性電極を覆うと同時にp層の表面の一部を露出させる絶縁膜からなるマスクを形成した。
【0061】
次に、上記のマスクを用いて、塩素系ガスを用いたRIEにより、n層の表面を露出させた。
【0062】
この後、一旦、絶縁膜をウエットエッチングにより除去して、蒸着およびフォトリソグラフィにより、透光性電極の表面上の一部と露出させたn層の表面の一部とにチタンと金を積層してそれぞれp電極5とn電極6とし、発光ダイオードを形成した。
【0063】
図2は、本発明の実施例1に係るウエハに第一の割り溝を形成した状態を示す説明図である。
【0064】
先ず、図2に示すように、ウエハの主面上において、ウエハの劈開方向と直交する方向である<1−100>方向とダイサの刃7の方向が一致するように、窒化物半導体層を上向きにしてウエハをセッティングし、ダイサによるハーフカットによって、割り溝の間隔W1が300μm、割り溝幅W2が50μm、深さが30μmの第一の割り溝を、ウエハの全面に形成した。
【0065】
ここで、第一の割り溝は、図1のB−▲3▼およびC−▲3▼のD、E、F等の位置で形成する。
【0066】
このようにして、ウエハの一方向に対する複数の割り溝の形成が終了し、従来の技術ではGaN基板やSiC基板を用いたウエハをダイシングまたはスクライブする際に劈開方向に対して発生していた割れや欠けが全く見られず、ウエハは最初の2インチφの原形を維持することができた。また、露出したn層(窒化物半導体)2上に割り溝を形成することにより、pn接合界面の物理的なダメージをなくすことができた。
【0067】
第一の割り溝を形成する方法は、ダイサを用いる他に、レーザによるハーフカットを行ってもよいし、スクライバによるスクライブを行ってもよい。
【0068】
また、この例のようにp電極5とn電極6が窒化物半導体層側に形成されている場合において、GaN基板側が研磨によって透光性を有し、チップのパターン(図1のB−▲2▼)がGaN基板側から確認できる場合は、ウエハのGaN基板側に割り溝を形成してもよく、さらにウエハの両側(ウエハの窒化物半導体層側とGaN基板側で合致する位置)に割り溝を形成すれば、チップの割れや欠けをさらに低減することができる。
【0069】
一方、p電極5またはn電極6をGaN基板側に形成する場合は、ウエハのGaN基板側に割り溝を形成することにより、割り溝形成時における窒化物半導体への物理的ダメージをなくすことができる。
【0070】
こうして第一の割り溝を形成した後は、この例の場合、ウエハのGaN基板側を、伸縮性のある粘着シート8(図3)に貼り付け、Oリングを用いて粘着シート8を固定用リング9(図3)に固定した。そして、固定用リング9をダイサのテーブルに設置し、ウエハ部分を真空チャックで固定した。
【0071】
次に、図1のB−▲4▼およびC−▲4▼のG、H、I等の位置で、GaN基板の劈開方向である<11−20>方向にチップブレーク用の鋭い刃を押し当てて割ることにより、幅が300μmのバーをウエハ全面に形成した。
【0072】
ここで、最初に形成した第一の割り溝の方向を<1−100>としたが、a面に平行な方向であればよく、<1−100>の他に、<10−10>、<01−10>、<−1100>、<−1010>、<0−110>の何れの方向を用いてもよい。
【0073】
また、バーを形成するためのウエハの劈開方向は、m面に平行な方向で、<11−20>、<2−1−10>、<1−210>、<−1−120>、<−2110>、<−12−10>のうち、第一の割り溝方向に直交する方向であれば、何れの方向を用いてもよい。
【0074】
このようにして形成されたバーの断面とGaN基板の劈開面は一致しているため、バーの断面形状は非常に奇麗であり、且つクラックや欠けが従来の技術よりも低減されている。
【0075】
そして最後に、チップブレーク用の刃を第一の割り溝に合わせて押し割り、固定用リング9をダイサのテーブルからはずした後に、粘着シート8を均等に引き延ばすことにより、300μm角のチップを得た。
【0076】
このようにして得られた300μm角チップは割れや欠け等が少なく、2インチφのウエハに対して90%以上という高い歩留りであった。
【0077】
また、このような手法において、割り溝の間隔W1を250μmに小さくした場合も、スクライブおよびダイシング工程の途中でウエハの割れや欠けが発生することが少なく、300μm角チップと同様にチップ分離を行うことができ、得られたサイズの小さな250μm角のチップも、2インチφのウエハに対して80%以上という高い歩留りであった。
【0078】
この結果より、本発明のチップ分離方法を用いることによって、チップの歩留りを向上させることができた。さらには、チップサイズを250μmまで小さくしても高い歩留りを得ることができた。
【0079】
(比較例1)
GaN基板上に窒化物半導体を積層した実施例1と同等のウエハを準備し、最初にウエハの劈開方向である<11−20>方向に、実施例1と同様の方法を用いて、割り溝の間隔W1が300μm、割り溝幅W2が50μm、深さが30μm、図1のB−▲3▼およびC−▲3▼のD、E、F等の位置で、ウエハの窒化物半導体層側に形成した。
【0080】
すると、第一の割り溝を形成する途中において、<11−20>方向に対して複数の割れや欠けが発生した。
【0081】
また、第一の割り溝をウエハのGaN基板側に形成しても同様なウエハ割れが発生した。
【0082】
これらの割れた複数枚のウエハについては、実施例1と同様の方法で、ウエハのGaN基板側を1枚づつ粘着シート8に貼り付けた後、ダイサを用いて第一の割り溝方向に直交する<1−100>方向にフルカットを行い、幅が300μmのバーを形成した。但し、このときも、バーの断面に割れや欠けが発生した。
【0083】
最後に、チップブレーク用の刃を第一の割り溝に合わせて押し割り、300μm角のチップとした。
【0084】
このようにして得られた300μm角チップの歩留りは、2インチφウエハに対して約70%まで低下した。
【0085】
また、サイズの小さい250μm角のチップの歩留りは、2インチφウエハに対して約50%まで低下した。
【0086】
一方、第一の割り溝をGaN基板のa面またはm面に平行な方向以外の方向に形成した場合は、バーを形成する方向(第一の割り溝に直交する方向)が劈開方向とは異なるため、先ずバーを形成する時点でバーの断面に割れや欠けが生じると共に、第一の割り溝に沿ってチップブレイクする際にもチップの断面に割れや欠けが頻発し、チップの歩留りはさらに低下した。
【0087】
それに加え、チップの切断に劈開方向を利用しないことにより、ウエハの切断面をフルカットする必要があり、スクライバやダイサの刃の消耗が著しく、コストがかかるため、望ましくない。
【0088】
(実施例2)
次に、GaN基板上に窒化物半導体を積層した実施例1と同等のウエハを準備し、以下に示す方法でチップ分離を行った。
【0089】
先ず、実施例1と全く同じ方法を用い、第一の割り溝を、図1のB−▲3▼およびC−▲3▼のD、E、F等の位置で<1−100>方向に形成した後、ウエハのGaN基板側を粘着シート8に貼り付けた。
【0090】
図3は、本発明の実施例2に係るウエハからバー状に形成した説明図である。
【0091】
図3に示すように、主面上において、ウエハの劈開方向で且つ第一の割り溝に直交する<11−20>方向とダイサの刃7の方向が一致するように、窒化物半導体層を上向きにしてウエハをセッティングし、第一の割り溝形成時と同様にダイサによるハーフカットにより、割り溝の間隔W1が300μm、割り溝幅W2が50μm、深さが30μmで、図1のB−▲4▼およびC−▲4▼のG、H、I等の位置で第二の割り溝を形成した。
【0092】
そして、チップブレーク用の刃を第二の割り溝上から押しあてることにより、<11−20>方向に切断された細長いバー10が粘着シート8に密着した形で形成できた。
【0093】
また、ダイサによって第二の割り溝を形成した後に、第二の割り溝の上からスクライバでスクライブを行うことで、さらに簡単にバーを形成することができた。
【0094】
図1におけるp電極5とn電極6がn層(窒化物半導体)2側に形成されている場合において、基板1が透光性を有し、チップパターンが基板1側から確認できる場合は、ウエハの基板1側に第一および第二の割り溝を形成してもよい。さらに、ウエハの両側(ウエハのn層(窒化物半導体)2側と基板1側で合致する位置)に第一および第二の割り溝を形成すれば、チップの割れや欠けをさらに低減することができる。
【0095】
一方の電極をn層(窒化物半導体)2側に、もう一方の電極を基板1側に形成する場合は、ウエハの基板1側に第一および第二の割り溝を形成することにより、割り溝形成時における窒化物半導体への物理的なダメージをなくすことができる。
【0096】
また、第一の割り溝は<1−100>の他に、<10−10>、<01−10>、<−1100>、<−1010>、<0−110>の何れの方向を用いてもよいし、第二の割り溝を形成するためのウエハの劈開方向は、m面に平行な方向で、<11−20>、<2−1−10>、<1−210>、<−1−120>、<−2110>、<−12−10>のうち、第一の割り溝方向に直交する方向であれば、何れの方向を用いてもよい。
【0097】
実施例1では、第二の割り溝を形成しなくとも、ウエハの劈開面に沿ってバーを形成することができたが、第二の割り溝を形成した場合は、バーを形成する際に、断面のチップの割れや欠けをさらに低減することができた。
【0098】
最後は、チップブレーク用の刃を第一の割り溝に合わせて押し割り、チップ分離を行った。
【0099】
このようにして得られた300μm角のチップの歩留りは95%以上まで向上した。また、250μm角のチップの歩留りも、2インチφのウエハに対して90%以上まで向上した。
【0100】
この結果より、本発明のチップ分離方法を用いることによって、チップの歩留りを向上させることができた。さらには、チップサイズを250μmまで小さくしても高い歩留りを得ることができた。
【0101】
なお、第一の割り溝はGaN基板の劈開方向とは異なるため、第二の割り溝の深さよりも深く形成しても、割り溝形成時にウエハが割れることはなかった。
【0102】
したがって、第一の割り溝の深さを第二の割り溝の深さよりも深く形成することで、バーからチップをより簡単に分離することができる。
【0103】
(実施例3)
次に、GaN基板上に窒化物半導体を積層した実施例1と同等のウエハを準備し、GaN基板の研磨を取り入れたチップ分離方法について以下に示す。
【0104】
先ず、ウエハのGaN基板側を研削機によって研磨することにより、ウエハ厚みを100μmまで薄くした。
【0105】
そして、実施例1の図2に示したように、GaN基板の主面上における劈開方向と直交する<1−100>方向(GaN基板のオリフラ方向)とダイサの刃7の方向が一致するように、ウエハを窒化物半導体層側が上向きになるようにウエハをセッティングし、ダイサによるハーフカットにより、割り溝の間隔W1が300μm、割り溝幅W2が30μm、深さが10μmの第一の割り溝を図1のB−▲3▼およびC−▲3▼のD、E、F等の位置に形成した。
【0106】
このようにして、ウエハの一方向の複数の割り溝の形成が終了し、従来はGaN基板やSiC基板においてダイシングまたはスクライブ時に発生していたウエハの割れや欠けが全く見られず、ウエハは、厚みを100μmまで薄くしたにもかかわらず、第一の割り溝を形成後も最初の2インチφの原形を維持することができた。
【0107】
ここで、第一の割り溝を形成した後で、GaN基板を100μmの厚さまで研磨しても、研磨時のウエハ割れは発生しないことを確認している。
【0108】
第一の割り溝を形成後は、実施例1および実施例2と同様に、ウエハのGaN基板側を粘着シート8に貼り付け、実施例2の図3に示したように、ウエハをGaN基板の劈開方向で且つ第一の割り溝に直交する<11−20>方向とダイサの刃7の方向が一致するようにウエハをセッティングし、同様にダイサによるハーフカットにより、割り溝の間隔W1が300μm、割り溝幅W2が30μm、深さが10μmの第二の割り溝を図1のB−▲4▼およびC−▲4▼のG、H、I等の位置に形成した。
【0109】
次に、チップブレーク用の刃を第二の割り溝上から押しあてることにより、<11−20>方向に切断された細長いバー10が粘着シート8に密着した形で形成された。このとき、バー10の断面の割れや欠けは、実施例2に比較して、さらに低減されていることを確認した。
【0110】
そして、チップブレーク用の刃を第一の割り溝に合わせて押し割り、300μm角のチップを得た。このときも、チップの断面の割れや欠けは、実施例2に比較して、さらに低減されていることを確認した。
【0111】
このようにして得られたチップは割れや欠け等が少なく、300μm角および250μm角の何れのチップにおいても、2インチφのウエハに対して95%以上という高い歩留りであった。
【0112】
この結果より、少なくとも第二の割り溝を形成する前にGaN基板側を研磨して薄くすることにより、バーおよびチップの断面をより奇麗に仕上げることができ、チップの歩留りをさらに向上させることができた。
【0113】
また、窒化物半導体ウエハにサファイア基板を用いた場合は、サファイア基板を研磨して薄くすることにより、ウエハがサファイアの劈開方向に対して割れ易くなり、実施例1や実施例2に記載のチップ分離方法がチップの歩留りを向上させるために有効な手段となる。
【0114】
ところで、研磨によってGaN基板厚を200μm以下とすることで、チップ分離の歩留りをさらに高めることができるが、GaN基板厚を50μm以下にすると、研磨時のウエハ割れが頻発した。
【0115】
特に、2インチφのGaN基板の場合は、GaN基板厚が80〜150μmの範囲でさらにチップの歩留りが高くなった。
【0116】
(比較例2)
実施例1〜実施例3と同等のウエハを準備し、ウエハのGaN基板側を研削機によって研磨することにより、ウエハ厚みを100μmまで薄くした。
【0117】
次に、GaN基板の主面上における劈開方向である<11−20>方向に、割り溝の間隔W1が300μm、割り溝幅W2が30μm、深さが10μmで、図1のB−▲3▼およびC−▲3▼のD、E、F等の位置で、ウエハの窒化物半導体層側に第一の割り溝を形成したところ、第一の割り溝を形成する途中において、<11−20>方向に対して複数の割れや欠けが頻発した。
【0118】
また、第一の割り溝をウエハのGaN基板側に形成しても同様なウエハ割れが頻発した。
【0119】
これらの割れた複数枚のウエハについては、実施例1〜実施例3と同様の方法で、ウエハのGaN基板側を1枚づつ粘着シート8に貼り付けた後、ダイサを用いて第一の割り溝方向に直交する<1−100>方向にフルカットを行い、幅が300μmのバーを形成した。但し、このときも、バーの断面に割れや欠けが発生した。
【0120】
最後に、チップブレーク用の刃を第一の割り溝に合わせて押し割り、300μm角のチップとした。
【0121】
このようにして得られた300μm角チップの歩留りは、2インチφウエハに対して50%以下であった。
【0122】
また、サイズの小さい250μm角のチップの歩留りは2インチφウエハに対して40%以下まで低下した。
【0123】
一方、100μmの厚さまで研磨したウエハにおいて、第一の割り溝をGaN基板のa面またはm面に平行な方向以外の方向に形成した場合は、バーを形成する方向(第一の割り溝に直交する方向)が劈開方向とは異なるため、バーを形成する時点で、バーの断面に割れや欠けが頻発した。
【0124】
さらには、第一の割り溝に沿ってチップブレイクする際にもチップの断面に割れや欠けが頻発し、チップの歩留りはさらに低下した。
【0125】
(実施例4)
立方晶の半導体からなる基板の一例として、厚みが300μm、サイズ2インチφのSi(111)基板の主面上に窒化物半導体が積層されたウエハのチップ分離方法について、以下に示す。
【0126】
先ず、MBE(分子線エピタキシー)法により、Si基板上にSiCの薄膜を形成したものを基板として用いた。さらに、MOCVD装置内にSi基板を挿入し、高温でAlNバッファ層を成長した後、SiドープGaNクラッド層、SiドープAlGaN層、InGaN発光層、MgドープAlGaN層、MgドープAlGaNコンタクト層を順次に積層し、さらに実施例1と同様の手順でp電極5およびn電極6を形成した。
【0127】
このようにして得られたウエハに対し、Si(111)基板の劈開方向に垂直な方向である<110>方向に第一の割り溝を、Si(111)基板の劈開方向である<1−10>方向に第二の割り溝を、割り溝の間隔W1が300μm、割り溝幅W2が50μm、深さが30μm、実施例1〜実施例3の位置および割り方でチップ分離を行った。
【0128】
ここで、第一の割り溝の方向は、Si(111)基板の劈開方向に垂直な方向であればよく、<110>、<011>、<101>の何れの方向でもよい。
【0129】
また、第二の割り溝の方向は、Si(111)基板の劈開方向であればよく、<1−10>、<01−1>、<10−1>のうち、第一の割り溝の方向に垂直であればよい。
【0130】
こうして得られた300μm角チップの歩留りは、2インチφウエハに対して約95%まで得られ、250μm角のチップで約90%まで得られた。
【0131】
この結果より、立方晶の半導体からなり、(111)面を主面とするSi基板上に窒化物半導体を積層したウエハにおいても、チップの歩留りを向上させることができるとともに、高い歩留りでチップサイズを250μmと小さくすることができた。
【0132】
ここでは、窒化物半導体の例として、発光ダイオードのチップ分離方法を説明したが、半導体レーザのチップ分離にも適用することができる。但し、この場合は、第一の割り溝の方向を半導体レーザの共振器方向とする。
【0133】
【発明の効果】
以上のように、本発明によれば、ウエハの主面上に割り溝を形成する際にウエハが基板の劈開方向に沿って細かく割れることを防止できるため、チップの歩留りを向上させることができるとともに、高い歩留りでチップサイズを小さくすることができるという有効な効果が得られる。
【図面の簡単な説明】
【図1】主面に直交する任意の2つの劈開面のなす角度が直角とは異なる基板上にpn接合を有する窒化物半導体が積層されたウエハをチップ分離する工程を連続して示す説明図
【図2】本発明の実施例1に係るウエハに第一の割り溝を形成した状態を示す説明図
【図3】本発明の実施例2に係るウエハからバー状に形成した説明図
【符号の説明】
1 基板
2 n層(窒化物半導体)
3 活性層
4 p層
5 p電極
6 n電極
7 ダイサの刃
8 粘着シート
9 固定用リング
10 バー

Claims (6)

  1. 主面上において、該主面に直交する任意の2つの劈開面のなす角度が直角とは異なる基板の前記主面上に窒化物半導体が積層されたウエハを、正方形または長方形のチップに切断して分離する窒化物半導体チップの製造方法であって、
    前記ウエハの窒化物半導体側もしくは基板側、または窒化物半導体側と基板側が互いに合致する位置におけるこれらの両側に、前記基板の劈開方向と直交する方向に第一の割り溝を形成し、
    その後前記ウエハの窒化物半導体側もしくは基板側、または窒化物半導体側と基板側が互いに合致する位置におけるこれらの両側に、前記基板の劈開方向で且つ前記第一の割り溝と直交する方向に第二の割り溝を形成し、
    前記第二の割り溝に沿って割ってバーを形成し、
    次に前記バーを前記第一の割り溝に沿って割ってチップに分離することを特徴とする窒化物半導体チップの製造方法。
  2. 前記第一の割り溝の深さを前記第二の割り溝の深さよりも深くすることを特徴とする請求項1記載の窒化物半導体チップの製造方法。
  3. 前記第二の割り溝を形成する前に、前記基板を50μm〜200μmの範囲の厚さまで研磨することを特徴とする請求項1または2記載の窒化物半導体チップの製造方法。
  4. 前記基板が六方晶の窒化物半導体からなり、(0001)面を主面とすることを特徴とする請求項1〜3の何れか一項に記載の窒化物半導体チップの製造方法。
  5. 前記基板が六方晶のGaNからなることを特徴とする請求項記載の窒化物半導体チップの製造方法。
  6. 前記基板が立方晶の半導体からなり、(111)面を主面とすることを特徴とする請求項1〜3の何れか一項に記載の窒化物半導体チップの製造方法。
JP2001047864A 2001-02-23 2001-02-23 窒化物半導体チップの製造方法 Expired - Fee Related JP4710148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001047864A JP4710148B2 (ja) 2001-02-23 2001-02-23 窒化物半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001047864A JP4710148B2 (ja) 2001-02-23 2001-02-23 窒化物半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2002252185A JP2002252185A (ja) 2002-09-06
JP4710148B2 true JP4710148B2 (ja) 2011-06-29

Family

ID=18909213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001047864A Expired - Fee Related JP4710148B2 (ja) 2001-02-23 2001-02-23 窒化物半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP4710148B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4584785B2 (ja) * 2005-06-30 2010-11-24 シャープ株式会社 半導体発光素子の製造方法
JP4680762B2 (ja) * 2005-12-14 2011-05-11 株式会社光波 発光素子及びその製造方法
JP2008016694A (ja) * 2006-07-07 2008-01-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
JP5056142B2 (ja) * 2006-05-11 2012-10-24 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子
JP4776478B2 (ja) * 2006-09-06 2011-09-21 東芝ディスクリートテクノロジー株式会社 化合物半導体素子及びその製造方法
JP5179068B2 (ja) 2007-02-14 2013-04-10 昭和電工株式会社 化合物半導体素子の製造方法
WO2009054088A1 (ja) * 2007-10-23 2009-04-30 Panasonic Corporation 半導体発光素子およびそれを用いた半導体発光装置とその製造方法
JP5521352B2 (ja) * 2009-02-27 2014-06-11 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
CN105437390A (zh) * 2011-01-07 2016-03-30 坂东机工株式会社 用于刻划碳化硅板的方法和设备
KR20130092603A (ko) * 2011-01-07 2013-08-20 반도키코 가부시키가이샤 탄화 규소판의 스크라이브 방법 및 스크라이브 장치
JP5989422B2 (ja) * 2012-06-28 2016-09-07 新電元工業株式会社 半導体装置の製造方法
JP6056575B2 (ja) * 2013-03-18 2017-01-11 三星ダイヤモンド工業株式会社 スクライブ方法及びスクライブ装置
JP5884852B2 (ja) * 2014-04-18 2016-03-15 坂東機工株式会社 炭化珪素板のスクライブ方法及びスクライブ装置
JP6402549B2 (ja) 2014-09-10 2018-10-10 日亜化学工業株式会社 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置の製造方法
JP2015042492A (ja) * 2014-09-24 2015-03-05 坂東機工株式会社 炭化珪素板のスクライブ方法及びスクライブ装置
JP2016104571A (ja) * 2016-01-20 2016-06-09 坂東機工株式会社 炭化珪素板のスクライブ方法及びスクライブ装置
JP6244431B2 (ja) * 2016-10-31 2017-12-06 三星ダイヤモンド工業株式会社 スクライブ装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108007A (ja) * 1985-11-07 1987-05-19 富士電機株式会社 半導体板の分割方法
JPH06216243A (ja) * 1993-01-18 1994-08-05 Mitsubishi Electric Corp 半導体装置の製造方法
JPH09186404A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd GaN堆積ウエーハ及び光半導体装置
JPH10256193A (ja) * 1997-02-28 1998-09-25 Hewlett Packard Co <Hp> 罫書困難基板の分割方法
JPH11168075A (ja) * 1997-12-04 1999-06-22 Fujitsu Quantum Device Kk 半導体装置の製造方法
JP2000223786A (ja) * 1999-01-28 2000-08-11 Sharp Corp 半導体レーザ素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108007A (ja) * 1985-11-07 1987-05-19 富士電機株式会社 半導体板の分割方法
JPH06216243A (ja) * 1993-01-18 1994-08-05 Mitsubishi Electric Corp 半導体装置の製造方法
JPH09186404A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd GaN堆積ウエーハ及び光半導体装置
JPH10256193A (ja) * 1997-02-28 1998-09-25 Hewlett Packard Co <Hp> 罫書困難基板の分割方法
JPH11168075A (ja) * 1997-12-04 1999-06-22 Fujitsu Quantum Device Kk 半導体装置の製造方法
JP2000223786A (ja) * 1999-01-28 2000-08-11 Sharp Corp 半導体レーザ素子およびその製造方法

Also Published As

Publication number Publication date
JP2002252185A (ja) 2002-09-06

Similar Documents

Publication Publication Date Title
JP4710148B2 (ja) 窒化物半導体チップの製造方法
JP4493127B2 (ja) 窒化物半導体チップの製造方法
JP5370262B2 (ja) 半導体発光チップおよび基板の加工方法
JP5179068B2 (ja) 化合物半導体素子の製造方法
US6197609B1 (en) Method for manufacturing semiconductor light emitting device
CN111095483B (zh) 利用切割技术移除衬底的方法
JP2780618B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
WO2010050410A1 (ja) 半導体発光素子の製造方法
JP2011129765A (ja) 半導体発光素子の製造方法
JP2001176823A (ja) 窒化物半導体チップの製造方法
WO2006041134A1 (ja) 窒化化合物半導体素子およびその製造方法
JP2748355B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP2861991B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JPH05343742A (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP2008066475A (ja) 化合物半導体素子及びその製造方法
US9269855B2 (en) Method for manufacturing high efficiency light-emitting diodes
KR100815226B1 (ko) 질화갈륨계 발광 다이오드 소자의 제조방법
JP2748354B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
EP2020691A2 (en) III-Nitride semiconductor light emitting device
KR20050104151A (ko) 질화물계 반도체 발광다이오드 및 그의 제조방법
JP4594707B2 (ja) 半導体チップ製造方法
US20130015480A1 (en) Semiconductor light emmiting device
CN107305920B (zh) 基板晶片以及ⅲ族氮化物半导体元件的制造方法
JP2005012206A (ja) 窒化物系半導体素子およびその製造方法
JP4938374B2 (ja) 窒化ガリウム系半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080213

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees