JP2010087845A - 自動整合方法及び自動整合回路 - Google Patents

Abstract

【課題】高周波信号源側の出力インピーダンスと負荷側の入力インピーダンスとを自動的に整合して伝送効率を上げる。
【解決手段】高周波信号ＲＦＩＮが入力されると、方向性結合器２０により、進行波成分の信号ＦＷＤと、反射波成分の信号ＲＥＦとが検出される。位相検出回路４０，５０は、進行波成分の信号ＦＷＤを基準に反射波成分の信号ＲＥＦの位相差を検出する。修正方向判定回路６０は、位相検出回路４０，５０から与えられた位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、この判定結果を第１、第２の可変容量制御回路７１，７２へ送る。第１、第２の可変容量制御回路７１，７２は、前記判定結果に基づき、第１及び第２のコンデンサの可変容量Ｃ１，Ｃ２を増減して、駆動源１の出力インピーダンスと、出力端子１２から見た負荷３のインピーダンスとを整合させる。
【選択図】図１

Description

本発明は、高周波信号源側の出力インピーダンスと負荷側の入力インピーダンスとを自動的に整合して伝送効率を上げる自動整合方法及び自動整合回路、特に、コイル及びコンデンサを組み合わせたπマッチ回路を用いて高周波信号源側と負荷側とのインピーダンスを自動的に整合する技術に関するものである。

従来、自動整合回路に関する技術は、例えば、次のような文献等に記載されている。

特開平８−１８１６２６号公報 特開平９−１６２７５７号公報

この特許文献１には、πマッチ回路を有する空中線整合回路におけるデジタル整合方法の技術が記載されている。又、特許文献２には、コイル及びコンデンサを組み合わせた整合回路を有するデジタル空中線整合器の技術が記載されている。

図２５は、特許文献１等に記載された従来のπマッチ回路を用いた整合回路を示す概略の構成図である。

この整合回路は、駆動源１と負荷ＺＬとの間に接続されたπマッチ回路２により構成されている。駆動源１は、高周波の信号源１ａ及びこの等価信号源インピーダンスＺにより構成され、この出力側にπマッチ回路２が接続されている。πマッチ回路２は、入力端子２ａと出力端子２ｂとの間に接続されたインダクタンスＬのコイル２ｃと、入力端子２ａと基準電位線Ｎ１との間に接続された可変容量Ｃ１の第１のコンデンサ２ｄと、出力端子２ｂと基準電位線Ｎ１との間に接続された可変容量Ｃ２の第２のコンデンサ２ｅとにより構成されている。πマッチ回路２の出力端子２ｂには、負荷ＺＬが接続されている。

図２６は、図２５の整合回路におけるπマッチ回路２のインピーダンス整合範囲の例を示すスミスチャートである。

πマッチ回路２は、例えば、等価信号源インピーダンスＺ＝５０Ω、信号源１ａの周波数は１３．５６ＭＨｚ、コンデンサ２ｄの容量Ｃ１は７００ｐＦ〜１７５０ｐＦ、コンデンサ２ｅの容量Ｃ２は２７０ｐＦ〜２８００ｐＦ、及び、コイル２ｃのインダクタンスＬ＝０．２μＨである。図２６のスミスチャートにおいて、陰の広い部分Ａは整合対象範囲（整合対象エリア）を示し、中心点Ｏは整合させたいインピーダンスを示している。

図２５のπマッチ回路２において、一般に、コイル２ｃのインダクタンスＬは固定又は特定のステップで切り替え、コンデンサ２ｄ，２ｅの容量Ｃ１，Ｃ２を調整することで、広い範囲の負荷ＺＬのインピーダンスと、広い範囲の信号源１ａ側のインピーダンスとの間の整合を取ることができる。

しかしながら、特許文献１、２に記載された従来の整合回路では、以下の（ａ）〜（ｃ）のような課題があった。

（ａ） 図２６に示されるように、スミスチャート上の広い整合対象エリアＡのインピーダンスを中心点Ｏに正確に変換するためには、調整は容量Ｃ１，Ｃ２の広いエリアで細かく行う必要がある。例えば、高周波の伝送路における進行波と反射波の関係を示す定在波比（Standing Wave Ratio、以下「ＳＷＲ」という。）を十分小さくして整合対象エリアＡの負荷３に対し、反射成分をリターン損失（ロス）で３０ｄＢ以上の十分な整合を安定に実現するためには、容量Ｃ１，Ｃ２はそれぞれ、
Ｃ１＝５００ｐＦ〜２０００ｐＦ
Ｃ２＝２００ｐＦ〜３０００ｐＦ
の変化範囲を５ｐＦ程度の小さな刻みで調整する必要がある。しかし、特許文献１、２には、これらの具体的な調整方法が開示されていない。

（ｂ） 容量Ｃ１，Ｃ２の調整には、例えば、可変容量ダイオードを使用すると、回路構成が簡単になる。しかし、可変容量ダイオードは、耐圧が低いため（例えば、６０Ｖ位）、信号源１ａのレベルが大きいと、容量Ｃ１，Ｃ２の調整に便利な可変容量ダイオードが使えない。そのため、回路構成が比較的簡単で、動作が速く、調整範囲の広い高精度な、容量Ｃ１，Ｃ２を細かく自動調整する回路を実現することが困難であった。

（ｃ） コンデンサ２ｄ，２ｅを調整して反射成分を減らすのに、容量Ｃ１，Ｃ２の増加／減少のどちらの方向に調整するのか、自動で判断するのが困難であった。

（ｄ） 前記（ｂ）、（ｃ）の課題を解決するために、特許文献１、２の技術では、負荷３のインピーダンスを測定して整合回路の定数を決めたり、コイル２ｃ及びコンデンサ２ｄ，２ｅのいろんな組み合わせを試して、その中から最適な組み合わせを選択している。しかし、この方法では、動作中（駆動中）には負荷３の変動に対応することができず、しかも、回路規模が大きくなるという問題があった。

本発明の自動整合方法は、高周波の信号源側に位置する可変の第１のコンデンサと負荷側に位置する可変の第２のコンデンサとが固定の第１のコイルの両端に接続されたπマッチ回路を用いて、前記信号源側の出力インピーダンスと前記負荷側の入力インピーダンスとを自動的に整合する自動整合方法であって、前記信号源から前記負荷へ向かう進行波成分の信号と前記負荷からの反射波成分の信号とを検出すると共に、前記進行波成分の信号を基準に前記反射波成分の信号の位相差を検出し、前記位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、前記判定結果に基づき前記第１及び第２のコンデンサの容量を増減して前記出力インピーダンスと前記入力インピーダンスとを整合することを特徴とする。

本発明の自動整合回路は、高周波の信号源側に位置する可変の第１のコンデンサと負荷側に位置する可変の第２のコンデンサとが固定の第１のコイルの両端に接続されたπマッチ回路を有し、前記信号源側の出力インピーダンスと前記負荷側の入力インピーダンスとを自動的に整合する自動整合回路であって、前記信号源と前記πマッチ回路との間に接続され、前記信号源から前記負荷へ向かう進行波成分の信号と前記負荷からの反射波成分の信号とを検出する方向性結合器と、前記進行波成分の信号を基準に前記反射波成分の信号の位相差を検出する位相検出回路と、前記位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、前記判定結果に基づき前記第１及び第２のコンデンサの容量を増減して前記出力インピーダンスと前記入力インピーダンスとの整合状態を制御する判定制御手段とを有することを特徴とする。

本発明の自動整合方法及び自動整合回路は、従来のように、πマッチ回路における可変容量を、条件により予め用意した設定値とするだけのものではなく、反射成分を小さくするための第１及び第２のコンデンサの容量を調整する際に、調整方向は位相差を見て決めており、従来のような、単純に位相を０°にするような調整をしていない。そのため、負荷のインピーダンスが広い範囲で変化しても自動的に整合を取り直し続けることができる。更に、負荷に信号源の信号を供給しながら調整をすることができる。

本発明を実施するための最良の形態では、インピーダンスの整合のために、πマッチ回路を使用する。

πマッチ回路を使用する場合、負荷のインピーダンス（実際の負荷ではなく整合回路接続点での値であり、ケーブル長により変化する）が大きいと、整合を取ったときのＱが高くなり、用途により帯域が狭く成りすぎる。負荷のインピーダンスが低い範囲まで整合を取るためには、コイルのインダクタンスの値を小さくするため、益々、高いインピーダンスでのＱが高くなってしまう。整合範囲を広げる方法として、可変コイルのインダクタンスの値を切り替えたり、トランスを使用することが考えられる。

しかし、伝送ロスを減らすための整合回路に、ロスの多い可変コイルを用いるのは無意味であり、又、高周波でロスの少ないトランスが得にくい問題ある。

このようなことを考慮して、本発明において、実用的な自動整合回路を実現するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（実施例１の構成）
図１は、本発明の実施例１における自動整合回路を示す概略の構成図である。

この自動整合回路１０は、高周波（ＲＦ）の信号源を有する駆動源１と負荷３との間に接続され、電源４から電源電圧ＶＣＣが印加されると、自動的にインピーダンス整合を行う回路であり、駆動源１からの高周波信号ＲＦＩＮを入力する入力端子１１と、高周波信号ＲＦＯＵＴを負荷３へ供給する出力端子１２とを有している。ここで、負荷３は、例えば、アンテナ（ＡＮＴ）と、このアンテナ（ＡＮＴ）から出力端子１２までの伝送ケーブルとを含んでいる。

入力端子１１と出力端子１２との間には、方向性結合器２０とπマッチ回路３０が縦続接続されている。方向性結合器２０は、駆動源１から負荷３へ向かう高周波信号ＲＦＩＮの信号（即ち、進行波成分の信号）ＦＷＤと、負荷３からπマッチ回路３０を通して戻ってきた信号（即ち、反射波成分の信号）ＲＥＦとを検出する回路であり、この出力側に、πマッチ回路３０が接続されている。πマッチ回路３０は、方向性結合器２０の出力側と出力端子１２との間に直列に接続されたインダクタンスＬのコイル３１と、このコイル３１の入力端子と基準電位線Ｎ１（例えば、グランドＧＮＤ）との間に接続された可変容量Ｃ１の第１のコンデンサ３２と、コイル３１の出力端子とグランドＧＮＤとの間に接続された可変容量Ｃ２の第２のコンデンサ３３とにより構成されている。

方向性結合器２０における信号ＦＷＤ，ＲＥＦの出力端子には、第１及び第２の位相検出回路４０，５０が接続され、この出力側に修正方向判定回路６０が接続されている。第１の位相検出回路４０は、進行波成分の信号ＦＷＤの位相を基準にして反射波成分の信号ＲＥＦの位相差を検出（例えば、位相差が９０°進み成分、又は９０°遅れ成分を有しているか否かを検出）する回路である。第２の位相検出回路５０は、進行波成分の信号ＦＷＤの位相を基準にして反射波成分の信号ＲＥＦの位相差を検出（例えば、位相差が４５°遅れ成分、又は１３５°進み（４５°遅れの逆相）成分を有しているか否かを検出）する回路である。修正方向判定回路６０は、位相検出回路４０，５０の検出結果に基づき、所定の基準で、πマッチ回路３０の可変容量Ｃ１，Ｃ２に対する位相の修正方向が増加、減少、又は現状維持かを判定する回路である。

更に、自動整合回路１０には、一定時間間隔のタイミング信号（例えば、クロック信号）ＣＫを出力する発振器７０が設けられ、この発振器７０及び修正方向判定回路６０の出力側に第１及び第２の可変容量制御回路７１，７２が接続されている。第１の可変容量制御回路７１は、修正方向判定回路６０の判定結果に基づき、反射波成分ＲＥＦの信号の振幅を小さくする（即ち、整合をとる）ために、所定の時間間隔で、πマッチ回路３０の可変容量Ｃ１を制御する回路である。同様に、第２の可変容量制御回路７２は、修正方向判定回路６０の判定結果に基づき、反射波成分ＲＥＦの信号の振幅を小さくする（即ち、整合をとる）ために、所定の時間間隔で、πマッチ回路３０の可変容量Ｃ２を制御する回路である。修正方向判定回路６０及び第１、第２の可変容量制御回路により、判定制御手段が構成されている。

図２は、図１中の方向性結合器２０の一例を示す構成図である。
この方向性結合器２０は、導電性（例えば、金属製）のケース２１を有し、このケース２１に、高周波信号ＲＦＩＮを入力するコネクタ２２、高周波信号ＲＦＯＵＴを出力するコネクタ２３、進行波成分の信号ＦＷＤを出力するコネクタ２４、及び反射波成分の信号ＲＥＦを出力するコネクタ２５が取り付けられている。コネクタ２２には、同軸ケーブル（例えば、５０Ω同軸ケーブル）２６の一端が接続され、この同軸ケーブル２６の他端の芯線のみがコネクタ２３に接続されている。同様に、コネクタ２５には、同軸ケーブル（例えば、５０Ω同軸ケーブル）２７の一端の芯線のみが接続され、この同軸ケーブル２７の他端がコネクタ２４に接続されている。

各同軸ケーブル２６，２７の外周には、リング状のトロイダルコア２８，２９がそれぞれ装着されている。一方のトロイダルコア２８の１次巻線２８ａ（例えば、巻数３２Ｔ）は、ケース２１とコネクタ２４との間に直列に接続されている。他方のトロイダルコア２９の１次巻線２９ａ（例えば、巻数３２Ｔ）は、コネクタ２２の芯線電極とケース２１との間に接続されている。

この種の方向性結合器２０では、コネクタ２２から高周波信号ＲＦＩＮが入力されると、この高周波信号ＲＦＩＮが同軸ケーブル２６の芯線を通して、高周波信号ＲＦＯＵＴがコネクタ２３から出力される。この時、同軸ケーブル２６の芯線は、トロイダルコア２８からなるトランスの１次側としてこのトロイダルコア２８を通っているので、同軸ケーブル２６の芯線に流れる電流は、巻線数分減衰されて２次側に検出される。コネクタ２２に印加された電圧は、トロイダルコア２９からなるトランスで検出される。電圧成分を検出するトロイダルコア２９の２次側は、同軸ケーブル２７による巻数１Ｔの巻線相当であるため、１次巻線２９ａ数分減衰されてコネクタ２５とコネクタ２４の間に出力される。電流成分を検出したトロイダルコア２８の２次側は、コネクタ２４の芯線電極とケース２１に出力されている。２つのコネクタ２４，２５を同軸ケーブル２７の特性インピーダンスで終端すると、一方のコネクタ２４には、進行波成分の信号ＦＷＤが巻線数比分減衰して出力され、他方のコネクタ２５には、反射波成分の信号ＲＥＦが巻線数比分減衰して出力される。

なお、方向性結合器２０の結線によっては、検出された信号ＦＷＤ，ＲＥＦの位相が反転する場合があるが、この場合は反転した位相を基準にする補正を加えれば良い。

図３は、図１における第１又は第２のコンデンサ３２，３３の一例を示す構成図である。
第１のコンデンサ３２と第２のコンデンサ３３とは、同一構成であるため、以下、第１のコンデンサ３２の構成について説明する。

第１のコンデンサ３２は、信号線Ｎ２に対して並列に接続された複数の第１の単位コンデンサ３２ａ−１〜３２ａ−Ｎと、これらの第１の単位コンデンサ３２ａ１−１〜３２ａ−Ｎと基準電位線Ｎ１であるグランドＧＮＤとの間に接続された第１のスイッチ手段（例えば、スイッチ回路）３２ｂとにより構成されている。各単位コンデンサ３２ａ−１〜３２ａ−Ｎは、各容量Ｃ１−１〜Ｃ１−Ｎを有している。

スイッチ回路３２ｂは、第１の可変容量制御回路７１からの制御信号に基づき、各単位コンデンサ３２ａ−１〜３２ａ−ＮのグランドＧＮＤ側をオン／オフする回路であり、スイッチ速度は遅くても良い。このスイッチ回路３２ｂは、各単位コンデンサ３２ａ−１〜３２ａ−ＮとグランドＧＮＤとの間をオン／オフするスイッチ素子（例えば、ＮＰＮトランジスタ）３２ｂ−１と、この各ＮＰＮトランジスタ３２ｂ−１のエミッタ・ベース間に接続された大容量のコンデンサ３２ｂ−２と、各ＮＰＮトランジスタ３２ｂ−１のベースと可変容量制御回路７１の出力側との間に接続された抵抗３２ｂ−３と、各ＮＰＮトランジスタ３２ｂ−１のコレクタに直列に接続された直流（ＤＣ）バイアス電圧ＢＶ印加用の抵抗３２ｂ−４及びダイオード３２ｂ−５と、からなる単位スイッチ回路の複数（Ｎ）組により構成されている。

スイッチ素子としてＮＰＮトランジスタ３２ｂ−１を使用しているので、ＭＯＳトランジスタを用いたものよりも寄生容量を小さくできる。各ＮＰＮトランジスタ３２ｂ−１のエミッタ・ベース間に挿入された大容量のコンデンサ３２ｂ−２は、コレクタ側の大きな信号振幅により、オフ状態の各ＮＰＮトランジスタ３２ｂ−１に流れる電流を阻止する機能を有している。これにより、各ＮＰＮトランジスタ３２ｂ−１のベース・エミッタ間における駆動インピーダンスを、ＤＣ的に十分小さくする必要が無くなる。各バイアス回路に設けられた抵抗３２ｂ−４及びダイオード３２ｂ−５は、各ＮＰＮトランジスタ３２ｂ−１のコレクタに高いＤＣバイアス電圧ＢＶを印加することにより、コレクタ・ベース間の寄生容量を減少させ、負荷インピーダンスが広い範囲（スミスチャートにおいて左下のエリア）でも整合が取れるようにする機能がある。

各単位コンデンサ３２ａ−１〜３２ａ−Ｎは、例えば、１０ビット程度の分解能が必要であるが、本実施例１では、３０００ｐＦの変化幅を５ｐＦ以下の刻みで実現している。各単位コンデンサ３２ａ−１〜３２ａ−Ｎは、駆動系であるので高耐圧のコンデンサを使う必要があり、例えば、５０Ω系で１０Ｗなら、６０Ｖｐｐが基準で（倍＋マージン分）の耐圧が必要である。更に、１０ビットをストレートで実現する場合は、０．１％より十分小さなばらつき幅のコンデンサが必要となるが、コンデンサアレーの容量比を１．８倍とすることで、一般的な５％品を使ってその分ビット数を増やすことで、実現可能である。各バイアス回路に設けられたダイオード３２ｂ−５は、高周波に対する負荷を減らし、ＤＣバイアス電圧ＢＶが上がり過ぎないように抑制する機能を有している。

なお、第２のコンデンサ３３は、図示しないが、信号線に対して並列に接続された複数の第２の単位コンデンサと、これらの第２の単位コンデンサと基準電位ノードであるグランドとの間に接続された第２のスイッチ手段（例えば、スイッチ回路）とにより構成されている。

図４は、図１の要部の回路例を示す概略の構成図である。
第１の位相検出回路４０は、進行波成分の信号ＦＷＤの位相を９０°進める位相シフト回路４１と、この位相シフト回路４１の出力信号と反射波成分の信号ＲＥＦとの位相を比較する位相比較回路４２とにより構成されている。ほぼ同様に、第２の位相検出回路５０は、進行波成分の信号ＦＷＤの位相を４５°遅らせる位相シフト回路５１と、この位相シフト回路５１の出力信号と反射波成分の信号ＲＥＦとの位相を比較する位相比較回路５２とにより構成されている。これらの位相検出回路４０，５０の出力側には、修正方向判定回路６０が接続されている。

修正方向判定回路６０は、位相比較回路４２の出力電圧と第１、第２の基準電圧Ｖｔｈ１，Ｖｔｈ２とをそれぞれ比較する第１、第２の電圧コンパレータ（電圧比較回路）６１，６２と、位相比較回路５２の出力電圧と第３、第４の基準電圧Ｖｔｈ３，Ｖｔｈ４とをそれぞれ比較する第３、第４の電圧比較回路６３，６４とにより構成され、これらの出力側に、第１、第２の可変容量制御回路７１，７２がそれぞれ接続されている。

第１の可変容量制御回路７１は、例えば、アップ（ＵＰ）／ダウン（ＤＯＷＮ）カウンタにより構成され、クロック信号ＣＫに同期して、第１の電圧比較回路６１の出力信号により増分（ＵＰ）し、第２の電圧比較回路６２の出力信号により減分（ＤＯＷＮ）し、第１、第２の電圧比較回路６１，６２の両方から信号がない（即ち、９０°の位相差成分がない）場合はアップもダウンもせずにホールド（ＨＯＬＤ）状態になり、複数ビットのカウント結果により、第１のコンデンサ３２の可変容量Ｃ１を制御する回路である。同様に、第２の可変容量制御回路７２は、例えば、アップ（ＵＰ）／ダウン（ＤＯＷＮ）カウンタにより構成され、クロック信号ＣＫに同期して、第３の電圧比較回路６３の出力信号により増分（ＵＰ）し、第４の電圧比較回路６４の出力信号により減分（ＤＯＷＮ）し、第１、第２の電圧比較回路６３，６４の両方から信号がない（即ち、９０°の位相差成分がない）場合はアップもダウンもせずにホールド（ＨＯＬＤ）状態になり、複数ビットのカウント結果により、第２のコンデンサ３３の可変容量Ｃ２を制御する回路である。

図５−１〜図５−３は、図４中の位相シフト回路４１の例を示す構成図である。

図５−１（ａ）は、位相シフト回路（位相シフト９０°進み）の例を示す構成図である。
この位相シフト回路４１は、入力信号ＩＮの端子と反転入力信号ＩＮ／の端子との間に、コンデンサ４１ａ（容量Ｃ）と抵抗４１ｂ（抵抗値Ｒ）とが直列に接続され、このコンデンサ４１ａ及び抵抗４１ｂの接続点から、入力信号ＩＮに対して９０°位相が進んだ出力信号ＯＵＴが出力される構成になっている。動作周波数ｆとＣ，Ｒの関係は、
ｆ＝１／（２πＣＲ）
である。

図５−１（ｂ）は、位相シフト回路（位相シフト９０°遅れ）の例を示す構成図である。
この位相シフト回路４１は、入力信号ＩＮの端子と反転入力信号ＩＮ／の端子との間に、抵抗４１ｂ（抵抗値Ｒ）とコンデンサ４１ａ（容量Ｃ）とが直列に接続され、この抵抗４１ｂ及びコンデンサ４１ａの接続点から、入力信号ＩＮに対して９０°位相が遅れた出力信号ＯＵＴが出力される構成になっている。動作周波数ｆとＣ，Ｒの関係は、
ｆ＝１／（２πＣＲ）
である。

図５−２（ａ）は、位相シフト回路（位相シフト９０°進み）の例を示す構成図である。
この位相シフト回路４１は、ＬＣ共振を利用した９０°位相進みの回路であり、入力信号ＩＮの端子と出力信号ＯＵＴの端子との間に、抵抗４１ｂ（抵抗値Ｒ）とコンデンサ４１ａ（容量Ｃ）とが直列に接続され、更に、コンデンサ４１ａとグランドＧＮＤとの間にコイル４１ｃ（インダクタンスＬ）が接続され、そのコンデンサ４１ａ及びコイル４１ｃの接続点から、入力信号ＩＮに対して９０°位相が進んだ出力信号ＯＵＴが出力される構成になっている。抵抗値Ｒ、コイル４１ｃのインピーダンス２πｆＬ（但し、共振周波数ｆ＝１／（２π√（ＬＣ））、及びコンデンサ４１ａのインピーダンス１／（２πｆＣ）の関係は、
Ｒ≧２πｆＬ＝１／（２πｆＣ）
であり、抵抗値Ｒを大きくすると、Ｑが下がって共振が安定するが、出力信号ＯＵＴの振幅が減る。

図５−２（ｂ）は、位相シフト回路（位相シフト９０°遅れ）の例を示す構成図である。
この位相シフト回路４１は、ＬＣ共振を利用した９０°位相遅れの回路であり、入力信号ＩＮの端子と出力信号ＯＵＴの端子との間に、抵抗４１ｂ（抵抗値Ｒ）とコイル４１ｃ（インダクタンスＬ）とが直列に接続され、更に、このコイル４１ｃとグランドＧＮＤとの間にコンデンサ４１ａ（容量Ｃ）が接続され、そのコイル４１ｃ及びコンデンサ４１ａの接続点から、入力信号ＩＮに対して９０°位相が遅れた出力信号ＯＵＴが出力される構成になっている。抵抗値Ｒ、コイル４１ｃのインピーダンス２πｆＬ（但し、共振周波数ｆ＝１／（２π√（ＬＣ））、及びコンデンサ４１ａのインピーダンス１／（２πｆＣ）の関係は、
Ｒ≧２πｆＬ＝１／（２πｆＣ）
であり、抵抗値Ｒを大きくすると、Ｑが下がって共振が安定するが、出力信号ＯＵＴの振幅が減る。

図５−３（ａ）は、位相シフト回路（位相シフト４５°遅れ）の例を示す構成図である。
この位相シフト回路４１は、入力信号ＩＮの端子とグランドＧＮＤとの間に、抵抗４１ｂ（抵抗値Ｒ）とコンデンサ４１ａ（容量Ｃ）とが直列に接続され、この抵抗４１ｂ及びコンデンサ４１ａの接続点から、入力信号ＩＮに対して４５°位相が遅れた出力信号ＯＵＴが出力される構成になっている。動作周波数ｆとＣ，Ｒの関係は、
ｆ＝１／（２πＣＲ）
である。

図５−３（ｂ）は、位相シフト回路（位相シフト４５°進み）の例を示す構成図である。
この位相シフト回路４１は、入力信号ＩＮの端子とグランドＧＮＤとの間に、コンデンサ４１ａ（容量Ｃ）と抵抗４１ｂ（抵抗値Ｒ）とが直列に接続され、このコンデンサ４１ａ及び抵抗４１ｂの接続点から、入力信号ＩＮに対して４５°位相が進んだ出力信号ＯＵＴが出力される構成になっている。動作周波数ｆとＣ，Ｒの関係は、
ｆ＝１／（２πＣＲ）
である。

図６は、図４中の第１、第２の位相比較回路４２，５２の一例を示す構成図である。
第１の位相比較回路４２と第２の位相比較回路５２とは、同一構成であるため、以下、第１の位相比較回路４２の構成について説明する。

この第１の位相比較回路４２は、双差動トランジスタによる位相比較回路であり、電源電圧ＶＣＣから定電流を生成する抵抗４２ａ、及びＮチャネルＭＯＳトランジスタ（以下「ＮＭＯＳ」という。）４２ｂ，４２ｍと、差動増幅段の負荷用のＰチャネルＭＯＳトランジスタ（以下「ＰＭＯＳ」という。）４２ｃ，４２ｄと、差動増幅段の信号ＦＷＤ入力用のＮＭＯＳ４２ｅ，４２ｆ、及び反転信号ＦＷＤ／入力用のＮＭＯＳ４２ｇ，４２ｈと、信号ＲＥＦ入力用のＮＭＯＳ４２ｋと、反転信号ＲＥＦ／入力用のＮＭＯＳ４２ｊとにより構成されている。

この第１の位相比較回路４２では、進行波成分の信号ＦＷＤ，ＦＷＤ／と反射波成分の信号ＲＥＦとが入力されると、その信号ＦＷＤとＦＷＤ／がＮＭＯＳ４２ｅ，４２ｆ，４２ｇ，４２ｈにより差動増幅されると共に、その信号ＲＥＦとＲＥＦ／がＮＭＯＳ４２ｉ，４２ｊにより差動増幅され、ＰＭＯＳ４２ｄとＮＭＯＳ４２ｆとの接続点から、信号ＦＷＤとＲＥＦが位相比較された比較結果の出力信号（出力電圧）ＯＵＴが出力される。

（実施例１の自動整合方法の概略）
図１の駆動源１から出力された高周波信号ＲＦＩＮが、自動整合回路１０の入力端子１１に入力されると、方向性結合器２０により、入力端子１１からπマッチ回路３０を経由して負荷３側の出力端子１２へ向かう進行波成分の信号ＦＷＤと、負荷側の出力端子１２からπマッチ回路３０を経由して送られてくる反射波成分の信号ＲＥＦとが検出され、この信号ＦＷＤ，ＲＥＦが第１、第２の位相検出回路４０，５０へ送られる。第１、第２の位相検出回路４０，５０は、進行波成分の信号ＦＷＤを基準に反射波成分の信号ＲＥＦの位相差を検出し、この検出結果を修正方向判定回路６０へ送る。修正方向判定回路６０は、第１、第２の位相検出回路４０，５０から与えられた位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、この判定結果を第１、第２の可変容量制御回路７１，７２へ送る。第１、第２の可変容量制御回路７１，７２は、前記判定結果に基づき、第１及び第２のコンデンサの可変容量Ｃ１，Ｃ２を増減して、駆動源１の出力インピーダンスと負荷３の入力インピーダンスとを整合させる。

修正方向判定回路６０及び第１、第２の可変容量制御回路７１，７２は、例えば、位相差が９０°進み成分を有していたら第１のコンデンサ３２の可変容量Ｃ１を増やし、逆に、位相差が９０°遅れ成分を有していたら可変容量Ｃ１を減らし、位相差が４５°遅れ成分を有していたら第２のコンデンサ３３の可変容量Ｃ２を減らし、逆に、位相差が１３５°度進み（＝４５°遅れの逆相）成分を有していたら可変容量Ｃ２を増やし、インピーダンス整合を図る。

（実施例１の自動整合方法の詳細）
図７及び図８は、図１中の第１、第２のコンデンサ３２，３３の可変容量Ｃ１，Ｃ２に対する調整方法を示すスミスチャートである。

図１及び図４の自動整合方法は、例えば、以下のステップＳ１〜Ｓ３の繰り返しにより、処理される。

ステップＳ１：
発振器７０から出力されるクロック信号ＣＫの立ち上がりを待つ。この間に、第１、第２の位相検出回路４０，５０、及び修正方向判定回路６０は、次のように連続動作し、この状態での整合の状態に応じた出力値に収束する。

第１、第２の位相検出回路４０，５０は、進行波成分の信号ＦＷＤを基準に反射波成分の信号ＲＥＦの位相差を検出し、この位相差検出結果を修正方向判定回路６０へ送る。修正方向判定回路６０は、位相差検出結果を入力し、図７及び図８のスミスチャートに示す基準で、πマッチ回路３０の可変容量Ｃ１，Ｃ２に対する増加、減少、現状維持の判定を行う。

図７及び図８のスミスチャートに示す基準を説明する。
図７のスミスチャートにおいて、矢印８０は入力の高周波信号ＲＦＩＮと同位相を示す軸、矢印８１は高周波信号ＲＦＩＮより９０°進んだ位相を示す軸、矢印８２は高周波信号ＲＦＩＮより９０°遅れた位相を示す軸、矢印８３は高周波信号ＲＦＩＮに対して反転位相を示す軸である。矢印８４は、可変容量Ｃ１の変化に伴う駆動源１側から見たインピーダンスのずれ方向を示し、矢印８５は、可変容量Ｃ２の変化に伴う駆動源１側から見たインピーダンスのずれ方向を示す。

よって、入力の高周波信号ＲＦＩＮに対し、負荷３の位相に応じて変化する反射波成分の信号ＲＥＦの位相を位相検出回路４０，５０で検出して、修正方向判定回路６０及び可変容量制御回路７１，７２により、可変容量Ｃ１，Ｃ２の調整方向を決定する。図７において、方向性結合器２０の出力点でみた負荷インピーダンスが点ＸＸで示される場合を例とする。進行波成分の信号ＦＷＤの位相に対して反射波成分の信号ＲＥＦの位相は４５°遅れている例であり、スミスチャートの中心点から外れているので整合がとれていない例である。可変容量Ｃ１に関しては、９０°遅れ又は進みの基準で判定して９０°遅れ成分有りと判定されるので（即ち、負荷３がＣ性かＬ性かで判定）、減らすと判定し、可変容量Ｃ２に関しては、４５°遅れ又は１３５°進みの基準で判定して４５°遅れ成分ありと判定されるので、減らすと判定する。

図８のスミスチャートにおいて、進行波成分の信号ＦＷＤより９０°位相が廻った信号を基準に、第１の位相検出回路４０で反射波成分の信号ＲＥＦの位相を判定し、図８のスミスチャート上で、整合状態が破線８６より上か下か破線８６の上にあるかを判定する。例えば、破線８６より上のエリアは可変容量Ｃ１を増やすと判定し、破線８６より下のエリアは可変容量Ｃ１を減らすと判定し、破線８６の線上の場合は可変容量Ｃ１を現状維持すると判定する。更に、進行波成分の信号ＦＷＤより４５°位相が遅れた信号を基準に、第２の位相検出回路５０で反射波成分の信号ＲＥＦの位相を判定し、図８のスミスチャート上で、整合状態が２点鎖線８７より左上か右下か２点鎖線８７の線上にあるか判定する。例えば、２点鎖線８７より左上のエリアは可変容量Ｃ２を増やすと判定し、２点鎖線８７より右下のエリアは可変容量Ｃ２を減らすと判定し、点鎖線８７の線上にある場合は現状維持と判定する。このように増加、減少だけでなく、現状維持の判定も行う。

ステップＳ２：
クロック信号ＣＫの立ち上がりで、第１、第２の位相検出回路４０，５０の位相検出結果を、修正方向判定回路６０に取り込むと共に、この修正方向判定回路６０の判定結果を、第１、第２の可変容量制御回路７１，７２に取り込む。

ステップＳ３：
修正方向判定回路６０の判定結果に応じて、第１、第２の可変容量制御回路７１，７２の制御データを１ステップ分上又は下に変化あるいは保持させ、スイッチ回路３２ｂにより、単位コンデンサ３２ａ−１〜３２ａ−Ｎにおける接続を制御して可変容量Ｃ１，Ｃ２を調整する。

以上のステップＳ１〜Ｓ３を繰り返せば、駆動源１の出力インピーダンスと、自動整合回路１０の出力端子１２から見た負荷３のインピーダンスとが整合する。

（実施例１の効果）
本実施例１によれば、次の（ａ）、（ｂ）のような効果がある。

（ａ） 従来のように、πマッチ回路における可変容量を、条件により予め用意した設定値とするだけのものではなく、反射成分を小さくするための第１及び第２のコンデンサ３２，３３の可変容量Ｃ１，Ｃ２を調整する際に、調整方向は、位相検出回路４０，５０及び修正方向判定回路６０により、位相を見て決めており、従来のような、単純に位相を０°にするような調整をしていない。そのため、負荷３のインピーダンスが広い範囲で変化しても、自動的に整合を取り直し続けることができる。更に、負荷３に駆動源１の信号を供給しながら調整をすることができる。

（ｂ） 前記（ａ）の効果により、例えば、負荷３がアンテナであり、アンテナの周囲の環境が変化する用途とか、不整合の負荷３へのケーブル長が切り替えられる場合に適している。又、大出力の送信機の信号出力にも対応可能である。

（実施例１の変形例１）
図９は、図３の第１のコンデンサ３２における変形例１を示す構成図である。

図９の第１のコンデンサ３２では、各段のバイアス回路を構成するダイオード３２ｂ−５に対して、新たにスイッチ３２ｂ−６がそれぞれ直列に接続されている。各段のスイッチ３２ｂ−６は、図示しない制御手段により、ＮＰＮトランジスタ３２ｂ−１に対して相補的にオン／オフ制御される。即ち、ＮＰＮトランジスタ３２ｂ−１がオン状態の時には、スイッチ３２ｂ−６がオフ状態になり、ＮＰＮトランジスタ３２ｂ−１に対するＤＣバイアス電圧ＢＶの印加が遮断される。これにより、消費電力を減らすことができる。

（実施例１の変形例２）
図１０は、図３中の各単位コンデンサ３２ａ−１〜３２ａ−Ｎにおける変形例２を示す構成図である。

図３中の各段の単位コンデンサ３２ａ−１〜３２ａ−Ｎは、小信号であれば、これに代えて、可変容量ダイオード３２ｃ−１で実現しても良い。各段の可変容量ダイオード３２ｃ−１は、例えば、抵抗３２ｃ−２を介して、可変容量制御回路７１から供給される制御電圧により、容量が変化する。このような可変容量ダイオード３２ｃ−１を使用すれば、回路構成が簡単になる。

（実施例１の変形例３）
図１１は、図３の第１のコンデンサ３２における変形例３を示す構成図である。

図３中のスイッチ回路３２ｂは、低周波であれば、これに代えて、各段がＭＯＳトランジスタ３２ｄ−１からなるスイッチ回路３２ｄで実現しても良い。各段のＭＯＳトランジスタ３２ｄ−１は、可変容量制御回路７１から供給される制御電圧によりオン／オフ制御される。このようなスイッチ回路３２ｄを使用すれば、回路構成が簡単になって集積回路化が容易になる。

（実施例１の変形例４）
図１２は、図３の第１のコンデンサ３２における変形例４を示す構成図である。

図３中のスイッチ回路３２ｂは、低周波であれば、これに代えて、各段がホトＭＯＳリレーからなるスイッチ回路３２ｅで実現しても良い。各段のホトＭＯＳリレーは、各段の単位コンデンサ３２ａ−１〜３２ａ−ＮとグランドＧＮＤとの間に直列に接続された２つのホトＭＯＳトランジスタ３２ｅ−１，３２ｅ−２と、グランドＧＮＤと可変容量制御回路７１の出力側との間に直列に接続されたホトダイオード３２ｅ−３及び抵抗３２ｅ−４とにより構成されている。各段のホトダイオード３２ｅ−３は、抵抗３２ｅ−４を介して、可変容量制御回路７１から供給される制御電圧により発光／消光し、その発光によりホトＭＯＳトランジスタ３２ｅ−１，３２ｅ−２がオン／オフ制御される。このようなスイッチ回路３２ｅを使用すれば、可変容量制御回路７１の出力側の経路と、各単位コンデンサ３２ａ−１〜３２ａ−Ｎ側の経路とが、電気的に遮断されるので、電気的なノイズの影響を防止できて信頼性が向上する。

（実施例２の構成）
図１３は、本発明の実施例２における自動整合回路を示す概略の構成図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

この自動整合回路１０Ａは、実施例１の自動整合回路１０における検出位相を実用的に変形した回路であり、実施例１の第１、第２の位相検出回路４０，５０及び修正方向判定回路６０に代えて、これらとは機能の異なる第１、第２の位相検出回路４０Ａ，５０Ａ及び修正方向判定回路６０Ａが設けられている。

第１の位相検出回路４０Ａは、方向性結合器２０から出力される進行波成分の信号ＦＷＤの位相を基準にして反射波成分の信号ＲＥＦの位相差を検出（例えば、位相差が４５°進み成分、又は１３５°遅れ成分を有しているか否かを検出）する回路である。第２の位相検出回路５０Ａは、進行波成分の信号ＦＷＤの位相を基準にして反射波成分の信号ＲＥＦの位相差を検出（例えば、位相差が４５°遅れ成分、又は１３５°進み（４５°遅れの逆相）成分を有しているか否かを検出）する回路である。修正方向判定回路６０Ａは、位相検出回路４０Ａ，５０Ａの検出結果に基づき、所定の基準で、πマッチ回路３０の可変容量Ｃ１，Ｃ２に対する位相の修正方向が増加、減少、又は現状維持かを判定する回路である。

その他の構成は、実施例１と同様である。
（実施例２の自動整合方法の概略）

実施例１とほぼ同様に、図１３の駆動源１から出力された高周波信号ＲＦＩＮが、自動整合回路１０Ａの入力端子１１に入力されると、方向性結合器２０により、入力端子１１からπマッチ回路３０を経由して負荷３側の出力端子１２へ向かう進行波成分の信号ＦＷＤと、負荷側の出力端子１２からπマッチ回路３０を経由して送られてくる反射波成分の信号ＲＥＦとが検出され、この信号ＦＷＤ，ＲＥＦが第１、第２の位相検出回路４０Ａ，５０Ａへ送られる。第１、第２の位相検出回路４０Ａ，５０Ａは、進行波成分の信号ＦＷＤを基準に反射波成分の信号ＲＥＦの位相差を検出し、この検出結果を修正方向判定回路６０Ａへ送る。修正方向判定回路６０Ａは、第１、第２の位相検出回路４０Ａ，５０Ａから与えられた位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、この判定結果を第１、第２の可変容量制御回路７１，７２へ送る。第１、第２の可変容量制御回路７１，７２は、前記判定結果に基づき、第１及び第２のコンデンサの可変容量Ｃ１，Ｃ２を増減して、駆動源１の出力インピーダンスと負荷１２の入力インピーダンスとを整合させる。

修正方向判定回路６０Ａ及び第１、第２の可変容量制御回路７１，７２は、例えば、位相差が４５°進み成分を有していたら第１のコンデンサ３２の可変容量Ｃ１を増やし、逆に、位相差が１３５°遅れ成分を有していたら可変容量Ｃ１を減らし、位相差が４５°遅れ成分を有していたら第２のコンデンサ３３の可変容量Ｃ２を減らし、逆に、位相差が１３５°度進み（＝４５°遅れの逆相）成分を有していたら可変容量Ｃ２を増やし、インピーダンス整合を行う。

（実施例２の自動整合方法の詳細）
図１４及び図１５は、図１３中の第１、第２のコンデンサ３２，３３の可変容量Ｃ１，Ｃ２に対する調整方法を示すスミスチャートであり、実施例１を示す図７及び図８中の要素と共通の要素には共通の符号が付されている。

本実施例２の自動整合方法は、実施例１とほぼ同様に、例えば、以下のステップＳ１〜Ｓ３の繰り返しにより、処理される。

ステップＳ１：
発振器７０から出力されるクロック信号ＣＫの立ち上がりを待つ。この間に、第１、第２の位相検出回路４０Ａ，５０Ａ、及び修正方向判定回路６０Ａは、次のように連続動作し、この状態での整合の状態に応じた出力値に収束する。

第１、第２の位相検出回路４０Ａ，５０Ａは、進行波成分の信号ＦＷＤを基準に反射波成分の信号ＲＥＦの位相差を検出し、この位相差検出結果を修正方向判定回路６０Ａへ送る。修正方向判定回路６０Ａは、位相差検出結果を入力し、図１４及び図１５のスミスチャートに示す基準で、πマッチ回路３０の可変容量Ｃ１，Ｃ２に対する増加、減少、現状維持の判定を行う。

図７、図８と同様に、図１４及び図１５のスミスチャートに示す基準を説明する。
図１４のスミスチャートにおいて、実施例１と同様に、矢印８４は、可変容量Ｃ１の変化に伴う駆動源１側から見たインピーダンスのずれ方向を示し、矢印８５は、可変容量Ｃ２の変化に伴う駆動源１側から見たインピーダンスのずれ方向を示す。

よって、入力される高周波信号ＲＦＩＮに対し、負荷３の位相に応じて変化する反射波成分の信号ＲＥＦの位相を位相検出回路４０Ａ，５０Ａで検出して、修正方向判定回路６０Ａ及び可変容量制御回路７１，７２により、可変容量Ｃ１，Ｃ２を調整する。

矢印８４と矢印８５は直交しておらず相互に干渉する成分があるので、可変容量Ｃ１は４５°進みの位相軸で検出し、可変容量Ｃ２は４５°遅れの位相軸で検出した例である。

図１５のスミスチャートにおいて、進行波成分の信号ＦＷＤより４５°位相が進んだ信号を基準に、第１の位相検出回路４０Ａで反射波成分の信号ＲＥＦの位相を判定し、図１５のスミスチャート上で、整合状態が破線８８より右上か左下か破線８８の線上か判定する。例えば、破線８８より右上のエリアは可変容量Ｃ１を増やすと判定し、破線８８より左下のエリアは可変容量Ｃ１を減らすと判定し、破線８８の線上の場合は可変容量Ｃ１を現状維持と判定する。更に、進行波成分の信号ＦＷＤより４５°位相が遅れた信号を基準に、第２の位相検出回路５０Ａで反射波成分の信号ＲＥＦの位相を判定し、図１５のスミスチャート上で、整合状態が２点鎖線８７より左上か右下か２点鎖線８７の線上にあるかを判定する。例えば、２点鎖線８７より左上のエリアは可変容量Ｃ２を増やすと判定し、２点鎖線８７より右下のエリアは可変容量Ｃ２を減らすと判定し、２点鎖線８７の線上の場合は可変容量Ｃ２を現状維持と判定する。このように増加、減少だけでなく、現状維持の判定も行う。

ステップＳ２：
クロック信号ＣＫの立ち上がりで、第１、第２の位相検出回路４０Ａ，５０Ａの位相検出結果を、修正方向判定回路６０Ａに取り込むと共に、この修正方向判定回路６０Ａの判定結果を、第１、第２の可変容量制御回路７１，７２に取り込む。

ステップＳ３：
修正方向判定回路６０Ａの判定結果に応じて、第１、第２の可変容量制御回路７１，７２の制御データを１ステップ分上又は下に変化あるいは保持させて、スイッチ回路３２ｂにより可変容量Ｃ１，Ｃ２を調整する。

以上のステップＳ１〜Ｓ３を繰り返せば、駆動源１の出力インピーダンスと、自動整合回路１０Ａの出力端子１２から見た負荷３のインピーダンスとが整合する。

（実施例２の効果）
本実施例２によれば、実施例１とほぼ同様の効果がある。

（実施例２の変形例）
本実施例２では、実施例１の変形例１〜４を同様に適用できる。

図１６は、本発明の実施例３における自動整合回路を示す概略の構成図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例３の自動整合回路１０Ｂでは、実施例１の自動整合回路１０において、レベル比検出回路９０が追加され、実施例１の第１、第２の可変容量制御回路７１，７２に代えて、これとは機能の異なる第１、第２の可変容量制御回路７１Ｂ，７２Ｂが設けられている。

自動整合回路１０Ｂでは、整合がよく取れてくると、反射波成分の信号ＲＥＦが小さくなって位相検出に誤差が増えるため、可変容量Ｃ１，Ｃ２に対する調整方向の誤判定を招きやすくなる。そこで、レベル比検出回路９０では、進行波成分の信号ＦＷＤと反射波成分の信号ＲＥＦとのレベル比を検出し、このレベル比が所定値よりも小さくなると、可変容量制御回路７１Ｂ，７２Ｂに対して整合動作を停止させる機能を有している。

その他の構成は、実施例１と同様である。
図１７は、図１６の要部の回路例を示す概略の構成図である。

レベル比検出回路９０は、第１、第２の信号レベル検出回路９１，９２、この出力側に接続された電圧検出回路９３、及びこの電圧検出回路９３の出力側に接続された電圧比較回路９４により構成されている。

第１の信号レベル検出回路９１は、方向性結合器２０から出力される進行波成分の信号ＦＷＤにおけるレベルを検出する回路であり、ダイナミックレンジの大きなレベル検出回路（Received Signal Strength Indicator、以下「ＲＳＳＩ回路」という。）等により構成されている。第２の信号レベル検出回路９２は、方向性結合器２０から出力される反射波成分の信号ＦＷＤにおけるレベルを検出する回路であり、ＲＳＳＩ回路等により構成されている。第１、第２の信号レベル検出回路９１，９２は、入力信号の信号レベルの対数に応じて検出するいわゆるＬＯＧ検波を行うので、互いの出力の差を求めると、信号レベル比が検出できる。

電圧検出回路９３は、第１の信号レベル検出回路９１で検出された信号レベルと、第２の信号レベル検出回路９２で検出された信号レベルとの比の電圧を検出する回路であり、演算増幅器（ＯＰＡＭＰ）による引き算回路等により構成されている。

電圧比較回路９４は、電圧検出回路９３の検出結果を基準電圧Ｖｔｈ５と比較し、進行波成分の信号ＦＷＤと反射波成分の信号ＲＥＦとのレベル比が所定値以上になると（即ち、整合が取れると）、可変容量Ｃ１，Ｃ２を制御するための制御データを保持（ＨＯＬＤ）するよう可変容量制御回路７１Ｂ，７２Ｂの動作をホールド（ＨＯＬＤ）モードにする回路である。第１、第２の可変容量制御回路７１Ｂ、７２Ｂは、ホールドモード機能を有するアップ／ダウンカウンタ等により構成されている。

（実施例３の自動整合方法）
図１８は、図１６及び図１７の自動整合回路１０Ｂにおける自動整合方法の処理手順を示すフローチャートである。

発振器７０から出力されるクロック信号ＣＫの立ち上がり待ち状態の間（ステップＳ１１）、位相検出回路４０，５０、レベル比検出回路９０、修正方向判定回路６０が連続動作し、この状態での整合の状態に応じた出力値に収束する。クロック信号ＣＫが立ち上がると、レベル比検出回路９０の検出結果を可変容量制御回路７１Ｂ，７２Ｂが取り込むと共に、第１、第２の位相検出回路４０，５０の検出結果を修正方向判定回路６０が取り込む（ステップＳ１２）。

次に、レベル比検出回路９０による整合判定処理より、方向性結合器２０から出力された進行波成分の信号ＦＷＤと反射波成分の信号ＲＥＦとのレベル比が所定値以上か否か（即ち、整合が取れているか否か）が判定される（ステップＳ１３）。整合が取れている場合（ステップＳ１３のＹｅｓ）、可変容量制御回路７１Ｂ，７２Ｂの動作をデータホールドとし変化させない。これに対し、整合が取れていない場合（ステップＳ１３のＮｏ）、修正方向判定回路６０の判定結果に応じて、可変容量制御回路７１Ｂ，７２Ｂの制御データを１ステップ分上又は下に変化あるいは一方は保持させて、可変容量Ｃ１，Ｃ２を調整する。

これらのステップＳ１１〜Ｓ１５の処理が繰り返えされ、所望の整合状態になる。

（実施例３の効果）
本実施例３によれば、レベル比検出回路９０により、信号レベル比を見て、整合動作を停止させるので、可変容量Ｃ１，Ｃ２に対する調整方向の誤判定を防止できる。

（実施例３の変形例）
本実施例３では、実施例１の変形例１〜４を同様に適用できる。

（実施例４の構成）
図１９は、本発明の実施例４における自動整合回路を示す概略の構成図であり、実施例３を示す図１６中の要素と共通の要素には共通の符号が付されている。

本実施例４の自動整合回路１０Ｃでは、実施例３の自動整合回路１０Ｂにおけるπマッチ回路３０に代えて、これとは構成の異なるπマッチ回路３０Ｃが設けられ、更に、このπマッチ回路３０Ｃを制御するためのスイッチ制御回路７３が追加されている。

πマッチ回路３０Ｃは、実施例３と同様のコイル３１及び第１、第２のコンデンサ３２，３３と、１次巻線側がそのコイル３１に並列に接続された変圧器（以下「トランス」という。）３４と、このトランス３４の２次巻線側を解放／短絡（ショート）するためのスイッチ（ＳＷ）３５とにより構成されている。スイッチ制御回路７３は、発振器７０から出力されるクロック信号ＣＫ、第１の可変容量制御回路７１Ｂの制御データ、及びレベル比検出回路９０の検出結果を入力し、スイッチ３５をオン／オフ制御するためのＳＷ制御信号７３ａを出力する回路であり、次のような機能を有している。

即ち、スイッチ制御回路７３は、整合が取れて、方向性結合器２０から出力される反射成分の信号ＲＥＦが進行波成分の信号ＦＷＤより十分小さくなり、レベル比検出回路９０が整合が取れたと判定しても、第１のコンデンサ３２の可変容量Ｃ１が所定の下限値より小さい場合は、コイル３１のインダクタンスＬの値が大きすぎと判定し、スイッチ３５をオン状態にしてインダクタンスＬの値を小さくする。既に、インダクタンスＬの値が小さければ、整合調整範囲の限界なのでそのままとする。整合が取れて、方向性結合器２０から出力される反射成分の信号ＲＥＦが進行波成分の信号ＦＷＤより十分小さくなり、レベル比検出回路９０が整合が取れたと判定しても、第１のコンデンサ３２の可変容量Ｃ１が所定の上限値より大きい場合は、コイル３１のインダクタンスＬの値が小さすぎと判定し、スイッチ３５をオフ状態にしてインダクタンスＬの値を大きくする。既に、インダクタンスＬの値が大きければ、整合調整範囲の限界なのでそのままとする。更に、スイッチ制御回路７３は、クロック信号ＣＫのクロック数をカウントして、整合が取れていない状態が連続して継続する期間を検出し、所定のクロック数を超えても整合が取れない場合は、インダクタンスＬの値の設定が不適当と判定し、スイッチ３５を制御してインダクタンスＬの値を切り替える機能を有している。

（実施例４の自動整合方法の概略）
本実施例４の自動整合回路１０Ｃでは、スイッチ制御回路７３のＳＷ制御信号７３ａにより制御されるスイッチ３５を用いて、トランス３４の２次巻線をショートすることで、トランス３４の１次巻線側から見たインダクタンスＬの値を切り替える。切り替えの制御は、第１のコンデンサ３２における可変容量Ｃ１の値によって判定する。可変容量Ｃ１が所定の値より小さい値になると、インダクタンスＬの値を切り替えて小さくする。逆に、可変容量Ｃ１が所定の値より大きい時は、インダクタンスＬの値を切り替えて大きくする。整合が取れない場合は、可変容量Ｃ１の条件によらず、インダクタンスＬの値を切り替える。この方法の原理は、以下の通りである。

トランス３４の２次巻線における巻線数（ターン数）を増やすと、インダクタンスＬの変化幅が大きくなるし、スイッチ３５の耐圧の要求は上がるが、スイッチ３５のオン抵抗値への要求は緩くなる。

πマッチ回路３０Ｃにおいて、整合を取れる最小の純抵抗負荷（抵抗値Ｒｍｉｎ）とインダクタンスＬの値の関係は、下式で与えられる。
Ｒｍｉｎ＝（ＸＬ）^２／Ｚｏ
但し、コイルのインピーダンスＸＬ＝２πｆＬ
ｆ；信号周波数
Ｚｏ；特性インピーダンス（通常５０Ω）

整合を取る範囲を小さい方向に拡大するには、インダクタンスＬの値を小さくする必要がある。この時、第１のコンデンサ３２の可変容量Ｃ１も最小値となるので、可変容量Ｃ１が所定の値より小さい値になると、インダクタンスＬの値を切り替えて小さくする。逆に、可変容量Ｃ１が所定の値より大きい時には、インダクタンスＬの値を切り替えて大きくする。インダクタンスＬの値を小さく選べば、広い範囲の負荷に整合が取れるが、この状態で大きいインピーダンスの負荷に整合を取ると、自動整合回路１０ＣのＱが上がり帯域が狭くなる問題が発生するので、必要な帯域に応じたインダクタンスＬの値を選ぶのが望ましい。

所定の時間が経過しても整合が取れない場合は、可変容量Ｃ１の条件によらず、インダクタンスＬの値を切り替える。第２のコンデンサ３３の可変容量Ｃ２は、負荷３の位相変動で大きく変動するので、インダクタンスＬを切り替える判定には使用しない。

なお、トランス３５の巻線は、この２次巻線に流れる電流によるロスを減らすため、十分高周波抵抗の低い線材を用いることが望ましい。

（実施例４の自動整合方法の詳細）
図２０は、図１９の自動整合回路１０Ｃにおける自動整合方法の処理手順を示すフローチャートである。

発振器７０から出力されるクロック信号ＣＫの立ち上がり待ち状態の間（ステップＳ２１）、位相検出回路４０，５０、レベル比検出回路９０、修正方向判定回路６０が連続動作し、この状態での整合の状態に応じた出力値に収束する。クロック信号ＣＫが立ち上がると、レベル比検出回路９０の検出結果を可変容量制御回路７１Ｂ，７２Ｂ及びスイッチ制御回路７３が取り込むと共に、第１、第２の位相検出回路４０，５０の検出結果を修正方向判定回路６０が取り込み、スイッチ制御回路７３が制御ステップ数Ｎの実行履歴回数を１回増やす（ステップＳ１２）。レベル比検出回路９０の整合判定処理により、方向性結合器２０から出力された進行波成分の信号ＦＷＤと反射波成分の信号ＲＥＦとのレベル比が所定値以上ある（即ち、整合が取れている）か否かが判定される（ステップＳ２３）。

整合が取れていない場合（Ｎｏ）、スイッチ制御回路７３により、制御ステップ数Ｎの実行履歴回数が所定の最大値以上か否かが判定される（ステップＳ２４）。判定結果が否定（Ｎｏ）の場合、修正方向判定回路６０の判定結果に応じて、可変容量制御回路７１Ｂ，７２Ｂの制御データが１ステップ分上又は下に変化あるいは一方が保持され、可変容量Ｃ１，Ｃ２が調整される（ステップＳ２５）。ステップＳ２４の判定結果が肯定（Ｙｅｓ）の場合、スイッチ制御回路７３がスイッチ３５を制御し、インダクタンスＬの値の大小を切り替える（ステップＳ２６）。スイッチ制御回路７３は、制御ステップ数Ｎの実行履歴を「０」にする（ステップＳ２７）。

ステップＳ２３の整合判定処理において、整合判定結果が肯定（Ｙｅｓ）の場合（整合が取れている場合）、第１、第２の可変容量制御回路７１Ｂ，７２Ｂが、動作をデータホールドとし変化させない状態になると共に、スイッチ制御回路７３が、制御ステップ数Ｎの実行履歴回数を「０」にする（ステップＳ２８）。スイッチ制御回路７３における可変容量Ｃ１の範囲判定処理により、可変容量Ｃ１の制御データが所定の最小値以上か否かが判定される（ステップＳ２９）。判定結果が否定（Ｎｏ）の場合（インダクタンスＬの値が大きすぎ）、スイッチ制御回路７３がスイッチ３５を制御し、インダクタンスＬの値を小さい方に切り替える（但し、既にＬ値が小さい方になっていた場合はそのまま、ステップＳ３０）。

ステップＳ２９の判定結果が肯定（Ｙｅｓ）場合、スイッチ制御回路７３における可変容量Ｃ１の範囲判定処理により、可変容量Ｃ１の制御データが所定の最大値以下か否かが判定される（ステップＳ３１）。判定結果が肯定（Ｙｅｓ）の場合は、処理を終了し、判定結果が否定（Ｎｏ）の場合（インダクタンスＬの値が小さすぎ）は、スイッチ制御回路７３がスイッチ３５を制御し、インダクタンスＬの値を大きい方に切り替える（但し、既にＬ値が大きい方になっていた場合はそのまま、ステップＳ３２）。

以上のような処理（ステップＳ２１〜Ｓ３２）を繰り返し、整合処理が実行される。

（実施例４の効果）
本実施例４によれば、実施例３とほぼ同様の効果がある。

（実施例４の変形例）
トランス３４の１次巻線側をコイル３１に対して直列に接続する構成にした場合でも、前記と同様の作用効果が得られる。又、本実施例４では、実施例１の変形例１〜４を同様に適用できる。

（実施例５の構成）
図２１は、本発明の実施例５における自動整合回路を示す概略の構成図であり、実施例４を示す図１９中の要素と共通の要素には共通の符号が付されている。

本実施例５の自動整合回路１０Ｄでは、実施例４の自動整合回路１０Ｃにおけるπマッチ回路３０Ｃに代えて、これとは構成の異なるπマッチ回路３０Ｄが設けられ、更に、実施例４のスイッチ制御回路７３に代えて、第３の可変容量制御回路７４が設けられている。

πマッチ回路３０Ｄでは、実施例４におけるインダクタンスＬのコイル３１と同一のインダクタンスＬ１の第１のコイル３１を有する他に、実施例４のトランス３４及びスイッチ３５に代えて、インダクタンスＬ２の第２のコイル３６と、可変容量Ｃ３の第３のコンデンサ３７とが設けられている。即ち、πマッチ回路３０Ｄは、方向性結合器２０の出力側に直列に接続された第１及び第２のコイル３１，３６と、このコイル３１，３６の入出力側とグランドＧＮＤとの間に並列に接続された第１、第２、第３のコンデンサ３２，３３，３７とにより構成されている。第１及び第２のコイル３１，３６は、同一の回路構成であり、第１、第２、第３のコンデンサ３２，３３，３７も同一の回路構成である。

なお、第３のコンデンサ３３は、図示しないが、信号線に対して並列に接続された複数の第３の単位コンデンサと、これらの第３の単位コンデンサと基準電位線であるグランドとの間に接続された第３のスイッチ手段（例えば、スイッチ回路）とにより構成されている。

第３の可変容量制御回路７４は、発振器７０から出力されるクロック信号ＣＫ、第１の可変容量制御回路７１Ｂの制御データ、及びレベル比検出回路９０の検出結果を入力し、第３のコンデンサ３７の可変容量Ｃ３を制御する回路であり、次のような機能を有している。

即ち、第３の可変容量制御回路７４は、整合が取れて、方向性結合器２０から出力される反射成分の信号ＲＥＦが進行波成分の信号ＦＷＤより十分小さくなり、レベル比検出回路９０が整合が取れたと判定しても、第１のコンデンサ３２の可変容量Ｃ１が所定の下限値より小さい場合は、第３のコンデンサ３７の可変容量Ｃ３の値が大きすぎと判定し、第３のコンデンサ３７を制御して可変容量Ｃ３の値を小さくする。既に、可変容量Ｃ３の値が小さい場合は、整合調整範囲の限界なのでそのままとする。整合が取れて、方向性結合器２０から出力される反射成分の信号ＲＥＦが進行波成分の信号ＦＷＤより十分小さくなり、レベル比検出回路９０が整合が取れたと判定しても、第１のコンデンサ３２の可変容量Ｃ１が所定の下限値より大きい場合は、可変容量Ｃ３の値が小さすぎと判定し、第３のコンデンサ３７を制御して可変容量Ｃ３の値を大きくする。既に、可変容量Ｃ３の値が大きい場合は、整合調整範囲の限界なのでそのままとする。更に、第３の可変容量制御回路７４は、クロック信号ＣＫのクロック数をカウントして、整合が取れていない状態が連続して継続する期間を検出し、所定のクロック数を超えても整合が取れない場合は、可変容量Ｃ３の値が不適当と判定し、第３のコンデンサ３７を制御して可変容量Ｃ３の値を切り替える機能を有している。

（実施例５の自動整合方法の概略）
本実施例５の自動整合回路１０Ｄでは、第３の可変容量制御回路７４の制御により、第３のコンデンサ３７の可変容量Ｃ３を切り替えている。この際、第３の可変容量制御回路７４は、第１のコンデンサ３２の可変容量Ｃ１の値により可変容量Ｃ３を切り替え、可変容量Ｃ１が所定の値より大きい値になると、可変容量Ｃ３の値を切り替えて大きくする。逆に、所定の値より小さい時は可変容量Ｃ３の値を切り替えて小さくする。又、整合が取れない場合は、可変容量Ｃ１の条件によらず、可変容量Ｃ３の値を切り替える。この方法の原理は、以下の通りである。

自動整合回路１０Ｄの出力端子１２から見た負荷３のインピーダンスが小さい場合は、可変容量Ｃ３の値を小さくして整合を取れるようにする。自動整合回路１０Ｄの出力端子１２から見た負荷３のインピーダンスが大きい場合でも、可変容量Ｃ１を大きく調整することで整合は可能である。但し、整合を取ってもＱが高くなって伝送帯域が狭くなってしまう問題がある。この状態は、可変容量Ｃ１が大きいことで検出できるので、可変容量Ｃ３の値を小さい第１の値から第２の値に切り替えて、Ｑが高くなりすぎないようにすることで、実質的に使用可能である。負荷３の変化範囲を大きい側に増やす、更に、第３、第４と切り替える段数を増やすことも可能である。

（実施例５の自動整合方法の詳細）
図２２は、図２１の自動整合回路１０Ｄにおける自動整合方法の処理手順を示すフローチャートである。

発振器７０から出力されるクロック信号ＣＫの立ち上がり待ち状態の間（ステップＳ４１）、位相検出回路４０，５０、レベル比検出回路９０、修正方向判定回路６０が連続動作し、この状態での整合の状態に応じた出力値に収束する。クロック信号ＣＫが立ち上がると、レベル比検出回路９０の検出結果を可変容量制御回路７１Ｂ，７２Ｂ，７４が取り込むと共に、第１、第２の位相検出回路４０，５０の検出結果を修正方向判定回路６０が取り込み、第３の可変容量制御回路７４が制御ステップ数Ｎの実行履歴回数を１回増やす（ステップＳ４２）。レベル比検出回路９０の整合判定処理により、方向性結合器２０から出力された進行波成分の信号ＦＷＤと反射波成分の信号ＲＥＦとのレベル比が所定値以上ある（即ち、整合が取れている）か否かが判定される（ステップＳ４３）。

整合が取れていない場合（Ｎｏ）、第３の可変容量制御回路７４により、制御ステップ数Ｎの実行履歴回数が所定の最大値以上か否かが判定される（ステップＳ４４）。判定結果が否定（Ｎｏ）の場合、修正方向判定回路６０の判定結果に応じて、可変容量制御回路７１Ｂ，７２Ｂの制御データが１ステップ分上又は下に変化あるいは一方が保持され、可変容量Ｃ１，Ｃ２が調整される（ステップＳ４５）。ステップＳ４４の判定結果が肯定（Ｙｅｓ）の場合、第３の可変容量制御回路７４が第３のコンデンサ３７を制御し、可変容量Ｃ３の値の大小を切り替える（ステップＳ４６）。第３の可変容量制御回路７４は、制御ステップ数Ｎの実行履歴を「０」にする（ステップＳ４７）。

ステップＳ４３の整合判定処理において、整合判定結果が肯定（Ｙｅｓ）の場合（整合が取れている場合）、第１、第２の可変容量制御回路７１Ｂ，７２Ｂが、動作をデータホールドとし変化させない状態になると共に、第３の可変容量制御回路７４が、制御ステップ数Ｎの実行履歴回数を「０」にする（ステップＳ４８）。第３の可変容量制御回路７４における可変容量Ｃ１の範囲判定処理により、可変容量Ｃ１の制御データが所定の最小値以上か否かが判定される（ステップＳ４９）。判定結果が否定（Ｎｏ）の場合（可変容量Ｃ３の値が大きすぎ）、第３の可変容量制御回路７４が第３のコンデンサ３７を制御し、可変容量Ｃ３の値を小さい方に切り替える（但し、既に可変容量Ｃ３の値が小さい方になっていた場合はそのまま、ステップＳ５０）。

ステップＳ４９の判定結果が肯定（Ｙｅｓ）場合、第３の可変容量制御回路７４における可変容量Ｃ１の範囲判定処理により、可変容量Ｃ１の制御データが所定の最大値以下か否かが判定される（ステップＳ５１）。判定結果が肯定（Ｙｅｓ）の場合は、処理を終了し、判定結果が否定（Ｎｏ）の場合（可変容量Ｃ３の値が小さすぎ）は、第３の可変容量制御回路７４が第３のコンデンサ３７を制御し、可変容量Ｃ３の値を大きい方に切り替える（但し、既に可変容量Ｃ３の値が大きい方になっていた場合はそのまま、ステップＳ５２）。

以上のような処理（ステップＳ４１〜Ｓ５２）を繰り返し、整合処理が実行される。

（実施例５の効果）
本実施例５によれば、次の（ｉ）、（ｉｉ）のような効果がある。

（ｉ） 図２３及び図２４は、図２１の自動整合回路１０ＤにおけるインダクタンスＬ２と可変容量Ｃ３によるインピーダンス変換を示すスミスチャートである。

図２３のインピーダンス変換条件は、周波数＝１３．５６ＭＨｚ、Ｌ２＝０．２２μＨ、Ｃ２＝１００ｐＦである。

図２３のスミスチャート上に表された各インピーダンス点（１）、（７）、（４）、（１０）の４点は、先ず、コンデンサ１００ｐＦを並列に接続されることで、右廻りにインピーダンス変換される。出発点のインピーダンスの絶対値の小さい点（４）は動きが小さく、逆に点（１）は動きが大きい。次に、コイルＬ２＝０．２２μＨをシリーズに接続することで、右回りにインピーダンス変換される。結果として、（１）→（２）→（３）、（７）→（８）→（２９）、（４）→（５）→（６）、（１０）→（１１）→（１２）となり、全体として左方向にインピーダンス変換される。このように、スミスチャート上の各インピーダンス点は右回転するが、全体の領域としては動きが少ない。

又、図２４のインピーダンス変換条件は、周波数＝１３．５６ＭＨｚ、Ｌ２＝０．２２μＨ、Ｃ２＝３３０ｐＦである。

図２４のスミスチャート上に表された各インピーダンス点（０）、（７）、（３）、（５）、（１）、（４）、（２４）、（２）、（６）の９点は、先ず、コンデンサ３３０ｐＦを並列に接続されることで、右廻りにインピーダンス変換される。出発点のインピーダンスの絶対値の小さい点（１、４、５）は動きが小さく、逆に（０、６、７）は動きが大きい。次に、コイルＬ２＝０．２２μＨをシリーズに接続することで、右回りにインピーダンス変換される。結果として、（０）→（８）→（９）、（７）→（２２）→（２３）、（３）→（１４）→（１５）、（５）→（２０）→（２１）、（１）→（１０）→（１１）、（４）→（１６）→（１７）、（２４）→（２５）→（２６）、（２）→（１２）→（１３）、（６）→（１８）→（１９）となり、全体として左方向にインピーダンス変換される。このように、スミスチャート上の各インピーダンス点は右回転し、全体の領域としては左によっている。従来の図２５に示す１段のπマッチ回路２ではカバーできないエリアを、本実施例５では整合範囲に持ち込んで、的確なインピーダンス整合を行っていることが判る。従って、本実施例５によれば、実施例４とほぼ同様の効果がある。

（ｉｉ） 本実施例５の自動整合回路１０Ｄを試作した結果、ＳＷＲで８以下、リターンロスで２．２ｄＢ以上の範囲の負荷３に対し、ＳＷＲで１．０６５以下、リターンロスで３０ｄＢ以上の整合（伝送効率で９９．９％）が自動で連続して得られた。

（実施例５の変形例）
本実施例５では、実施例１の変形例１〜４を同様に適用できる。

（実施例１〜５の他の変形例）
方向性結合器２０、πマッチ回路３０〜３０Ｄ、位相検出回路４０，４０Ａ，５０，５０Ａ、修正方向判定回路６０，６０Ａ、及び可変容量制御回路７１，７１Ｂ，７２，７２Ｂ，７４等は、図示の回路構成に限定されず、図示以外の他の回路構成に変更しても良い。又、その自動整合方法の処理手順も、図示のフローチャートの手順に限定されず、図示以外の他の処理手順や処理内容に変更しても良い。

本発明の実施例１における自動整合回路を示す概略の構成図である。 図１中の方向性結合器２０の一例を示す構成図である。 図１における第１又は第２のコンデンサ３２，３３の一例を示す構成図である。 図１の要部の回路例を示す概略の構成図である。 図４中の位相シフト回路４１の例を示す構成図である。 図４中の位相シフト回路４１の例を示す構成図である。 図４中の位相シフト回路４１の例を示す構成図である。 図４中の第１、第２の位相比較回路４２，５２の一例を示す構成図である。 図１中の第１、第２のコンデンサ３２，３３の可変容量Ｃ１，Ｃ２に対する調整方法を示すスミスチャートである。 図１中の第１、第２のコンデンサ３２，３３の可変容量Ｃ１，Ｃ２に対する調整方法を示すスミスチャートである。 図３の第１のコンデンサ３２における変形例１を示す構成図である。 図３中の各単位コンデンサ３２ａ−１〜３２ａ−Ｎにおける変形例２を示す構成図である。 図３の第１のコンデンサ３２における変形例３を示す構成図である。 図３の第１のコンデンサ３２における変形例４を示す構成図である。 本発明の実施例２における自動整合回路を示す概略の構成図である。 図１３中の第１、第２のコンデンサ３２，３３の可変容量Ｃ１，Ｃ２に対する調整方法を示すスミスチャートである。 図１３中の第１、第２のコンデンサ３２，３３の可変容量Ｃ１，Ｃ２に対する調整方法を示すスミスチャートである。 本発明の実施例３における自動整合回路を示す概略の構成図である。 図１６の要部の回路例を示す概略の構成図である。 図１６及び図１７の自動整合回路１０Ｂにおける自動整合方法の処理手順を示すフローチャートである。 本発明の実施例４における自動整合回路を示す概略の構成図である。 図１９の自動整合回路１０Ｃにおける自動整合方法の処理手順を示すフローチャートである。 本発明の実施例５における自動整合回路を示す概略の構成図である。 図２１の自動整合回路１０Ｄにおける自動整合方法の処理手順を示すフローチャートである。 図２１の自動整合回路１０ＤにおけるインダクタンスＬ２と可変容量Ｃ３によるインピーダンス変換を示すスミスチャートである。 図２１の自動整合回路１０ＤにおけるインダクタンスＬ２と可変容量Ｃ３によるインピーダンス変換を示すスミスチャートである。 従来のπマッチ回路を用いた整合回路を示す概略の構成図である。 図２５の整合回路におけるπマッチ回路２のインピーダンス整合範囲の例を示すスミスチャートである。

符号の説明

１ 駆動源
３ 負荷
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 自動整合回路
２０ 方向性結合器
３０，３０Ｃ，３０Ｄ πマッチ回路
３１，３６ コイル
３２，３３，３７ コンデンサ
３４ トランス
３５ スイッチ
４０，４０Ａ，５０，５０Ａ 位相検出回路
６０，６０Ａ 修正方向判定回路
７０ 発振器
７１，７１Ｂ，７２，７２Ｂ，７４ 可変容量制御回路
７３ スイッチ制御回路
９０ レベル比検出回路

Claims (18)

1. 高周波の信号源側に位置する可変の第１のコンデンサと負荷側に位置する可変の第２のコンデンサとが固定の第１のコイルの両端に接続されたπマッチ回路を用いて、前記信号源側の出力インピーダンスと前記負荷側の入力インピーダンスとを自動的に整合する自動整合方法であって、
   前記信号源から前記負荷へ向かう進行波成分の信号と前記負荷からの反射波成分の信号とを検出すると共に、前記進行波成分の信号を基準に前記反射波成分の信号との位相差を検出し、
   前記位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、前記判定結果に基づき前記第１及び第２のコンデンサの容量を増減して前記出力インピーダンスと前記入力インピーダンスとを整合することを特徴とする自動整合方法。
2. 前記位相差が９０°進み成分を有していたら前記第１のコンデンサの容量を増やし、逆に、前記位相差が９０°遅れ成分を有していたら前記第１のコンデンサの容量を減らし、
   前記位相差が４５°遅れ成分を有していたら前記第２のコンデンサの容量を減らし、逆に、前記位相差が１３５°度進み（＝４５°遅れの逆相）成分を有していたら前記第２のコンデンサの容量を増やすことを特徴とする請求項１記載の自動整合方法。
3. 前記位相差が４５°進み成分を有していたら前記第１のコンデンサの容量を増やし、逆に、前記位相差が１３５°遅れ成分を有していたら前記第１のコンデンサの容量を減らし、
   前記位相差が４５°遅れ成分を有していたら前記第２のコンデンサの容量を減らし、逆に、前記位相差が１３５°度進み（＝４５°遅れの逆相）成分を有していたら前記第２のコンデンサの容量を増やすことを特徴とする請求項１記載の自動整合方法。
4. 高周波の信号源側に位置する可変の第１のコンデンサと負荷側に位置する可変の第２のコンデンサとが固定の第１のコイルの両端に接続されたπマッチ回路を有し、前記信号源側の出力インピーダンスと前記負荷側の入力インピーダンスとを自動的に整合する自動整合回路であって、
   前記信号源と前記πマッチ回路との間に接続され、前記信号源から前記負荷へ向かう進行波成分の信号と前記負荷からの反射波成分の信号とを検出する方向性結合器と、
   前記進行波成分の信号を基準に前記反射波成分の信号の位相差を検出する位相検出回路と、
   前記位相差が所定角度の進み又は遅れ成分を有するか否かを判定し、前記判定結果に基づき前記第１及び第２のコンデンサの容量を増減して前記出力インピーダンスと前記入力インピーダンスとの整合状態を制御する判定制御手段と、
   を有することを特徴とする自動整合回路。
5. 前記判定制御手段は、
   前記位相差が９０°進み成分を有していたら前記第１のコンデンサの容量を増やし、逆に、前記位相差が９０°遅れ成分を有していたら前記第１のコンデンサの容量を減らし、前記位相差が４５°遅れ成分を有していたら前記第２のコンデンサの容量を減らし、逆に、前記位相差が１３５°度進み（＝４５°遅れの逆相）成分を有していたら前記第２のコンデンサの容量を増やすことを特徴とする請求項４記載の自動整合回路。
6. 前記判定制御手段は、
   前記位相差が４５°進み成分を有していたら前記第１のコンデンサの容量を増やし、逆に、前記位相差が１３５°遅れ成分を有していたら前記第１のコンデンサの容量を減らし、前記位相差が４５°遅れ成分を有していたら前記第２のコンデンサの容量を減らし、逆に、前記位相差が１３５°度進み（＝４５°遅れの逆相）成分を有していたら前記第２のコンデンサの容量を増やすことを特徴とする請求項４記載の自動整合回路。
7. 前記判定制御手段は、
   前記位相検出回路で検出された前記位相差が前記所定角度の進み又は遅れ成分を有するか否かを判定し、この判定結果に基づいて前記第１及び第２のコンデンサの容量に対する増減方向を決定する修正方向判定回路と、
   前記修正方向判定回路で決定された前記増減方向に基づき、前記第１のコンデンサの容量に対する増減値を制御する第１の可変容量制御回路と、
   前記修正方向判定回路で決定された前記増減方向に基づき、前記第２のコンデンサの容量に対する増減値を制御する第２の可変容量制御回路と、
   により構成されていることを特徴とする請求項４〜６のいずれか１項に記載の自動整合回路。
8. 請求項７記載の自動整合回路は、更に、
   前記方向性結合器で検出された前記進行波成分の信号と前記反射波成分の信号とのレベル比を検出し、このレベル比が所定値よりも大きくなると、前記第１及び第２の可変容量制御回路に対して整合動作を停止させるレベル比検出回路を有することを特徴とする自動整合回路。
9. 請求項７又は８記載の自動整合回路において、
   前記πマッチ回路は、更に、
   １次巻線及び２次巻線を持ち、前記１次巻線側が前記第１のコイルに対して並列又は直列に接続された変圧器と、
   前記２次巻線側を解放又は短絡するスイッチとを有し、
   更に、前記自動整合回路は、
   前記第１の可変容量制御回路の出力及び前記レベル比検出回路の出力を入力し、前記第１のコンデンサの容量値に基づき、前記スイッチをオン／オフ制御して前記変圧器の前記１次巻線側から見たインダクタンス値を増減するスイッチ制御回路を有することを特徴とする自動整合回路。
10. 前記スイッチ制御回路は、
    前記スイッチを制御し、前記第１のコンデンサの容量が所定の値より小さい値になると、前記インダクタンスの値を切り替えて小さくさせ、前記第１のコンデンサの容量が所定の値より大きい時は、前記インダクタンスの値を切り替えて大きくさせ、整合が取れない場合は、前記第１のコンデンサの容量の値に関わらず、前記インダクタンスの値を切り替えさせることを特徴とする請求項９記載の自動整合回路。
11. 請求項７又は８記載の自動整合回路において、
    前記πマッチ回路は、更に、
    前記第１のコイルと前記負荷側との間に直列に接続された固定の第２のコイルと、
    前記第２のコイルと前記負荷側との間に分岐接続された可変の第３のコンデンサとを有し、
    更に、前記自動整合回路は、
    前記第１の可変容量制御回路の出力及び前記レベル比検出回路の出力を入力し、前記第１のコンデンサの容量値に基づき、前記第３のコンデンサを制御して前記第３のコンデンサの容量値を増減する第３の可変容量制御回路を有することを特徴とする自動整合回路。
12. 前記第３の可変容量制御回路は、
    前記第３のコンデンサの容量値を制御し、前記第１のコンデンサの容量が所定の値より大きい値になると、前記第３のコンデンサの容量値を切り替えて大きくし、前記第１のコンデンサの容量が所定の値より小さい時は、前記第３のコンデンサの容量値を切り替えて小さく、整合が取れない場合は、前記第１のコンデンサの容量の値に関わらず、前記第３のコンデンサの容量値を切り替えることを特徴とする請求項１１記載の自動整合回路。
13. 前記第１のコンデンサは、
    前記方向性結合器の出力側と前記第１のコイルとの間に並列に接続され、各容量比が約１．８倍となる複数の第１の単位コンデンサと、
    前記第１の可変容量制御回路により制御されて前記各第１の単位コンデンサをそれぞれ接続又は解放して前記第１のコンデンサの容量値を変化させる複数の第１のスイッチ手段とにより構成され、
    前記第２のコンデンサは、
    前記第１のコイルと前記負荷側との間に並列に接続され、各容量比が約１．８倍となる複数の第２の単位コンデンサと、
    前記第２の可変容量制御回路により制御されて前記各第２の単位コンデンサをそれぞれ接続又は解放して前記第２のコンデンサの容量値を変化させる複数の第２のスイッチ手段とにより構成されていることを特徴とする請求項７〜１２のいずれか１項に記載の自動整合回路。
14. 前記各第１のスイッチ手段及び前記各第２のスイッチ手段に対して、それぞれバイアス電圧が印加されることを特徴とする請求項１３記載の自動整合回路。
15. 前記各第１の単位コンデンサ及び前記各第２の単位コンデンサの前記解放時に、前記各第１のスイッチ手段及び前記各第２のスイッチ手段に対して、それぞれバイアス電圧が印加されることを特徴とする請求項１３記載の自動整合回路。
16. 前記第３のコンデンサは、
    前記第２のコイルと前記負荷側との間に並列に接続された複数の第３の単位コンデンサと、
    前記第３の可変容量制御回路により制御されて前記各第３の単位コンデンサをそれぞれ接続又は解放して前記第３のコンデンサの容量値を変化させる複数の第３のスイッチ手段とにより構成されていることを特徴とする請求項１１〜１３のいずれか１項に記載の自動整合回路。
17. 前記各第３のスイッチ手段に対して、それぞれバイアス電圧が印加されることを特徴とする請求項１６記載の自動整合回路。
18. 前記各第３の単位コンデンサの前記解放時に、前記各第３のスイッチ手段に対して、それぞれバイアス電圧が印加されることを特徴とする請求項１６記載の自動整合回路。

Images