JP2010087475A - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置 Download PDF

Info

Publication number
JP2010087475A
JP2010087475A JP2009172004A JP2009172004A JP2010087475A JP 2010087475 A JP2010087475 A JP 2010087475A JP 2009172004 A JP2009172004 A JP 2009172004A JP 2009172004 A JP2009172004 A JP 2009172004A JP 2010087475 A JP2010087475 A JP 2010087475A
Authority
JP
Japan
Prior art keywords
processing chamber
substrate
pressure
ultraviolet light
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009172004A
Other languages
English (en)
Inventor
Tadashi Ohashi
直史 大橋
Yuichi Wada
優一 和田
Nobuo Owada
伸郎 大和田
Takeshi Taniguchi
武志 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2009172004A priority Critical patent/JP2010087475A/ja
Priority to TW098127610A priority patent/TW201025447A/zh
Priority to KR1020090080425A priority patent/KR20100027975A/ko
Priority to US12/551,816 priority patent/US7955948B2/en
Publication of JP2010087475A publication Critical patent/JP2010087475A/ja
Priority to US13/151,229 priority patent/US20110230061A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using incoherent light, UV to IR, e.g. lamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】高いアスペクト比で狭い幅の溝に、シリコン酸化膜を埋め込むことの可能な、スループットの高い半導体製造方法を提供する。
【解決手段】半導体装置の製造方法において、基板を処理室内へ搬入する工程と、炭素及び水素を含むシリコン化合物ガスを処理室内へ供給して、処理室内を第１の圧力の状態にする工程と、処理室内を前記第１の圧力にした状態において、処理室内へ供給されたシリコン化合物ガスに紫外光を照射して、基板上にシリコン酸化膜を形成する工程と、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする減圧処理工程とを行う。これにより、高アスペクト比で狭い幅の溝内に、緻密なシリコン酸化膜を形成することができる。
【選択図】図１

Description

本発明は、紫外光を用いた基板処理技術に関するものであり、例えば、半導体集積回路（以下、ＩＣという。）が作り込まれる半導体基板（例えば、半導体ウエハ）に、酸化膜等を堆積（デポジション）して成膜等するうえで有効な、半導体装置の製造方法と製造装置に関する。
ＩＣの製造においては、ＩＣの高集積化に伴い、ＩＣを構成するトランジスタ等の回路素子の微細化が求められている。そのため、ＩＣの素子分離形成方法として、現在では、寸法の制御性に優れ、かつ占有面積の小さいＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法が用いられている。ＳＴＩ法は、半導体基板に溝を形成した後、ＴＥＯＳ（テトラエトキシシラン）とＯ３（オゾン）を用いた常圧ＣＶＤ（Ｃｈｅｍiｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｏｎ）法や、ＴＥＯＳを用いたプラズマＣＶＤ法等により、前記形成した溝中に絶縁膜を埋め込むことにより、素子分離領域を形成するものである。
しかし、最近ではますますＩＣの高集積化が進み、素子分離溝の幅が０．１μｍ以下となり、さらに、素子分離溝の深さと幅との比であるアスペクト比（溝の深さ／溝の幅）が増大してきている。そのため、従来使用されてきた上記常圧ＣＶＤ法等では、素子分離溝中に、後述するボイドやシームを作ることなく、絶縁膜を埋め込むことが困難となってきている。
その理由の１つは、従来の常圧ＣＶＤ法等では、溝内の開口部における絶縁膜の成膜速度が、溝内の奥部（底部）における成膜速度よりも速いためである。溝内の開口部における成膜速度が、奥部よりも速いため、奥部へ絶縁膜を十分埋め込む前に、開口部が絶縁膜で塞がれてしまう。このように、溝内の開口部が奥部よりも厚く成膜されることを、オーバーハング（ｏｖｅｒ-ｈａｎｇ）と呼ぶ。
溝内の開口部における絶縁膜の成膜速度が、奥部よりも速い理由は、次のとおりである。従来使用されてきた常圧ＣＶＤ法やプラズマＣＶＤ法では、熱等により材料ガスを分解し、化学反応が気相で起こり反応生成物が基板に付着することで絶縁膜が形成される。このため、成膜速度は、材料ガスの供給速度や気相での材料ガスの反応速度、反応生成物の基板への付着確率により律速される。
反応生成物の基板への付着確率が１に近い供給律速の条件では、溝内の開口部への絶縁膜の成膜速度が、溝内の奥部への成膜速度よりも速いため、溝内の奥部へ絶縁膜を十分埋め込む前に、溝内の開口部が絶縁膜で塞がれて、ボイドと呼ばれる空隙が形成される。反応生成物の基板への付着確率が０に近い反応律速の条件でも、絶縁膜は溝の両側の側壁から成長するため、両側の絶縁膜の継ぎ目で、シームと呼ばれるスリット状の欠陥が発生する。このシームという現象は、原理的に１００％の段差被覆性を有するＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｏｎ）法の場合でも、不可避である。微細化技術に対応するＡＬＤ法に関する基板処理装置が、例えば、特許文献１に開示されている。
オーバーハングによる溝内の開口部の閉塞に対して、例えば、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）ＣＶＤ法では、成膜後に、アルゴン等の不活性ガスによるイオンエッチングを行い、成膜時に形成されたオーバーハングを削り、溝内の開口部の修復を行う例がある。しかしながら、この方法でも、溝の幅が６５ｎｍ以下、かつアスペクト比が５以上の場合は、ボイドを形成することなく、溝内の奥部へ絶縁膜を埋め込むことは困難である。
また、上述した素子の微細化に伴い、個々の素子の電極間隔も狭くなってきている。一般に、ＩＣ等の半導体装置においては、半導体基板上に形成されたトランジスタ、抵抗、及びキャパシタ等の素子電極とその上方に形成される金属配線との間に、ＰＭＤ（Ｐｒｅ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）膜とよばれる層間絶縁膜が形成されており、このＰＭＤ膜は、素子電極と、該素子電極の上層の金属配線との間を絶縁するだけでなく、半導体基板上に形成された素子電極と素子電極の間を埋め込み、各層の平坦性を確保するものである。
従来は、このＰＭＤ膜として、ボロン又はリン等の不純物を含んだシリコン酸化膜をＣＶＤ法によって堆積したのちに、加熱処理によって絶縁膜をリフローさせることによって素子電極間を埋め込む方法や、シリコン酸化膜の堆積とスパッタエッチングが同時に進行することによって素子電極間を埋め込むＨＤＰ−ＴＥＯＳ法が用いられてきた。しかし、素子電極間隔の微細化によって、これらの成膜技術では、素子電極間にボイドやシームを作らずに絶縁膜を埋め込むことが困難となってきている。
その理由は、上述した素子分離溝の場合と同様に、電極間の開口部が塞がるオーバーハングが発生し、電極間の内部にボイドが発生するためである。この対策として、例えば、過水素化シラザン重合体溶液の塗布膜（ＰＳＺ：Ｐｏｌｙｓｉｌａｚａｎｅ）をスピンコートすることによって、素子間に堆積し、その後、高温水蒸気酸化によって酸化・重合反応を促進させることによって、絶縁膜を形成するＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）法を用いた埋め込み技術が開発されている。
しかし、高温水蒸気酸化プロセスは、先に形成されているトンネル絶縁膜の信頼性を劣化させやすい。そのため、水蒸気酸化プロセスの温度や水蒸気量の最適化が図られているが、その最適化は簡単ではない。水蒸気酸化条件（温度等）を軽減し過ぎた場合には、微細な電極間内部でのＰＳＺ膜の酸化反応が充分に進行しないため、素子間の耐圧が低下し、信頼性不良が発生する。
特開２００６−８０２９１号公報
本発明の目的は、高いアスペクト比で狭い幅の素子分離溝内に絶縁膜を埋め込むこと、あるいは、間隔の狭い素子電極と素子電極の間に絶縁膜を埋め込むことの可能な、半導体装置の製造方法や製造装置を提供することである。
本願において開示される発明のうち、代表的なものは、次のとおりである。
すなわち、基板を処理室内へ搬入する工程と、炭素及び水素を含むシリコン化合物ガスを処理室内へ供給して、処理室内を第１の圧力の状態にする工程と、処理室内を前記第１の圧力にした状態において、処理室内へ供給されたシリコン化合物ガスに紫外光を照射して、基板上にシリコン酸化膜を形成する工程と、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする減圧処理工程と、を有する半導体装置の製造方法。
このように半導体装置の製造方法を構成すると、高アスペクト比で狭い幅の溝内に、緻密なシリコン酸化膜を形成することができる。
本発明の半導体装置の製造方法を実施可能な、半導体製造装置の構成例（垂直断面図）である。 本発明の第１実施例における処理工程を示す図である。 本発明の第２実施例における処理工程を示す図である。 本発明の第３実施例における処理工程を示す図である。 本発明により、素子分離溝内にシリコン酸化膜を埋め込んだ事例を示す写真である。
本発明の半導体装置の製造方法を実施する半導体製造装置の構成例について、図１を用いて説明する。図１は、本発明の半導体装置の製造方法を実施可能な半導体製造装置１００の垂直断面図である。図１において、１は、その内部で基板を処理する基板処理室、すなわち、本発明の半導体装置製造工程を行う基板処理室。２は処理対象の基板であり、該基板２上にＩＣが形成される。３は、基板２を処理する際に、基板２を載置するサセプタ（基板載置部）。４は、紫外光を発光する発光部。５は、前記発光部４から発光された紫外光を、処理室１内に透過させる透過窓であり、本実施の形態では石英から構成される。６は、基板２を加熱するためのヒータユニットで、本実施の形態では、抵抗ヒータで構成されている。７は、基板２の温度を検出するための温度検出器。８は、有機物（炭素、水素）の残留量を計測する残留ガス計測計。９は、処理室１内の圧力等を制御する制御部である。ヒータユニット６と温度検出器７は、制御部９に電気的に接続される。制御部９は、基板２の温度が所望のタイミングにて所望の温度分布となるように、前記温度検出器７により検出された温度情報に基づいて、ヒータユニット６への通電量を制御する。
本半導体製造装置１００においては、発光部４の内部には、エキシマランプを備えるとともに、アルゴン（Ａｒ２）、クリプトン（Ｋｒ２）、キセノン（Ｘｅ２）等の希ガスが封入されている。これらの希ガスを封入することにより、紫外光の波長を設定することができる。例えば、Ａｒ２を封入した場合は波長１２６ｎｍの紫外光、Ｋｒ２を封入した場合は波長１４６ｎｍの紫外光、Ｘｅ２を封入した場合は波長１７２ｎｍの紫外光を発生することができる。本実施の形態では、Ｘｅ２を封入して紫外光を発生させる。発生した紫外光は、石英製の透過窓５を通して、基板処理室１内に供給される。
本発明では、波長が２００ｎｍ以下の真空紫外光を用いることにより、シリコン化合物ガスを効率的に分解するようにしている。波長が２００ｎｍより長いと、シリコン化合物ガスを効率的に分解できない。
基板処理室１と発光部４とは、石英製の透過窓５により、気密に分離されている。したがって、発光部４の内部の希ガスは、基板処理室１に流出せず、また、基板処理室１内のシリコン化合物ガス等が、発光部４内に流入することもない。
透過窓５の内側表面（基板処理室１側の面）と、サセプタ３上に載置された基板２との間の距離は、５〜１５ｍｍが好ましい。この距離が小さすぎると、シリコン化合物ガスに紫外光が照射される時間が短いため、シリコン化合物ガスが活性化されにくく、分解しにくい。また、この距離が大きすぎると、紫外光により活性化したシリコン化合物ガスが活性を失いやすい。
次に、処理ガス等のガス供給系について説明する。図１に示すように、処理室１のガス導入管１４には、シリコン化合物ガス供給管１５、不活性ガス供給管４５が接続されている。シリコン化合物ガス供給管１５には、上流から順に、シリコン化合物ガスを供給するシリコン化合物ガス供給源１３、流量制御装置であるＭＦＣ（マスフローコントローラ）１２、開閉バルブ１１がそれぞれ設けられている。不活性ガス供給管４５には、上流から順に、例えば、Ｎ２（窒素）等の不活性ガスを供給する不活性ガス供給源４３、ＭＦＣ４２、開閉バルブ４１がそれぞれ設けられている。
ＭＦＣ１２、４２及び開閉バルブ１１、４１は、制御部９に電気的に接続されている。制御部９は、処理室１内に供給するガスの種類が所望のタイミングにて所望のガス種となるよう、また、供給するガスの流量が所望のタイミングにて所望の流量となるよう、ＭＦＣ１２、４２及び開閉バルブ１１、４１を制御する。
シリコン化合物ガスとしては、例えば、ＯＭＴＳ（オクタメチルトリシロキサン：Ｓｉ２Ｏ２（ＣＨ３）８）、ＴＭＣＴＳ（テトラメチルシクロテトラシロキサン：［（ＣＨ３）ＨＳｉＯ］４）、ＨＳＱ（ハイドロジェンシルセキオキサン：Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）などのうち、１種類のガスを用いることができる。
また、シリコン化合物ガスを処理室１内に供給するときは、必要に応じ、不活性ガス源４３から同時に不活性ガスを供給してもよい。不活性ガスとしては、アルゴン、ヘリウム、窒素ガス等を用いることができる。
次に、処理室１のガス排気系について説明する。図１に示すように、処理室１内の雰囲気を排気するガス排気管６４には、上流から順に、残留ガス計測計８、圧力センサ６１、圧力調整バルブであるＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ６２、真空排気装置である真空ポンプ６３が設けられている。真空ポンプ６３は、処理室１内の圧力が所定の圧力（真空度）となるよう、処理室１内を真空排気する。ＡＰＣバルブ６２、圧力センサ６１、残留ガス計測計８は、制御部９に電気的に接続されている。制御部９は、処理室１内の圧力が所望のタイミングにて所望の圧力となるように、圧力センサ６１により検出された圧力値に基づいて、ＡＰＣバルブ６２の開度を制御する。また、制御部９は、処理室１内の残留ガス濃度が所定の分圧以下となるよう、真空ポンプ６３による排気を行う。
前記制御部９は、図示しない操作部、入出力部等を備えており、レシピ（成膜プロセスの制御シーケンス）に基づく温度制御や圧力制御、流量制御および機械駆動制御等を行う。また、制御部９は、ハードウェア構成として、ＣＰＵ（中央演算ユニット）とメモリとを備えるものである。
以下、図１に示す半導体製造装置１００を用いる第１実施例〜第３実施例を説明する。
（第１実施例）
まず、本発明の第１実施例を、図２を用いて説明する。図２は、本発明の第１実施例における処理工程を示す図である。第１実施例は、シリコン基板上の素子分離領域に形成されたトレンチ（溝）内に、図１の半導体製造装置１００を用いて、真空紫外光ＣＶＤ法により、シリコン酸化膜を埋め込むものである。
（Ａ１）トレンチ形成工程
まず、シリコン基板上の素子分離領域に、ＳＴＩ法により、素子分離溝を所望の深さまで形成する。はじめに、図２（ａ）に示すように、シリコン基板２の表面に、公知の熱酸化法によりシリコン酸化膜（ＳｉＯ２）７１を膜厚が５ｎｍ程度となるよう形成する。次に、このシリコン酸化膜の上に、公知の減圧ＣＶＤ法により、シリコン窒化膜（ＳｉＮ）７２を膜厚が２００ｎｍ程度となるよう堆積する。このシリコン窒化膜７２は、シリコン基板に素子分離溝を形成する際の耐エッチングマスクとして使用するものである。
次に、図２（ｂ）に示すように、リソグラフィ工程によってレジストパターン７３を形成する。その後に、図２（ｃ）に示すように、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｉｎｇ）工程により、シリコン窒化膜７２及びシリコン酸化膜７１を選択的にエッチングし、素子分離溝を形成する際の耐エッチングマスク７４を形成する。この状態で、シリコン基板２をＲＩＥ工程によってエッチングして、図２（ｄ）に示すように、素子分離溝７５を形成する。
（Ｂ１）シリコン酸化膜形成工程
上述した（Ａ１）トレンチ形成工程の後、公知の熱酸化法等により熱酸化処理等を行うことにより、素子分離溝の内面にシリコン酸化膜（図示しない）を形成する。上述したように、素子分離溝形成のための耐エッチングマスク７４は、シリコン窒化膜７２を含んで形成される。このシリコン窒化膜７２と、後述する真空紫外光ＣＶＤ処理により形成されるシリコン酸化膜との界面密着性はあまりよくない。したがって、素子分離溝７５を形成した後、後述する真空紫外光ＣＶＤ処理の前に、素子分離溝７５の内面とシリコン窒化膜７２の表面に、真空紫外光ＣＶＤ処理以外の熱酸化処理等によりシリコン酸化膜を形成することが望ましい。これによって、真空紫外光ＣＶＤ処理によって形成されるシリコン酸化膜との界面密着性が向上する。なお、この熱酸化処理工程は、常に必要ではなく、適宜、省略することができる。
（Ｃ１）基板搬入工程
次に、素子分離溝７５が形成された基板２が、基板搬入口（図示しない）から基板処理室１内のサセプタ３に載置される。続いて、排気管６４を介して真空ポンプ６３により、基板処理室１の内部が所定の真空度（例えば、２０Ｐａ）に減圧され、ヒータユニット６により、基板２が所定の温度（例えば、８０℃）に昇温される。
（Ｄ１）成膜工程
次に、図２（ｅ）に示すように、真空紫外光ＣＶＤプロセスを用いて、基板上にシリコン酸化膜７６を形成する。詳しくは次のとおりである。
成膜工程において、所定の材料ガス（シリコン化合物ガス）が、シリコン化合物ガス供給源１３からガス導入管１４を介して基板処理室１に供給される。このとき、窒素ガス等の不活性ガスが、不活性ガス供給源４３から処理室１に供給されるようにしてもよいが、本実施例では、不活性ガスを供給しない。材料ガスが、基板処理室１に供給されている状態において、真空ポンプ６３により基板処理室１内を所定の圧力に調整し、材料ガスに向けて、発光部４から紫外光を照射する。
材料ガスである有機シリコンは、Ｓｉ−Ｏ−Ｓｉ−Ｒ結合（Ｒは低級アルキル基）の状態にある。本実施例では、材料ガスのシリコン化合物ガスには、ポリシロキサンを用いている。紫外光照射により、ポリシロキサンのＳｉ−Ｏ−Ｓｉ−Ｒ結合が分解、すなわち、Ｒが分離しシロキサン（Ｓｉ−Ｏ結合）になるとともに、シロキサンが励起されて高分子化し、シロキサン（Ｓｉ−Ｏ結合）を含むシリコン酸化膜が生成される。このとき、照射する紫外光の強度を、基板２の表面において３ｍＷ／ｃｍ２以上、１００ｍＷ／ｃｍ２以下とするのがよい。紫外光の強度を、３ｍＷ／ｃｍ２以上とすることにより、成膜速度を向上し、また、成膜の表面が平坦となるように、成膜形成中における成膜の流動性を高く維持することができる。本実施例では、５０ｍＷ／ｃｍ２とした。
なお、紫外光の強度が大きいほど、成膜の流動性は高くなる。また、材料ガスの圧力が高いほど、分解される材料ガスの分子が多くなるので、成膜の流動性が高くなる。
ここで、成膜の流動性とは、基板に付着した反応生成物の移動し易さである。基板に付着した反応生成物は、基板上において、界面張力により、自身の密度の小さい所へ移動しようとし、また、平坦になろうとする。したがって、成膜の流動性が高いと、溝の奥部まで成膜されやすくなる。
成膜工程においては、基板２の温度を０℃以上１００℃以下とし、かつ、基板処理室１内の圧力を２０Ｐａ以上１００Ｐａ以下とすることが望ましい。２０Ｐａより小さい圧力では、成膜速度が低く実用的でない。また、基板に付着した反応生成物の密度が小さいので、成膜の流動性が低い。一方、１００Ｐａより大きい圧力では、材料ガスの分子当たりのエネルギが小さく、ガスの分解が進みにくい。
なお、上記の例では、材料ガスを基板処理室１に供給しつつ紫外光を照射するようにしているが、材料ガスを基板処理室１に供給した後、材料ガス供給を停止した状態で、紫外光を照射するようにすることもできる。
（Ｅ１）減圧処理工程
その後、図２（ｆ）に示すように、前記成膜工程により堆積したシリコン酸化膜７６を減圧処理することによって、シリコン酸化膜７６中に含まれる残留有機物濃度の低い、緻密なシリコン酸化膜とする。減圧処理時においては、材料ガスの供給と紫外光の照射を停止し、停止後、基板処理室１内の雰囲気を排気する。こうすることにより、基板処理室１内の圧力が、前記（Ｄ１）成膜工程の成膜時における圧力よりも低くなるので、シリコン酸化膜７６中に含まれる残留有機物濃度を低くして、緻密な膜とすることができる。
この減圧処理は、上記（Ｄ１）成膜工程の後、約３０秒以内に０．１Ｐａ以下とすることが望ましい。真空紫外光の照射を停止した後、早急に減圧処理することにより、分解された状態のシリコン化合物を処理することが可能となる。真空紫外光の照射を停止した後、約３０秒以内であれば、シリコン化合物が分解された状態、つまり成膜の流動性の高い状態であるので、素子分離溝内にシリコン酸化膜あるいは絶縁膜を形成することが容易となる。逆に、真空紫外光の照射を停止した後、減圧処理するまでの時間が長い場合は、分解された状態のシリコン化合物の一部が再結合してしまい、成膜の流動性を失ってしまう可能性がある。その場合、素子分離溝内にシリコン酸化膜あるいは絶縁膜を形成することはより困難となる。したがって、真空紫外光が照射されたシリコン化合物が、所望の流動性を有している間に、減圧処理することが望ましい。また、真空紫外光の照射を停止した後、早急に減圧処理する場合は、減圧処理前に真空紫外光の照射を停止することが可能となるので、真空紫外光を発光するランプの寿命を延ばすことができる。
なお、減圧処理時において、紫外光を材料ガスに照射するようにしてもよい。このようにすると、減圧処理工程においても、基板に付着したシリコン化合物ガスが紫外光により分解され、成膜の流動性が高まり、素子分離溝内にシリコン酸化膜あるいは絶縁膜を形成することが、より容易となる。
また、上記減圧処理は、材料ガスの供給を停止することなく行うこともできる。上記（Ｄ１）成膜工程よりも、基板処理室１内の圧力を低くすることが必要であるから、そのため、例えば、基板処理室１内へのガス供給量を（Ｄ１）成膜工程より減少させるか、又は、基板処理室１内からのガス排気量を（Ｄ１）成膜工程より増加させるようにする。
ところで、成膜の流動性が高い成膜条件（比較的、圧力が高い条件）では、生成されたシリコン酸化膜中の残留有機物濃度（炭素や水素の濃度）が高い。このため、残留した有機物が後工程で抜け、ボイドの原因になることがある。シリコン酸化膜中の残留有機物濃度を低くするために、上記の（Ｄ１）成膜工程に代えて、制御部９は、次のように、成膜処理と減圧処理を交互に行う（Ｍ）成膜・減圧工程を行うよう制御することができる。（Ｍ）成膜・減圧工程を行う場合は、上記（Ｅ１）減圧処理工程は省略できる。
（Ｍ）成膜・減圧工程
（Ｍ１）最初に、材料ガスの供給と紫外光の照射を行いながら、流動限界以下の圧力である１０Ｐａ以下の圧力で、つまり、成膜の流動性がほとんどないような低い圧力で、所定の基板温度（０℃以上１００℃以下）で、１〜２ｎｍ程度の膜厚の成膜を行う。このようにすると、材料ガスの分子当たりのエネルギが大きいので、基板２のシリコンと密着性がよく、残留有機物濃度の低い、耐熱性の優れた膜を生成できる。
（Ｍ２）次に、材料ガスの供給と紫外光の照射を行いながら、高い成膜速度が得られる所定の圧力（２０Ｐａ以上１００Ｐａ以下）、及び、所定の基板温度（０℃以上１００℃以下）で、所定の膜厚、例えば、溝の幅の１／４程度まで成膜を行う。
（Ｍ３）材料ガスの供給と紫外光の照射を停止し、停止後、基板処理室１内の雰囲気を排気する。こうすることにより、基板処理室１内の圧力が、前記（Ｍ２）の成膜時における圧力よりも低くなるので、膜中に含まれる残留有機物濃度を低くして、緻密な膜とすることができる。すなわち、（Ｍ３）工程は、上記（Ｅ１）減圧処理工程に相当するものである。このとき、排気中の有機物の分圧が、所定の分圧となるまで、残留ガス計測計８でモニタしながら排気するのが好ましい。この所定の分圧は、適切な値を予め実験等により求めておく。あるいは、排気中の有機物の分圧が所定の分圧となるまでの所定の時間を、予め計測しておき、前記所定の時間、排気するようにしてもよい。
（Ｍ４）基板処理室１内の雰囲気を排気した後、材料ガスを供給し、基板処理室１内が所定の圧力（２０Ｐａ以上１００Ｐａ以下）、及び、所定の基板温度（０℃以上１００℃以下）になった後、材料ガスに向けて、発光部４から紫外光を照射する。こうして、所定の膜厚、例えば、溝の幅の３／４程度まで成膜を行う。
（Ｍ５）前記（Ｍ３）と同様に、材料ガスの供給と紫外光の照射を停止し、停止後、基板処理室１内の雰囲気を排気する。このとき、排気中の有機物の分圧が、所定の分圧となると、排気を終了する。
（Ｍ６）基板処理室１内の雰囲気を排気した後、材料ガスを供給し、基板処理室１内が所定の圧力（２０Ｐａ以上１００Ｐａ以下）、及び、所定の基板温度（０℃以上１００℃以下）になった後、材料ガスに向けて、発光部４から紫外光を照射する。こうして、所定の膜厚となるまで、つまり、溝の内部を完全に埋めるまで成膜を行う。
以上の（Ｍ２）から（Ｍ６）のように、成膜と排気を繰り返すことにより、残留有機物の少ない平坦な絶縁膜を溝の奥部に形成することができる。
なお、上記の（Ｍ２）（Ｍ４）（Ｍ６）における圧力、基板温度は、すべて同一の圧力、基板温度としてもよいし、必要に応じ、異なる圧力、基板温度としてもよい。例えば、（Ｍ２）では２０〜３０Ｐａ、（Ｍ４）では３０〜４０Ｐａ、（Ｍ６）では４０〜１００Ｐａとする。このようにすると、（Ｍ２）よりも（Ｍ４）の成膜の流動性を高くすることができ、また、（Ｍ４）よりも（Ｍ６）の成膜の流動性を高くすることができる。したがって、（Ｍ２）よりも溝の幅が小さくなっている（Ｍ４）や、（Ｍ４）よりも溝の幅が小さくなっている（Ｍ６）の状態において、絶縁膜を溝内に形成しやすくなる。
また、（Ｍ１）と（Ｍ２）の間において、（Ｍ３）と同様な減圧処理を行うようにしてもよい。しかし、（Ｍ１）においては、（Ｍ２）よりも低い圧力で、（Ｍ２）よりも薄い成膜を行っているので、この（Ｍ１）直後の減圧処理は、必ずしも必要ではない。
（Ｆ１）基板搬出工程
以上のようにして所望の絶縁膜が形成された後に、窒素ガス等の不活性ガスが、不活性ガス供給源４３から処理室１に供給される。不活性ガスにより、基板処理室１内が置換され、大気圧に復帰した後に、処理済みの基板２が処理室１の外部に搬出される。
（Ｇ１）熱処理工程
その後、図１の半導体製造装置１００とは別の公知の加熱装置において、酸素等の酸化性雰囲気または不活性雰囲気中で、上記（Ｄ１）成膜工程よりも高い温度で、基板２を熱処理することにより、さらにシリコン酸化膜７６中の有機物密度を低くし、シリコン酸化膜７６を緻密化する。この緻密化の熱処理は、７００℃から１１００℃の範囲で行うことが望ましい。この熱処理温度は高いほどよいが、素子分離溝の埋め込み工程よりも前の工程で形成された形成物により制限される。例えば、後述する第３実施例のように、前の工程で電極を形成した場合は、７００℃以上の高温で加熱すると、電極の材質を変質させる。したがって、電極の材質に悪影響を与えない程度の温度で加熱する必要がある。
なお、ここでは加熱処理を、半導体製造装置１００とは別の加熱装置で実施しているが、これに限るものではなく、前記（Ｆ１）基板搬出工程の前に、基板処理室１内の基板載置部３のヒータ６により加熱処理することもできる。しかし、半導体製造装置１００で加熱処理すると、加熱処理に多くの時間をとられる。したがって、別の加熱装置で加熱処理する方が、スループットが向上するので好ましい。
（Ｈ１）ＣＭＰ工程
シリコン酸化膜を緻密化した後に、図２（ｇ）に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的、機械的研磨）処理によって、基板上の不要なシリコン酸化膜を除去し、基板２の表面を平坦化する。
（第２実施例）
次に、図３を用いて第２実施例を説明する。図３は、本発明の第２実施例における処理工程を示す図である。第２実施例は、第１実施例と同様に、シリコン基板上の素子分離領域に形成されたトレンチ内に、真空紫外光ＣＶＤ法により、シリコン酸化膜を埋め込むものである。しかし、第２実施例では、第１実施例と異なり、素子分離溝内の一部に対し、真空紫外光ＣＶＤ法によりシリコン酸化膜を埋め込むものである。
第２実施例においては、（Ａ２）トレンチ形成工程、（Ｂ２）シリコン酸化膜形成工程、（Ｃ２）基板搬入工程、（Ｄ２）成膜工程、（Ｅ２）減圧処理工程、（Ｆ２）基板搬出工程、（Ｐ）プラズマＣＶＤ処理工程、（Ｇ２）熱処理工程、（Ｈ２）ＣＭＰ工程の順に処理が行われる。（Ｄ２）成膜工程、（Ｐ）プラズマＣＶＤ処理工程以外の各工程は、それぞれ、第１実施例における各工程と同じ処理なので、説明を省略する。
（Ｄ２）成膜工程においても、第１実施例における（Ｄ１）成膜工程と同様の真空紫外光ＣＶＤ処理条件（材料ガス種、圧力、温度等）で、素子分離溝内にシリコン酸化膜を堆積して埋め込む。しかし、（Ｄ２）成膜工程においては、図３（ａ）に示すように、真空紫外光ＣＶＤ処理により素子分離溝内に堆積するシリコン酸化膜７６の表面８１は、素子部８２の表面８３より低い位置とする。その結果、基板２の表面には凹凸が生じる。図３（ａ）においては、素子部８２のシリコン窒化膜７２の下方のシリコン酸化膜７１の下端に相当する位置まで、すなわち、基板２のシリコン部分の表面位置まで、素子分離溝内にシリコン酸化膜７６が形成されている。
（Ｄ２）成膜工程の後、図３（ｂ）に示すように、（Ｅ２）減圧処理工程により、真空紫外光ＣＶＤ処理により堆積したシリコン酸化膜７６を減圧処理することによって、緻密なシリコン酸化膜とする。
その後、（Ｐ）プラズマＣＶＤ処理工程において、公知である一般的なプラズマＣＶＤ処理により、図３（ｃ）に示すように、素子分離溝内に堆積するシリコン酸化膜の表面８４が、素子部８２の表面８３より高い位置となるまで、シリコン酸化膜８５を堆積する。このときに用いるプラズマＣＶＤ処理は、高密度プラズマ（ＨＤＰ）によるＨＤＰ−ＣＶＤ処理が好ましい。その理由は、後述するように、ＨＤＰ−ＣＶＤ処理により堆積されるシリコン酸化膜８５は密度が大きく、そのエッチングレートは、エッチングストッパ層を形成するシリコン窒化膜７２のエッチングレートと同程度だからである。なお、（Ｐ）プラズマＣＶＤ処理工程において、プラズマＣＶＤ処理に代えて、公知の熱ＣＶＤ処理を行うようにしてもよい。公知の熱ＣＶＤ処理によっても、真空紫外光ＣＶＤ処理よりも密度の高いシリコン酸化膜８５を形成することができる。
次に、（Ｆ２）基板搬出工程において、基板処理室１内から基板２を搬出した後、（Ｇ２）熱処理工程において、酸素等の酸化性雰囲気又は不活性雰囲気中で熱処理することにより、さらにシリコン酸化膜７６を緻密化する。
その後、図３（ｄ）に示すように、（Ｈ２）ＣＭＰ工程において、基板上の不要なシリコン酸化膜８５を除去する。
ここで、真空紫外光ＣＶＤ処理によるシリコン酸化膜７６は、有機物をより多く含むため、シリコン窒化膜７２や、プラズマＣＶＤ処理又は熱ＣＶＤ処理により形成されるシリコン酸化膜８５よりも、膜密度が低い。したがって、真空紫外光ＣＶＤ処理によるシリコン酸化膜７６のエッチングレートは、エッチングストッパ層を形成するシリコン窒化膜７２のエッチングレートよりも大きい。また、プラズマＣＶＤ処理又は熱ＣＶＤ処理によるシリコン酸化膜８５のエッチングレートは、エッチングストッパ層を形成するシリコン窒化膜７２のエッチングレートと同程度である。したがって、真空紫外光ＣＶＤ処理によるシリコン酸化膜７６と、シリコン窒化膜７２とが混在した基板をエッチングする場合は、エッチングレート差に起因した形状劣化、すなわち、基板２の表面に凹凸が発生しやすい。逆に、プラズマＣＶＤ処理又は熱ＣＶＤ処理によるシリコン酸化膜８５と、シリコン窒化膜７２とが混在した基板をエッチングする場合は、エッチングレート差に起因した形状劣化が発生しにくい。
この第２実施例によると、素子分離溝の埋め込み工程に、真空紫外光ＣＶＤ処理によるシリコン酸化膜７６の堆積と、プラズマＣＶＤ処理又は熱ＣＶＤ処理によるシリコン酸化膜８５の堆積とが必要となり、工程数が増加する。しかし、（Ｈ２）ＣＭＰ工程において除去される素子分離溝内のシリコン酸化膜は、（Ｐ）プラズマＣＶＤ処理工程において堆積したシリコン酸化膜８５となる。そのため、素子分離溝埋め込み工程が終了した後、シリコン窒化膜７２およびシリコン酸化膜８５を除去するためのウエットエッチング処理を実施する際に、素子部のシリコン窒化膜７２と、素子分離溝内に埋め込まれたシリコン酸化膜８５とのエッチングレート差が小さくなり、該エッチングレート差に起因する基板表面の形状劣化（凹凸）の発生が抑制される。
（第３実施例）
第３実施例は、半導体基板上に形成されたトランジスタ等の素子電極と素子電極の間に、層間絶縁膜（ＰＭＤ膜）として、真空紫外光ＣＶＤ法により、シリコン酸化膜を埋め込むものである。
図４を用いて第３実施例を説明する。図４は、本発明の第３実施例における処理工程を示す図である。第３実施例においては、（Ｊ）電極形成工程、（Ｋ）サイドウォール形成工程、（Ｂ３）シリコン酸化膜形成工程、（Ｃ３）基板搬入工程、（Ｄ３）成膜工程、（Ｅ３）減圧処理工程、（Ｆ３）基板搬出工程、（Ｇ３）熱処理工程、（Ｈ３）ＣＭＰ工程の順に処理が行われる。（Ｊ）電極形成工程、（Ｋ）サイドウォール形成工程以外の各工程は、それぞれ、第１実施例における各工程と同じ処理なので、説明を省略する。
（Ｊ）電極形成工程において、はじめに、図４（ａ）に示すように、シリコン基板２の表面に、公知の熱酸化法により、ゲート絶縁膜（ＳｉＯ２）９１を膜厚が約８ｎｍ以下となるよう形成する。さらに、その上にゲート電極膜９２として、多結晶シリコン膜を膜厚が１００ｎｍ程度となるよう形成する。前記電極膜９２としては、ＷＳｉ（タングステンシリサイド）、ＣｏＳｉ（コバルトシリサイド）等を用いた積層膜とすることも可能である。その場合の膜厚は１００〜２００ｎｍの範囲となる。その後、その上にシリコン窒化膜（ＳｉＮ）９３を形成する。
次に、リソグラフィ工程によってレジストパターンを形成した後に、ＲＩＥ工程により、シリコン窒化膜９３とゲート電極膜９２をエッチングすることによって、図４（ｂ）に示すように、ゲート電極９５を形成する。
次に、（Ｋ）サイドウォール形成工程において、図４（ｃ）に示すように、公知の熱ＣＶＤ法により、シリコン基板全面に、例えばシリコン窒化膜（ＳｉＮ）を形成し、その後、公知のエッチバック工程によって、電極の側壁にサイドウォール膜（ＳｉＮ）９６を形成する。
この後、（Ｃ３）基板搬入工程において、処理室１内に基板２を搬入した後、（Ｄ３）成膜工程において、図４（ｄ）に示すように、図１の装置１００を用いて真空紫外光ＣＶＤ処理を行い、基板２上にシリコン酸化膜９７を形成する。なお、第１実施例と同様に、（Ｃ３）基板搬入工程の前に、（Ｂ３）シリコン酸化膜形成工程を行い、サイドウォール膜であるシリコン窒化膜上に、予めシリコン酸化膜を形成しておいてもよい。
その後、（Ｅ３）減圧処理工程において、処理室１内を減圧する。この減圧処理により、図４（ｅ）に示すように、真空紫外光ＣＶＤ処理により堆積したシリコン酸化膜９７を、緻密なシリコン酸化膜とする。
（Ｅ３）減圧処理工程の後、（Ｆ３）基板搬出工程において、処理済の被処理基板２を基板処理室１から搬出する。
基板２を基板処理室１から搬出した後、（Ｇ３）熱処理工程において、公知の加熱装置によって、酸素等の酸化性雰囲気あるいは窒素等の不活性雰囲気中で、熱処理を行う。この熱処理は、電極の材質を変質させないよう、３００〜６００℃の範囲で行うことが望ましい。このように加熱処理を行うことにより、さらにシリコン酸化膜９７を緻密化する。
上記（Ｇ３）熱処理工程の後に、図４（ｆ）に示すように、（Ｈ３）ＣＭＰ工程において、ＣＭＰ処理によってシリコン酸化膜９７を平坦化し、その後、公知のプラズマＣＶＤ法等によりシリコン酸化膜９８を堆積し、その上に第２のゲート電極を形成する。
真空紫外光ＣＶＤ処理によって、ポリシロキサンを励起して堆積したシリコン酸化膜は、Ｓｉ−Ｒ結合（Ｒは低級アルキル基）を含むため、一般的な２酸化ケイ素と比較して膜密度が低い。そのため、一般的な２酸化ケイ素の比誘電率がおよそ４．０であるのに対して、真空紫外光ＣＶＤ処理によって堆積したシリコン酸化膜は、比誘電率が２．６〜３．８の範囲となり、低誘電率絶縁膜となる。そのため、第３実施例の発明を用いると、電極間の絶縁容量を低減することによって信号遅延の改善が可能となり、能動デバイスの動作速度が向上する。
本発明の真空紫外光ＣＶＤ処理を行った結果を図５に示す。図５は、第１実施例により、素子分離溝内にシリコン酸化膜を埋め込んだ事例を示す写真である。図５の事例では、深さが約１０００ｎｍ、幅が約１００ｎｍの素子分離溝内に、ボイドやシームを発生することなく、シリコン酸化膜を形成した。このように、本発明によれば、ボイドやシームを発生することなく、幅の狭い素子分離溝内にシリコン酸化膜を埋め込むことができる。
以上の、本明細書の記載に基づき、少なくとも次の発明を把握することができる。すなわち、第１の発明は、基板を処理室内へ搬入する工程と、炭素及び水素を含むシリコン化合物ガスを処理室内へ供給して、処理室内を第１の圧力の状態にする工程と、処理室内を前記第１の圧力にした状態において、処理室内へ供給されたシリコン化合物ガスに紫外光を照射して、基板上にシリコン酸化膜を形成する工程と、前記シリコン化合物ガスの処理室内への供給を停止する工程と、前記シリコン化合物ガスの処理室内への供給を停止した状態で、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする減圧処理工程と、を有する半導体装置の製造方法。
このように半導体装置の製造方法を構成すると、高アスペクト比で狭い幅の溝内に、緻密なシリコン酸化膜を形成することができる。なお、前記減圧処理工程において、シリコン化合物ガスの処理室内への供給を停止しないようにすることも可能である。
第２の発明は、素子間を分離する素子分離溝が形成された基板を処理室内へ搬入する工程と、炭素及び水素を含むシリコン化合物ガスを処理室内へ供給して、処理室内を第１の圧力の状態にする工程と、処理室内を前記第１の圧力にした状態において、処理室内へ紫外光を照射して、前記素子分離溝内に絶縁膜を形成する絶縁膜形成工程と、前記シリコン化合物ガスの処理室内への供給を停止する工程と、前記シリコン化合物ガスの処理室内への供給を停止した状態で、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする減圧処理工程と、を有する半導体装置の製造方法。
このように半導体装置の製造方法を構成すると、高アスペクト比で狭い幅の溝内に、緻密な絶縁膜を形成することができる。なお、前記減圧処理工程において、シリコン化合物ガスの処理室内への供給を停止しないようにすることも可能である。
第３の発明は、前記第２の発明の半導体装置の製造方法において、前記素子分離溝に隣接する素子形成部の表面にはシリコン窒化膜が形成されており、前記絶縁膜形成工程及び前記減圧処理工程により、前記シリコン窒化膜の表面より低い位置まで、素子分離溝内に絶縁膜を形成した後、熱ＣＶＤ処理又はプラズマＣＶＤ処理により、素子分離溝内に絶縁膜を形成する半導体装置の製造方法。
このように半導体装置の製造方法を構成すると、熱ＣＶＤ処理又はプラズマＣＶＤ処理により形成した絶縁膜と、シリコン窒化膜のエッチングレート差が小さいので、後工程においてシリコン窒化膜のウエットエッチング処理を実施する際に、前記エッチングレート差に起因する基板表面の形状劣化（凹凸化）を抑制することができる。
第４の発明は、前記第１の発明の半導体装置の製造方法において、前記減圧処理工程の後、前記シリコン酸化膜を形成する工程よりも高い温度で前記シリコン酸化膜を形成した基板を熱処理する熱処理工程を行う半導体装置の製造方法。
このように半導体装置の製造方法を構成すると、高アスペクト比で狭い幅の溝内に、緻密なシリコン酸化膜を形成することができる。
第５の発明は、前記第１の発明又は第２の発明の半導体装置の製造方法において、前記減圧処理工程において、処理室内へ紫外光を照射する半導体装置の製造方法。
このように半導体装置の製造方法を構成すると、減圧処理工程においても、基板に付着したシリコン化合物ガスが紫外光により分解され、素子分離溝内にシリコン酸化膜あるいは絶縁膜を形成することがより容易となる。
第６の発明は、前記第１の発明ないし第５の発明の半導体装置の製造方法において、前記シリコン化合物ガスがシロキサンである半導体装置の製造方法。
このように半導体装置の製造方法を構成すると、素子分離溝内にシリコン酸化膜あるいは絶縁膜を、効率よく形成することができる。
第７の発明は、前記第１の発明ないし第６の発明の半導体装置の製造方法において、前記シリコン化合物ガスがＯＭＣＴＳである半導体装置の製造方法。
このように半導体装置の製造方法を構成すると、素子分離溝内にシリコン酸化膜あるいは絶縁膜を、効率よく形成することができる。
第８の発明は、
素子間を分離する素子分離溝が形成された基板を処理室内へ搬入する工程と、炭素及び水素を含むシリコン化合物ガスを処理室内へ供給して、処理室内を第１の圧力にした状態において、処理室内へ紫外光を照射して、前記素子分離溝内に絶縁膜を形成する第１の絶縁膜形成工程と、前記シリコン化合物ガスの処理室内への供給を停止した状態で、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする第１の減圧処理工程と、前記シリコン化合物ガスを処理室内へ供給して、処理室内を第３の圧力にした状態において、処理室内へ紫外光を照射して、前記素子分離溝内に絶縁膜を形成する第２の絶縁膜形成工程と、前記シリコン化合物ガスの処理室内への供給を停止した状態で、処理室内を前記第３の圧力よりも低い第４の圧力の状態にする第２の減圧処理工程と、を有する半導体装置の製造方法。
このように半導体装置の製造方法を構成すると、絶縁膜形成工程と減圧処理工程をそれぞれ１回だけ行う場合よりも、不純物の少ない絶縁膜を形成することができる。なお、前記減圧処理工程において、シリコン化合物ガスの処理室内への供給を停止しないようにすることも可能である。
第９の発明は、前記第８の発明の半導体装置の製造方法において、前記第３の圧力は前記第１の圧力よりも高い半導体装置の製造方法。
このように半導体装置の製造方法を構成すると、溝の幅が比較的広い状態では、第１の絶縁膜形成工程により、流動性は低いが不純物の少ない絶縁膜を形成し、溝の幅が比較的狭い状態では、第２の絶縁膜形成工程により、不純物は増えるが流動性の高い絶縁膜を形成することができる。したがって、高アスペクト比で狭い幅の溝内に、緻密な絶縁膜を形成することが容易となる。
第１０の発明は、基板を処理する処理室と、炭素及び水素を含むシリコン化合物ガスを処理室内へ供給する処理ガス供給部と、処理室内の雰囲気を排気する排気部と、処理室内に紫外光を照射する紫外光発光部と、制御部とを備え、該制御部は、素子分離溝を有する基板が処理室内に存在する状態において、前記シリコン化合物ガスを前記処理ガス供給部から処理室内へ供給し、処理室内を第１の圧力にした状態において、処理室内へ紫外光を照射して、前記素子分離溝内に絶縁膜を形成し、その後、前記シリコン化合物ガスの処理室内への供給を停止し、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする減圧処理を行う制御部である半導体製造装置。
このように半導体製造装置を構成すると、高アスペクト比で狭い幅の溝内に、緻密なシリコン酸化膜を形成することができる。なお、前記減圧処理を行う工程において、シリコン化合物ガスの処理室内への供給を停止しないようにすることも可能である。
第１１の発明は、基板を処理室内へ搬入する工程と、炭素及び水素を含むシリコン化合物ガスを処理室内へ供給して、処理室内を第１の圧力の状態にする工程と、処理室内を前記第１の圧力にした状態において、処理室内へ供給されたシリコン化合物ガスに紫外光を照射して、基板上にシリコン酸化膜を形成する工程と、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする減圧処理工程と、前記シリコン酸化膜を形成する工程よりも高い温度で前記シリコン酸化膜を形成した基板を熱処理する熱処理工程と、を有する半導体装置の製造方法。
このように半導体装置の製造方法を構成すると、高アスペクト比で狭い幅の溝内に、緻密なシリコン酸化膜を形成することができる。
第１２の発明は、シリコン基板上に素子分離溝が形成される素子分離溝形成工程と、該素子分離溝内にシリコン酸化膜が形成される工程と、素子分離溝が形成された基板を処理室内へ搬入する工程と、炭素及び水素を含むシリコン化合物ガスを処理室内へ供給して、処理室内を第１の圧力の状態にする工程と、処理室内を前記第１の圧力にした状態において、処理室内へ紫外光を照射して、前記素子分離溝内に絶縁膜を形成する絶縁膜形成工程と、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする減圧処理工程と、を有する半導体装置の製造方法。
このように半導体装置の製造方法を構成すると、絶縁膜形成工程において素子分離溝内に絶縁膜を形成する際に、形成される絶縁膜と素子分離溝内表面との界面密着性が向上する。
１ 基板処理室、２ 基板、３ サセプタ（基板載置部）、４ 紫外光発光部、５ 紫外光透過窓、６ ヒータユニット、７ 温度検出器、８ 残留ガス計測計、９ 制御部、１１ 開閉バルブ、１２ ＭＦＣ、１３ シリコン化合物ガス源、１４ ガス導入管、１５ シリコン化合物ガス供給管、４１ 開閉バルブ、４２ ＭＦＣ、４３ 不活性ガス源、４５ 不活性ガス供給管、６１ 圧力センサ、６２ ＡＰＣバルブ、６３ 真空ポンプ、６４ ガス排気管。

Claims (4)

  1. 基板を処理室内へ搬入する工程と、
    炭素及び水素を含むシリコン化合物ガスを処理室内へ供給して、処理室内を第１の圧力の状態にする工程と、
    処理室内を前記第１の圧力にした状態において、処理室内へ供給されたシリコン化合物ガスに紫外光を照射して、基板上にシリコン酸化膜を形成する工程と、
    前記シリコン化合物ガスの処理室内への供給を停止した状態で、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする減圧処理工程と、
    を有する半導体装置の製造方法。
  2. 素子間を分離する素子分離溝が形成された基板を処理室内へ搬入する工程と、
    炭素及び水素を含むシリコン化合物ガスを処理室内へ供給して、処理室内を第１の圧力の状態にする工程と、
    処理室内を前記第１の圧力にした状態において、処理室内へ紫外光を照射して、前記素子分離溝内に絶縁膜を形成する絶縁膜形成工程と、
    前記シリコン化合物ガスの処理室内への供給を停止した状態で、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする減圧処理工程と、
    を有する半導体装置の製造方法。
  3. 前記請求項１又は請求項２に記載された半導体装置の製造方法であって、
    前記減圧処理工程において、処理室内へ紫外光を照射する半導体装置の製造方法。
  4. 基板を処理する処理室と、
    炭素及び水素を含むシリコン化合物ガスを処理室内へ供給する処理ガス供給部と、
    処理室内の雰囲気を排気する排気部と、
    処理室内に紫外光を照射する紫外光発光部と、
    制御部とを備え、
    該制御部は、素子分離溝を有する基板が処理室内に存在する状態において、前記シリコン化合物ガスを前記処理ガス供給部から処理室内へ供給し、処理室内を第１の圧力にした状態において、処理室内へ紫外光を照射して、前記素子分離溝内に絶縁膜を形成し、その後、前記シリコン化合物ガスの処理室内への供給を停止し、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする減圧処理を行う制御部である半導体製造装置。
JP2009172004A 2008-09-03 2009-07-23 半導体装置の製造方法及び製造装置 Pending JP2010087475A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009172004A JP2010087475A (ja) 2008-09-03 2009-07-23 半導体装置の製造方法及び製造装置
TW098127610A TW201025447A (en) 2008-09-03 2009-08-17 Manufacturing method of semiconductor device
KR1020090080425A KR20100027975A (ko) 2008-09-03 2009-08-28 반도체 장치의 제조 방법
US12/551,816 US7955948B2 (en) 2008-09-03 2009-09-01 Manufacturing method of semiconductor device
US13/151,229 US20110230061A1 (en) 2008-09-03 2011-06-01 Manufacturing method of semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008226324 2008-09-03
JP2008226325 2008-09-03
JP2008226326 2008-09-03
JP2008226323 2008-09-03
JP2009172004A JP2010087475A (ja) 2008-09-03 2009-07-23 半導体装置の製造方法及び製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011039478A Division JP2011142335A (ja) 2008-09-03 2011-02-25 半導体装置の製造方法及び製造装置

Publications (1)

Publication Number Publication Date
JP2010087475A true JP2010087475A (ja) 2010-04-15

Family

ID=41726099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009172004A Pending JP2010087475A (ja) 2008-09-03 2009-07-23 半導体装置の製造方法及び製造装置

Country Status (3)

Country Link
US (2) US7955948B2 (ja)
JP (1) JP2010087475A (ja)
TW (1) TW201025447A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027191A (ja) * 2012-07-30 2014-02-06 Hitachi High-Technologies Corp 光ｃｖｄ膜の製造方法、及び光ｃｖｄ膜の製造装置
US8906246B2 (en) 2011-03-29 2014-12-09 Tokyo Electron Limited Film deposition apparatus and film deposition method
US9190299B2 (en) 2011-11-21 2015-11-17 Hitachi Kokusai Electric, Inc. Apparatus for manufacturing semiconductor device, method of manufacturing semiconductor device, and recording medium
KR20170009183A (ko) * 2015-07-16 2017-01-25 삼성전자주식회사 소자 분리막을 포함하는 반도체 장치의 제조 방법
JP2023507878A (ja) * 2020-03-06 2023-02-28 アプライド マテリアルズ インコーポレイテッド 基板のガス放出を管理するためのシステム及び方法
JP7507301B2 (ja) 2020-03-06 2024-06-27 アプライド マテリアルズ インコーポレイテッド 基板のガス放出を管理するためのシステム及び方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087475A (ja) * 2008-09-03 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び製造装置
US20150187563A1 (en) 2013-12-26 2015-07-02 Applied Materials, Inc. Photo-assisted deposition of flowable films
JP6321579B2 (ja) * 2015-06-01 2018-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
KR20210010817A (ko) * 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294430A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 光ｃｖｄ装置
JP2001210638A (ja) * 2000-01-21 2001-08-03 Hiroshi Kurosawa 絶縁膜の形成方法
JP2002075988A (ja) * 2000-08-30 2002-03-15 Miyazaki Oki Electric Co Ltd 真空紫外光ｃｖｄによる層間絶縁膜の製造方法
JP2005159113A (ja) * 2003-11-27 2005-06-16 Oki Electric Ind Co Ltd 膜の形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706572B1 (en) * 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
TWI227531B (en) * 1997-03-05 2005-02-01 Hitachi Ltd Manufacturing method of semiconductor integrated circuit device
US6511921B1 (en) * 1999-01-12 2003-01-28 Sumco Phoenix Corporation Methods for reducing the reactivity of a semiconductor substrate surface and for evaluating electrical properties of a semiconductor substrate
JP4914536B2 (ja) * 2001-02-28 2012-04-11 東京エレクトロン株式会社 酸化膜形成方法
JP3926588B2 (ja) * 2001-07-19 2007-06-06 キヤノンマーケティングジャパン株式会社 半導体装置の製造方法
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
KR20080061197A (ko) * 2006-12-28 2008-07-02 주식회사 하이닉스반도체 반도체 소자의 산화막 형성 방법
US7763522B2 (en) * 2007-08-01 2010-07-27 United Microelectronic Corp. Method of high density plasma gap-filling with minimization of gas phase nucleation
JP2010087475A (ja) * 2008-09-03 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び製造装置
US8080463B2 (en) * 2009-01-23 2011-12-20 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and silicon oxide film forming method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294430A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 光ｃｖｄ装置
JP2001210638A (ja) * 2000-01-21 2001-08-03 Hiroshi Kurosawa 絶縁膜の形成方法
JP2002075988A (ja) * 2000-08-30 2002-03-15 Miyazaki Oki Electric Co Ltd 真空紫外光ｃｖｄによる層間絶縁膜の製造方法
JP2005159113A (ja) * 2003-11-27 2005-06-16 Oki Electric Ind Co Ltd 膜の形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8906246B2 (en) 2011-03-29 2014-12-09 Tokyo Electron Limited Film deposition apparatus and film deposition method
US9190299B2 (en) 2011-11-21 2015-11-17 Hitachi Kokusai Electric, Inc. Apparatus for manufacturing semiconductor device, method of manufacturing semiconductor device, and recording medium
JP2014027191A (ja) * 2012-07-30 2014-02-06 Hitachi High-Technologies Corp 光ｃｖｄ膜の製造方法、及び光ｃｖｄ膜の製造装置
KR20170009183A (ko) * 2015-07-16 2017-01-25 삼성전자주식회사 소자 분리막을 포함하는 반도체 장치의 제조 방법
KR102406977B1 (ko) 2015-07-16 2022-06-10 삼성전자주식회사 소자 분리막을 포함하는 반도체 장치의 제조 방법
JP2023507878A (ja) * 2020-03-06 2023-02-28 アプライド マテリアルズ インコーポレイテッド 基板のガス放出を管理するためのシステム及び方法
US11817297B2 (en) 2020-03-06 2023-11-14 Applied Materials, Inc. System and method for managing substrate outgassing
JP7386342B2 (ja) 2020-03-06 2023-11-24 アプライド マテリアルズ インコーポレイテッド 基板のガス放出を管理するためのシステム及び方法
JP7507301B2 (ja) 2020-03-06 2024-06-27 アプライド マテリアルズ インコーポレイテッド 基板のガス放出を管理するためのシステム及び方法

Also Published As

Publication number Publication date
US7955948B2 (en) 2011-06-07
US20110230061A1 (en) 2011-09-22
TW201025447A (en) 2010-07-01
US20100055926A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
JP2010087475A (ja) 半導体装置の製造方法及び製造装置
JP5444961B2 (ja) 成膜装置及び成膜方法
TWI479044B (zh) 硼膜界面工程
US7642171B2 (en) Multi-step anneal of thin films for film densification and improved gap-fill
KR101161098B1 (ko) 낮은 에칭 레이트 유전체 라이너들을 이용한 갭충진 향상
KR20090033449A (ko) 보텀-업 방식의 갭필을 위한 유전체 증착 및 에치 백 공정
US10041167B2 (en) Cyclic sequential processes for forming high quality thin films
US20100330773A1 (en) Substrate processing method and substrate processing apparatus
JP2009533846A (ja) 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール
TW561554B (en) Filling substrate depressions with SiO2 by HDP vapor phase deposition with participation of H2O2 or H2O as reaction gas
TW202015130A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR102141670B1 (ko) 저온 경화 모듈러스 강화
JP2007142155A (ja) 酸化処理方法および半導体装置の製造方法
CN101359596B (zh) 沟槽的填充方法及浅沟槽隔离的制造方法
KR102184690B1 (ko) 오목부의 매립 방법 및 처리 장치
JP2004039990A (ja) 被処理体の酸化方法
TW201715566A (zh) 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法
JP2008199015A (ja) Ｐｓｚ膜の熱処理方法及びこれを適用した半導体素子の素子分離膜形成方法
JP2011142335A (ja) 半導体装置の製造方法及び製造装置
JP2015015272A (ja) 半導体装置の製造方法及び基板処理装置
TW201802957A (zh) 半導體裝置之製造方法、基板處理裝置及程式
JPH04343456A (ja) 半導体装置の製造方法
KR20100027975A (ko) 반도체 장치의 제조 방법
JP2013055179A (ja) 基板処理装置及び半導体装置の製造方法
KR100877257B1 (ko) 반도체 소자의 트렌치 매립방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426