KR102184690B1 - 오목부의 매립 방법 및 처리 장치 - Google Patents

오목부의 매립 방법 및 처리 장치 Download PDF

Info

Publication number
KR102184690B1
KR102184690B1 KR1020180033624A KR20180033624A KR102184690B1 KR 102184690 B1 KR102184690 B1 KR 102184690B1 KR 1020180033624 A KR1020180033624 A KR 1020180033624A KR 20180033624 A KR20180033624 A KR 20180033624A KR 102184690 B1 KR102184690 B1 KR 102184690B1
Authority
KR
South Korea
Prior art keywords
gas
film
germanium
etching
germanium film
Prior art date
Application number
KR1020180033624A
Other languages
English (en)
Other versions
KR20180111548A (ko
Inventor
히로키 무라카미
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180111548A publication Critical patent/KR20180111548A/ko
Application granted granted Critical
Publication of KR102184690B1 publication Critical patent/KR102184690B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3323—Problems associated with coating uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 보이드의 생성을 억제해서 게르마늄(Ge)막을 오목부에 매립할 수 있는 기술을 제공한다. 오목부가 형성된 절연막을 표면에 갖는 피처리 기판에 대하여, 오목부에 게르마늄막을 매립하는 오목부의 매립 방법이며, 피처리 기판에 게르마늄 원료 가스를 공급해서 오목부를 매립하도록 제1 게르마늄막을 성막하는 공정과, 계속해서, 여기된 H2 가스 또는 NH3 가스를 포함하는 에칭 가스에 의해, 제1 게르마늄막을 에칭하는 공정과, 계속해서, 게르마늄 원료 가스를 공급해서 오목부를 매립하도록, 제1 게르마늄막 상에 제2 게르마늄막을 성막하는 공정을 갖는다.

Description

오목부의 매립 방법 및 처리 장치{METHOD OF FILLING RECESS AND PROCESSING APPARATUS}
본 발명은, 오목부가 형성된 절연막을 표면에 갖는 피처리 기판에 대하여, 오목부에 게르마늄막을 매립하는 오목부의 매립 방법, 및 그것에 사용되는 처리 장치에 관한 것이다.
최근 들어, 반도체 집적 회로 장치에는, 동작의 고속화가 요구되고 있다. 동작의 고속화는, 주로 트랜지스터 등의 반도체 디바이스의 미세화, 배선의 저저항화, 층간 절연막의 저유전율화 등에 의해 견인되고 있다. 그러나, 이들 기술에 의한 동작의 고속화로는, 점점 한계가 다가오고 있다.
그래서, 가일층의 동작의 고속화를 도모하기 위해서, 종래부터 사용되고 있는 반도체 재료인 실리콘(이하, Si라고도 기재함) 대신에, 보다 캐리어 이동도가 높은 반도체 재료인 게르마늄(이하, Ge라고도 기재함)이 주목받고 있다.
이러한 Ge는, 실리콘 산화막(이하, SiO2막이라고도 기재함)이나 실리콘 질화막(이하, SiN막이라고도 기재함) 등의 절연막에 형성된 트렌치나 홀 등의 오목부 내에, 화학적 증착법(CVD법)에 의해 Ge막으로서 매립하는 용도가 검토되고 있다.
그러나, CVD법에 의해 Ge막으로 깊은 홀이나 트렌치를 매립할 경우에는, 스텝 커버리지가 나빠, 보이드가 발생해버린다. 보이드가 발생하면, 저항값을 증대시켜버리기 때문에, 최대한 보이드가 생성되지 않는 오목부의 매립 방법이 요구되고 있다.
예를 들어, Ge막은 아니지만, 특허문헌 1에는, 홀이나 트렌치 등의 오목부에 실리콘막을 형성한 후, 단면 V자 형상으로 에칭을 행하고, 그 후 다시 실리콘막을 매립하는 기술이 제안되어 있다. 이에 의해, 보이드 프리의 매립을 달성할 수 있다고 되어 있다.
일본 특허 공개 제2012-4542호 공보
그런데, 종래, Ge막의 에칭에는, 할로겐 가스나 고온의 열산화 처리가 사용되고 있기는 하지만, 절연막 등에 대한 선택성이 충분하지 않아, Ge막을 에칭하고 있을 때 다른 막도 에칭되어버려, 특허문헌 1에 제안되는 방법을 Ge막에 적용하는 것은 곤란하다. 이 때문에, 오목부에 대하여 보이드 프리로 Ge막을 매립하는 방법은 얻을 수 없었다.
따라서, 본 발명은 보이드의 생성을 억제하고 게르마늄(Ge)막을 오목부에 매립할 수 있는 기술을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명에 따른 오목부의 매립 방법은, 오목부가 형성된 절연막을 표면에 갖는 피처리 기판에 대하여, 상기 오목부에 게르마늄막을 매립하는 오목부의 매립 방법이며, 피처리 기판에 게르마늄 원료 가스를 공급해서 상기 오목부를 매립하도록 제1 게르마늄막을 성막하는 공정과, 계속해서, 여기된 H2 가스 또는 NH3 가스를 포함하는 에칭 가스에 의해, 상기 제1 게르마늄막을 에칭하는 공정과, 계속해서, 게르마늄 원료 가스를 공급해서 상기 오목부를 매립하도록, 상기 제1 게르마늄막 상에 제2 게르마늄막을 성막하는 공정을 갖는 것을 특징으로 한다.
상기 오목부의 매립 방법에 있어서, 상기 에칭 가스는, 플라스마화된 상태로 공급되는 것이 바람직하다.
상기 오목부의 매립 방법에 있어서, 상기 제1 게르마늄막을 성막하는 공정에 앞서, 상기 절연막의 표면에 실리콘막을 성막하는 공정을 더 갖는 것이 바람직하다.
상기 오목부의 매립 방법에 있어서, 상기 게르마늄 원료 가스는, 게르만계 가스 또는 아미노게르만계 가스를 사용할 수 있다.
상기 오목부의 매립 방법에 있어서, 상기 제1 게르마늄막을 에칭하는 공정은, 상기 피처리 기판의 온도를 200 내지 400℃의 범위 내로 해서 행하여지는 것이 바람직하다.
상기 오목부의 매립 방법에 있어서, 상기 제1 게르마늄막을 에칭하는 공정은, 압력이 6.7 내지 133Pa의 범위 내로 해서 행하여지는 것이 바람직하다.
본 발명에 따른 처리 장치는, 오목부가 형성된 절연막을 표면에 갖는 피처리 기판에 대하여, 상기 오목부에 게르마늄막을 매립하는 처리 장치이며, 상기 피처리 기판을 수용하는 처리 용기와, 상기 처리 용기 내에 소정의 가스를 공급하는 가스 공급부와, 상기 소정의 가스를 여기하는 여기 기구와, 상기 처리 용기 내를 가열하는 가열 기구와, 상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와, 상기 가스 공급부, 상기 여기 기구, 상기 가열 기구 및 상기 배기 기구를 제어하는 제어부를 구비하고, 상기 제어부는, 상기 배기 기구에 의해 상기 처리 용기 내를 소정의 감압 상태로 제어하고, 상기 가열 기구에 의해 상기 처리 용기 내를 소정 온도로 제어하고, 상기 가스 공급부로부터 상기 처리 용기 내에 게르마늄 원료 가스를 공급시켜, 상기 오목부를 매립하도록 제1 게르마늄막을 성막시키고, 계속해서, 상기 가스 공급부로부터 H2 가스 또는 NH3 가스를 포함하는 에칭 가스를 공급시키고, 상기 에칭 가스를 상기 여기 기구에서 여기시켜, 상기 여기된 상태의 에칭 가스에 의해, 상기 처리 용기 내에서 상기 제1 게르마늄막을 에칭시키고, 계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 게르마늄 원료 가스를 공급시켜, 상기 오목부를 매립하도록, 상기 제1 게르마늄막 상에 제2 게르마늄막을 성막시키는 것을 특징으로 한다.
상기 처리 장치에 있어서, 상기 여기 기구는, 플라스마 생성 기구인 것이 바람직하다.
또한, 본 발명은 컴퓨터 상에서 동작하고, 처리 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 상기 오목부의 매립 방법이 행해지도록, 컴퓨터에 상기 처리 장치를 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.
본 발명에 따르면, 오목부에 제1 게르마늄막을 매립한 후, 여기된 H2 가스 또는 NH3 가스에 의해 이방성 및 선택성이 높은 에칭을 행하여, 다른 막의 에칭을 억제하면서 제1 게르마늄막의 단면 형상을 V자 또는 U자 형상으로 하고, 그 후 제2 게르마늄막을 매립하므로, 보이드의 생성을 억제한 게르마늄막의 매립을 실현할 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 오목부의 매립 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시 형태에 관한 오목부의 매립 방법을 설명하기 위한 공정 단면도이다.
도 3은 본 발명의 오목부의 매립 방법의 실시에 사용할 수 있는 처리 장치의 일례를 도시하는 종단면도이다.
도 4는 본 발명의 오목부의 매립 방법의 실시에 사용할 수 있는 처리 장치의 일례를 나타내는 수평 단면도이다.
도 5는 실험예 1에서의 샘플 웨이퍼(Full Filling시)의 단면을 나타내는 SEM 사진이다.
도 6은 실험예 1에서의 샘플 웨이퍼(Half Filling시)의 단면을 나타내는 SEM 사진이다.
도 7은 실험예 2에서의 에칭 처리 전(Initial)의 블랭킷 샘플의 단면을 나타내는 SEM 사진이다.
도 8은 실험예 2에서의 NH3 가스에 의한 에칭 처리 후(Post Treatment)의 블랭킷 샘플의 단면을 나타내는 SEM 사진이다.
도 9는 실험예 2에서의 H2 가스에 의한 에칭 처리 후(Post Treatment)의 블랭킷 샘플의 단면을 나타내는 SEM 사진이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 설명한다.
<오목부의 매립 방법>
우선, 본 발명에 따른 오목부의 매립 방법의 일 실시 형태에 대해서, 도 1의 흐름도 및 도 2의 공정 단면도에 기초하여 설명한다.
먼저, 트렌치나 홀 등의 오목부(202)가 소정 패턴으로 형성된, SiO2막이나 SiN막 등으로 이루어지는 절연막(201)을 반도체 기체(200) 상에 갖는 반도체 웨이퍼(이하, 간단히 웨이퍼라 기재함)를 준비한다(스텝 1, 도 2의 (a)).
오목부(202)로서는, 예를 들어 개구 직경 또는 개구 폭이 10 내지 50nm, 깊이가 50 내지 300nm 정도의 것이어도 된다.
이어서, 오목부(202) 내에 실리콘막, 전형적으로는 아몰퍼스 실리콘막(203)을 성막(퇴적)한다(스텝 2, 도 2의 (b)). 이때의 아몰퍼스 실리콘막(203)의 성막은, 실리콘(Si) 원료 가스를 사용한 CVD법에 의해 행하여진다. 아몰퍼스 실리콘막(203)은, 다음으로 성막되는 게르마늄막의 시드층이 된다. 이 때문에, 아몰퍼스 실리콘막(203)은, 두껍게 성막할 필요는 없고, 오목부(202) 내의 저부 및 벽면에 얇게 아몰퍼스 실리콘막이 형성되는 정도의 막 두께이면 되며, 오목부(202)의 크기 형상에 따라 다르지만, 예를 들어 0.1 내지 5nm 정도가 바람직하다.
Si 원료 가스로서는, CVD법에 적용 가능한 Si 함유 화합물 전반을 사용할 수 있어 특별히 한정되지 않지만, 실란계 화합물, 아미노실란계 화합물을 적합하게 사용할 수 있다. 실란계 화합물로서는, 예를 들어 모노실란(SiH4), 디실란(Si2H6) 등을 들 수 있고, 아미노실란계 화합물로서는, 예를 들어 BAS(부틸아미노실란), BTBAS(비스tert-부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란) 등을 들 수 있다. 물론 다른 실란계 가스, 아미노실란계 가스여도 된다.
이때의 구체적인 프로세스 조건으로서는, 웨이퍼의 온도: 200 내지 500℃, 압력: 0.1 내지 5Torr(13.3 내지 66.5Pa) 정도를 사용할 수 있다.
또한, 실리콘막(203)의 성막에 앞서, 아미노실란 등에 의한 단분자 시드층을 형성해도 된다.
이어서, 게르마늄(Ge)으로 이루어지는 게르마늄막(204)(제1 게르마늄막)을 오목부(202) 내에 매립하도록 해서 성막(퇴적)한다(스텝 3, 도 2의 (c)). 또한, 게르마늄막(204)의 성막에는, Ge 원료 가스를 사용하여, CVD법에 의해 성막한다.
게르마늄막(204)은 절연막 상에는 성막되지 않지만, 실리콘 상에는 성막되기 때문에, 앞서 성막된 시드층이 되는 아몰퍼스 실리콘막(203) 상에 성막되어, 오목부(202) 내에 매립된다. 이때, 도 2의 (c)에 도시하는 바와 같이, 게르마늄막(204)을 오목부(202)에 매립하면, 게르마늄막의 내부에 보이드(204a)가 형성된다. 또한, 게르마늄막(204)은, 오목부(202)의 폭이 막힐 때까지 성막하지 않고, 오버행이 발생할 정도까지 해서 성막을 정지해도 된다.
Ge 원료 가스로서는, CVD법에 적용 가능한 Ge 함유 화합물 전반을 사용할 수 있으며, 특별히 한정되지 않지만, 게르만계 화합물, 아미노게르만계 화합물을 적합하게 사용할 수 있다. 게르만계 화합물로서는, 예를 들어 모노게르만(GeH4), 디게르만(Ge2H6) 등을 들 수 있고, 아미노게르만계 화합물로서는, 트리스디메틸아미노게르만(GeH(NMe2)3), 디메틸아미노게르만(GeH3(NMe2)2), 비스디메틸아미노게르만(GeH2(NMe2)2) 등을 들 수 있다. 물론 다른 게르만계 가스, 아미노게르만계 가스여도 된다.
이때의 구체적인 프로세스 조건으로서는, 웨이퍼의 온도: 200 내지 400℃, 압력: 0.1 내지 5Torr(13.3 내지 665Pa) 정도를 사용할 수 있다.
이어서, H2 가스 또는 NH3 가스를 포함하는 에칭 가스(이하, 간단히 에칭 가스라고도 기재함)를 여기(플라스마화)한 상태로 공급하여, 게르마늄막(204)을 에칭에 의해 제거한다(스텝 4, 도 2의 (d)). 여기서, 여기된 H2 가스 또는 NH3 가스에 의한 에칭은 이방성을 갖기 때문에, 오목부(202)의 단면 형상이 V자 또는 U자 형상으로 되도록 제1 게르마늄막(204)이 에칭되어, 보이드나 오버행이 없는 상태가 된다. 또한, 여기된 H2 가스 또는 NH3 가스에 의한 에칭은 실리콘계막에 비하여 높은 선택성으로 게르마늄막을 에칭할 수 있으므로, 절연막(201)이나 아몰퍼스 실리콘막(203)은 에칭되지 않는다.
이 에칭 시, 온도를 소정의 범위(바람직하게는, 200 내지 400℃의 범위)로 조절하고, 처리 용기 내의 압력을 소정의 범위(0.05 내지 1Torr(6.7 내지 133Pa)의 범위로 하는 것이 바람직함)로 조절하고, H2 가스 또는 NH3 가스를 포함하는 처리 가스를 여기(플라스마화)한 상태로 처리 용기 내에 도입함으로써, 게르마늄막(204)이 에칭된다.
또한, 에칭 가스는, H2 가스 또는 NH3 가스만이어도 되고, H2 가스 또는 NH3 가스 이외에 불활성 가스, 예를 들어 Ar 가스 등의 희가스를 포함해도 된다.
이어서, 스텝 4에서 형성된 오목부를 매립하도록 하여, 게르마늄(Ge)으로 이루어지는 게르마늄막(205)(제2 게르마늄막)을 게르마늄막(204) 상에 성막(퇴적)한다(스텝 5, 도 2의 (e)). 이때, 게르마늄막(204)의 보이드 또는 오버행부가 제거되고, 오목부(202)의 단면 형상이, 상단(상부)의 내경이 저면(하부)의 내경보다도 넓은 V자 또는 U자 형상이기 때문에, 보이드의 생성을 억제하면서 오목부(202)에 게르마늄막(205)이 매립된다. 또한, 게르마늄막(205)의 성막은, 게르마늄막(204)(제1 게르마늄층)의 성막과 마찬가지의 프로세스 조건에서 행할 수 있다.
오목부(202)에 매립된 게르마늄막(204 및 205)은 아몰퍼스이기 때문에, 상기 처리가 종료된 후, 게르마늄막(204 및 205)의 결정화 처리가 행하여진다.
또한, 스텝 4의 에칭과 스텝 5의 제2 게르마늄 성막 공정은 1회만이어도 되지만, 오목부(202)의 크기나 형상에 따라, 1회만으로는, 오목부(202)에 보이드를 생성시키지 않고 게르마늄막을 매립하는 것이 어려울 경우에는, 스텝 4 및 스텝 5를 복수회 반복해도 된다.
이상과 같이, 본 실시 형태에 따르면, 트렌치나 홀 등의 오목부(202)가 형성된 절연막(201)을 갖는 웨이퍼에, 오목부(202) 내에 시드층이 되는 아몰퍼스 실리콘막(203)을 성막한 후, Ge로 이루어지는 게르마늄막(204)(제1 게르마늄막)을 성막한다. 계속해서, 여기(플라스마화)된 상태의 H2 가스 또는 NH3 가스로 이루어지는 에칭 가스를 공급해서 게르마늄막(204)을 단면 형상이 V자 또는 U자 형상으로 되도록 에칭하고, 계속해서, 게르마늄 원료 가스를 공급해서 오목부를 매립하는 게르마늄막(204) 상에 게르마늄막(205)(제2 게르마늄막)을 성막한다. 이에 의해, 오목부(202)가 미세해도, 보이드의 생성을 억제하면서, 오목부(202) 내에 게르마늄막을 매립할 수 있다.
또한, 종래에는, 게르마늄막을 다른 막에 비하여 충분한 선택성을 갖고 에칭하는 방법이 없었지만, 본 실시 형태에서는 여기한 H2 가스 또는 NH3 가스를 사용하는 간단한 방법으로, 게르마늄막을 다른 막에 비하여 높은 선택성으로, 또한 이방성 에칭을 행할 수 있어, 절연막(201)이나 아몰퍼스 실리콘막(203)을 거의 에칭하지 않고 상술한 바와 같은 보이드의 생성을 억제한 매립을 실현할 수 있다.
<처리 장치의 일례>
도 3은 본 발명의 일 실시 형태에 관한 오목부의 매립 방법의 실시에 사용할 수 있는 처리 장치의 일례를 도시하는 종단면도, 도 4는 도 3에 도시하는 처리 장치의 수평 단면도이다.
본 예의 처리 장치(100)는, 하단이 개구된 천장이 있는 원통체 형상의 처리 용기(1)를 갖고 있다. 이 처리 용기(1) 전체는, 예를 들어 석영에 의해 형성되어 있고, 이 처리 용기(1) 내의 상단부 근방에는, 석영제의 천장판(2)이 설치되어 그 하측의 영역이 밀봉되어 있다. 또한, 이 처리 용기(1)의 하단 개구부에는, 원통체 형상으로 성형된 금속제의 매니폴드(3)가 O링 등의 시일 부재(4)를 개재해서 연결되어 있다.
매니폴드(3)는 처리 용기(1)의 하단을 지지하고 있고, 이 매니폴드(3)의 하방으로부터 피처리 기판으로서 복수매, 예를 들어 50 내지 100매의 반도체 웨이퍼(실리콘 웨이퍼)(W)를 다단으로 적재한 석영제의 웨이퍼 보트(5)가 처리 용기(1) 내에 삽입되도록 되어 있다. 이 웨이퍼 보트(5)는 3개의 로드(6)를 갖고(도 4 참조), 로드(6)에 형성된 홈(도시하지 않음)에 의해 복수매의 웨이퍼(W)가 지지된다.
이 웨이퍼 보트(5)는, 석영제의 보온통(7)을 개재해서 테이블(8) 상에 적재되어 있고, 이 테이블(8)은, 매니폴드(3)의 하단 개구부를 개폐하는 금속(스테인리스)제의 덮개부(9)를 관통하는 회전축(10) 상에 지지된다.
그리고, 이 회전축(10)의 관통부에는, 자성 유체 시일(11)이 설치되어 있어, 회전축(10)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 또한, 덮개부(9)의 주변부와 매니폴드(3)의 하단부와의 사이에는, 처리 용기(1) 내의 시일성을 유지하기 위한 시일 부재(12)가 개재 설치되어 있다.
회전축(10)은, 예를 들어 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(13)의 선단에 설치되어 있고, 웨이퍼 보트(5) 및 덮개부(9) 등을 일체적으로 승강해서 처리 용기(1) 내에 대하여 삽입 분리된다. 또한, 테이블(8)을 덮개부(9)측에 고정해서 설치하여, 웨이퍼 보트(5)를 회전시키지 않고 웨이퍼(W)의 처리를 행하게 해도 된다.
또한, 처리 장치(100)는, 처리 용기(1) 내에 Si 원료 가스를 공급하는 Si 원료 가스 공급 기구(14)와, 처리 용기(1) 내에 에칭 가스, 예를 들어 H2 가스 또는 NH3 가스를 공급하는 에칭 가스 공급 기구(15)와, 처리 용기(1) 내에 Ge 원료 가스를 공급하는 Ge 원료 가스 공급 기구(16)와, 처리 용기(1) 내에 퍼지 가스 등으로서 불활성 가스, 예를 들어 N2 가스나 Ar 가스를 공급하는 불활성 가스 공급 기구(17)를 갖고 있다.
Si 원료 가스 공급 기구(14)는, Si 원료 가스 공급원(18)과, Si 원료 가스 공급원(18)으로부터 Si 원료 가스를 유도하는 가스 배관(19)과, 이 가스 배관(19)에 접속되어 처리 용기(1) 내에 Si 원료 가스를 유도하는 가스 분산 노즐(20)을 갖고 있다. Si 원료 가스로서는, 실란계 화합물, 아미노실란계 화합물 등을 들 수 있다.
에칭 가스 공급 기구(15)는, 에칭 가스 공급원(21)과, 에칭 가스 공급원(21)으로부터 에칭 가스를 유도하는 가스 배관(22)과, 처리 용기(1) 내에 에칭 가스를 유도하는 가스 분산 노즐(23)을 갖고 있다. 에칭 가스로서는, 예를 들어 H2 가스, NH3 가스 등을 들 수 있다. 본 처리 장치(100)에서는, 에칭 가스는, H2 가스 또는 NH3 가스로 이루어지지만, Ar 가스 등의 희가스로 H2 가스 또는 NH3 가스를 희석해서 공급하도록 해도 된다.
Ge 원료 가스 공급 기구(16)는, Ge 원료 가스 공급원(24)과, Ge 원료 가스 공급원(24)으로부터 Ge 가스를 유도하는 가스 배관(25)과, 처리 용기(1) 내에 Ge 가스를 유도하는 가스 분산 노즐(26)을 갖고 있다. Ge 원료 가스로서는, 게르만계 화합물, 아미노게르만계 화합물 등을 들 수 있다.
가스 분산 노즐(20, 23 및 26)은, 석영으로 이루어지고, 매니폴드(3)의 측벽을 내측으로 관통해서 상측 방향으로 굴곡되어 수직으로 연장된다. 이들 가스 분산 노즐(20, 23 및 26)의 수직 부분에는, 웨이퍼 보트(5)의 웨이퍼 지지 범위에 대응하는 상하 방향의 길이에 걸쳐서, 각각 복수의 가스 토출 구멍(20a, 23a 및 26a)(26a에 대해서는 도 4에만 도시)이 소정의 간격으로 형성되어 있다. 이에 의해, 각 가스 토출 구멍(20a, 23a 및 26a)으로부터 수평 방향으로 처리 용기(1)를 향해서 대략 균일하게 가스를 토출할 수 있다. 가스 분산 노즐(20, 23 및 26)은 각각 1개 설치되어 있다. 또한, 가스 분산 노즐(20, 23 및 26)을, 각각 2개 이상 설치할 수도 있다.
불활성 가스 공급 기구(17)는, 불활성 가스 공급원(27)과, 불활성 가스 공급원(27)으로부터 불활성 가스를 유도하는 가스 배관(28)과, 이 가스 배관(28)에 접속되고, 매니폴드(3)의 측벽을 관통해서 설치된 짧은 석영관으로 이루어지는 가스 노즐(29)을 갖고 있다.
가스 배관(19, 22, 25, 28)에는, 각각 개폐 밸브(19a, 22a, 25a, 28a) 및 유량 제어기(19b, 22b, 25b, 28b)가 설치되어 있다.
처리 용기(1)의 측벽의 일부에는, 플라스마 생성 기구(30)가 형성되어 있다. 플라스마 생성 기구(30)는, H2 가스 또는 NH3 가스로 이루어지는 에칭 가스를 여기, 즉 플라스마화해서 처리 용기(1) 내에 공급하기 위한 것이다.
플라스마 생성 기구(30)는, 처리 용기(1)의 외벽에 기밀하게 용접된 플라스마 구획벽(32)을 구비하고 있다. 플라스마 구획벽(32)은, 예를 들어 석영에 의해 형성된다. 플라스마 구획벽(32)은 단면 오목 형상을 이루고, 처리 용기(1)의 측벽에 형성된 개구(31)를 덮는다. 개구(31)는, 웨이퍼 보트(5)에 지지되어 있는 모든 반도체 웨이퍼(W)를 상하 방향으로 커버할 수 있도록, 상하 방향으로 가늘고 길게 형성된다. 플라스마 구획벽(32)에 의해 규정되는 내측 공간, 즉, 플라스마 생성 공간의 내부에는, 상술한 에칭 가스를 토출하기 위한 분산 노즐(23)이 배치되어 있다. 또한, Si 원료 가스 및 Ge 원료 가스를 토출하기 위한 가스 분산 노즐(20) 및 가스 분산 노즐(26)은, 처리 용기(1)의 내측벽의 개구(31)를 사이에 두는 위치에 각각 설치되어 있다.
또한, 플라스마 생성 기구(30)는, 플라스마 구획벽(32)의 양 측벽의 외면에, 상하 방향을 따라서 서로 대향하도록 해서 배치된 가늘고 긴 한 쌍의 플라스마 전극(33)과, 한 쌍의 플라스마 전극(33)의 각각에 급전 라인(34)을 통해서 접속되어, 한 쌍의 플라스마 전극(33)에 고주파 전력을 공급하는 고주파 전원(35)을 더 갖고 있다. 고주파 전원(35)은, 한 쌍의 플라스마 전극(33)에 대하여, 예를 들어 13.56MHz의 고주파 전압을 인가한다. 이에 의해, 플라스마 구획벽(32)에 의해 규정된 플라스마 생성 공간 내에, 고주파 전계가 인가된다. 분산 노즐(23)로부터 토출된 에칭 가스는, 고주파 전계가 인가된 플라스마 생성 공간 내에서 플라스마화(여기)되고, 이 플라스마화된 에칭 가스가 개구(31)를 통해서 처리 용기(1)의 내부에 공급된다.
플라스마 구획벽(32)의 외측에는, 이것을 덮도록 해서 절연 보호 커버(36)가 설치되어 있다. 절연 보호 커버(36)의 내측 부분에는, 냉매 통로(도시하지 않음)가 설치되어 있고, 거기에 냉각된 질소 가스 등의 냉매를 흘림으로써 플라스마 전극(33)이 냉각된다.
개구(31)에 대향하는 처리 용기(1)의 측벽 부분에는, 처리 용기(1) 내를 진공 배기하기 위한 배기구(37)가 설치되어 있다. 이 배기구(37)는 웨이퍼 보트(5)에 대응해서 상하로 가늘고 길게 형성되어 있다. 처리 용기(1)의 배기구(37)에 대응하는 부분에는, 배기구(37)를 덮도록 단면 U자 형상으로 성형된 배기구 커버 부재(38)가 설치되어 있다. 이 배기구 커버 부재(38)는, 처리 용기(1)의 측벽을 따라 상방으로 연장되어 있다. 배기구 커버 부재(38)의 하부에는, 배기구(37)를 통해서 처리 용기(1)를 배기하기 위한 배기관(39)이 접속되어 있다. 배기관(39)에는, 처리 용기(1) 내의 압력을 제어하는 압력 제어 밸브(40) 및 진공 펌프 등을 포함하는 배기 장치(41)가 접속되어 있어, 배기 장치(41)에 의해 배기관(39)을 통해서 처리 용기(1) 내가 배기된다. 또한, 이 처리 용기(1)의 외주를 둘러싸도록 해서 이 처리 용기(1) 및 그 내부의 웨이퍼(W)를 가열하는 통체 형상의 가열 기구(42)가 설치되어 있다.
처리 장치(100)는 제어부(50)를 갖고 있다. 제어부(50)는, 처리 장치(100)의 각 구성부의 제어, 예를 들어 밸브(19a, 22a, 25a, 28a)의 개폐에 의한 각 가스의 공급·정지, 유량 제어기(19b, 22b, 25b, 28b)에 의한 가스 유량의 제어, 배기 장치(41)에 의한 배기 제어, 고주파 전원(35)에 의한 고주파 전력의 온·오프 제어 및 가열 기구(42)에 의한 웨이퍼(W)의 온도 제어 등을 행한다. 제어부(50)는, CPU(컴퓨터)를 갖고, 상기 제어를 행하는 주 제어부와, 입력 장치, 출력 장치, 표시 장치 및 기억 장치를 갖고 있다. 기억 장치에는, 처리 장치(100)에서 실행되는 처리를 제어하기 위한 프로그램, 즉 처리 레시피가 저장된 기억 매체가 세팅되고, 주 제어부는, 기억 매체에 기억되어 있는 소정의 처리 레시피를 호출하여, 그 처리 레시피에 기초해서 처리 장치(100)에 의해 소정의 처리가 행해지도록 제어한다.
<처리 장치(100)에 의한 처리>
이어서, 이상과 같이 구성되는 처리 장치에 의해 상술한 바와 같은 오목부의 매립 방법을 실시할 때의 처리 동작에 대해서 설명한다. 이하의 처리 동작은 제어부(50)에서의 기억부의 기억 매체에 기억된 처리 레시피에 기초하여 실행된다.
우선, 상술한 바와 같은 소정 패턴의 트렌치나 홀 등의 오목부가 형성된 절연막을 갖는 반도체 웨이퍼(W)를 웨이퍼 보트(5)에 예를 들어 50 내지 150매 탑재하고, 턴테이블(8)에, 석영제의 보온통(7)을 개재해서 웨이퍼(W)를 탑재한 웨이퍼 보트(5)를 적재하고, 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 의해 상승시킴으로써, 하방 개구부로부터 처리 용기(1) 내로 웨이퍼 보트(5)를 반입한다.
이때, 통체 형상의 가열 기구(42)에 의해 처리 용기(1) 내의 온도를 아몰퍼스 실리콘막의 성막에 적합한 온도, 예를 들어 200 내지 500℃의 범위의 소정 온도가 되도록 처리 용기(1) 내를 미리 가열해 둔다. 그리고, 처리 용기(1) 내에 불활성 가스를 공급해서 처리 용기(1) 내를 0.1 내지 5Torr(13.3 내지 665Pa)의 압력으로 조정한 후, 밸브(19a)를 개방으로 해서, Si 원료 가스 공급원(18)으로부터 Si 원료 가스 배관(19)을 통해서 처리 용기(1) 내에 Si 원료 가스로서 예를 들어 실란(SiH4) 가스를 공급하여, 웨이퍼 보트(5)를 회전시키면서, 200 내지 500℃의 범위의 소정 온도에서 아몰퍼스 실리콘막의 성막을 실시한다. 이때의 가스 유량은, 유량 제어기(19b)에 의해 50 내지 1000sccm의 범위 내의 소정 유량으로 제어된다. 오목부(202)에 시드층으로서의 아몰퍼스 실리콘막이 형성될 정도의 막 두께가 된 시점에서, 밸브(19a)를 폐쇄하고 아몰퍼스 실리콘막의 성막을 종료한다.
이어서, 배기 장치(41)에 의해 배기관(39)을 통해서 처리 용기(1) 내를 배기함과 함께, 밸브(28a)를 개방하고, 불활성 가스 공급원(27)으로부터 N2 가스 등의 불활성 가스를 처리 용기(1) 내에 공급해서 처리 용기(1) 내를 퍼지하고, 가열 기구(42)에 의해 처리 용기(1) 내의 온도를 게르마늄막의 성막에 적합한 온도, 예를 들어 200 내지 400℃의 범위의 소정 온도가 되도록 온도 조절한다. 그리고, 처리 용기(1) 내를 0.1 내지 5Torr(13.3 내지 665Pa) 정도의 압력으로 조정한 후, 밸브(25a)를 개방으로 하고, Ge 원료 가스 공급원(24)으로부터 Ge 원료 가스 배관(25)을 통해서 처리 용기(1) 내에 Ge 원료 가스로서 예를 들어 모노게르만(GeH4) 가스를 공급하여, 웨이퍼 보트(5)를 회전시키면서, 200 내지 400℃의 범위의 소정 온도에서 게르마늄막(제1 게르마늄막)을 성막해서 오목부를 매립한다. 이때의 가스 유량은, 유량 제어기(25b)에 의해 50 내지 1000sccm의 범위 내의 소정 유량으로 제어된다. 게르마늄막(제1 게르마늄막)의 막 두께가 소정의 막 두께로 된 시점에서, 밸브(25b)를 폐쇄하고 종료한다.
이어서, 배기 장치(41)에 의해 배기관(39)을 통해서 처리 용기(1) 내를 배기함과 함께, 밸브(28a)를 개방하고, 불활성 가스 공급원(27)으로부터 N2 가스 등의 불활성 가스를 처리 용기(1) 내에 공급해서 처리 용기(1) 내를 퍼지하고, 가열 기구(42)에 의해 처리 용기(1) 내의 온도를 200 내지 400℃의 범위의 소정 온도로 한다. 그리고, 처리 용기(1) 내에 불활성 가스를 공급해서 처리 용기(1) 내를 0.05 내지 1Torr(6.7 내지 133Pa)의 범위의 압력으로 한다. 계속해서 밸브(28a)를 폐쇄하고, 밸브(22a)를 개방하여, 에칭 가스 공급원(21)으로부터 에칭 가스 배관(22)을 통해서 H2 가스 또는 NH3 가스를 분산 노즐(23)로부터 토출시키고, 고주파 전계가 형성된 플라스마 생성 공간 내에서 플라스마화(여기)시켜 개구(31)를 통해서 처리 용기(1)의 내부에 공급하여, 게르마늄막(제1 게르마늄막)을 에칭한다. 이때의 가스 유량은, 유량 제어기(22b)에 의해 100 내지 10000sccm의 범위 내의 소정 유량으로 제어된다. 플라스마화(여기)된 H2 가스 또는 NH3 가스에 의한 에칭은 이방성을 갖기 때문에, 게르마늄막(제1 게르마늄막)은 단면 형상이 V자 또는 U자 형상으로 에칭된다. 그리고, 미리 소정의 에칭 형상이 되도록 설정된 소정 시간이 경과한 후, 밸브(22a)를 폐쇄하고 에칭을 종료한다.
이어서, 상기와 마찬가지로 처리 용기(1) 내의 배기 및 퍼지를 행함과 함께, 가열 기구(42)에 의해 처리 용기(1) 내의 온도를 게르마늄막의 성막에 적합한 온도, 예를 들어 200 내지 400℃의 범위의 소정 온도가 되도록 온도 조절한다. 그리고, 처리 용기(1) 내를 0.1 내지 5Torr(13.3 내지 665Pa) 정도의 압력으로 조정한 후, 밸브(25a)를 개방으로 하고, Ge 원료 가스 공급원(24)으로부터 Ge 원료 가스 배관(25)을 통해서 처리 용기(1) 내에 Ge 원료 가스로서 예를 들어 모노게르만(GeH4) 가스를 공급하여, 웨이퍼 보트(5)를 회전시키면서, 200 내지 400℃의 범위의 소정 온도에서 게르마늄막(제2 게르마늄막)의 성막을 실시한다. 이때의 가스 유량은, 유량 제어기(25b)에 의해 50 내지 1000sccm의 범위 내의 소정 유량으로 제어된다. 게르마늄막(제2 게르마늄막)의 성막은, 앞서 성막된 게르마늄막(제1 게르마늄막)의 V자 형상 내지는 U자 형상의 오목부를 매립할 정도의 소정의 막 두께가 될 정도의 시간 경과 후, 밸브(25b)를 폐쇄하고 종료한다.
이에 의해, 상술한 바와 같이, 오목부가 미세해도, 보이드의 생성을 억제하면서, 오목부 내에 게르마늄막을 매립할 수 있다.
소정 시간 성막을 행해서 오목부 내가 게르마늄막(제2 게르마늄막)으로 매립되면, 밸브(25b)를 폐쇄해서 성막을 종료하고, 그 후, 배기 장치(41)에 의해 배기관(39)을 통해서 처리 용기(1) 내를 배기하면서, 불활성 가스에 의해 처리 용기(1) 내의 퍼지를 행한다. 그리고, 처리 용기(1) 내를 상압으로 되돌린 후, 승강 기구(도시하지 않음)에 의해 웨이퍼 보트(5)를 하강시켜 웨이퍼 보트(5)를 처리 용기(1) 내로부터 반출한다.
이상과 같이, 처리 장치(100)는, 한 번에 다수의 웨이퍼의 처리가 가능하고, 또한 처리 용기(1) 내에서 오목부의 매립 처리의 모든 공정을 연속해서 실시할 수 있으므로, 처리의 스루풋이 매우 높다. 또한, 더욱 스루풋을 높이는 관점에서, 각 공정의 온도차를 최대한 작게 하는 것이 바람직하다.
실제의 조건으로서는, 이하와 같은 것을 예시할 수 있다.
·웨이퍼 매수: 150매
·아몰퍼스 실리콘막 성막
온도: 400℃ 이하
압력: 2.0Torr(266.6Pa)
SiH4 가스 유량: 1000sccm
·Ge막 매립
온도: 300℃
압력: 0.1 내지 1Torr(13.3 내지 133.3Pa)
GeH4 가스 유량: 700sccm
·에칭
온도: 300℃
압력: 0.1 내지 0.5Torr(13.3 내지 66.5Pa)
RF 파워: 100 내지 500W
NH3 가스 유량: 500 내지 50000sccm
H2 가스 유량: 200 내지 20000sccm
<실험예 1>
다음으로 실험예 1에 대해서 설명한다.
도 5 및 도 6은, 실험예 1에서의 샘플 웨이퍼의 단면을 나타내는 SEM 사진이다. 도 5는, 절연막에 형성된 오목부를 Ge막으로 완전히 매립한(Full Filling) 샘플 웨이퍼의 단면을 나타내는 SEM 사진이다. 도 6은, 절연막에 형성된 오목부를 Ge막으로 절반 정도 매립한(Half Filling) 샘플 웨이퍼의 단면을 나타내는 SEM 사진이다.
도 5의 (a)는 Si 기체 상에 형성된 SiN막에 폭이 40nm, 깊이가 184nm인 오목부가 소정 패턴으로 형성된 샘플 웨이퍼를 준비하고, 이 샘플 웨이퍼에 대하여 도 3 및 도 4의 처리 장치를 사용해서 매립 처리를 행한 것이다.
우선, Si 원료 가스로서 디실란(Si2H6) 가스를 사용해서 샘플 웨이퍼에 아몰퍼스 실리콘막을 성막하였다. 이때, 웨이퍼 온도: 200 내지 400℃, 압력: 0.1 내지 5Torr(13.3 내지 5Pa), SiH4 가스 유량: 50 내지 1000sccm의 조건으로 해서, 시드층으로서 기능할 정도의 막 두께로 성막하였다.
계속해서, Ge 원료 가스로서 모노게르만(GeH4) 가스를 사용해서 Ge막의 매립을 행하였다. 이때, 웨이퍼 온도: 300℃, 압력: 0.1 내지 1Torr(13.3 내지 133.3Pa), GeH4 가스 유량: 700sccm의 조건으로 해서, 도 5의 (a)에 도시하는 바와 같이 오목부가 완전히 Ge막으로 매립되는 상태(Full Filling)까지 성막하였다. 게르마늄막의 막 두께는, SiN막의 상부에서 약 36nm이다. 또한, 오목부의 저부에서부터 게르마늄막의 표면까지의 두께는, 약 220nm이다.
계속해서, 에칭 가스로서 H2 가스를 사용해서 게르마늄막을 에칭하였다. 이때, 웨이퍼 온도: 300℃, 압력: 0.1 내지 0.5Torr(13.3 내지 66.5Pa), H2 가스 유량: 2000sccm, RF 파워: 500W의 조건으로 해서, 10분간 및 20분간, 게르마늄막을 에칭하였다.
도 5의 (b)는 10분간 에칭한 후의 오목부의 단면을 나타내는 SEM 사진이다. 10분간의 에칭에 의해, 오목부의 저부에서부터 게르마늄막의 표면까지의 두께는, 200nm로 되어 있다. 또한, 도 5의 (c)는 20분간 에칭한 후의 오목부의 단면을 나타내는 SEM 사진이다. 20분간의 에칭에 의해, 오목부의 도중까지 게르마늄막이 에칭되어, SiN막의 일부(상단)가 노출되어 있다. 또한, SiN막에 형성된 오목부의 저부에서부터 게르마늄막의 표면까지의 두께는, 170nm로 되어 있다.
도 6의 (a)는 도 5의 (a)와 마찬가지의 샘플 웨이퍼에 대하여 도 3 및 도 4의 처리 장치를 사용해서 매립 처리를 행한 것이다. 또한, 성막 조건 및 에칭 조건은, 도 5에 도시하는 샘플과 동일하다.
우선, Si 원료 가스로서 모노실란(SiH4) 가스를 사용해서 샘플 웨이퍼에 아몰퍼스 실리콘막을 성막하였다. 계속해서, Ge 원료 가스로서 GeH4 가스를 사용해서 Ge막의 매립을 행하고, 도 6의 (a)에 도시하는 바와 같이 오목부가 절반 정도 Ge막으로 매립되는 상태(Half Filling)까지 성막하였다. 게르마늄막의 막 두께는, SiN막의 상부 및 오목부의 저부에서 약 14nm이다. 또한, 오목부의 저부에서부터 게르마늄막의 표면까지의 두께는, 약 220nm이다.
계속해서, 에칭 가스로서 H2 가스를 사용해서 게르마늄막을 에칭하였다. 도 6의 (b)는 10분간 에칭한 후의 오목부의 단면을 나타내는 SEM 사진이다. 10분간의 에칭에 의해, 오목부의 저부에서부터 160nm의 위치까지 게르마늄막이 제거되어 있다. 또한, 오목부의 저부의 게르마늄의 두께는, 13nm로 되어 있어, 거의 에칭되지 않은 것을 알 수 있다. 도 6의 (c)는 20분간 에칭한 후의 오목부의 단면을 나타내는 SEM 사진이다. 20분간의 에칭에 의해, 오목부의 저부에서부터 130nm의 위치까지 게르마늄막이 제거되어 있다. 또한, 오목부의 저부의 게르마늄의 두께는, 13nm로 되어 있어, 거의 에칭되지 않은 것을 알 수 있다.
이상으로부터, H2 가스를 에칭 가스로서 에칭 처리하는 경우, 게르마늄막만이 에칭되고, SiN막은 에칭되지 않은 것을 알 수 있다. 또한, 게르마늄막은, 상부로부터 하부로 에칭되어 있는 것을 알 수 있다. 이상으로부터, 게르마늄막의 에칭이, 이방성을 갖고, 또한 SiN막에 비하여 고선택성을 갖는 것을 알 수 있다.
또한, 실험예 1에서는, 제1 게르마늄막에 상당하는 게르마늄막을 절연막에 상당하는 SiN막의 오목부에 매립한 뒤, 게르마늄막을 에칭하는 것까지를 평가하고 있지만, 게르마늄막의 에칭에 이방성을 갖는 것, 및 SiN막에 비하여 게르마늄막이 선택적으로 에칭되므로, 제1 게르마늄막의 에칭 후에 제2 게르마늄막을 성막함으로써, 보이드의 생성을 억제하면서 오목부에 게르마늄(Ge)막을 매립할 수 있음은 명확하다.
또한, 바이어스를 걸지 않은 리모트 플라스마를 사용하고 있음에도 불구하고, H2 가스 플라스마에 의해 게르마늄막의 이방성 에칭을 행할 수 있음이 확인되었다.
<실험예 2>
다음으로 실험예 2에 대해서 설명한다.
도 7은, 실험예 1에서의 에칭 처리 전(Initial)의 블랭킷 샘플의 단면을 나타내는 SEM 사진이다. 실험예 2에서는, 도 7에 도시한 바와 같은, Si 기체 상에, 열산화 SiO2막 및 게르마늄막 또는 실리콘막이 동일 순으로 형성된 블랭킷 샘플(이하, 샘플이라고 기재)을 준비하고(샘플 A, B), 이들 샘플에 대하여 도 3 및 도 4의 처리 장치를 사용해서 게르마늄막의 에칭 처리를 행하였다.
이들 샘플 A, B에 대해서, 플라스마화한 NH3 가스, H2 가스에 의해 에칭 처리를 행하였다.
에칭 조건으로서는, 이하와 같다.
온도: 300℃
압력: 0.2Torr(26.6Pa)
NH3 가스 유량: 5slm(5000sccm)
H2 가스 유량: 2slm(2000sccm)
RF 파워: 500W
처리 시간: 30min
유의점으로서, 에칭 처리 시의 가스 유량은, NH3 가스는 5slm(5000sccm)이지만, H2 가스의 경우에는 2slm(2000sccm)이다.
[NH3 가스 플라스마에 의한 에칭]
도 8은, 실험예 1에서의 NH3 가스에 의한 에칭 처리 후(Post Treatment)의 샘플 A, B의 단면을 나타내는 SEM 사진이다. 구체적으로는, 도 8의 (a)가 샘플 A, 도 8의 (b)가 샘플 B의 에칭 처리 후의 단면을 나타내는 SEM 사진이다.
도 8의 (a)에 나타내는 SEM 사진으로부터, NH3 가스를 에칭 가스로 해서 에칭 처리한 경우, 열산화 SiO2막 상의 게르마늄막이 완전히 에칭되어 제거된 것을 알 수 있다. 또한, 열산화 SiO2막이 에칭되지 않고 남아있는 것을 알 수 있다. 또한, 도 8의 (b)에 나타내는 SEM 사진으로부터, 실리콘막이 에칭되지 않고 남아있는 것을 알 수 있다.
이상으로부터, 플라스마화된 NH3 가스를 사용해서 게르마늄막을 에칭할 수 있고, SiO2막 및 실리콘막은 에칭되지 않는 것을 알 수 있다. 즉, 게르마늄막이 SiO2막 및 실리콘막에 비하여 선택적으로 에칭되는 것이 확인되었다.
[H2 가스 플라스마에 의한 에칭]
도 9는, 실험예 1에서의 H2 가스에 의한 에칭 처리 후(Post Treatment)의 샘플 A, B의 단면을 나타내는 SEM 사진이다. 구체적으로는, 도 9의 (a)가 샘플 A, 도 9의 (b)가 샘플 B의 에칭 처리 후의 단면을 나타내는 SEM 사진이다.
도 9의 (a)에 나타내는 SEM 사진으로부터, H2 가스를 에칭 가스로 해서 에칭 처리한 경우, 열산화 SiO2막 상의 게르마늄막이 완전히 에칭되어 제거된 것을 알 수 있다. 또한, 열산화 SiO2막이 에칭되지 않고 남아있는 것을 알 수 있다. 또한, 도 9의 (b)에 나타내는 SEM 사진으로부터, 실리콘막이 에칭되지 않고 남아있는 것을 알 수 있다.
이상으로부터, 플라스마화된 H2 가스를 사용해서 게르마늄막을 에칭할 수 있고, SiO2막 및 실리콘막은 에칭되지 않는 것을 알 수 있다. 즉, 게르마늄막이 SiO2막 및 실리콘막에 비하여 선택적으로 에칭되는 것이 확인되었다.
<다른 적용>
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고, 그 취지를 일탈하지 않는 범위에서 다양하게 변형 가능하다.
예를 들어, 상기 실시 형태에서는, 본 발명의 방법을 종형의 뱃치식 장치에 의해 실시한 예를 나타냈지만, 이에 한정하지 않고, 횡형의 뱃치식 장치(세로로 놓은 웨이퍼를 가로 방향으로 복수매 배열하고, 이 배열한 복수매의 웨이퍼를 일괄해서 처리하는 타입의 장치)나 낱장식 장치(가로로 놓은 웨이퍼를 1매씩 처리하는 타입) 등의 다른 다양한 에칭 장치에 의해 실시할 수도 있다.
또한, 상기 실시 형태에서는, 한 쌍의 플라스마 전극에 고주파 전력을 인가함으로써 플라스마를 생성하는 예를 나타냈지만, 플라스마를 생성하는 방법은, 이에 한정하지 않고, 다른 유도 결합이나 마이크로파 등의 방식에 의해 플라스마를 생성해도 된다.
또한, 피처리 기판으로서 반도체 웨이퍼를 사용한 경우에 대해서 나타냈지만, 이에 한정하지 않고, 플랫 패널 디스플레이용 유리 기판이나 세라믹스 기판 등 다른 기판에도 적용할 수 있음은 물론이다.
1: 처리 용기
5: 웨이퍼 보트
14: Si 원료 가스 공급 기구
15: 에칭 가스 공급 기구
16: Ge 원료 가스 공급 기구
30: 플라스마 생성 기구
33: 플라스마 전극
35: 고주파 전원
41: 배기 장치
42: 가열 기구
100: 성막 장치
200: 반도체 기체
201: 절연막
202: 오목부
203: 아몰퍼스 실리콘막
204: 제1 게르마늄막
205: 제2 게르마늄막
W: 반도체 웨이퍼(피처리 기판)

Claims (9)

  1. 오목부가 형성된 절연막을 표면에 갖는 피처리 기판에 대하여, 상기 오목부에 게르마늄막을 매립하는 오목부의 매립 방법이며,
    피처리 기판에 게르마늄 원료 가스를 공급해서 상기 오목부를 매립하도록 제1 게르마늄막을 성막하는 공정과,
    계속해서, 여기된 H2 가스 또는 NH3 가스를 포함하는 에칭 가스에 의해, 상기 제1 게르마늄막을 에칭하는 공정과,
    계속해서, 게르마늄 원료 가스를 공급해서 상기 오목부를 매립하도록, 상기 제1 게르마늄막 상에 제2 게르마늄막을 성막하는 공정
    을 갖는 것을 특징으로 하는 오목부의 매립 방법.
  2. 제1항에 있어서,
    상기 에칭 가스는, 플라스마화된 상태로 공급되는 것을 특징으로 하는, 오목부의 매립 방법.
  3. 제1항에 있어서,
    상기 제1 게르마늄막을 성막하는 공정에 앞서, 상기 절연막의 표면에 실리콘막을 성막하는 공정을 더 갖는 것을 특징으로 하는, 오목부의 매립 방법.
  4. 제1항에 있어서,
    상기 게르마늄 원료 가스는, 게르만계 가스 또는 아미노게르만계 가스인 것을 특징으로 하는, 오목부의 매립 방법.
  5. 제1항에 있어서,
    상기 제1 게르마늄막을 에칭하는 공정은, 상기 피처리 기판의 온도를 200 내지 400℃의 범위 내로 해서 행하여지는 것을 특징으로 하는, 오목부의 매립 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 게르마늄막을 에칭하는 공정은, 압력이 6.7 내지 133Pa의 범위 내로 해서 행하여지는 것을 특징으로 하는, 오목부의 매립 방법.
  7. 오목부가 형성된 절연막을 표면에 갖는 피처리 기판에 대하여, 상기 오목부에 게르마늄막을 매립하는 처리 장치이며,
    상기 피처리 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 소정의 가스를 공급하는 가스 공급부와,
    상기 소정의 가스를 여기하는 여기 기구와,
    상기 처리 용기 내를 가열하는 가열 기구와,
    상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와,
    상기 가스 공급부, 상기 여기 기구, 상기 가열 기구 및 상기 배기 기구를 제어하는 제어부
    를 구비하고,
    상기 제어부는,
    상기 배기 기구에 의해 상기 처리 용기 내를 소정의 감압 상태로 제어하고, 상기 가열 기구에 의해 상기 처리 용기 내를 소정 온도로 제어하고,
    상기 가스 공급부로부터 상기 처리 용기 내에 게르마늄 원료 가스를 공급시켜, 상기 오목부를 매립하도록 제1 게르마늄막을 성막시키고,
    계속해서, 상기 가스 공급부로부터 H2 가스 또는 NH3 가스를 포함하는 에칭 가스를 공급시키고, 상기 에칭 가스를 상기 여기 기구에서 여기시키고,
    계속해서, 상기 여기된 상태의 에칭 가스에 의해, 상기 처리 용기 내에서 상기 제1 게르마늄막을 에칭시키고,
    계속해서, 상기 가스 공급부로부터 상기 처리 용기 내에 게르마늄 원료 가스를 공급시켜, 상기 오목부를 매립하도록, 상기 제1 게르마늄막 상에 제2 게르마늄막을 성막시키는 것을 특징으로 하는 처리 장치.
  8. 제7항에 있어서,
    상기 여기 기구는, 플라스마 생성 기구인 것을 특징으로 하는, 처리 장치.
  9. 컴퓨터 상에서 동작하고, 처리 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 제1항 내지 제5항 중 어느 한 항의 오목부의 매립 방법이 행해지도록, 컴퓨터에 상기 처리 장치를 제어시키는 것을 특징으로 하는 기억 매체.
KR1020180033624A 2017-03-30 2018-03-23 오목부의 매립 방법 및 처리 장치 KR102184690B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017066858A JP6719416B2 (ja) 2017-03-30 2017-03-30 凹部の埋め込み方法および処理装置
JPJP-P-2017-066858 2017-03-30

Publications (2)

Publication Number Publication Date
KR20180111548A KR20180111548A (ko) 2018-10-11
KR102184690B1 true KR102184690B1 (ko) 2020-11-30

Family

ID=63670930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180033624A KR102184690B1 (ko) 2017-03-30 2018-03-23 오목부의 매립 방법 및 처리 장치

Country Status (3)

Country Link
US (2) US10269561B2 (ko)
JP (1) JP6719416B2 (ko)
KR (1) KR102184690B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6719416B2 (ja) * 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
KR102638425B1 (ko) * 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
CN112771649B (zh) 2019-08-28 2022-04-19 玛特森技术公司 用于使用氟自由基处理工件的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246439A1 (en) 2006-04-24 2007-10-25 Jin-Il Lee Gap filling method, method for forming semiconductor memory device using the same, and semiconductor device having a filled gap
US20150126039A1 (en) 2013-11-04 2015-05-07 Applied Materials, Inc. Etch suppression with germanium

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757971B2 (en) * 2001-08-30 2004-07-06 Micron Technology, Inc. Filling plugs through chemical mechanical polish
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US8410468B2 (en) * 2009-07-02 2013-04-02 Advanced Technology Materials, Inc. Hollow GST structure with dielectric fill
US8158445B2 (en) * 2009-11-11 2012-04-17 Samsung Electronics Co., Ltd. Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same
JP2012004542A (ja) 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP6174943B2 (ja) * 2013-08-22 2017-08-02 東京エレクトロン株式会社 凹部を充填する方法
US20150348840A1 (en) * 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten
JP6397307B2 (ja) * 2014-10-29 2018-09-26 東京エレクトロン株式会社 凹部を充填する方法
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
US9997351B2 (en) * 2015-12-08 2018-06-12 Varian Semiconductor Equipment Associates, Inc. Apparatus and techniques for filling a cavity using angled ion beam
JP6719416B2 (ja) * 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246439A1 (en) 2006-04-24 2007-10-25 Jin-Il Lee Gap filling method, method for forming semiconductor memory device using the same, and semiconductor device having a filled gap
US20150126039A1 (en) 2013-11-04 2015-05-07 Applied Materials, Inc. Etch suppression with germanium

Also Published As

Publication number Publication date
US20190172710A1 (en) 2019-06-06
US10475645B2 (en) 2019-11-12
US20180286673A1 (en) 2018-10-04
JP6719416B2 (ja) 2020-07-08
US10269561B2 (en) 2019-04-23
KR20180111548A (ko) 2018-10-11
JP2018170408A (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
CN107533962B (zh) 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法
JP7118511B2 (ja) シリコン間隙充填のための二段階プロセス
JP2019024080A (ja) 連続した堆積−エッチング−処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
US9595466B2 (en) Methods for etching via atomic layer deposition (ALD) cycles
TW201843332A (zh) 使用反應性退火的間隙填充
TWI819257B (zh) 具有可調整碳含量之碳氮化矽間隙填充
KR102184690B1 (ko) 오목부의 매립 방법 및 처리 장치
US20150140833A1 (en) Method of depositing a low-temperature, no-damage hdp sic-like film with high wet etch resistance
KR20200078423A (ko) 텅스텐 막에서의 결함들을 감소시키거나 제거하는 방법들
KR102306488B1 (ko) 에칭 방법 및 에칭 장치
KR102116165B1 (ko) 오목부의 매립 방법 및 처리 장치
JPWO2004017396A1 (ja) 半導体基体上の絶縁膜を形成する方法
JP2019029576A (ja) シリコン膜の形成方法および形成装置
US9637819B2 (en) Methods for preferential growth of cobalt within substrate features
KR20230134554A (ko) 펄스형 hfrf(high-frequency radio-frequency) 플라즈마를사용한 갭 충전 프로세스
KR20220154778A (ko) 기판 처리 방법 및 기판 처리 장치
US11037823B2 (en) Method of manufacturing semiconductor device
KR20240008945A (ko) 유동성 cvd 막 결함 감소
JP2021150383A (ja) 基板処理方法及び基板処理装置
KR20180108455A (ko) 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치
TW201828367A (zh) 硼膜及其成膜方法與硬式遮罩及其製造方法
US20080206968A1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant