JP2010085956A - 電気光学装置、電子機器および投射型表示装置 - Google Patents

電気光学装置、電子機器および投射型表示装置 Download PDF

Info

Publication number
JP2010085956A
JP2010085956A JP2008258122A JP2008258122A JP2010085956A JP 2010085956 A JP2010085956 A JP 2010085956A JP 2008258122 A JP2008258122 A JP 2008258122A JP 2008258122 A JP2008258122 A JP 2008258122A JP 2010085956 A JP2010085956 A JP 2010085956A
Authority
JP
Japan
Prior art keywords
pixel electrode
semiconductor layer
pixel
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008258122A
Other languages
English (en)
Other versions
JP5176843B2 (ja
Inventor
Tomoki Yokota
智己 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42075397&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2010085956(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008258122A priority Critical patent/JP5176843B2/ja
Priority to US12/549,587 priority patent/US8223093B2/en
Publication of JP2010085956A publication Critical patent/JP2010085956A/ja
Application granted granted Critical
Publication of JP5176843B2 publication Critical patent/JP5176843B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】画素に配置された電界効果型トランジスタを縮小しなくても、画素ピッチを縮めることのできる電気光学装置、並びに当該電気光学装置を備えた電子機器および投射型表示装置を提供すること。
【解決手段】反射型の電気光学装置100において、第1方向Yで互いに隣り合う第1画素100a1および第2画素100a2において第1電界効果型トランジスタ301および第2電界効果型トランジスタ302を構成する第1半導体層1a1および第2半導体層1a2は、第2方向Xにずれて配置されている。このため、端部同士が並列する位置まで第1半導体層1a1および第2半導体層1a2を延長することができる。従って、画素ピッチを狭めても、電界効果型トランジスタ30のソース・ドレイン間電圧が低下するなどの問題が発生しない。
【選択図】図4

Description

本発明は、素子基板上に複数の画素が配置された電気光学装置、並びに当該電気光学装置を備えた電子機器および投射型表示装置に関するものである。
各種の電気光学装置のうち、液晶装置は、素子基板と対向基板との間に液晶層を備えており、素子基板には、データ線と走査線との交差に対応する位置に画素を備えている。ここで、画素は、画素スイッチング用の電界効果型トランジスタ、およびこの電界効果型トランジスタに電気的接続された画素電極を備えている。
このように構成した液晶装置において、電界効果型トランジスタは、自身が属する画素に形成された画素電極と重なる位置、あるいは、自身が属する画素の側方で信号線と重なる位置に形成されている。従って、電界効果型トランジスタの形成ピッチと、画素のピッチとは一致しており、必然的に、画素のピッチは、電界効果型トランジスタを構成する半導体層の長さ寸法より大となる(特許文献1、2参照)。
特開2003−287764号公報 特開2006−3920号公報
特許文献1、2に記載の電気光学装置では、画素のピッチが、電界効果型トランジスタを構成する半導体層の長さ寸法より必ず大となるため、画像の高精細化を図ることを目的に、画素ピッチを小さくすると、半導体層の長さ寸法を縮小せざるを得ない。この結果、電界効果型トランジスタのソース・ドレイン間耐圧が低下するなどの問題が発生するので、画素ピッチをこれ以上縮めることが困難である。
以上の問題点に鑑みて、本発明の課題は、画素に配置された電界効果型トランジスタを縮小しなくても、画素ピッチを縮めることのできる電気光学装置、並びに当該電気光学装置を備えた電子機器および投射型表示装置を提供することにある。
上記課題を解決するために、本発明に係る電気光学装置は、第1方向に延在する第1信号線と、前記第1方向と交差する第2方向に延在する第2信号線と、第1電界効果型トランジスタを介して前記第1信号線に電気的に接続された第1画素電極と、第2電界効果型トランジスタを介して前記第1信号線に電気的に接続され、かつ前記第1画素電極と隣り合う第2画素電極と、を備えた電気光学装置であって、前記第1電界効果型トランジスタは前記第2方向と交差する方向に延在する第1半導体層を備え、前記第2電界効果型トランジスタは前記第2方向と交差する方向に延在する第2半導体層を備え、前記第1半導体層と前記第2半導体層は、前記第2方向に互いにずれて設けられ、前記第1半導体層の前記第2画素電極側の端部は、前記第2半導体層の前記第1画素電極側の端部と隣り合うか、もしくは前記第2半導体層の前記第1画素電極側の端部よりも前記第2画素電極側に設けられていることを特徴とする。
本発明においては、第1方向で互いに隣り合う第1画素および第2画素において第1電界効果型トランジスタおよび第2電界効果型トランジスタを構成する第1半導体層および第2半導体層は、第2方向にずれて配置されているため、第1半導体層の第2画素電極側の端部を第2半導体層の第1画素電極側の端部と隣り合うか、もしくは第2半導体層の第1画素電極側の端部よりも第2画素電極側に位置するまで延長することができる。その結果、第2半導体層の第1画素電極側の端部については、第1半導体層の第2画素電極側の端部と隣り合うか、もしくは第1半導体層の第2画素電極側の端部よりも第1画素電極側に位置するまで延長した構成となる。従って、画素ピッチを狭めても、第1電界効果型トランジスタおよび第2電界効果型トランジスタのソース・ドレイン間電圧が低下するなどの問題が発生しない。それ故、電界効果型トランジスタの特性を低下させることなく、画素ピッチを狭めることができ、画像の高精細化などを図ることができる。
本発明は、前記第1半導体層および前記第2半導体層の前記第1方向における寸法が前記第1画素電極と前記第2画素電極とのピッチに比して長い構成を採用する場合に適用すると効果的である。
本発明において、前記第1半導体層は、前記第1画素電極に平面視で重なる位置から前記第2画素電極に平面視で重なる位置まで延在し、前記第2半導体層は、前記第2画素電極に平面視で重なる位置から前記第1画素電極に平面視で重なる位置まで延在している構成を採用することができる。かかる構成を採用すると、第1半導体層および第2半導体層を最大限まで延長することができるので、画素ピッチを狭めても、第1電界効果型トランジスタおよび第2電界効果型トランジスタのソース・ドレイン間電圧が低下するなどの問題が発生しない。
本発明において、前記第1半導体層と前記第2半導体層とは、前記第1画素電極と前記第2画素電極との間を中心とする点対称に配置され、前記第1画素電極と前記第2画素電極とは、前記第1画素電極と前記第2画素電極との間を中心とする点対称に配置されていることが好ましい。このように構成すると、画素設計が容易であるとともに、第1画素および第2画素の配置スペースを最大限、有効利用することができる。
本発明において、前記第1画素電極と前記第2画素電極とからなる画素電極対が前記第1方向および前記第2方向の双方に複数対、配列されていることが好ましい、このように構成すると、画素が配列されている領域全体で画素ピッチを狭めた設計が容易である。
本発明を適用した電気光学装置は液晶装置として構成することができる。この場合、液晶装置は、前記素子基板に対して対向配置された対向基板と、前記素子基板と前記対向基板との間に保持された液晶層と、を有する構成となる。
この場合、前記第1画素電極および前記第2画素電極は反射性導電膜からなることが好ましい。反射型の液晶装置の場合、画素電極と重なる領域に電界効果型トランジスタを配置しても画素開口率(画素内で表示光を出射可能な面積の割合)が低下しない。それ故、第1画素および第2画素において第1電界効果型トランジスタおよび第2電界効果型トランジスタを長い寸法をもって配置した場合でも、画素開口率が低下せず、明るい表示を行なうことができる。
本発明を適用した電気光学装置は、携帯電話機やモバイルコンピュータなどの電子機器において直視型の表示装置として用いることができる。また、本発明を適用した電気光学装置は、投射型表示装置(電子機器)のライトバルブとして用いることができる。この場合、投射型表示装置は、本発明を適用した電気光学装置に光を供給するための光源部と、前記電気光学装置によって光変調された光を被投射面に投射する投射光学系とを備えている。かかる投射型表示装置では、画素から出射された光が拡大投射されるので、画素ピッチを狭めて高精彩化を図った場合の効果が大きい。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。なお、電界効果型トランジスタを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、以下の説明では、便宜上、画素電極が接続されている側をドレインとし、データ線が接続されている側をソースとして説明する。
[電気光学装置の構成]
(全体構成)
図1は、本発明を適用した電気光学装置の電気的構成を示すブロック図である。図1に示すように、電気光学装置100は、液晶パネルを有しており、液晶パネルは、その中央領域に複数の画素100aがマトリクス状に配列された画素配列領域10bを備えている。液晶パネルにおいて、後述する素子基板10には、画素配列領域10bの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。
以下の説明では、データ線6aが延在している方向を第1方向Yとし、走査線3aが延在している方向を第2方向Xとして説明する。従って、本形態において、データ線6aは、第1方向Yに延在する第1信号線に相当し、走査線3aは、第2方向Xに延在する第2信号線に相当する。
複数の画素100aの各々には、画素スイッチング素子としての電界効果型トランジスタ30、および後述する画素電極9aが形成されている。電界効果型トランジスタ30のソースにはデータ線6aが電気的に接続され、電界効果型トランジスタ30のゲートには走査線3aが電気的に接続され、電界効果型トランジスタ30のドレインには、画素電極9aが電気的に接続されている。
素子基板10において、画素配列領域10bの外側領域には走査線駆動回路104およびデータ線駆動回路101が構成されている。データ線駆動回路101は各データ線6aの一端に電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。
各画素100aにおいて、画素電極9aは、後述する対向基板に形成された共通電極と液晶層を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に保持容量60が付加されている。本形態では、保持容量60を構成するために、複数の画素100aに跨って走査線3aと並行して延びた容量線3bが形成されている。容量線3bは、走査線3aの延在方向に配列された画素列毎に配置された構成を採用することができるとともに、データ線6aの延在方向で互いに隣り合う2つの画素列に対して共通の容量線として構成することもできる。
(液晶パネルおよび素子基板の構成)
図2(a)、(b)は各々、本発明を適用した電気光学装置100の液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。図2(a)、(b)に示すように、電気光学装置100の液晶パネル100pでは、所定の隙間を介して素子基板10と対向基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の縁に沿うように配置されている。シール材107は、光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。本形態において、素子基板10の支持基板は透光性基板10dであり、対向基板20の支持基板も、同様な透光性基板20dである。
素子基板10において、シール材107の外側領域では、素子基板10の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。また、対向基板20のコーナー部の少なくとも1箇所においては、素子基板10と対向基板20との間で電気的導通をとるための上下導通材109が形成されている。
詳しくは後述するが、素子基板10には、画素電極9aがマトリクス状に形成されている。これに対して、対向基板20には、シール材107の内側領域に遮光性材料からなる額縁108が形成され、その内側が画像表示領域10aとされている。また、対向基板20には、ITO(Indium Tin Oxide)膜からなる共通電極21が形成されている。なお、対向基板20には画素電極9a間と対向する位置にブラックマトリクスあるいはブラックストライプと称せられる遮光膜(図示せず)が形成されることがある。また、画素配列領域10bには、額縁108と重なる領域にダミーの画素が構成される場合があり、この場合、画素配列領域10bのうち、ダミー画素を除いた領域が画像表示領域10aとして利用されることになる。
このように形成した電気光学装置100は、透過型および反射型のいずれのタイプにも構成される。電気光学装置100を透過型として構成するには、画素電極9aをITO膜などの透光性導電膜により構成する。電気光学装置100を反射型として構成するには、画素電極9aを反射性導電膜により構成する。透過型の電気光学装置100では、素子板10の側から入射した光が対向基板20の側から出射される間に液晶層50によって画素毎に光変調される結果、画像が表示される。反射型の電気光学装置100では、対向基板20の側から入射した光が画素電極9aで反射して再び、対向基板20の側から出射される間に液晶層50によって画素毎に光変調される結果、画像が表示される。
かかる電気光学装置100は、モバイルコンピュータ、携帯電話機などといった電子機器のカラー表示装置として用いることができ、この場合、対向基板20には、カラーフィルタ(図示せず)や保護膜が形成される。また、対向基板20の光入射側の面には、使用する液晶層50の種類、すなわち、TN(ツイステッドネマティック)モード、STN(スーパーTN)モード等々の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。さらに、電気光学装置100は、後述する投射型表示装置(液晶プロジェクタ)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各電気光学装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルタは形成されない。
(各画素100aの構成)
図3は、本発明を適用した電気光学装置100に用いた素子基板10において、マトリクス状に配置された画素の平面図である。図4(a)、(b)は各々、図3に示す複数の画素のうち、第1方向Y(データ線6aの延在方向)で互いに隣り合う2つの画素(第1画素および第2画素)を拡大して示す平面図、およびそのA−A′線に相当する位置で素子基板10を切断したときの断面図である。なお、図3および図4(a)において、画素電極9aについては長い点線で示し、データ線6aについては一点鎖線で示し、走査線3aおよび容量線3bは実線で示し、半導体層1aは短くて細い点線で示してある。
図3および図4(a)、(b)に示すように、素子基板10には、石英基板やガラス基板などからなる透光性基板10d(支持基板)の第1面10xおよび第2面10yのうち、対向基板20側に位置する第1面10xにシリコン酸化膜などからなる透光性の下地絶縁層15が形成されている。また、下地絶縁層15の上層側において、画素電極9aと重なる位置には、Nチャネル型の電界効果型トランジスタ30が形成されている。電界効果型トランジスタ30は、島状のポリシリコン膜あるいは島状の単結晶半導体層からなる半導体層1aに対して、チャネル領域1g、低濃度ソース領域1b、高濃度ソース領域1d、低濃度ドレイン領域1c、および高濃度ドレイン領域1eが形成されたLDD構造を備えている。半導体層1aの表面側には、シリコン酸化膜からなる透光性のゲート絶縁層2が形成されており、ゲート絶縁層2の表面には、金属膜やドープトシリコン膜からなるゲート電極(走査線3a)が形成されている。また、半導体層1aにおける高濃度ドレイン領域1eからの延設部分1fには、ゲート絶縁層2を介して容量線3bが対向し、保持容量60が形成されている。なお、本形態において、電界効果型トランジスタ30はLDD(Lightly Doped Drain)構造を備えていたが、高濃度ソース領域および高濃度ドレイン領域が走査線3aに自己整合的に形成されている構造を採用してもよい。また、本形態では、ゲート絶縁層2は、熱酸化により形成されたシリコン酸化膜からなるが、CVD法などにより形成されたシリコン酸化膜やシリコン窒化膜を用いることもできる。
電界効果型トランジスタ30の上層側には、シリコン酸化膜などの透光性絶縁膜からなる層間絶縁膜7、8が形成されている。層間絶縁膜7の表面には金属膜やドープトシリコン膜からなるデータ線6aおよびドレイン電極6bが形成されている。データ線6aは、層間絶縁膜7に形成されたコンタクトホール7aを介して高濃度ソース領域1dに電気的に接続している。ドレイン電極6bは、層間絶縁膜7に形成されたコンタクトホール7bを介して高濃度ドレイン領域1eに電気的に接続している。
層間絶縁膜8の表面には画素電極9aが形成され、その上層には配向膜16が形成されている。画素電極9aは、層間絶縁膜8に形成されたコンタクトホール8aを介してドレイン電極6bに電気的に接続し、ドレイン電極6bを介して、高濃度ドレイン領域1eに電気的に接続している。
本形態において、電気光学装置100は、反射型の液晶装置として構成されている。このため、画素電極9aは、アルミニウム単体膜、アルミニウム合金膜、銀単体膜、銀合金膜、あるいはそれらの積層膜からなる。なお、画素電極9aをITO膜などの透光性の薄膜で形成し、その下層側にアルミニウム単体膜、アルミニウム合金膜、銀単体膜、銀合金膜、あるいはそれらの積層膜からなる光反射層を形成する場合もある。また、画素電極9とは別のモリブデンやタングステンなどからなるプラグ電極によって、コンタクトホール8aを埋め込み、かかるプラグ電極を介して、画素電極9aとドレイン電極6bとを電気的に接続することもある。かかる反射型の電気光学装置100の場合、素子基板10の基材は、透光性である必要がない。従って、素子基板10の基材として、透光性基板10dの他、単結晶シリコン基板を用いることもできる。
このように構成した素子基板10は、画素電極9aと共通電極21とが対面するように対向基板20に対向配置され、かつ、これらの基板間には、シール材107により囲まれた空間内に電気光学物質としての液晶層50が封入されている。液晶層50は、画素電極9aからの電界が印加されていない状態で、素子基板10および対向基板20に形成された配向膜16、26により所定の配向状態をとる。液晶層50は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
(画素100aの詳細構成)
本形態では、複数の画素100aの第1方向Y(データ線が延在している方向)の画素ピッチを圧縮することを目的に、第1方向Yで互いに隣り合う2つの画素100aでは、半導体層1a、電界効果型トランジスタ30、および画素電極9aが、以下の関係を有するようにレイアウトされている。なお、以下の説明において、第1方向Yで互いに隣り合う2つの画素100aのうち、一方の画素100aを第1画素100a1とし、他方の画素100aを第2画素100a2として説明する。また、第1画素100a1に属する主な構成要素については、「第1」とするとともに、符号の末尾に添え字「1」を付し、第2画素100a2に属する構成要素については、「第2」とするとともに、符号の末尾に添え字「2」を付して説明する。従って、第1画素100a1に属する半導体層1a、電界効果型トランジスタ30および画素電極9aについては各々、第1半導体層1a1、第1電界効果型トランジスタ301および第1画素電極9a1として説明する。また、第2画素100a2に属する半導体層1a、電界効果型トランジスタ30および画素電極9aについては各々、第2半導体層1a2、第2電界効果型トランジスタ302および第2画素電極9a2として説明する。なお、その他の構成要素についても、第1画素100a1に属する構成要素については符号の末尾に添え字「1」を付し、第2画素100a2に属する構成要素については、符号の末尾に添え字「2」を付して説明する。
図4(a)、(b)に示すように、第1画素100a1において、第1電界効果型トランジスタ301を構成する第1半導体層1a1(図4(a)に斜線を付した領域)は、データ線6aに対して第2方向Xの一方側で、データ線6aに沿うように第1方向Yに延びて走査線3a1と交差している。第1半導体層1a1が形成されている領域において、走査線3a1(ゲート電極)に対して第1方向Yで線対称の位置には、データ線6aと第1半導体層1a1の高濃度ソース領域1d1とを電気的に接続するコンタクトホール7a1と、ドレイン電極6b1と第1半導体層1a1の高濃度ドレイン領域1e1とを電気的に接続するコンタクトホール7b1とが形成されている。データ線6aは、第1方向Yに直線的に延在する本線部分6eと、本線部分6eから第2方向Xの一方側に向けてコンタクトホール7aの形成位置まで突出した突出部分6f1とを備えている。ドレイン電極6b1は、コンタクトホール7b1の形成位置から走査線3a1近傍にまで延びており、走査線3a1の近傍に、第1画素電極9a1とドレイン電極6b1とを電気的に接続するコンタクトホール8a1が形成されている。また、第1半導体層1a1は、高濃度ドレイン領域1e1から走査線3a1とは反対側に延在した延設部分1f1を備えている。
また、第2画素100a2において、第2電界効果型トランジスタ302を構成する第2半導体層1a2(図4(a)に斜線を付した領域)は、データ線6aに対して第2方向Xの他方側で、データ線6aに沿うように第1方向Yに延びて走査線3a2と交差している。第2半導体層1a2が形成されている領域において、走査線3a2(ゲート電極)に対して第1方向Yで線対称の位置には、データ線6aと第2半導体層1a2の高濃度ソース領域1d2とを電気的に接続するコンタクトホール7a2と、ドレイン電極6b2と第2半導体層1a2の高濃度ドレイン領域1e2とを電気的に接続するコンタクトホール7b2とが形成されている。
ここで、第2半導体層1a2およびドレイン電極6b2は、第1半導体層1a1およびドレイン電極6b1に対してデータ線6aを挟む反対側に形成されている、このため、データ線6aは、本線部分6eから第2方向Xの他方側に向けてコンタクトホール7a2の形成位置まで突出した突出部分6f2を備えている。
ドレイン電極6b2は、コンタクトホール7b2の形成位置から走査線3a2近傍にまで延びており、走査線3a2の近傍に、第2画素電極9a2とドレイン電極6b2とを電気的に接続するコンタクトホール8a2が形成されている。また、第2半導体層1a2は、高濃度ドレイン領域1e2から走査線3a2とは反対側に延在した延設部分1f2を備えている。
このように構成した第1画素100a1および第2画素100a2では、半導体層1a、電界効果型トランジスタ30、画素電極9aなどの構成要素は、第1画素100a1と第2画素100a2とにおいて寸法が同一である。また、第1画素100a1と第2画素100a2とでは、半導体層1a、電界効果型トランジスタ30、画素電極9aなどの構成要素は、第1画素100a1と第2画素100a2との中間位置Oを中心とする対称に配置されている。このため、第1半導体層1a1と第2半導体層1a2は、形成位置が第2方向Xにずれており、データ線6aを挟むように位置している。
本形態において、第1画素電極9a1および第2画素電極9a2は、4辺が第1方向Yあるいは第2方向Xに延びた矩形形状である。走査線3a1は、第1画素電極9a1の第1方向Yにおける略中央位置と重なるように延在し、走査線3a2は、第2画素電極9a2の第1方向Yにおける略中央位置と重なるように延在している。また、データ線6aは、第1画素電極9a1および第2画素電極9a2の第2方向Xにおける略中央位置と重なるように延在している。
このように構成した第1画素電極9a1は、第1電界効果型トランジスタ301の低濃度ドレイン領域1c1、チャネル領域1g1、低濃度ソース領域1b1および高濃度ソース領域1d1と平面視で重なるとともに、第2電界効果型トランジスタ302の高濃度ドレイン領域1e2および延設部分1f2にも平面視で重なっている。また、第2画素電極9a2は、第2電界効果型トランジスタ302の低濃度ドレイン領域1c2、チャネル領域1g2、低濃度ソース領域1b2および高濃度ソース領域1d2と平面視で重なるとともに、第1電界効果型トランジスタ301の高濃度ドレイン領域1e1および延設部分1f1にも平面視で重なっている。
本形態において、第1半導体層1a1は、第1画素電極9a1に平面視で重なる位置から第2画素電極9a2に平面視で重なる位置まで延在し、第2半導体層1a2は、第2画素電極9a2に平面視で重なる位置から第1画素電極9a1に平面視で重なる位置まで延在している構成になっている。また、本形態において、第1半導体層1a1の第2画素電極9a2側の端部は、第2半導体層1a2の第1画素電極9a1側の端部よりも第2画素電極9a2側に設けられている。従って、第2半導体層1a2の第1画素電極9a1側の端部は、第1半導体層1a1の第2画素電極9a2側の端部よりも第1画素電極9a1側に位置することになる。
このように本形態では、第1画素100a1と第2画素100a2とでは、各構成要素の形成位置が入り組んでいるため、走査線3a1、3a2については、第1半導体層1a1および第2半導体層1a2の所定位置にチャネル領域1g1、1g2が位置するように、第1方向Yに屈曲しながら第2方向Xに延在している。また、第1半導体層1a1の延設部分1f1、および第2半導体層1a2の延設部分1f2は、走査線3a1、3a2で挟まれた領域に形成されている。このため、容量線3bについては、第1画素100a1と第2画素100a2とにおいて共通の上電極として、第1半導体層1a1の延設部分1f1、および第2半導体層1a2の延設部分1f2に重なるように、第1方向Yに屈曲しながら第2方向Xに延在し、保持容量601、602を構成している。なお、容量線3bについては、第1半導体層1a1の延設部分1f1に重なる容量線3bと、第2半導体層1a2の延設部分1f2に重なる容量線3bを別々に形成してもよい。
また、本形態では、上記のレイアウトを採用することにより、図3に示すように、第1半導体層1a1および第2半導体層1a2の第1方向Yにおける寸法Lを第1画素100a1と第2画素100a2とのピッチ(画素ピッチP)に比して長くすることができる。言い換えれば、第1半導体層1a1および第2半導体層1a2の第1方向Yにおける寸法Lを第1画素電極9a1と第2画素電極9a2とのピッチ(画素電極ピッチ=画素ピッチP)に比して長くすることができる。。ここで、素子基板10上では、第1画素100a1と第2画素100a2とからなる画素対が第1方向Yおよび第2方向Xの双方に複数対、配列されている。言い換えれば、第1画素電極9a1と第2画素電極9a2とからなる画素電極対が第1方向Yおよび第2方向Xの双方に複数対、配列されている。このため、素子基板10上の全ての半導体層1aの第1方向Yにおける寸法Lが画素ピッチPに比して長い。
(本形態の主な効果)
以上説明したように、本形態の電気光学装置100では、第1方向Yで互いに隣り合う第1画素100a1および第2画素100a2において第1電界効果型トランジスタ301および第2電界効果型トランジスタ302を構成する第1半導体層1a1および第2半導体層1a2は、互いに第2方向Xにずれて配置されているため、第1半導体層1a1を第2画素100a2が設けられている領域まで延長し、第2半導体層1a2を第1画素100a1が設けられている領域まで延長することができる。すなわち、画素ピッチを狭めても、第1半導体層1a1および第2半導体層1a2の第1方向Yにおける寸法Lを第1画素100a1と第2画素100a2とのピッチ(画素ピッチP)に比して長くすることができる。従って、画素ピッチを狭めても、電界効果型トランジスタ30のソース・ドレイン間電圧が低下するなどの問題が発生しない。それ故、電界効果型トランジスタ30の特性を低下させることなく、画素ピッチを狭めることができ、画像の高精細化などを図ることができる。
また、第1半導体層1a1は、第1画素電極9a1に平面視で重なる位置から第2画素電極9a2に平面視で重なる位置まで延在し、第2半導体層1a2は、第2画素電極9a2に平面視で重なる位置から第1画素電極9a1に平面視で重なる位置まで延在している。従って、第1半導体層1a1および第2半導体層1a2を最大限まで延長することができるので、画素ピッチPを狭めても、電界効果型トランジスタ30のソース・ドレイン間電圧が低下するなどの問題が発生しない。
また、第1画素100a1と第2画素100a2とでは、第1半導体層1a1と第2半導体層1aとが第1画素100a1と第2画素100a2との中央位置Oを中心とする点対称に配置され、第1画素電極9a1と第2画素電極9a2とが第1画素100a1と第2画素100a2との中央位置Oを中心とする点対称に配置されているなど、第1画素100a1と第2画素100a2とでは構成要素の全体が点対称に配置されている。このため、画素設計が容易であるとともに、第1画素100a1および第2画素100a2の配置スペースを最大限、有効利用することができる。しかも、第1画素100a1と第2画素100a2とからなる画素対が第1方向Yおよび第2方向Xの双方に複数対、配列されている構成であるため、画素配列領域100b全体で画素ピッチを狭めた設計が容易である。
さらに、本形態では、反射型の電気光学装置100(反射型の液晶装置)であるため、画素電極9aと重なる領域に電界効果型トランジスタ30を配置しても画素開口率(画素内で表示光を出射可能な面積の割合)が低下しない。それ故、画素100aにおいて電界効果型トランジスタ30を長い寸法をもって配置することができる。
[他の実施の形態]
上記実施の形態は、第1半導体層1a1および第2半導体層1a2がデータ線6aに平行に延在している構成例である。但し、第1半導体層1a1および第2半導体層1a2が第1方向Y(データ線6aの延在方向)に対して斜めに延在している構成を採用してもよい。
上記実施の形態は、第1半導体層1a1の第2画素電極9a2側の端部が第2半導体層1a2の第1画素電極9a1側の端部よりも第2画素電極9a2側に設けられ、第2半導体層1a2の第1画素電極9a1側の端部が、第1半導体層1a1の第2画素電極9a2側の端部よりも第1画素電極9a1側に位置する構成例である。但し、第1半導体層1a1の第2画素電極9a2側の端部と第2半導体層1a2の第1画素電極9a1側の端部とが第2方向Xで互いに隣り合う構成を採用してもよい。
上記実施の形態では、電界効果型トランジスタ30の半導体層1aの第1方向Yの寸法よりも短くなるまで画素ピッチ(画素電極ピッチ)を縮めた例であったが、電界効果型トランジスタ30の半導体層1aの第1方向Yの寸法と同等、あるいはそれよりやや長い程度まで画素ピッチを縮めた場合に本発明を適用してもよい。
上記実施の形態では、画素電極9aがドレイン電極6aを介して高濃度ドレイン領域1eに電気的に接続している構成を採用したが、画素電極9aが高濃度ドレイン領域1eに直接、接続している構成を採用してもよい。この場合、画素電極9aの一部が部分的に突出した平面形状とすればよい。
上記実施の形態では、画素電極9aと高濃度ドレイン領域1eとを電気的に接続する部分が、第1画素100a1と第2画素100a2の境界側に位置していたが、データ線6aと高濃度ソース領域1dとを電気的に接続する部分が、第1画素100a1と第2画素100a2の境界側に位置している構成を採用してもよい。
上記実施の形態では、データ線6aが延在している方向を第1方向Yとし、走査線3aが延在している方向を第2方向Xとし、第1方向Y(データ線6aが延在している方向)での画素ピッチを縮めた場合の構成を説明したが、走査線3aが延在している方向を第1方向とし、データ線6aが延在している方向を第2方向とし、第1方向(走査線3aが延在している方向)での画素ピッチを縮めた場合に本発明を適用してもよい。この場合、走査線3aが第1信号線に相当し、データ線6aが第2信号線に相当する。
上記実施の形態では、半導体層1aがポリシリコンあるいは単結晶シリコンからなる例であったが、半導体層1aがアモルファスシリコンである場合に本発明を適用してもよい。
上記実施の形態では、反射型の液晶装置に本発明を適用する例を説明したが、透過型の液晶装置に本発明を適用してもよい。
上記実施の形態では、電気光学装置として、液晶装置に本発明を適用した例を説明したが、図5を参照して以下に示す有機エレクトロルミネッセンス装置などの電気光学装置でも、マトリクス状に配置された複数の画素に電界効果型トランジスタが配置される。従って、有機エレクトロルミネッセンス装置などの電気光学装置に本発明を適用してもよい。
図5は、本発明が適用される電気光学装置としての有機エレクトロルミネッセンス装置の電気的構成を示すブロック図である。なお、図5では、図1〜4を参照して説明した構成との対応が分りやすいように、可能な限り、対応する部分には同一の符号を付して説明する。
図5に示す電気光学装置100は、有機エレクトロルミネッセンス装置であり、素子基板10上には、複数の走査線3aと、走査線3aに対して交差する方向に延びる複数のデータ線6aと、走査線3aに対して並列して延在する複数の電源線3eとが形成されている。また、第1基板10において、画素配列領域10bには複数の画素100aがマトリクス状に配列されている。画素配列領域10bの外側領域には、データ線駆動回路101および走査線駆動回路104が形成されている。データ線6aはデータ線駆動回路101に接続され、走査線3aは走査線駆動回路104に接続されている。画素100aには、走査線3aを介して走査信号がゲート電極に供給されるスイッチング用の電界効果型トランジスタ30bと、このスイッチング用の電界効果型トランジスタ30bを介してデータ線6aから供給される画素信号を保持する保持容量60と、保持容量60によって保持された画素信号がゲート電極に供給される駆動用の電界効果型トランジスタ30cとが形成されている。また、画素100aには、電界効果型トランジスタ30cを介して電源線3eに電気的に接続したときに電源線3eから駆動電流が流れ込む画素電極9a(陽極層)が形成されており、画素電極9aと陰極層85との間には、有機エレクトルミネッセンス素子80を構成する有機機能層が形成されている。
かかる構成によれば、走査線3aが駆動されてスイッチング用の電界効果型トランジスタ30bがオンになると、そのときのデータ線6aの電位が保持容量60に保持され、保持容量60が保持する電荷に応じて、駆動用の電界効果型トランジスタ30cのオン・オフ状態が決まる。そして、駆動用の電界効果型トランジスタ30cのチャネルを介して、電源線3eから画素電極9aに電流が流れ、さらに有機機能層を介して対極層に電流が流れる。その結果、有機エレクトロルミネッセンス素子80は、これを流れる電流量に応じて発光し、かかる光は、第1基板10が位置する側とは反対側から出射される。なお、図5に示す構成では、電源線3eは走査線3aと並列していたが、電源線3eがデータ線6aに並列している構成を採用してもよい。また、図5に示す構成では、電源線3eを利用して保持容量60を構成していたが、電源線3eとは別に容量線を形成し、かかる容量線によって保持容量60を構成してもよい。
かかる電気光学装置100においても、第1方向(データ線6aの延在方向)で互いに隣り合う2つの画素100a(第1画素および第2画素)において、駆動用の電界効果型トランジスタ30b、30cの一方あるいは双方の半導体層を第2方向(走査線3aの延在方向)にずれて配置すれば、端部同士が並列する位置まで半導体層を延長することができる。また、走査線3aの延在方向で互いに隣り合う2つの画素100a(第1画素および第2画素)において、駆動用の電界効果型トランジスタ30b、30cの一方あるいは双方の半導体層をデータ線6aの延在方向)にずれて配置すれば、端部同士が並列する位置まで半導体層を延長することができる。従って、画素ピッチを狭めても、電界効果型トランジスタ30b、30cのソース・ドレイン間電圧が低下するなどの問題が発生しない。
なお、本発明を有機エレクトロルミネッセンス装置に適用する際、素子基板10において、有機エレクトロルミネッセンス素子80から、電界効果型トランジスタ30b、30cが形成されている側とは反対側に光を出射するトップエミッション型の有機エレクトロルミネッセンス装置に適用することが好ましい。かかるトップエミッション型の有機エレクトロルミネッセンス装置であれば、画素電極9aと重なる領域に電界効果型トランジスタ30b、30cを配置しても画素開口率(画素内で表示光を出射可能な面積の割合)が低下しないという利点がある。
[電子機器への搭載例]
図1および図5に示す電気光学装置100のうち、図1に示す液晶装置は、図6(a)に示す投射型表示装置(液晶プロジェクタ/電子機器)に適用でき、図1および図5に示す液晶装置や有機エレクトロルミネッセンス装置は、図6(b)、(c)に示す携帯用電子機器に用いることができる。
図6(a)に示す投射型表示装置1000は、システム光軸Lに沿って配置した光源部810、インテグレータレンズ820および偏光変換素子830を備えた偏光照明装置800と、この偏光照明装置800から出射されたS偏光光束をS偏光光束反射面841により反射させる偏光ビームスプリッタ840とを有している。また、投射型表示装置1000は、偏光ビームスプリッタ840のS偏光光束反射面841から反射された光のうち、青色光(B)の成分を分離するダイクロイックミラー842と、青色光が分離された後の光束のうち、赤色光(R)の成分を反射させて分離するダイクロイックミラー843とを有している。さらに、投射型表示装置1000は、各色光が入射する3枚の反射型の電気光学装置100(反射型電気光学装置100R、100G、100B)を備えている。かかる投射型表示装置1000では、3つの反射型電気光学装置100R、100G、100Bにて変調された光をダイクロイックミラー842、843、および偏光ビームスプリッタ840にて合成した後、この合成光を拡大投射光学系850を介してスクリーン860に投写する。
また、図6(b)に示す携帯電話機3000は、複数の操作ボタン3001、スクロールボタン3002、並びに表示ユニットとしての反射型電気光学装置100を備える。スクロールボタン3002を操作することによって、反射型電気光学装置100に表示される画面がスクロールされる。図6(c)に示す情報携帯端末(PDA:Personal Digital Assistants)は、複数の操作ボタン4001、電源スイッチ4002、並びに表示ユニットとしての反射型電気光学装置100を備えており、電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が反射型の電気光学装置100に表示される。
さらに、対向基板20などにカラーフィルタを形成すれば、カラー表示可能な反射型電気光学装置100を形成することができる。また、カラーフィルタを形成した反射型の電気光学装置100を用いれば、単板式の投射型表示装置を構成することもできる。
本発明を適用した電気光学装置の電気的構成を示すブロック図である。 (a)、(b)は各々、本発明を適用した電気光学装置の液晶パネルを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。 本発明を適用した電気光学装置に用いた素子基板において、マトリクス状に配置された画素の平面図である。 (a)、(b)は各々、図3に示す複数の画素のうち、第1方向Y(データ線の延在方向)で互いに隣り合う2つの画素を拡大して示す平面図、およびそのA−A′線に相当する位置で素子基板を切断したときの断面図である。 本発明が適用される電気光学装置としての有機エレクトロルミネッセンス装置の電気的構成を示すブロック図である。 本発明を適用した反射型電気光学装置を用いた電子機器の説明図である。
符号の説明
1a1・・第1半導体層、1a2・・第2半導体層、3a、3a1、3a2・・走査線、6a・・データ線、9a1・・第1画素電極、9a2・・第2画素電極、10・・素子基板、301・・第1電界効果型トランジスタ、302・・第2電界効果型トランジスタ、50・・液晶層、100・・電気光学装置、100a1・・第1画素、100a2・・第2画素

Claims (9)

  1. 第1方向に延在する第1信号線と、
    前記第1方向と交差する第2方向に延在する第2信号線と、
    第1電界効果型トランジスタを介して前記第1信号線に電気的に接続された第1画素電極と、
    第2電界効果型トランジスタを介して前記第1信号線に電気的に接続され、かつ前記第1画素電極と隣り合う第2画素電極と、
    を備えた電気光学装置であって、
    前記第1電界効果型トランジスタは前記第2方向と交差する方向に延在する第1半導体層を備え、
    前記第2電界効果型トランジスタは前記第2方向と交差する方向に延在する第2半導体層を備え、
    前記第1半導体層と前記第2半導体層は、前記第2方向に互いにずれて設けられ、
    前記第1半導体層の前記第2画素電極側の端部は、前記第2半導体層の前記第1画素電極側の端部と隣り合うか、もしくは前記第2半導体層の前記第1画素電極側の端部よりも前記第2画素電極側に設けられていることを特徴とする電気光学装置。
  2. 前記第1半導体層の前記第1方向における寸法、および前記第2半導体層の前記第1方向における寸法は、前記第1画素電極と前記第2画素電極とのピッチに比して長いことを特徴とする請求項1に記載の電気光学装置。
  3. 前記第1半導体層は、前記第1画素電極に平面視で重なる位置から前記第2画素電極に平面視で重なる位置まで延在し、
    前記第2半導体層は、前記第2画素電極に平面視で重なる位置から前記第1画素電極に平面視で重なる位置まで延在していることを特徴とする請求項1または2に記載の電気光学装置。
  4. 前記第1半導体層と前記第2半導体層とは、前記第1画素電極と前記第2画素電極との間を中心とする点対称に配置され、
    前記第1画素電極と前記第2画素電極とは、前記第1画素電極と前記第2画素電極との間を中心とする点対称に配置されていることを特徴とする請求項1乃至3の何れか一項に記載の電気光学装置。
  5. 前記第1画素電極と前記第2画素電極とからなる画素電極対が前記第1方向および前記第2方向の双方に複数対、配列されていることを特徴とする請求項1乃至4の何れか一項に記載の電気光学装置。
  6. 前記素子基板に対して対向配置された対向基板と、
    前記素子基板と前記対向基板との間に保持された液晶層と、
    を有することを特徴とする請求項1乃至5の何れか一項に記載の電気光学装置。
  7. 前記第1画素電極および前記第2画素電極は反射性導電膜からなることを特徴とする請求項6に記載の電気光学装置。
  8. 請求項1乃至7の何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
  9. 請求項6または7に記載の電気光学装置を備えた投射型表示装置であって、
    前記電気光学装置に光を供給するための光源部と、前記電気光学装置によって光変調された光を被投射面に投射する投射光学系と、を備えていることを特徴とする投射型表示装置。
JP2008258122A 2008-10-03 2008-10-03 電気光学装置、電子機器および投射型表示装置 Active JP5176843B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008258122A JP5176843B2 (ja) 2008-10-03 2008-10-03 電気光学装置、電子機器および投射型表示装置
US12/549,587 US8223093B2 (en) 2008-10-03 2009-08-28 Electro-optical device, electronic apparatus, and projection display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008258122A JP5176843B2 (ja) 2008-10-03 2008-10-03 電気光学装置、電子機器および投射型表示装置

Publications (2)

Publication Number Publication Date
JP2010085956A true JP2010085956A (ja) 2010-04-15
JP5176843B2 JP5176843B2 (ja) 2013-04-03

Family

ID=42075397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008258122A Active JP5176843B2 (ja) 2008-10-03 2008-10-03 電気光学装置、電子機器および投射型表示装置

Country Status (2)

Country Link
US (1) US8223093B2 (ja)
JP (1) JP5176843B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015197585A (ja) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 電気光学装置、及び電子機器
WO2019142638A1 (ja) * 2018-01-19 2019-07-25 株式会社ジャパンディスプレイ Tft基板
JP2021089440A (ja) * 2015-12-11 2021-06-10 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5793058B2 (ja) * 2011-10-28 2015-10-14 株式会社Joled 表示パネル、表示装置および電子機器
JP2013171369A (ja) * 2012-02-20 2013-09-02 Panasonic Liquid Crystal Display Co Ltd エンベディッド型タッチスクリーン
JP2013246737A (ja) 2012-05-28 2013-12-09 Panasonic Liquid Crystal Display Co Ltd エンベディッド型タッチスクリーン
TWI471666B (zh) * 2012-11-14 2015-02-01 Au Optronics Corp 用以產生均勻亮度畫面之顯示器
JP6514495B2 (ja) * 2014-12-03 2019-05-15 株式会社ジャパンディスプレイ 画像表示装置
KR102551789B1 (ko) * 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치
TWI694427B (zh) * 2019-02-27 2020-05-21 友達光電股份有限公司 顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876088A (ja) * 1994-09-08 1996-03-22 Sharp Corp 画像表示装置
JPH10177190A (ja) * 1996-10-18 1998-06-30 Canon Inc アクティブマトリクス基板、該アクティブマトリクス基板を用いた液晶装置、及び該液晶装置を用いた表示装置
JP2001066629A (ja) * 1999-08-25 2001-03-16 Matsushita Electric Ind Co Ltd 液晶表示素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4396599B2 (ja) 1997-10-31 2010-01-13 セイコーエプソン株式会社 液晶装置及び電子機器並びに投射型表示装置
US6492190B2 (en) * 1998-10-05 2002-12-10 Sony Corporation Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device
EP1196814A1 (en) * 1999-07-21 2002-04-17 E Ink Corporation Use of a storage capacitor to enhance the performance of an active matrix driven electronic display
JP3570394B2 (ja) * 2001-05-25 2004-09-29 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP2003287764A (ja) 2003-02-10 2003-10-10 Seiko Epson Corp 液晶パネルおよび液晶パネル用基板並びに投射型表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876088A (ja) * 1994-09-08 1996-03-22 Sharp Corp 画像表示装置
JPH10177190A (ja) * 1996-10-18 1998-06-30 Canon Inc アクティブマトリクス基板、該アクティブマトリクス基板を用いた液晶装置、及び該液晶装置を用いた表示装置
JP2001066629A (ja) * 1999-08-25 2001-03-16 Matsushita Electric Ind Co Ltd 液晶表示素子

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015197585A (ja) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP2021089440A (ja) * 2015-12-11 2021-06-10 株式会社半導体エネルギー研究所 表示装置
JP7062801B2 (ja) 2015-12-11 2022-05-06 株式会社半導体エネルギー研究所 表示装置
JP2022105509A (ja) * 2015-12-11 2022-07-14 株式会社半導体エネルギー研究所 表示装置
JP7106781B2 (ja) 2015-12-11 2022-07-26 株式会社半導体エネルギー研究所 表示装置
US11552107B2 (en) 2015-12-11 2023-01-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US11881489B2 (en) 2015-12-11 2024-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device
JP7499924B2 (ja) 2015-12-11 2024-06-14 株式会社半導体エネルギー研究所 El表示装置、電子機器
WO2019142638A1 (ja) * 2018-01-19 2019-07-25 株式会社ジャパンディスプレイ Tft基板
JP2019124890A (ja) * 2018-01-19 2019-07-25 株式会社ジャパンディスプレイ Tft基板
JP6991865B2 (ja) 2018-01-19 2022-01-13 株式会社ジャパンディスプレイ Tft基板

Also Published As

Publication number Publication date
US20100085281A1 (en) 2010-04-08
JP5176843B2 (ja) 2013-04-03
US8223093B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
JP5176843B2 (ja) 電気光学装置、電子機器および投射型表示装置
JP5079462B2 (ja) 液晶装置および電子機器
JP5834705B2 (ja) 電気光学装置、及び電子機器
JP4301297B2 (ja) 電気光学装置
JP2007079257A (ja) 電気光学装置及びその製造方法、電子機器並びにコンデンサー
JP2008216621A (ja) 電気光学装置及び電子機器
JP6939857B2 (ja) 電気光学装置、および電子機器
JP6662414B2 (ja) 電気光学装置および電子機器
JP2009276588A (ja) 電気光学装置および投射型表示装置
JP7052844B2 (ja) 電気光学装置および電子機器
JP2011123151A (ja) 液晶装置および電子機器
JP2008292538A (ja) 反射型電気光学装置および投射型表示装置
JP2010217245A (ja) 電気的固体装置、電気光学装置および電気的固体装置の製造方法
JP2009199029A (ja) 電気光学装置、電子機器
US11221528B2 (en) Electro-optical device and electronic apparatus
JP2010204239A (ja) 液晶装置および電子機器
JP2007065405A (ja) 液晶表示装置
US11500251B2 (en) Electro-optical device and electronic apparatus
JP7524745B2 (ja) 電気光学装置および電子機器
JP2013088742A (ja) 電気光学装置、及び電子機器
JP2009069727A (ja) 液晶装置、電子機器、および投射型表示装置
JP2009156896A (ja) 反射型液晶装置、投射型表示装置および電子機器
JP2010243753A (ja) 液晶装置および電子機器
JP2009276589A (ja) 反射型電気光学装置および投射型表示装置
JP2020170145A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121224

R150 Certificate of patent or registration of utility model

Ref document number: 5176843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250