JP2010067941A - 印刷回路基板及びその製造方法 - Google Patents

印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2010067941A
JP2010067941A JP2009015337A JP2009015337A JP2010067941A JP 2010067941 A JP2010067941 A JP 2010067941A JP 2009015337 A JP2009015337 A JP 2009015337A JP 2009015337 A JP2009015337 A JP 2009015337A JP 2010067941 A JP2010067941 A JP 2010067941A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
insulating layer
conductive layers
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009015337A
Other languages
English (en)
Other versions
JP5082117B2 (ja
Inventor
Jong-Jin Lee
リー ジョン−ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010067941A publication Critical patent/JP2010067941A/ja
Application granted granted Critical
Publication of JP5082117B2 publication Critical patent/JP5082117B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】印刷回路基板に半導体チップを実装するパッケージング工程中の、あるいは印刷回路基板を電子製品に適用して使用するときの発熱による印刷回路基板の反りを低減できる印刷回路基板及びその製造方法を提供する。
【解決手段】本発明による印刷回路基板の製造方法は、一面の粗さが互いに異なるように形成された一対の導電層を提供するステップと、一対の導電層のそれぞれの一面が絶縁層の一面及び他面を向くように絶縁層に一対の導電層をそれぞれ積層するステップと、を含むことを特徴とする。
【選択図】図2

Description

本発明は印刷回路基板及びその製造方法に関する。
電子製品の発展に伴い、その部品である印刷回路基板はますます薄板化されており、これにより、印刷回路基板の反り(warpage)の低減が重要な課題となっている。
すなわち、印刷回路基板に半導体チップなどを実装するパッケージング(packaging)工程を行う場合、度重なる加熱及び冷却工程のために薄板化された印刷回路基板が反るという問題点が発生した。さらに、印刷回路基板と半導体チップとが組み込まれたパッケージを電子製品に適用して使用することにおいて、また加熱と冷却が繰り返されて印刷回路基板に周期的な反りが発生し電子製品の信頼性が低下するという問題点があった。
図1は従来技術による印刷回路基板10を示す断面図である。図1を参照すると、従来技術による印刷回路基板10は、絶縁層20が提供され、この絶縁層20の両面にそれぞれ金属層30,40が積層されており、これら金属層30,40は同じ粗さ(roughness)を有する。
上述した従来技術による印刷回路基板10はそれぞれ同じ粗さを有する金属層30,40を使用するので、図1に示すように、金属層30,40のパターニング(patterning)により上下金属層30,40の残存率が非対称関係になった場合には、上述したように、半導体チップを実装するパッケージング工程や、電子製品の使用時の発熱により、印刷回路基板10は、残存率の小さい金属層30の方向に反ることになり、問題点となった。
本発明は、こうした従来技術の問題点を解決するためになされたもので、 熱による反りを低減できる印刷回路基板及びその製造方法を提供する。
本発明の一実施形態によれば、一面の粗さが互いに異なるように形成された一対の導電層を提供するステップと、一対の導電層のそれぞれの一面が絶縁層の一面及び他面を向くように絶縁層に一対の導電層をそれぞれ積層するステップと、を含む印刷回路基板の製造方法が提供される。
ここで、導電層は銅箔であることができる。
また、絶縁層はエポキシ樹脂を含むことができる。
本発明の他の実施形態によれば、エポキシ樹脂を含む絶縁層と、一面の粗さが互いに異なるように形成され、一面がそれぞれ絶縁層の一面及び他面を向くように絶縁層にそれぞれ積層される一対の銅箔と、を含む印刷回路基板が提供される。
本発明の実施例によれば、印刷回路基板に半導体チップを実装するパッケージング工程中の、あるいは、印刷回路基板を電子製品に適用して使用するときの発熱による印刷回路基板の反りを低減することができる。
従来技術による印刷回路基板を示す断面図である。 本発明の一実施形態による印刷回路基板製造方法の一実施例を示す順序図である。 本発明の一実施形態による印刷回路基板製造方法の一実施例の工程を示す断面図である。 本発明の一実施形態による印刷回路基板製造方法の一実施例の工程を示す断面図である。 本発明の他の実施形態による印刷回路基板の一実施例を示す断面図である。
本発明による印刷回路基板及びその製造方法の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
図2は、本発明の一実施形態による印刷回路基板100の製造方法の一実施例を示す順序図である。図3及び図4は、本発明の一実施形態による印刷回路基板100の製造方法の一実施例における各工程を示す断面図である。
本実施例によれば、一面の粗さが互いに異なるように形成された一対の導電層110,120を提供するステップと、一対の導電層110,120のそれぞれの一面が絶縁層130の一面及び他面を向くように絶縁層130に一対の導電層110,120をそれぞれ積層するステップと、を含む印刷回路基板100の製造方法を提供することができる。
本実施例によれば、後の印刷回路基板100に半導体チップを実装するパッケージング工程中の、あるいは、印刷回路基板100を電子製品に適用して使用するときの発熱による印刷回路基板100の反りを低減することができる。
以下、図2から図4を参照して、各工程についてより詳細に説明する。
先ず、ステップS110で、図3に示すように、一面の粗さが互いに異なるように形成された一対の導電層110,120を提供する。ここで、一対の導電層110,120は、銅箔であり、各導電層110,120の一面の粗さは互いに異なるように形成される。
すなわち、銅箔である導電層110,120の一面は、粗さを有するように粗化処理(roughening treatment)された後に、図4の絶縁層130との接着力の向上のために、例えば、アンカリング(anchoring)工程などを行うことができる。
このとき、各導電層110,120の一面は、互いに異なる粗さを有するので、後の工程で絶縁層130に各導電層110,120を圧着すると、粗さの大きい導電層120と絶縁層130との間の接着強度が、粗さの小さい導電層110と絶縁層130との間の接着強度より大きい。また、絶縁層130の導電層110,120に対する横方向、すなわち、幅方向の支持力も粗さの大きい導電層120に接している絶縁層130の方がより大きい。
次に、ステップS120で、図4に示すように、一対の導電層110,120のそれぞれの一面が絶縁層130の一面及び他面を向くように、絶縁層130に一対の導電層110,120をそれぞれ積層する。すなわち、一面の粗さが互いに異なるように形成された各導電層110,120を絶縁層130の一面及び他面にそれぞれ積層することで、一対の導電層110,120の間に絶縁層130が介在されるように配置し、その後、各導電層110,120及び絶縁層130を高温で圧着する。
ここで、絶縁層130は半硬化状態のエポキシ樹脂であることができるので、粗さの形成された各導電層110,120の一面がより効果的にかつ容易に絶縁層130に密着されることができる。
また、このように一対の導電層110,120を絶縁層130に積層することにより、上述したように、粗さの大きい導電層120と絶縁層130との接着強度が、粗さの小さい導電層110と絶縁層130との接着強度より大きくて、粗さの大きい導電層120に接している絶縁層130の方が導電層120に対して、より強い横方向への支持力を有することができるので、印刷回路基板100に加えられる熱で粗さの大きい導電層120がより膨脹する場合であっても、上述した接着強度及び支持力でこのような膨張力不均衡を相殺できるようになる。
以下では、従来技術と本実施例とを比較しながら、上述した原理をより詳細に説明する。
図1に示されたように、従来技術による印刷回路基板10は、各金属層30,40の粗さが同じであるため、各金属層30,40をパターニングして絶縁層20の両面に残存する金属層30,40の量がそれぞれ異なる場合、後に行われる半導体パッケージング工程中、あるいは電子製品の使用中の発熱により、残存量の多い金属層40が膨脹する総量が、残存量の少ない金属層30が膨脹する総量に比べて大きいので、結局、印刷回路基板10の両側が残存量の少ない金属層30の方向に反るという問題が発生する。
しかし、本実施例によれば、各導電層110,120の一面の粗さを互いに異なるように形成して、上述したように、熱による導電層110,120の横方向への膨脹を抑制する絶縁層130の支持力を調節することができるので、各導電層110,120をエッチングして回路パターンを形成する時に、粗さの大きい導電層120の残存量を多くし、粗さの小さい導電層110の残存量を少なくすると、粗さの大きい導電層120の残存量が多いことから横方向への膨張力が増加するにもかかわらず、粗さの大きい導電層120と絶縁層130との強い接着力及びその絶縁層130の支持力のために膨張力の相殺が可能となり、結果的に、印刷回路基板100の反りを低減できるようになる。
次に、図5を参照して本発明の他の実施形態による印刷回路基板200について説明する。
図5は本発明の他の実施形態による印刷回路基板200の一実施例を示す断面図である。
本実施例によれば、エポキシ樹脂を含む絶縁層230と、一面の粗さが互いに異なるように形成され、それぞれの一面が絶縁層230の一面及び他面を向くように絶縁層230にそれぞれ積層される一対の銅箔210,220と、を含む印刷回路基板200を提供することができる。
本実施例によれば、印刷回路基板200に半導体チップを実装するパッケージング工程中の、あるいは、印刷回路基板200を電子製品に適用して使用するときの発熱による印刷回路基板200の反りを低減することができる。
以下に、図5を参照しながら、各構成について、より詳細に説明する。
絶縁層230は、エポキシ樹脂を含み、半硬化状態で後述する銅箔210,220と圧着されると同時に加熱及び硬化されることができる。半硬化状態の絶縁層230を用いると、より効率的かつ容易に絶縁層230と銅箔210,220とを圧着することができる。
一対の銅箔210,220は、それぞれの一面の粗さが互いに異なるように形成され、それぞれの一面が絶縁層230の一面及び他面を向くように絶縁層230にそれぞれ積層される。すなわち、銅箔210,220の各一面の粗さは互いに異なるように形成され、絶縁層230の一面及び他面を向くように積層される。これにより、一対の銅箔210,220の間には絶縁層230が介在され、これら銅箔210,220と絶縁層230とが、上述したように、高温で圧着されることにより印刷回路基板200が形成される。
このような印刷回路基板200は、絶縁層230の両面に互いに異なる粗さで形成された銅箔210,220が配置されることにより、パターニングによる各銅箔210,220の残存量が異なる場合にも、残存量の多い銅箔220の粗さを増加させて銅箔220と絶縁層230との間の接着力及び絶縁層230の支持力を増加させることができる。したがって、このような接着力及び支持力で残存量の多い銅箔220の膨脹を抑制することができ、結果的に熱による印刷回路基板200の反りを低減することができる。
以上、本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
上述した実施例の他、多様な実施例が本発明の特許請求の範囲内に存在する。
100 印刷回路基板
110,120 導電層
130 絶縁層

Claims (4)

  1. 一面の粗さ(roughness)が互いに異なるように形成された一対の導電層を提供するステップと、
    前記一対の導電層の一面がそれぞれ絶縁層の一面及び他面を向くように前記絶縁層に前記一対の導電層をそれぞれ積層するステップと、
    を含む印刷回路基板の製造方法。
  2. 前記導電層が、銅箔(copper foil)であることを特徴とする請求項1に記載の印刷回路基板の製造方法。
  3. 前記絶縁層が、エポキシ(epoxy)樹脂を含むことを特徴とする請求項1または請求項2に記載の印刷回路基板の製造方法。
  4. エポキシ樹脂を含む絶縁層と、
    一面の粗さが互いに異なるように形成され、それぞれの一面が前記絶縁層の一面及び他面を向くように前記絶縁層にそれぞれ積層される一対の銅箔と、
    を含む印刷回路基板。
JP2009015337A 2008-09-08 2009-01-27 印刷回路基板及びその製造方法 Expired - Fee Related JP5082117B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080088177A KR100999918B1 (ko) 2008-09-08 2008-09-08 인쇄회로기판 및 그 제조 방법
KR10-2008-0088177 2008-09-08

Publications (2)

Publication Number Publication Date
JP2010067941A true JP2010067941A (ja) 2010-03-25
JP5082117B2 JP5082117B2 (ja) 2012-11-28

Family

ID=41798230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009015337A Expired - Fee Related JP5082117B2 (ja) 2008-09-08 2009-01-27 印刷回路基板及びその製造方法

Country Status (3)

Country Link
US (2) US20100059267A1 (ja)
JP (1) JP5082117B2 (ja)
KR (1) KR100999918B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012213917A1 (de) * 2012-08-06 2014-02-20 Robert Bosch Gmbh Bauelemente-Ummantelung für ein Elektronikmodul
JP6036083B2 (ja) * 2012-09-21 2016-11-30 株式会社ソシオネクスト 半導体装置及びその製造方法並びに電子装置及びその製造方法
US9325536B2 (en) 2014-09-19 2016-04-26 Dell Products, Lp Enhanced receiver equalization
US9317649B2 (en) 2014-09-23 2016-04-19 Dell Products, Lp System and method of determining high speed resonance due to coupling from broadside layers
US9313056B1 (en) 2014-11-07 2016-04-12 Dell Products, Lp System aware transmitter adaptation for high speed serial interfaces
KR102436225B1 (ko) * 2017-07-28 2022-08-25 삼성전기주식회사 인쇄회로기판
EP3675604B1 (en) * 2017-08-24 2023-02-22 Amosense Co.,Ltd Method for producing ceramic substrate, and ceramic substrate
KR20200127511A (ko) * 2019-05-02 2020-11-11 주식회사 아모센스 세라믹 기판 및 그의 제조방법
CN113540029A (zh) 2020-04-16 2021-10-22 奥特斯奥地利科技与***技术有限公司 部件承载件以及制造和设计部件承载件的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236939A (ja) * 1995-02-28 1996-09-13 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH0955444A (ja) * 1995-08-11 1997-02-25 Hitachi Chem Co Ltd 半導体パッケージ
JP2003008161A (ja) * 2001-06-26 2003-01-10 Matsushita Electric Ind Co Ltd 導電体、および回路基板
JP2004207587A (ja) * 2002-12-26 2004-07-22 Dowa Mining Co Ltd 金属−セラミックス接合基板およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
CN100475005C (zh) * 1998-02-26 2009-04-01 揖斐电株式会社 具有充填导电孔构造的多层印刷布线板
JP2001287300A (ja) * 2000-04-04 2001-10-16 Shin Etsu Polymer Co Ltd 銅張積層基板及びその製造方法
KR100502179B1 (ko) 2002-02-25 2005-08-08 스마트알앤씨 주식회사 인쇄회로기판용 금속 피복 적층체의 제조 방법
US6596384B1 (en) * 2002-04-09 2003-07-22 International Business Machines Corporation Selectively roughening conductors for high frequency printed wiring boards
US7001662B2 (en) * 2003-03-28 2006-02-21 Matsushita Electric Industrial Co., Ltd. Transfer sheet and wiring board using the same, and method of manufacturing the same
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
US6964884B1 (en) * 2004-11-19 2005-11-15 Endicott Interconnect Technologies, Inc. Circuitized substrates utilizing three smooth-sided conductive layers as part thereof, method of making same, and electrical assemblies and information handling systems utilizing same
US7192654B2 (en) * 2005-02-22 2007-03-20 Oak-Mitsui Inc. Multilayered construction for resistor and capacitor formation
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236939A (ja) * 1995-02-28 1996-09-13 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH0955444A (ja) * 1995-08-11 1997-02-25 Hitachi Chem Co Ltd 半導体パッケージ
JP2003008161A (ja) * 2001-06-26 2003-01-10 Matsushita Electric Ind Co Ltd 導電体、および回路基板
JP2004207587A (ja) * 2002-12-26 2004-07-22 Dowa Mining Co Ltd 金属−セラミックス接合基板およびその製造方法

Also Published As

Publication number Publication date
KR100999918B1 (ko) 2010-12-13
US20100059267A1 (en) 2010-03-11
JP5082117B2 (ja) 2012-11-28
KR20100029403A (ko) 2010-03-17
US20130186677A1 (en) 2013-07-25

Similar Documents

Publication Publication Date Title
JP5082117B2 (ja) 印刷回路基板及びその製造方法
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
JP2007165888A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2014502792A (ja) 液晶高分子はんだマスクとアウタシール層とを有する電子デバイス及びその関連方法
KR100957787B1 (ko) 다층 기판 제조 방법 및 다층 기판
JP2014096581A (ja) 回路基板およびその製造方法
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
TWI539870B (zh) Built-in components of the substrate
JP2004200265A (ja) プリント配線板
JP2011119641A (ja) 金属積層板及びこれを用いたコア基板の製造方法
JP5593863B2 (ja) 積層回路基板および基板製造方法
JP2001326458A (ja) プリント配線基板およびその製造方法
JP2015053463A (ja) 印刷回路基板
JP2010056373A (ja) プリント配線板の製造方法およびプリント配線板
KR20140011202A (ko) 메탈 코어가 삽입된 인쇄회로기판의 제조방법
JP2002164475A (ja) 半導体装置
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
JP2009094330A (ja) 配線基板用基材及び配線基板用基材の製造方法
JPH11307888A (ja) 放熱層埋め込み型回路基板の製造方法
JP2005268690A (ja) 多層回路基板の製造方法
KR20080079402A (ko) 고용량 반도체 칩 내장 인쇄회로기판 제조 방법
JP2006093303A (ja) プリント配線板およびその製造方法
TWI401009B (zh) 核心基材的製造方法及使用核心基材之印刷電路板的製造方法
KR101140890B1 (ko) 인쇄회로기판용 코어 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees