CN113540029A - 部件承载件以及制造和设计部件承载件的方法 - Google Patents

部件承载件以及制造和设计部件承载件的方法 Download PDF

Info

Publication number
CN113540029A
CN113540029A CN202010301924.0A CN202010301924A CN113540029A CN 113540029 A CN113540029 A CN 113540029A CN 202010301924 A CN202010301924 A CN 202010301924A CN 113540029 A CN113540029 A CN 113540029A
Authority
CN
China
Prior art keywords
layer structure
insulating layer
electrically insulating
component carrier
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010301924.0A
Other languages
English (en)
Inventor
阿尔坦·巴弗蒂里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Priority to CN202010301924.0A priority Critical patent/CN113540029A/zh
Priority to EP21167304.1A priority patent/EP3897079A1/en
Priority to US17/301,756 priority patent/US11622443B2/en
Publication of CN113540029A publication Critical patent/CN113540029A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种部件承载件(1)，该部件承载件包括具有第一电绝缘层结构(2)和设置在第一电绝缘层结构(2)上的第一导电层结构(3)的叠置件，其中第一电绝缘层结构(2)包括被第一导电层结构(3)覆盖的至少一个第一被覆盖部分(21)和未被第一导电层结构(3)覆盖的至少一个第一未覆盖部分(22)。第一电绝缘层结构(2)在至少一个第一未覆盖部分(22)处包括凹部。本发明还涉及一种制造部件承载件(1)的方法。另外，本发明还涉及一种设计部件承载件的方法(1)。

Description

部件承载件以及制造和设计部件承载件的方法
技术领域
本发明涉及一种部件承载件及制造所述部件承载件的方法。
背景技术
图4示出了制造部件承载件100的常规方法的示例。
在步骤S10中，提供叠置件，该叠置件具有电绝缘层结构200和设置在电绝缘层结构200上的第一导电层结构300、以及在电绝缘层结构200上与第一导电层结构300相反地设置的第二导电层结构400。第一导电层结构300被部分地去除或图案化以获得第一被覆盖部分221和第一未覆盖部分222，在第一被覆盖部分221处，电绝缘层结构200被第一导电层结构300覆盖，在第一未覆盖部分222处，电绝缘层结构200未被第一导电层结构300覆盖。第二导电层结构400被部分地去除或图案化以获得第二被覆盖部分223和第二未覆盖部分224，在第二被覆盖部分223处，电绝缘层结构200被第二导电层结构400覆盖，在第二未覆盖部分224处，电绝缘层结构200未被第二绝缘层结构400覆盖。
在步骤S11中，将第一另外的电绝缘层结构500层压在第一导电层结构300上，并且将第二另外的电绝缘层结构600层压在第二导电层结构400上。
步骤S12示出了根据现有技术所得到的部件承载件100。在现有技术的部件承载件100的示例中，第一导电层结构300的厚度小于第二导电层结构400的厚度，这导致所谓的铜不对称。为了实现第一另外的电绝缘层结构500和第二另外的电绝缘层结构600的相同的电介质厚度，第二另外的电绝缘层结构600必须比第一另外的电绝缘层结构500厚，这可能导致部件承载件100的翘曲。由体积收缩引起的应力在第一另外的电绝缘层结构500和第二另外的电绝缘层结构600中将是不同的，这导致部件承载件100的应力不平衡。简而言之，第一导电层结构300和第二导电层结构400的厚度的不同将影响部件承载件100的翘曲。
发明内容
本发明的目的是提供一种部件承载件及制造所述部件承载件的方法，通过该制造方法可以避免或减少部件承载件的翘曲。该目的根据本发明来实现。
根据本发明的示例性实施例，部件承载件包括具有第一电绝缘层结构和设置在第一电绝缘层结构上的第一导电层结构的叠置件，其中第一电绝缘层结构包括被第一导电层结构覆盖的至少一个第一被覆盖部分和未被第一导电层结构覆盖的至少一个第一未覆盖部分。第一电绝缘层结构在至少一个第一未覆盖部分处包括凹部。
根据本发明的另一示例性实施例，提供了一种制造部件承载件的方法，其中该方法包括以下步骤：提供具有第一电绝缘层结构和设置在第一电绝缘层结构上的第一导电层结构的叠置件；部分地去除或图案化第一导电层结构以获得至少一个第一被覆盖部分和至少一个第一未覆盖部分，在所述至少一个第一被覆盖部分处，第一电绝缘层结构被第一导电层结构覆盖，在至少一个第一未覆盖部分处，第一电绝缘层结构未被第一导电层结构覆盖。在第一电绝缘层结构中且在至少一个第一未覆盖部分处形成凹部。
根据本发明的另一示例性实施例，设计部件承载件的方法包括按以下顺序的步骤：a)实施上述制造部件承载件的方法的步骤；b)测量部件承载件的翘曲(变形)；c)判定翘曲是否是可允许的；d)在翘曲是不可允许的情况下，重复步骤a)和b)，同时改变至少一个凹部的数目、位置和/或深度；否则f)在翘曲是可允许的情况下，通过使用至少一个凹部的数目、位置和/或深度来设计部件承载件。
例如可以通过等离子蚀刻、反应离子蚀刻、选择性激光介电去除、选择性喷砂或任意其他种类的机械材料去除方法制成的至少一个凹部可以帮助控制在第一导电层结构上层积诸如第一另外的电绝缘层结构之类的另外的电介质所需要的树脂的体积，并且用户因此可以限定电介质层的厚度以便平衡变形和翘曲。在固化电介质材料期间可能发生的体积收缩可以在部件承载件的顶侧和底侧得到平衡。
可以设想，部件承载件包括多个第一未覆盖部分，其中多个第一未覆盖部分中的仅一个或仅一些第一未覆盖部分设置有相应的凹部以使得存在至少一个没有凹部的第一未覆盖部分。一个或多个凹部的数目和尺寸可以通过上述设计部件承载件的方法中的DOE(实验设计)来确定。例如，可以例如虚拟地基于虚拟部件承载件设计或模型来模拟翘曲性能，并且在物理部件承载件上进一步研究翘曲性能。例如，可以在单位水平上测量部件承载件的翘曲。可以分析翘曲的根本原因，并且可以通过模拟来获取翘曲优化。替代地，可以制定DOE计划以通过去除/蚀刻第一电绝缘层结构的不同量的树脂来证明观念和翘曲减小趋势。
随着其体积的优化，本发明在第一另外的电绝缘层结构和第二另外的电绝缘层结构处实现了平衡的应力比。结果，本发明提供了改进的产量并且实现了不对称的积层，同时所述制造方法易于控制。不对称积层的示例是具有不对称的层厚度或层数的积层。
在下文中，将解释本发明的其他示例性实施例。
在一个实施例中，特别是通过等离子体蚀刻、反应离子蚀刻、选择性激光介电去除或选择性喷砂形成凹部的步骤被实施成使得第一电绝缘层结构在第一被覆盖部分中的厚度大于第一电绝缘层结构在第一未覆盖部分中的厚度。上述厚度之差(即，去除/蚀刻深度)可以在1至25μm之间。等离子气体可以是Ar、CF4、O2、SF6或任意其他合适的气体。
任意类型的去除电介质材料以形成凹部都是可能的。选择性激光介电去除可以选择性地去除材料，而无需其他处理步骤。对于等离子蚀刻和选择性喷砂，可以使用掩模以便选择性地去除材料，因为这些去除技术可以一次覆盖整个叠置件表面。经去除/蚀刻的凹部可以通过期望的材料进行填充以增加能够抵消叠置件的体积收缩行为的材料体积。
在一个实施例中，在第一被覆盖部分和第一未覆盖部分中的第一电绝缘层结构由相同的材料一体地形成。术语“由相同的材料一体地形成”可以解释为至少一个第一被覆盖部分尚未被沉积或层压在第一电绝缘层结构的其余部分上。
在一个实施例中，叠置件还包括可以与第一电绝缘层结构相同的第二电绝缘层结构和设置在第二电绝缘层结构上的第二导电层结构，其中该方法还包括：部分地去除或图案化第二导电层结构以获得至少一个第二被覆盖部分和至少一个第二未覆盖部分，在所述至少一个第二被覆盖部分处，第二电绝缘层结构被第二导电层结构覆盖，在所述至少一个第二未覆盖部分处，第二电绝缘层结构未被第二导电层结构覆盖；在第一导电层结构上设置第一另外的电绝缘层结构；在第二导电层结构上设置第二另外的电绝缘层结构；其中第一另外的电绝缘层结构在第一未覆盖部分处的厚度不等于第二另外的电绝缘层结构在第二未覆盖部分处的厚度。术语“不等于”可以解释为上述厚度之差大于5％，优选地大于10％。
第一另外的电绝缘层结构和第二另外的电绝缘层结构可以是预浸料，诸如FR-4或
Figure BDA0002454318610000041
(味之素积层膜)。其他可能的材料可以是光成像电介质(PID)。第一另外的电绝缘层结构和第二另外的电绝缘层结构可以被层压或模制。
在一个实施例中，第一导电层结构的厚度小于第二导电层结构的厚度。
在一个实施例中，第一电绝缘层结构的所有第一被覆盖部分之和与整个第一电绝缘层结构之间的表面比率小于90％。事实证明，当金属(铜)分布小于90％时，可以实现对第一另外的电绝缘层结构的极好的体积控制。
在一个实施例中，第一另外的电绝缘层结构由具有除玻璃纤维之外的填料的树脂(诸如预浸料或
Figure BDA0002454318610000051
)制成。事实证明，当树脂不含玻璃纤维时，可以获得优异的去除/蚀刻效果。通常，对于翘曲问题，填料颗粒应当尽可能小。但是，有时需要相对较大的填料颗粒才能在堆积叠置件中实现改善的铜附着。因此，填料类型需要根据所需要的粗糙度进行调节，并且只要第一另外的电绝缘层结构的树脂中没有玻璃纤维或玻璃纤维毡，则所有尺寸和类型都是可能的(玻璃填料、陶瓷填料、以及不含填料)。意图在于控制或抵消由树脂的体积收缩引起的翘曲效果，其中受控的体积收缩用于减少残余应力以平衡翘曲。基于部件承载件的特定设计，确定用于形成凹部的材料去除。翘曲函数可以提供有关必须除去多少材料以及有关多层部件承载件中的哪一层的信息。结果，可以从一个层、几个层或甚至所有层上去除材料。例如，在多层部件承载件中，如果仅一个或一些层对于翘曲是关键的，则该方法仅应用于关键层以便控制翘曲。正是遵循特定的部件承载件设计，(一个或多个)其他层可以设有或不设有填料，和/或正是遵循特定的部件承载件设计，(一个或多个)其他层甚至可以在第一电绝缘层结构中的至少一个第一未覆盖部分处没有任意凹部。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够在其上和/或在其中容纳一个或更多个部件以提供机械支撑和/或电连接的任意支撑结构。换而言之，部件承载件可以被构造成用于部件的机械承载件和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机中介层和IC(集成电路)基板中的一者。部件承载件也可以是组合上述类型的部件承载件中的不同部件承载件的混合板。
在一个实施例中，部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的叠置件。例如，部件承载件可以是特别地通过施加机械压力和/或热能而形成的、所提及的(一个或更多个)电绝缘层结构和(一个或更多个)导电层结构的层压件。所提到的叠置件可以提供板状的部件承载件，所述板状的部件承载件能够为其他部件提供大的安装表面、并且仍然非常薄且紧凑。术语“层结构”可以特别地表示连续层、图案化的层或在共同平面内的多个非连续的岛。
在一个实施方案中，部件承载件被成形为板。这有助于紧凑的设计，其中，部件承载件仍然为在其上安装部件提供了很大的基部。此外，特别地，例如裸管芯作为嵌入的电子部件的示例，由于裸管芯的厚度较小，因此可以被方便地嵌入到诸如印刷电路板之类的薄板中。
在一个实施例中，部件承载件被构造为印刷电路板、基板(特别是IC基板)和中介层中的一者。
在该方法的实施例中，c是第一另外的电绝缘层结构在第一被覆盖部分处的厚度，d是第一导电层结构在第一被覆盖部分处的厚度，e是凹部的深度，其中e是基于c、d而选择的以使得部件承载件的翘曲减小或者最小化。在优选实施例中，e是通过使用具有给定的c、d的值的仿真模型和/或使用翘曲函数而选择的，该翘曲函数将翘曲成像为具有给定的c、d的值的e的函数。
在该方法的实施例中，a是第二另外的电绝缘层结构在第二被覆盖部分处的厚度，b是第二导电层结构在第二被覆盖部分处的厚度，c是第一另外的电绝缘层结构在第一被覆盖部分处的厚度，d是第一导电层结构在第一被覆盖部分处的厚度，e是凹部的深度；其中e是基于a、b、c、d而选择的以使得部件承载件的翘曲减小或者最小化。在优选实施例中，e是通过使用具有给定的a、b、c、d的值的仿真模型和/或使用翘曲函数而选择的，该翘曲函数将翘曲成像为具有给定的a、b、c、d的值的e的函数。
如上所述，意图在于控制或抵消由树脂的体积收缩引起的翘曲效果，其中受控的体积收缩用于减少残余应力以平衡翘曲。基于部件承载件的用户设计，确定用于形成凹部的材料去除。翘曲函数可以提供有关必须除去多少材料以及有关多层部件承载件中的哪一层的信息。结果，可以从一个层、几个层或甚至所有层上去除材料。例如，在多层部件承载件中，如果仅一个层对于翘曲是关键的，则该方法仅应用于该层以控制翘曲。
关于凹部在第一未覆盖部分处的形状，任意形状是可能的。例如，凹部的形状可以是底部为矩形的长方体，其中凹部的壁垂直于底部。凹部也可以具有U形或V形横截面。凹部的形状也可以基于在模拟期间获得的翘曲函数来确定。
在一个实施例中，第一电绝缘层结构包括未被第一导电层结构覆盖的多个第一未覆盖部分；以及第一电绝缘层结构包括多个第一未覆盖部分中的未形成有凹部的至少一个第一未覆盖部分。例如，部件承载件可以包括电力部分的至少一部分和控制部分的至少一部分，其中控制部分被构造为控制电力部分。电力部分和控制部分至少部分地由第一导电层结构形成，并且控制部分包括凹部，并且电力部分包括多个第一未覆盖部分中的未形成有凹部的至少一个第一未覆盖部分。
换言之，本发明适用于细线应用，诸如用于控制部分，以及适用于相对厚的铜应用，诸如用于电力部分。
通过选择性地去除材料/体积以形成凹部，翘曲行为不仅可以竖向地得到补偿(顶部/底部)，即，关于竖向堆叠的两个不同层上的体积收缩和/或CTE的不匹配，还可以在单个层内在水平差异方面得到补偿，即，在同一层中的体积收缩和/或CTE不匹配方面，例如，在其中电力部分和控制部分位于同一高度的部件承载件中。因此，本发明对于具有电力部分和控制部分的电力应用特别有利，其中电力部分的区域基本上没有铜，而控制部分的铜通常较少，但是通常存在较大的第一电绝缘层结构。因此，必须在例如控制部分的较少铜的区域中通过形成凹部来进行翘曲补偿。
在另一实施例中，电力部分和控制部分均可以包括至少一个凹部，其中电力部分中的凹部的深度小于控制部分中的凹部的深度。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示通过将若干导电层结构与若干电绝缘层结构例如通过施加压力和/或通过供应热能而形成的板状的部件承载件。作为PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包含树脂和/或玻璃纤维、所谓的预浸料或FR4材料。各种导电层结构可以通过如下过程以期望的方式彼此连接：例如通过激光钻孔或机械钻孔而形成穿过层压件的通孔，并通过用导电材料(特别是铜)填充所述通孔，从而形成作为通孔连接部的过孔。除了可以被嵌入印刷电路板中的一个或更多个部件之外，印刷电路板通常被构造成用于在板状的印刷电路板的一个或两个相反的表面上容纳一个或更多个部件。它们可以通过焊接连接到相应的主表面。PCB的电介质部分可以由具有增强纤维(诸如玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以特别地表示小型的部件承载件。相对于PCB，基板可以是其上可以安装一个或更多个部件的相对较小的部件承载件，并且可以充当一个或多个芯片与另一PCB之间的连接介质。例如，术语“基板”可以具有与要安装在其上的部件(特别是电子部件)基本上相同的尺寸(例如，在芯片尺寸封装(CSP)的情况下)。更具体地，基板可以被理解为用于电连接或电网络的承载件以及与印刷电路板(PCB)相当的部件承载件，但是所述基板具有相对较高密度的侧向和/或竖向设置的连接部。侧向连接部是例如传导路径，而竖向连接部可以是例如钻孔。这些侧向和/或竖向连接部设置在基板内，并且可用于提供(特别是IC芯片的)所容置的部件或未容置的部件(例如裸管芯)与印刷电路板或中间印刷电路板的电连接和/或机械连接。因此，术语“基板”还可以包括“IC基板”。基板的电介质部分可以由具有增强颗粒(诸如增强球，特别是玻璃球)的树脂构成。
基板或中介层可以包含：至少一层玻璃、硅(Si)或可光成像的有机材料或干蚀刻的有机材料；或者基板或中介层可以由至少一层玻璃、硅(Si)或可光成像的有机材料或干蚀刻的有机材料组成，所述有机材料例如是环氧基积层材料(例如环氧基积层膜)或聚合物复合物例如聚酰亚胺、聚苯并恶唑或苯并环丁烯。
在一个实施例中，所述至少一个电绝缘层结构包括以下项中的至少一者：树脂(诸如增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂)、氰酸酯树脂、聚亚苯基衍生物、玻璃(特别是玻璃纤维、多层玻璃、类玻璃材料)、预浸料(诸如FR-4或FR-5)、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基积层膜、聚四氟乙烯(特氟隆)、陶瓷和金属氧化物。也可以使用例如由玻璃(多层玻璃)制成的增强材料，诸如网状物、纤维或球。虽然预浸料特别是FR4对于刚性的PCB来说通常是优选的，但是对于基板也可以使用其他材料，特别是环氧基积层膜或光成像电介质材料。对于高频应用，可以在部件承载件中施用诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂、低温共烧陶瓷(LTCC)或其他的低DK材料、较低DK材料、超低DK材料之类的高频材料作为电绝缘层结构。
在一个实施例中，所述至少一个导电层结构可以包含铜、铝、镍、银、金、钯和钨中的至少一者。虽然铜通常是优选的，但是其他材料或其涂层形式也是可能的，特别是涂覆有例如石墨烯之类的超导材料。
所述至少一个部件可以选自：非导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝)、传热单元(例如热管)、光导元件(例如光波导或光导体连接件)、光学元件(例如透镜)、电子部件、或者上述的组合。例如，所述部件可以是有源电子部件、无源电子部件、电子芯片、存储装置(例如DRAM或其他数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、发光二极管、光电耦合器、电压转换器(例如DC/DC转换器或AC/DC转换器)、密码部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电***(MEMS)、微处理器、电容器、电阻器、电感、蓄能器、开关、摄像机、天线、逻辑芯片和能量收集单元。但是，可以在部件承载件中嵌入其他部件。例如，磁性元件可以被用作部件。这种磁性元件可以是永磁元件(诸如铁磁元件、反铁磁元件、多铁性元件或亚铁磁元件，例如铁氧体芯)，或者这种磁性元件可以是顺磁元件。然而，该部件也可以是例如板中板构型的基板、中介层或另外的部件承载件。部件可以被表面安装在部件承载件上和/或可以被嵌入部件承载件内部。此外，也可以使用其他部件，特别是那些产生和发射电磁辐射和/或对从环境传播的电磁辐射敏感的部件作为部件。
在一个实施例中，部件承载件是层压型部件承载件。在这样的实施方式中，部件承载件是通过施加压力和/或热量而叠置并连接在一起的多层结构的组合件。
在处理部件承载件的内部层结构之后，可以用一个或更多个另外的电绝缘层结构和/或导电层结构对称地或不对称地(特别是通过层压)覆盖经处理的层结构的一个或两个相反的主表面。换言之，可以持续进行积层直到获取期望的层数。
在电绝缘层结构和导电层结构的叠置件的形成完成之后，可以对所获得的层结构或部件承载件进行表面处理。
特别地，就表面处理而言，可以将电绝缘的阻焊剂施加到层叠置件或部件承载件的一个或两个相反的主表面。例如，可以在整个主表面上形成诸如阻焊剂并且随后对阻焊剂层进行图案化以暴露一个或更多个导电表面部分，这些导电表面部分将用于将部件承载件电耦合到电子***。可以有效地保护部件承载件的保持被阻焊剂覆盖的表面部分免受氧化或腐蚀，特别是包含铜的表面部分。
就表面处理而言，还可以选择性地将表面修整施加到部件承载件的暴露的导电表面部分。这样的表面修整可以是在部件承载件的表面上的暴露的导电层结构(诸如焊盘、导电迹线等，特别是包括铜或由铜组成的)上的导电覆盖材料。如果不保护这样的暴露的导电层结构，则暴露的导电部件承载件材料(特别是铜)可能会氧化，从而降低部件承载件的可靠性。然后，可以将表面修整形成为例如表面安装部件与部件承载件之间的界面。表面修整具有保护暴露的导电层结构(特别是铜线路)并且例如通过焊接来实现与一个或多个部件的接合过程的功能。用于表面修整的适当的材料的示例是有机可焊性防腐剂(OSP)、化学镍浸金(ENIG)、金(特别是硬金)、化学锡、镍金、镍钯等。
从下面将描述的实施例的示例中，本发明的以上限定的方面和其他方面将变得很清楚，并且将参考这些实施例的示例说明本发明的以上限定的方面和其他方面。
附图说明
图1示出了根据本发明的示例性实施例的部件承载件的截面图。
图2示出了根据本发明的示例性实施例的制造部件承载件的方法。
图3示出了设计部件承载件的方法。
图4示出了根据现有技术的制造部件承载件的方法。
附图中的图示是示意性的。在不同的附图中，相似或相同的元素具有相同的附图标记。
具体实施方式
图1示出了根据本发明的示例性实施例的部件承载件1的截面图。部件承载件1包括叠置件，该叠置件具有第一电绝缘层结构2和设置在第一电绝缘层结构2上的第一导电层结构3。第一导电层结构3可以包括铜并且可以通过常规的光刻和蚀刻方法来形成。第一电绝缘层结构2包括被第一导电层结构3覆盖的多个第一被覆盖部分21和未被第一导电层结构3覆盖的多个第一未覆盖部分22。第一电绝缘层结构2在连接到第一导电层结构3的表面处在多个第一未覆盖部分22中的每个第一未覆盖部分22处包括凹部。第一电绝缘层结构2因此具有图案化结构。
第一电绝缘层结构2在第一被覆盖部分21中的厚度t1大于第一电绝缘层结构2在第一未覆盖部分22中的厚度t2。第一电绝缘层结构2可以是多层结构或单层结构。然而，第一电绝缘层结构2可以是在每一侧具有除玻璃纤维之外的玻璃颗粒和/或铜的树脂层。第一电绝缘层结构2可以包括芯，在该芯上设置有不包括玻璃纤维的另外的电介质层。但是，这样的另外的电介质层可以——但不需要——在每一侧都包括玻璃颗粒。例如，凹部可以形成在这样的另外的电介质层的未覆盖部分处。
优选地，第一电绝缘层结构2的图案和第一导电层结构3的图案可以彼此相对应或者是相同的。凹部的深度——即，t1与t2之差——可以优选地在介于1μm与25μm之间的范围内。
第一被覆盖部分21和第一未覆盖部分22中的第一电绝缘层结构2由相同的材料一体形成。术语“由相同的材料一体形成”可以解释为：第一被覆盖部分21没有被沉积或层压在第一电绝缘层结构2的其余部分上。
叠置件还包括第二电绝缘层结构2和设置在第二电绝缘层结构2上的第二导电层结构4，第二电绝缘层结构2在此与第一电绝缘层结构2相同。第一导电层结构3的厚度t3小于第二导电层结构4的厚度t4。即使第一导电层结构3和第二导电层结构4的图案在图1中看起来相似，但是第一导电层结构3和第二导电层结构4的图案不必相似或对称。
第二导电层结构4可以通过常规的光刻和蚀刻方法形成。第二电绝缘层结构2包括被第二导电层结构4覆盖的多个第二被覆盖部分23和未被第二导电层结构4覆盖的多个第二未覆盖部分24。
部件承载件1还包括设置在第一导电层结构3上的第一另外的电绝缘层结构5和设置在第二导电层结构4上的第二另外的电绝缘层结构6。第一另外的电绝缘层结构5和第二另外的电绝缘层结构6通常包含电介质材料。第一另外的电绝缘层结构5在第一未覆盖部分22处的厚度不等于第二另外的电绝缘层结构6在第二未覆盖部分24处的厚度。术语“不等于”可以解释为：上述两个厚度之差大于5％，优选地大于10％。
在替代实施例中，第二电绝缘层结构2的连接到第二导电层结构4的表面也可以被图案化。特别地，第二电绝缘层结构2可以在连接到第二导电层结构4的表面处在多个第二未覆盖部分24中的每个第二未覆盖部分24处包括凹部。优选地，第二电绝缘层结构2的图案和第二导电层结构4的图案可以彼此相对应或者是相同的。第二电绝缘层结构2中的连接到第二导电层结构4的表面处的图案的高度可以优选地在1至25μm的范围内。在这种情况下，第一另外的电绝缘层结构5在第一未覆盖部分22处的厚度可以小于第二另外的电绝缘层结构6在第二未覆盖部分24处的厚度。
第一电绝缘层结构2的所有第一被覆盖部分21之和与整个第一电绝缘层结构2之间的表面比率小于90％，因为可以良好地控制部件承载件1的翘曲。
第一另外的电绝缘层结构5由具有除玻璃纤维之外的填料的树脂制成以获取优异的去除/蚀刻效果。通常，对于翘曲问题，填料颗粒应当尽可能小。但是，有时需要相对较大的填料颗粒来在积层叠置件中实现改善的铜附着。因此，填料类型需要根据所需要的粗糙度进行调节，并且只要第一另外的电绝缘层结构2的树脂中没有玻璃纤维或玻璃纤维毡，则所有尺寸和类型都是可能的(玻璃填料、陶瓷填料、还有不含填料)。
第一另外的电绝缘层结构5可以具有与第一电绝缘层结构2不同的膨胀/翘曲/固化行为以便抵消翘曲。然而，在最佳情况下，第一电绝缘层结构2和第一另外的电绝缘层结构5以及第二另外的电绝缘层结构6可以是相同的电介质材料。应当注意，抵消翘曲行为不仅取决于材料的选择，而且还可能由于不同的固化时刻而发生。例如，当形成凹部时，第一电绝缘层结构2可以已经被固化，而第一另外的电绝缘层结构5和第二另外的电绝缘层结构6仅在稍后阶段被固化。由此，第一另外的电绝缘层结构5可以抵消翘曲行为/体积收缩。
部件承载件1可以包括以下特征中的至少一个特征：部件承载件1包括表面安装在部件承载件1上和/或嵌入在部件承载件1中的至少一个部件，其中所述至少一个部件特别地选自：电子部件、非导电嵌体和/或导电嵌体、传热单元、光导元件、光学元件、桥接件、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储装置、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、密码部件、发射器和/或接收器、机电换能器、致动器、微机电***、微处理器、电容器、电阻器、电感、蓄能器、开关、摄像机、天线、磁性元件、另外的部件承载件1和逻辑芯片；其中所述部件承载件1的所述导电层结构中的至少一个导电层结构包括铜、铝、镍、银、金、钯和钨中的至少一者，所提及的材料中的任一材料可选地涂覆有诸如石墨烯之类的超导材料；其中所述电绝缘层结构包括以下项中的至少一者：树脂，特别是增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂；FR-4；FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层膜；聚四氟乙烯；陶瓷和金属氧化物；其中，所述部件承载件1被成形为板；其中，所述部件承载件1被构造为印刷电路板、基板和中介层中的一者；其中，所述部件承载件1被构造为层压型的部件承载件1。
图2示出了制造根据本发明的示例性实施例的部件承载件1的方法。
在步骤S1中，提供具有第一电绝缘层结构2和设置在第一电绝缘层结构2上的第一导电层结构3的叠置件。部分去除或图案化第一导电层结构3以获得多个第一被覆盖部分21和多个第一未覆盖部分22，在多个第一被覆盖部分21处，第一电绝缘层结构2被第一导电层结构3覆盖，在多个第一未覆盖部分22处，第一电绝缘层结构2未被第一导电层结构3覆盖。第一导电层结构3的图案化可以例如通过光刻和蚀刻方法来实施。优选地，第一电绝缘层结构2的所有第一被覆盖部分21之和与整个第一电绝缘层结构2之间的表面比率小于90％以使得可以良好地控制部件承载件1的翘曲。
叠置件还包括第二电绝缘层结构2和在第二电绝缘层结构2上与第一导电层结构3相反地设置的第二导电层结构4，这里的第二电绝缘层结构2与第一电绝缘层结构2是相同的。部分去除或图案化第二导电层结构4以获得多个第二被覆盖部分23和多个第二未覆盖部分24，在多个第二被覆盖部分23处，第二电绝缘层结构2被第二导电层结构4覆盖，在多个第二未覆盖部分24处，第二电绝缘层结构2未被第二导电层结构4覆盖。第二导电层结构4的图案化可以通过例如光刻和蚀刻方法来实施。第一导电层结构3的厚度t3小于第二导电层结构4的厚度t4。
在步骤S2中，在第一电绝缘层结构2中且在每个第一未覆盖部分22处形成凹部。步骤S2可以通过等离子体蚀刻、反应离子蚀刻、选择性激光介电去除或选择性喷砂来实施。去除/蚀刻深度可以在1μm至25μm之间。等离子气体可以是Ar、CF4、O2、SF6或任意其他合适的气体。
步骤S3示出了所得到的叠置件，其中第一电绝缘层结构2在第一被覆盖部分21中的厚度t1大于第一电绝缘层结构2在第一未覆盖部分22中的厚度t2。上述厚度之差是去除/蚀刻深度，该去除/蚀刻深度优选地可以在1μm至25μm的范围内。显然，在第一被覆盖部分21和第一未覆盖部分22中的第一电绝缘层结构2由相同的材料一体地形成，因为第一未覆盖部分22仅是被去除/蚀刻的。
在步骤S4和S5中，在第一导电层结构3上设置第一另外的电绝缘层结构5，并且在第二导电层结构4上设置第二另外的电绝缘层结构6。第一另外的电绝缘层结构5和第二另外的电绝缘层结构6可以通过层压或通过模制来设置。优选地，第一另外的电绝缘层结构5由具有除玻璃纤维之外的填料的树脂制成。树脂可以具有FR-4或
Figure BDA0002454318610000161
的基质。
第一另外的电绝缘层结构5在第一未覆盖部分22处的厚度优选地不等于第二另外的电绝缘层结构6在第二未覆盖部分24处的厚度，其中术语“不等于”可以解释为上述两个厚度之差大于5％，优选地大于10％。
第一另外的电绝缘层结构5在第一未覆盖部分22处的厚度和第二另外的电绝缘层结构6在第二未覆盖部分24处的厚度以及因此它们的体积收缩被选择成使得翘曲减小或最小化。
根据图1，c是第一另外的电绝缘层结构5在第一被覆盖部分21处的厚度，d是第一导电层结构3在第一被覆盖部分21处的厚度，并且e是凹部的深度。可以执行上述步骤S2至S5以使得e是基于c和d而选择的以使得部件承载件1的翘曲减小或最小化。例如，该选择可以基于反复试验的概念来进行。在替代实施例中，e可以通过使用具有给定的c和d的值的仿真模型和/或通过使用翘曲函数w(e)来选择，该翘曲函数w(e)将翘曲w成像为具有给定的c和d的值的e的函数。
根据图1，a是第二另外的电绝缘层结构6在第二被覆盖部分23处的厚度，b是第二导电层结构4在第二被覆盖部分23处的厚度。上述步骤S2至S5还可以被实施以使得e是基于a、b、c和d而选择的以使得部件承载件1的翘曲减小或最小化。例如，该选择可以基于反复试验的概念来进行。在替代实施例中，e可以通过使用具有给定的a、b、c和d的值的仿真模型和/或通过使用翘曲函数w(e)来选择，该翘曲函数w(e)将翘曲w成像为具有给定的a、b、c和d的值的e的函数。
意图在于，由第一电绝缘层结构2的体积收缩影响或抵消翘曲力，其中体积收缩用于减少残余应力以平衡翘曲。基于部件承载件1的用户设计，确定用于形成凹部的材料去除。翘曲函数w(e)可以提供有关必须除去多少材料以及有关多层部件承载件中的哪层的信息。结果，可以从一个层、几个层或甚至所有层上去除材料。
关于凹部在第一未覆盖部分22处的形状，任意形状都是可能的。例如，凹部的形状可以是底部为矩形的长方体，其中凹部的壁垂直于底部。凹部也可以具有U形或V形的横截面。而且，凹部的形状也可以基于在模拟期间获取的翘曲函数w(e)来确定。
第一电绝缘层结构2包括未被第一导电层结构3覆盖的多个第一未覆盖部分22。尽管多个第一未覆盖部分22中的所有第一未覆盖部分22在图1的实施例中设置有对应的凹部，但是该实施例可以被修改为：第一电绝缘层结构2包括多个第一未覆盖部分22中的未形成有凹部的至少一个第一未覆盖部分22。例如，部件承载件1可以包括电力部分的至少一部分和控制部分的至少一部分，其中控制部分被构造为控制电力部分，并且电力部分和控制部分至少部分地由第一导电层结构3形成。控制部分可以包括凹部，并且电力部分可以包括多个第一未覆盖部分22中未形成有凹部的至少一个第一未覆盖部分22。
换言之，本发明适用于细线应用，诸如用于控制部分，以及适用于相对较厚的铜应用，诸如用于电力部分。通过选择性地去除材料/体积以形成凹部，翘曲行为不仅可以竖向于顶部/底部得到补偿，即，在竖向堆叠的两个不同层上的CTE和/或体积收缩中的不匹配方面，还可以在单个层(例如，第一导电层结构3)内在水平差异方面得到补偿，即，在同一层中的CTE和/或体积收缩中的不匹配方面，例如，在电力部分和控制部分位于同一高度的部件承载件中。因此，本发明对于具有电力部分和控制部分的电力应用特别有利，其中电力部分的区域基本上没有铜，而控制部分的铜通常较少，但是通常存在较大的第一电绝缘层结构。因此，通过必须在例如控制部分中的较少铜的区域中形成(一个或多个)凹部来进行翘曲补偿。
在另一变形中，电力部分和控制部分均可以包括至少一个凹部，其中电力部分中的凹部的深度小于控制部分中的凹部的深度。
图3示出了设计部件承载件1的方法。
在步骤30中，实施根据上述制造部件承载件1的方法的步骤。
在步骤31中，测量部件承载件1的翘曲。
在步骤32中，确定所测量的翘曲是否是可允许的。
如果在步骤32中判定翘曲是不可允许的(否)，则重复步骤30和步骤31，同时改变至少一个凹部的数目、位置和/或深度。
否则，如果在步骤32中判定翘曲是可允许的(是)，则该方法进行到步骤33，在步骤33中，通过使用其中翘曲是可允许的至少一个凹部的数目、位置和/或深度来设计最终的部件承载件1。
图3中的步骤也可以通过计算机实现的方法来实施，在该方法中，使用部件承载件100的软件模型。
在本发明中，可以确定第一电绝缘层结构2的树脂的去除/蚀刻量以平衡部件承载件1的翘曲或翘曲力。最终应力行为可以表示为铜分布、铜厚度、前几层的几何形状等的函数。
虽然通常很难影响所使用材料的内在价值，诸如CTE(热膨胀系数)，但是当在层压第一另外的电绝缘层结构5之前去除/蚀刻掉第一电绝缘层结构2的在第一未覆盖部分22处的电介质材料时，与层压期间的b阶段电介质(例如，预浸料或
Figure BDA0002454318610000181
)的体积紧密相关的体积收缩力可能会受到影响。结果，对第一电绝缘层结构2的总电介质厚度几乎没有影响，因为在随后的步骤中，通过可以层压在叠置件的顶部和底部的第一另外的电绝缘层结构5(例如，预浸料或
Figure BDA0002454318610000182
)来填充第一电绝缘层结构2的在第一未覆盖部分22处的经去除/蚀刻的区域。因此，本发明在对于翘曲优化的设计中提供了优点。
本发明提供了一种用于翘曲管理的设计方法，其中可变体积将对翘曲性能有很大的影响(例如，电介质材料和/或CTE的收缩对翘曲有很大的影响)。这也减少了材料选择的影响，并且因此允许考虑更广泛的材料类别。本发明允许下一水平的不对称设计概念(就铜厚度和电介质厚度而言和/或就层数而言是不对称的)。本发明的方法也是低成本的方法，其允许扩大设计能力并且可以使用软件方法使用电介质(树脂)体积作为关键变量来对翘曲进行建模。基于软件建模结果，可以可选地将通过选择性地去除材料以形成凹部来产生体积变化与通过选择具有不同CTE的材料以补偿翘曲行为来调整总的CTE相结合。
应当注意，术语“包括”不排除其他元素或步骤，并且“一”或“一者”不排除多个。而且，可以组合结合不同实施例描述的元素。
还应当注意，权利要求中的附图标记不应当被解释为限制权利要求的范围。
本发明的实施不限于附图中所示和上面描述的优选实施例。相反，即使在根本不同的实施例的情况下，使用所示出的解决方案和根据本发明的原理的多种变型也是可能的。

Claims (24)

1.一种部件承载件(1)，所述部件承载件包括：
叠置件，所述叠置件具有第一电绝缘层结构(2)和设置在所述第一电绝缘层结构(2)上的第一导电层结构(3)，其中，
所述第一电绝缘层结构(2)包括被所述第一导电层结构(3)覆盖的至少一个第一被覆盖部分(21)和未被所述第一导电层结构(3)覆盖的至少一个第一未覆盖部分(22)；以及
所述第一电绝缘层结构(2)在所述至少一个第一未覆盖部分(22)处包括凹部。
2.根据权利要求1所述的部件承载件(1)，其中，
所述第一电绝缘层结构(2)在所述第一被覆盖部分(21)中的厚度(t1)大于所述第一电绝缘层结构(2)在所述第一未覆盖部分(22)中的厚度(t2)。
3.根据前述权利要求中的任一项所述的部件承载件(1)，其中，
所述第一被覆盖部分(21)和所述第一未覆盖部分(22)中的所述第一电绝缘层结构(2)由相同的材料一体地形成。
4.根据前述权利要求中的任一项所述的部件承载件(1)，其中，
所述叠置件还包括第二电绝缘层结构(2)和在所述第二电绝缘层结构(2)上与所述第一导电层结构(3)相反地设置的第二导电层结构(4)，其中，
所述第二电绝缘层结构(2)包括被所述第二导电层结构(4)覆盖的至少一个第二被覆盖部分(23)和未被所述第二导电层结构(4)覆盖的至少一个第二未覆盖部分(24)；以及
所述部件承载件(1)还包括设置在所述第一导电层结构(3)上的第一另外的电绝缘层结构(5)和设置在所述第二导电层结构(4)上的第二另外的电绝缘层结构(6)；其中，
所述第一另外的电绝缘层结构(5)在所述第一未覆盖部分(22)处的厚度不等于所述第二另外的电绝缘层结构(6)在所述第二未覆盖部分(24)处的厚度。
5.根据权利要求4所述的部件承载件(1)，其中，
所述第一导电层结构(3)的厚度(t3)小于所述第二导电层结构(4)的厚度(t4)。
6.根据前述权利要求中的任一项所述的部件承载件(1)，其中，
所述第一电绝缘层结构(2)的所有第一被覆盖部分(21)之和与整个所述第一电绝缘层结构(2)之间的表面比率小于90％。
7.根据前述权利要求中的任一项所述的部件承载件(1)，其中，
所述第一另外的电绝缘层结构(5)由具有除玻璃纤维之外的填料的树脂制成。
8.根据前述权利要求中的任一项所述的部件承载件(1)，包括以下特征中的至少一个特征：
所述部件承载件(1)包括被表面安装在所述部件承载件(1)上和/或被嵌入在所述部件承载件(1)中的至少一个部件，其中所述至少一个部件特别地选自：电子部件、非导电嵌体和/或导电嵌体、传热单元、光导元件、光学元件、桥接件、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储装置、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、密码部件、发射器和/或接收器、机电换能器、致动器、微机电***、微处理器、电容器、电阻器、电感、蓄能器、开关、摄像机、天线、磁性元件、另外的部件承载件(1)和逻辑芯片；
其中所述部件承载件(1)的所述导电层结构中的至少一个导电层结构包括铜、铝、镍、银、金、钯和钨中的至少一者，所提及的材料中的任一材料可选地涂覆有诸如石墨烯之类的超导材料；
其中所述电绝缘层结构包括以下项中的至少一者：树脂，特别是增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂；FR-4；FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层膜；聚四氟乙烯；陶瓷和金属氧化物；
其中所述部件承载件(1)被成形为板；
其中所述部件承载件(1)被构造为印刷电路板、基板和中介层中的一者；
其中所述部件承载件(1)被构造为层压型的部件承载件(1)。
9.根据前述权利要求中的任一项所述的部件承载件(1)，其中，
所述第一电绝缘层结构(2)包括未被所述第一导电层结构(3)覆盖的多个第一未覆盖部分(22)；以及
所述第一电绝缘层结构(2)包括所述多个第一未覆盖部分(22)中的未形成有所述凹部的至少一个第一未覆盖部分(22)。
10.根据权利要求9所述的部件承载件(1)，其中，
所述部件承载件(1)包括电力部分的至少一部分和控制部分的至少一部分，其中所述控制部分被构造为控制所述电力部分；
所述电力部分和所述控制部分至少部分地由所述第一导电层结构(3)形成；以及
所述控制部分包括所述凹部，并且所述电力部分包括所述多个第一未覆盖部分(22)中的未形成有所述凹部的所述至少一个第一未覆盖部分(22)。
11.一种制造部件承载件(1)的方法，所述方法包括以下步骤：
提供具有第一电绝缘层结构(2)和设置在所述第一电绝缘层结构(2)上的第一导电层结构(3)的叠置件；
部分地去除所述第一导电层结构(3)以获得至少一个第一被覆盖部分(21)和至少一个第一未覆盖部分(22)，在所述至少一个第一被覆盖部分处，所述第一绝缘层结构(2)被所述第一导电层结构(3)覆盖，在至少一个第一未覆盖部分处，所述第一电绝缘层结构(2)未被所述第一导电层结构(3)覆盖；以及
在所述第一电绝缘层结构(2)中且在所述至少一个第一未覆盖部分(22)处形成凹部。
12.根据权利要求11所述的方法，其中，
特别地通过等离子体蚀刻、反应离子蚀刻、选择性激光介电去除或选择性喷砂来形成所述凹部的步骤被实施成使得所述第一电绝缘层结构(2)在所述第一被覆盖部分(21)中的厚度(t1)大于所述第一电绝缘层结构(2)在所述第一未覆盖部分(22)中的厚度(t2)。
13.根据前述权利要求11和12中的任一项所述的方法，其中，
所述第一被覆盖部分(21)和所述第一未覆盖部分(22)中的所述第一电绝缘层结构(2)由相同的材料一体地形成。
14.根据前述权利要求11至13中的任一项所述的方法，其中，
所述叠置件还包括第二电绝缘层结构(2)和在所述第二电绝缘层结构(2)上与所述第一导电层结构(3)相反地设置的第二导电层结构(4)，其中所述方法还包括：
部分地去除所述第二导电层结构(4)以获得至少一个第二被覆盖部分(23)和至少一个第二未覆盖部分(24)，在所述至少一个第二被覆盖部分处，所述第二电绝缘层结构(2)被所述第二导电层结构(4)覆盖，在所述至少一个第二未覆盖部分处，所述第二电绝缘层结构(2)未被所述第二导电层结构(4)覆盖；
在所述第一导电层结构(3)上设置第一另外的电绝缘层结构(5)；
在所述第二导电层结构(4)上设置第二另外的电绝缘层结构(6)；其中，
所述第一另外的电绝缘层结构(5)在所述第一未覆盖部分(22)处的厚度不等于所述第二另外的电绝缘层结构(6)在所述第二未覆盖部分(24)处的厚度。
15.根据权利要求14所述的方法，其中，
所述第一导电层结构(3)的厚度(t3)小于所述第二导电层结构(4)的厚度(t4)。
16.根据前述权利要求11至15中的任一项所述的方法，还包括：
在所述第一导电层结构(3)上设置第一另外的电绝缘层结构(5)；其中，
c是所述第一另外的电绝缘层结构(5)在所述第一被覆盖部分(21)处的厚度，
d是所述第一导电层结构(3)在所述第一被覆盖部分(21)处的厚度，以及
e是所述凹部的深度；其中，
e是基于c、d而选择的，以使得所述部件承载件(1)的翘曲减小或者最小化。
17.根据权利要求16所述的方法，其中，
e是通过使用具有给定的c、d的值的仿真模型和/或通过使用翘曲函数(w(e))而选择的，所述翘曲函数(w(e))将翘曲(w)成像为具有给定的c、d的值的e的函数。
18.根据前述权利要求14和15中的任一项所述的方法，其中，
a是所述第二另外的电绝缘层结构(6)在所述第二被覆盖部分(23)处的厚度，
b是所述第二导电层结构(4)在所述第二被覆盖部分(23)处的厚度，
c是所述第一另外的电绝缘层结构(5)在所述第一被覆盖部分(21)处的厚度，
d是所述第一导电层结构(3)在所述第一被覆盖部分(21)处的厚度，以及
e是所述凹部的深度；其中，
e是基于a、b、c、d而选择的，以使得所述部件承载件(1)的翘曲减小或者最小化。
19.根据权利要求18所述的方法，其中，
e是通过使用具有给定的a、b、c、d的值的仿真模型和/或通过使用翘曲函数(w(e))而选择的，所述翘曲函数(w(e))将翘曲(w)成像为具有给定的a、b、c、d的值的e的函数。
20.根据前述权利要求11至19中的任一项所述的方法，其中，
所述第一电绝缘层结构(2)的所有所述第一被覆盖部分(21)之和与整个所述第一电绝缘层结构(2)之间的表面比率小于90％。
21.根据前述权利要求14至20中的任一项所述的方法，其中：
所述第一另外的电绝缘层结构(5)由具有除玻璃纤维之外的填料的树脂制成。
22.根据前述权利要求11至21中的任一项所述的方法，其中，
所述第一电绝缘层结构(2)包括未被所述第一导电层结构(3)覆盖的多个第一未覆盖部分(22)；以及
所述第一电绝缘层结构(2)包括所述多个第一未覆盖部分(22)中的未形成有所述凹部的至少一个第一未覆盖部分(22)。
23.根据权利要求22所述的方法，其中，
所述部件承载件(1)包括电力部分的至少一部分和控制部分的至少一部分，其中所述控制部分被构造为控制所述电力部分；
所述电力部分和所述控制部分至少部分地由所述第一导电层结构(3)形成；以及
所述控制部分包括所述凹部，并且所述电力部分包括所述多个第一未覆盖部分(22)中的未形成有所述凹部的所述至少一个第一未覆盖部分(22)。
24.一种设计部件承载件的方法(1)，所述方法包括按以下顺序的步骤：
a)实施根据权利要求11至23中的任一项所述的制造部件承载件(1)的方法的步骤；
b)测量所述部件承载件(1)的翘曲；
c)判定所测得的翘曲是否是可允许的；
d)在所述翘曲是不可允许的情况下，重复所述步骤a)和所述步骤b)，同时改变至少一个所述凹部的数目、位置和/或深度；否则f)在所述翘曲是可允许的情况下，通过使用至少一个所述凹部的数目、位置和/或深度来设计所述部件承载件(1)。
CN202010301924.0A 2020-04-16 2020-04-16 部件承载件以及制造和设计部件承载件的方法 Pending CN113540029A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010301924.0A CN113540029A (zh) 2020-04-16 2020-04-16 部件承载件以及制造和设计部件承载件的方法
EP21167304.1A EP3897079A1 (en) 2020-04-16 2021-04-08 Component carrier and method of manufacturing the same
US17/301,756 US11622443B2 (en) 2020-04-16 2021-04-13 Component carrier and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010301924.0A CN113540029A (zh) 2020-04-16 2020-04-16 部件承载件以及制造和设计部件承载件的方法

Publications (1)

Publication Number Publication Date
CN113540029A true CN113540029A (zh) 2021-10-22

Family

ID=75438577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010301924.0A Pending CN113540029A (zh) 2020-04-16 2020-04-16 部件承载件以及制造和设计部件承载件的方法

Country Status (3)

Country Link
US (1) US11622443B2 (zh)
EP (1) EP3897079A1 (zh)
CN (1) CN113540029A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818542B (zh) * 2022-05-12 2023-10-11 慧隆科技股份有限公司 電子元件封裝基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107637183A (zh) * 2015-03-13 2018-01-26 奥特斯奥地利科技与***技术有限公司 包括翘曲稳定结构的部件载体
CN109792846A (zh) * 2016-10-05 2019-05-21 松下知识产权经营株式会社 多层印刷布线板、多层印刷布线板的制造方法
US20190288398A1 (en) * 2018-03-16 2019-09-19 Ibiden Co., Ltd. Printed wiring board

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR100999918B1 (ko) * 2008-09-08 2010-12-13 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US8642897B2 (en) * 2010-10-12 2014-02-04 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101472640B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 회로 기판 및 회로 기판 제조방법
AT515447B1 (de) * 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US9825009B2 (en) * 2015-09-03 2017-11-21 Bridge Semiconductor Corporation Interconnect substrate having cavity for stackable semiconductor assembly, manufacturing method thereof and vertically stacked semiconductor assembly using the same
US10199321B2 (en) * 2015-09-03 2019-02-05 Bridge Semiconductor Corporation Interconnect substrate having cavity for stackable semiconductor assembly, manufacturing method thereof and vertically stacked semiconductor assembly using the same
KR102497595B1 (ko) * 2016-01-05 2023-02-08 삼성전자주식회사 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치
CN108347820B (zh) * 2017-01-25 2020-09-15 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层
CN107911935B (zh) 2017-10-31 2020-05-15 广东和润新材料股份有限公司 一种具有加强筋的pcb板加工方法
KR101963292B1 (ko) * 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
EP4340555A2 (en) * 2018-06-11 2024-03-20 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
CN209572202U (zh) * 2018-10-31 2019-11-01 奥特斯(中国)有限公司 半柔性部件承载件
CN113545181A (zh) * 2019-03-19 2021-10-22 拓自达电线株式会社 屏蔽印制线路板、屏蔽印制线路板的制造方法以及连接构件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107637183A (zh) * 2015-03-13 2018-01-26 奥特斯奥地利科技与***技术有限公司 包括翘曲稳定结构的部件载体
CN109792846A (zh) * 2016-10-05 2019-05-21 松下知识产权经营株式会社 多层印刷布线板、多层印刷布线板的制造方法
US20190288398A1 (en) * 2018-03-16 2019-09-19 Ibiden Co., Ltd. Printed wiring board

Also Published As

Publication number Publication date
US20210329779A1 (en) 2021-10-21
US11622443B2 (en) 2023-04-04
EP3897079A1 (en) 2021-10-20

Similar Documents

Publication Publication Date Title
CN112349676B (zh) 半柔性的部件承载件及其制造方法
CN212064497U (zh) 部件承载件
CN111372369A (zh) 具有部件屏蔽的部件承载件及其制造方法
CN112584611A (zh) 具有延伸穿过多个介电层的通孔的部件承载件
CN111511102B (zh) 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
CN209787552U (zh) 部件承载件结构
US11882648B2 (en) Dielectric layer for component carrier with varying material properties
US11622443B2 (en) Component carrier and method of manufacturing the same
CN210928127U (zh) 部件承载件
US11069622B2 (en) Interposer-type component carrier and method of manufacturing the same
CN116709645A (zh) 制造部件承载件的方法及部件承载件
CN111244063B (zh) 部件承载件及制造部件承载件的方法
CN113133178B (zh) 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法
CN110891366B (zh) 具有感光性介电层和结构化导电层的部件承载件
EP4081005A1 (en) Component carrier
US20230217589A1 (en) Component Carrier With Asymmetric Build-Up And Methods for Determining a Design of And Manufacturing the Same
CN113260170B (zh) 制造部件承载件的方法、混合芯和半成品
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
CN112349678B (zh) 部件承载件及其制造方法
US20230092954A1 (en) Electronic Package with Components Mounted at Two Sides of a Layer Stack
TWM598520U (zh) 通孔中有橋結構、利用可靠性增強參數組合的部件承載件
CN118102575A (zh) 部件承载件
CN115604919A (zh) 部件承载件以及制造部件承载件的方法
CN116033645A (zh) 无芯部件承载件及用于制造无芯部件承载件的方法
CN113130408A (zh) 部件承载件及制造部件承载件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination