JP2010050468A - ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法 - Google Patents

ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法 Download PDF

Info

Publication number
JP2010050468A
JP2010050468A JP2009230498A JP2009230498A JP2010050468A JP 2010050468 A JP2010050468 A JP 2010050468A JP 2009230498 A JP2009230498 A JP 2009230498A JP 2009230498 A JP2009230498 A JP 2009230498A JP 2010050468 A JP2010050468 A JP 2010050468A
Authority
JP
Japan
Prior art keywords
diode
drift layer
layer region
junction barrier
barrier schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009230498A
Other languages
English (en)
Other versions
JP5554042B2 (ja
Inventor
Fanny Dahlqvist
ファニー・ダールクヴィスト
Heinz Lendenmann
ハインツ・レンデンマン
Willy Hermansson
ヴィリー・ヘルマンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2010050468A publication Critical patent/JP2010050468A/ja
Application granted granted Critical
Publication of JP5554042B2 publication Critical patent/JP5554042B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＳｉＣの多くの利点が失われず、静的な動作損失が膨大に増加することがないジャンクション・バリア・ショットキ・ダイオードおよびその製造方法を提供すること。
【解決手段】価電子帯と伝導帯との間に２ｅＶを超えるエネルギーギャップを有する半導体材料のジャンクション・バリア・ショットキ・ダイオードの温度依存性を制御する方法は、このダイオードの製造中に、意図された使用に適合するダイオードの特性の温度依存性を得るように、ダイオードのグリッド部のオン状態抵抗を調節することを含む。
【選択図】図５

Description

本発明は、価電子帯と伝導帯との間に２ｅＶを超えるエネルギーギャップを有する半導体材料で作製したジャンクション・バリア・ショットキ・ダイオードの温度依存性を制御する方法に関する。
現在、そのような方法は知られておらず、そのような方法を目的とする公式化が、本発明の一部をなす。
ジャンクション・バリア・ショットキ・ダイオードは、米国特許第6 104 043号により、既に知られている。そのダイオードは、本発明が直接関連するバンドギャップ材料であるＳｉＣからなる。本発明は、例えばＳｉＣ、ダイヤモンド、ＡｌＮのような、上述の２ｅＶを超えるエネルギーギャップを有する全ての材料のジャンクション・バリア・ショットキ・ダイオードに関するが、特に、ＳｉＣからなるそのようなダイオードに関する。そのため、以下に、そのような材料に関して本発明および本発明によって解決される課題が、限定されることなく明らかにするために、本発明が述べられる。
ＳｉＣは、いくつかの優れた物理的特性を有し、それらのうち、降伏電界がＳｉよりも約１０倍高いことが挙げられる。これらの特性により、ＳｉＣは、デバイスの遮断状態で高電圧状態が発生し得る条件で動作するパワーデバイスに対して、好適な材料とされている。ＳｉＣの大きいバンドギャップにより、この材料からなるショットキ・ダイオードは、ＳｉＣからなるｐｉｎ−ダイオードと比較して、オン状態の損失に関して特に有利である。なぜなら、例えばＳｉと比較すると、ＳｉＣは、ｐｎ−接合の順方向電圧の低下が非常に大きいからである。これは、電圧を所定の高さ以下に遮断するのに有効であり、この高さ以上では、ＳｉＣのｐｉｎ−ダイオードは、より低いオン状態電圧を有する。更に、ジャンクション・バリア・ショットキ・ダイオードを形成するために横方向に間隔を置いたエミッタ層領域を配置することにより、ｐｎ−接合の動作は、ショットキ領域のピンチオフによって、デバイスの遮断状態を生じ、その結果、低いリーク電流となる。更に、このようなＳｉＣからなるダイオードを用いて作製された、そのようなダイオードおよび装置は、Ｓｉと比べて低いＳｉＣの逆方向回復電荷（reverse recovery charge）により、より高い周波数で非常に低いスイッチング損失を有し、また、ショットキ・ダイオードは、ｐｉｎ−ダイオードにおけるような再結合すべき少数電荷キャリアを有しない。
いくつかの適用では、ダイオードが正温度係数を有する、すなわち、オン状態電圧が温度と共に増大するのが重要であり、また、必要である。そうでなければ、ダイオードを通過する電流の制御が効かなくなり、上記ダイオードや、あるいは、それに結合された他の装置が破壊する場合があるからである。このことは、そのようなダイオードを並列に複数個接続した場合に顕著である。このことは、Ｓｉからなるそのようなダイオードでは問題にならない。なぜならば、ドリフト層の抵抗が全体として支配的だからであり、したがって、温度係数は、低い電流密度においても既に正である。しかしながら、例えばＳｉＣのようなワイドバンドギャップ材料のダイオードは、ＳｉＣの高い絶縁強さのため、非常に薄いドリフト層が必要であり、したがって、オン状態電圧の全体に対するドリフト層の抵抗電圧低下の貢献は、Ｓｉによるデバイスに関するものよりも小さい。ショットキ・バリアが優位を占める代わりに、その寄与の結果、負の温度係数が生じる。これは、以下のことを意味する。すなわち、遮断状態において比較的低い電圧で遮断を行うために形成されたＳｉＣのショットキ・ダイオードは、非常に薄く、非常に高い電流密度になるまで正の温度係数を有しない場合があり、温度係数が負から正に移るクロスオーバー点は、Ｓｉの場合には典型的に３０から２５０Ａ／ｃｍ２であるのと比較して、ＳｉＣの場合には数百Ａ／ｃｍ２程度の高さになり得る。しかしながら、封止の問題と同様に冷却の面から、平均の電流密度が１００〜２００Ａ／ｃｍ２よりも大幅に高くならないことが、標準的に要求される。この問題の解決法は、高い電圧が遮断される必要が無い場合であっても、非常に高い電圧を遮断するのに必要な寸法にされた厚いＳｉＣダイオードを用いることである。しかしながら、これは、ＳｉＣの多くの利点が失われ、静的な動作損失（static operation losses）が膨大に増加することを意味する。更に、そのようなダイオードは、低い遮断電圧用に作られたダイオードよりも、非常に高価になる。
米国特許第6,104,043号明細書
本発明の目的は、上述の問題に対する解決策を提供することにある。
本発明者は、ジャンクション・バリア・ショットキ・ダイオードは、スイッチング損失や静的損失にまでも殆ど影響を与えることなく、ショットキ・ダイオードの温度依存関係を制御する全く新しい可能性に帰着することを理解した。
これに応じて、本発明は、序文で定義された型の方法を提供し、この方法では、ダイオードを製造するときに、下記のステップが実行される。
１）上記材料からなる以下の半導体層を、各々の表面にエピタキシャル成長するステップ：ｎまたはｐの第１の導電型によって高くドープされた基体層と、上記第１の導電型によって低くドープされたドリフト層。
２）ダイオードのグリッド部を定義するために、上記ドリフト層の上記基体層から垂直方向に距離をおいた位置に、ドープされたエミッタ層領域を形成するように、第１の導電型と逆であるｎまたはｐの第２の導電型のドーパントを、上記ドリフト層の横方向に間隔をおいた領域に導入するステップ。
３）金属層を、上記ドリフト層の表面に接触させてショットキ接続を形成し、また、上記エミッタ層領域の少なくとも１つの表面に接触させてコンタクトを形成するステップ。
ここにおいて、少なくともステップ２）は、意図された使用に適合するダイオードの動作の温度依存性を得るために、ダイオードのグリッド部のオン状態の抵抗を調節するために実行される。
したがって、本発明は、ダイオードの製造時に、ダイオードのグリッド部のオン状態抵抗を調節することにより、ジャンクション・バリア・ショットキ・ダイオードの温度依存性を調節できるという理解に帰する。ワイドバンドギャップ材料によるジャンクション・バリア・ショットキ・ダイオードのグリッド部の抵抗は、ダイオードの製造時に、このダイオードの全抵抗が相当変化する程度に調節され、したがって、上記負と正の温度係数の間のクロスオーバー点は、激しく動かされるということが発見された。更に、こうして、温度係数の値を変えることが可能になる。
この方法で、グリッド部のオン状態抵抗を変えることにより、低遮断電圧ジャンクション・バリア・ショットキ・ダイオードの全抵抗を、大きく変えることができる。なぜならば、上記グリッド部は、上記オン状態抵抗の全てのうちの相当の部分、時には、主要な部分を構成するからである。６００−１７００ＶのＳｉＣのジャンクション・バリア・ショットキ・ダイオードの場合、上記グリッド部による抵抗の寄与は、全てのオン状態抵抗の約８０％である。したがって、ドリフト層の厚みおよび／又はドーピングが変わる必要が無いので、上記ダイオードのスイッチング損失に実質的に影響を与えない一方、グリッド部の抵抗を変えることによって、ダイオードのオン状態抵抗を相当量変えることが可能になる。したがって、上記ドリフト層を厚くすること無く、上記ダイオードの温度係数のクロスオーバー点が大きく低減される。このようにして、温度の作用が、ドリフト層とは無関係に最小化される。この方法は、上記ダイオードが組み込まれた回路の好ましくない発振を最小化するために、上記ダイオードの容量性の性質を制御するために用いられてもよい。したがって、ここにおいて用いられる「動作の温度依存性」は、この場合をカバーすることをも意味する。
本発明の好ましい実施形態によれば、上記方法は、パッケージを通してオン状態電流を共有するために、他のダイオードと上記パッケージ中で並列に接続されるダイオードを製造するのに実行される。そして、ステップ２）は、上記ダイオードのグリッド部の抵抗の調節を行って、所定の電流密度と、上記ダイオードの電圧遮断能力とにおいて、上記ダイオードの温度係数が正、または、ほぼ正になるように実行される。例えば電力変換器のような多くの装置では、そのようにダイオードを並列に接続することは重要である。なぜならば、例えば１００Ａの範囲で高電流を達成するにしては、各々のチップの寸法が非常に小さいままであるからである。上述のように、問題となる電流密度のための正温度係数は、そのような並列にするための状態のものであり、これは、低い電圧遮断能力で、ダイオードの低い電流密度のために達成される。「ほぼ正」とは、この方法により、負ではない温度係数が得られることを意味し、これにより、所定の状況下で並列にされる例えばＳｉＣの２５０Ｖのダイオードが使用される。
本発明の他の好ましい実施形態によれば、上記ダイオードのグリッド部の抵抗が、ドリフト層領域の不純物添加濃度を調節することにより、ステップ１）において調節され、このドリフト層領域は、後にステップ２）において上記グリッド部となる。こうして、上記ドリフト層領域の不純物添加濃度を減少することにより、逆に、上記グリッド部の抵抗が増大される。上記グリッド部のより低い不純物添加濃度による他の明確な効果は、ダイオードのより高い歩留まり（yield）である。これは、ダイオードの他の表面領域での他の否定的な効果が、それにより減少されるからである。
本発明の他の好ましい実施形態によれば、上記グリッド部の抵抗を調節するために、上記ダイオードの全ての横断面積に関して、上記グリッド部のドリフト層領域の横断面積の関係が、ステップ２）において調節される。この関係は、グリッド部の抵抗に対して重大な他のパラメータであり、このグリッド部の抵抗は、ダイオードのスイッチング損失に実質的な影響を与えること無く変えられることが発見された。
本発明の他の好ましい実施形態によれば、ドリフト層の不純物添加濃度を、上記ドリフト層の抵抗を低減するため、かつ、ダイオードの所定の電圧遮断能力での上記ダイオードのオン状態損失を低減するために、如何なるグリッド部分も有さないダイオードにおいて許される最大の不純物添加濃度よりも高くする。この実施形態は、遮断電圧に特に好適であり、この電圧での単極のドリフト抵抗がダイオードのオン状態抵抗を支配する部分であり、この電圧は、ＳｉＣでは、９００Ｖおよびそれ以上の遮断電圧である。通常のショットキ・ダイオードと比較して、異なるジャンクション・バリア・ショットキ・ダイオードの遮断機構により、ジャンクション・バリア・ショットキ・ダイオードにおいて望まれる更に高い臨界電界が許容されることが発見された。これは、ドリフト層の抵抗が低減され得ることを意味し、なぜならば、所定の遮断電圧のためのドリフト層の不純物添加濃度が増大でき、したがって、ドリフト層がより薄く形成できるからである。このことは、通常のショットキ・ダイオードと比較して、ジャンクション・バリア・ショットキ・ダイオードの全順電圧の低下に帰着し、ダイオードの温度依存性に影響を与える。
本発明の他の実施形態によれば、上記材料はＳｉＣである。このことは、ジャンクション・バリア・ショットキ・ダイオードにおいて、ＳｉＣの全ての有利な特性の利益を受けることができることを意味する。
本発明の他の実施形態によれば、６００−３５００Ｖの、好ましくは、６００と１５００Ｖの間の電圧遮断能力を有するダイオードが製造される。
本発明の他の好ましい実施形態によれば、ドナーがドーピングされたドリフト層を有するダイオードが製造される。これは、上記ドリフト層に対して最も好ましいドーピングタイプのようであり、本発明はこれに限定されないが、ドリフト層でのドーパントとしてのアクセプタの使用と、これによるホール伝導が含まれる。
また、本発明は、本発明による方法を実行して製造されたジャンクション・バリア・ショットキ・ダイオードに関する。
さらに、本発明は、本発明による方法を実行して製造され、パッケージを通る電流を共有するために、このパッケージにおいて他のそのようなダイオードと並列にされるジャンクション・バリア・ショットキ・ダイオードを用いることに関し、これは、１２００−１８００Ｖの遮断電圧が可能となり、ダイオードのオン状態で電流密度が１５０Ａ／ｃｍ２程度に低くなり得る。本発明による方法を、断面が１０ｍｍ２を越える大きなＳｉＣチップに適用することもまた、興味深いであろう。
本発明の有利な特徴はもちろん、他の有利な点が、以下の明細書および他の従属請求項から明らかになるであろう。
図１は、従来のショットキ・ダイオードの概略断面図である。 図２は、本発明の第１の好ましい実施形態によるジャンクション・バリア・ショットキ・ダイオード（ＪＢＳ）について、図１に対応する断面図である。 図３は、大きさが示された遮断電圧に対して、異なる半導体装置について、温度係数の負から正へのクロスオーバー点における電流密度を説明するグラフである。 図４は、本発明による低遮断電圧のジャンクション・バリア・ショットキ・ダイオードの好ましい使用を、非常に概略的に説明したものである。 図５は、本発明の第２の好ましい実施形態によるジャンクション・バリア・ショットキ・ダイオードについて、図２に対応する断面図である。 図６は、本発明の第３の好ましい実施形態によるジャンクション・バリア・ショットキ・ダイオードについて、図２に対応する断面図である。 本発明によるジャンクション・バリア・ショットキ・ダイオードについて、可能な設計を説明する概略平面図である。 本発明によるジャンクション・バリア・ショットキ・ダイオードについて、可能な設計を説明する概略平面図である。 本発明によるジャンクション・バリア・ショットキ・ダイオードについて、可能な設計を説明する概略平面図である。 本発明によるジャンクション・バリア・ショットキ・ダイオードについて、可能な設計を説明する概略平面図である。
添付の図面を参照して、以下に、本発明の好ましい実施形態の詳細な説明が、例示として述べられる。
本発明の思想をよりよく理解するために、まず、従来のショットキ・ダイオードが図１に示される。このＳｉＣからなるショットキ・ダイオードは、高くドープされたｎ型の基体層１と、この表面の低くドープされたｎ型のドリフト層２とを有する。上記ドリフト層２にショットキ接触を形成する金属層３が、ドリフト層２の表面に接触している。このショットキ・ダイオードがＳｉＣで形成され、例えば２０００Ｖ以下の比較的低い遮断電圧に形成されている場合、上記ドリフト層２は非常に薄く形成されてオン状態損失が非常に低いが、通常、重要となるように、電流密度に対して負の温度係数である。上記ドリフト層を厚く形成することにより、上記温度係数が負から正に変化するクロスオーバー点が低くされ、これにより、既に上で述べたように、ダイオードのオン状態損失が実質的に増大する。
本発明者は、図２に示すようなジャンクション・バリア・ショットキ・ダイオードは、ダイオードのスイッチ損失に影響を与えることなく上述の温度係数のクロスオーバー点を動かし、また、それだけオン状態損失が変えられないことに、新しい可能性を開くことを見出した。まず、例えば米国特許第6 104 043号から知られるような、この種の公知のダイオードの構造と機能を述べる。このダイオードの構成は、これの製造のために用いられる方法についての以下の記述から、明らかになるであろう。この方法は、埋め込みの後のアニーリング工程と同様に、マスキングとマスキング除去の工程を備えるが、ここでは、これ以上は記述しない。まず、ＳｉＣからなり、高くドープされたｎ型基体層１と、低くドープされたｎ型ドリフト層２が、好ましくは化学気相成長法（Chemical Vapour Deposition）によって、各々の表面にエピタキシー成長される。これらの層のドーピングを行うために、例えば窒素やリンなどの、どのような適切な不純物を用いてもよい。代表的な不純物添加濃度は、ドリフト層と基体層について、夫々１０１５−１５１６ｃｍ−３および１０１８−１０２０ｃｍ−３である。上記ドリフト層の表面に、適切なマスクと、それに適切なパターニングを適用した後、例えばホウ素やアルミニウムのようなｐ型不純物が、横方向に間隔をおくように上記ドリフト層の領域４に埋め込まれ、これにより、上記ドリフト層の上記基体層１から鉛直方向に距離をおいた位置に、不純物添加されたｐ型エミッタ層領域を形成する。上記領域４は、たいてい高濃度にドープされるが、これに代えて低濃度のドープも考えられる。図２で説明される場合では、上記埋め込みのための公知の加速度エネルギーは、例えば３００ｋｅＶであり、これにより、典型的に５−５０μｍであるドリフト層２の厚みと比較して、Ａｌが埋め込まれた場合には約０．３μｍの深さを有し、Ｂが埋め込まれた場合には約０．６μｍの深さを有する比較的浅いエミッタ層領域が得られる。上記エミッタ層領域の不純物濃度は、一般的には１０１６−１０２０ｃｍ−３である。隣接するエミッタ領域層の間隔は、２５０−２５００Ｖを遮断するために作られたダイオードでは、一般的に４−１２μｍである。
埋め込まれた不純物を電気的に活性化するためのアニーリングステップと、使用されたマスクの除去の後、ドリフト層領域２の表面にメタル層が接触され、そこに、隣接するエミッタ層領域の間のドリフト層領域７にショットキ接触６が作製され、また、エミッタ層領域４の表面にオーミック接触８が作製される。上記オーミックおよびショットキ接続を得るために、２つの異なる金属が用いられてもよい。しかしながら、このために同じ金属を用いることも可能であり、上記接触８をショットキ接続にすることも可能である。上記オーミック接続とショットキ接続はダイオードのアノードを形成するのに対して、これに一致する金属層９はダイオードのカソードを形成し、これは上記基体層の下に貼り付けられる。
このダイオードの機能は、上述より確かに明らかであるが、簡単に繰り返される。上記ダイオードの順方向伝導状態において、ｐｎ障壁（約２．２−２．５Ｖ）よりも低いショットキ障壁（約０．７−１Ｖ）のおかげで、低い電流密度でショットキ・ダイオードとして機能し、これにより、オン状態損失がｐｎダイオードのものよりも低くなる。そのような低い電流密度では、上記エミッタ層領域からドリフト層への少数電荷キャリアの注入が無く、これは、逆回復電荷によるスイッチング損失が無視できることを意味する。高い電流密度では、少数電荷キャリアがエミッタ層領域からドリフト層に注入され、このダイオードの特性はｐｎダイオードのものに近づくようになる。これは、デバイスのサージ電流能力に対する利点となる。したがって、上記ダイオードの逆方向遮断状態において、上記金属層５が負電位に接続されている場合、上記エミッタ層領域は、上記ドリフト層領域７の低いドーピングにより、それらを簡単に空乏状態にして、破線１０で示されるように、連続した空乏領域をそれらの間に形成する。これは、このダイオードは公知のｐｎダイオードの特性を得て、電界集中がｐｎ接合に生じるが、ショットキ接合６には近づけないようにすることを意味する。このように、上記ダイオードは、高電圧時に、公知のショットキ・ダイオードよりも大幅に低いリーク電力を有する。上記ドリフト層領域２および７の不純物濃度は、表面までの距離が減少された場合に不純物濃度が減少されるように、連続的に変えられてもよい。これは、低い不純物領域に空乏領域が広がることを促進する。その結果、大きな空乏領域が表面に最も近く形成され、ショットキ接続の遮断を容易にする。なぜならば、ｐアイランドの間に延びる空乏層が、より早く、すなわち、低い電圧で形成されるからである。
このタイプのジャンクション・バリア・ショットキ・ダイオードの上記アメリカ特許と異なる設計が、明らかになる。本発明者は、ダイオードのスイッチング損失や静的損失に実質的に影響を与えることなく、このタイプのショットキ・ダイオードの動作の温度依存性を大きな範囲にわたって制御できることを発見した。特に、低い遮断電圧、すなわち、ワイドバンドギャップ材料のためのダイオードは、比較的薄いドリフト層２を有するので、エミッタ層領域４とこれによって分離されたドリフト層領域７で形成されるデバイスのグリッド部のオン状態抵抗を修正することによって、ダイオードの全体のオン状態抵抗を相当に変更することができる。
図３に示された電流密度において、クロスオーバー点、つまり、温度係数が負から正に変わる点が、遮断状態において異なる電圧を遮断するように設計された異なるダイオードに設置されている。線ａは、現実のジャンクション・バリア・ショットキ・ダイオードであり、ｂは理想的なジャンクション・バリア・ショットキ・ダイオードであり、ｃは現実のショットキ・ダイオードであり、ｄは理想的なショットキ・ダイオードである。冷却と封止を考慮すると、しばしば、７０−１００Ａ／ｃｍ２の電流密度が最大であり、これは、例えば１０００Ｖ以上の高い電圧を遮断する必要が無い場合であっても、少なくとも１５００Ｖを遮断するように設計されたダイオードを使用しなければならないことを意味する。しかしながら、ダイオードのグリッド部のオン状態抵抗を変更することにより、より低い遮断電圧能力のために、上記クロスオーバー点を実質的に低くすることが可能であることが見出され、上記抵抗は、上記ダイオードの全てのオン状態抵抗のうちの大部分を構成する。これを行うにはいくつかの方法があり、最も重要なものが、以下に詳細に論じられる。
図４は、電流を共有するように他の同様のダイオードと並列に接続されたダイオードの使用を示している。このタイプのダイオードの使用は、いずれかのダイオードの電流の逃げを避けるように、電流がダイオード１２の間で均等に分配されることを確実にするために、正温度係数が必要である。
図５は、ジャンクション・バリア・ショットキ・ダイオードの温度依存性を制御するための方法がどのように実行されるかを説明しており、後に上述のステップ２）においてグリッド部の一部となるドリフト層領域７の不純物濃度を調節することによって、そのようなダイオードを作製する。したがって、ダイオードの半導体材料がＳｉＣである場合、上記ドリフト層２は、１０１６ｃｍ−３の濃度で不純物が導入されながら、グリッド部が開始するところ（線１１参照）の厚さに達するまでエピタキシャル成長される。上記不純物濃度は、ここに達するときには５×１０１５ｃｍ−３にまで減少され、これは、ドリフト層の全体を同じ不純物濃度にした場合について、上記グリッド部のオン状態抵抗を増加させる。しかしながら、これは、有利に１０１４ｃｍ−３程度に低くてもよい。これは、温度係数が負から正に変わる点であるクロスオーバー点が、より低い電流密度に移動し、この効果は、上記ダイオードが低い遮断電圧のために作製されている場合には特に大きく、上記グリッド部のオン状態抵抗は、上記ダイオードの全てのオン状態抵抗のうちの主要部分を構成する。これは、ＳｉＣに対して、実際に、動作電流密度が６００−１７００Ｖのダイオードを、類似のショットキ・ダイオードと比較して、より自由に設計できることを意味する。
図６は、製造時において、ジャンクション・バリア・ショットキ・ダイオードの温度依存性を制御する他の可能性を概略的に説明する図であり、このダイオードは、ステップ２）においてエミッタ層領域がより大きい横方向距離をおいて形成される点が、図５によるものと異なる。したがって、ダイオードの全ての横断面積に関するグリッド部のドリフト層領域７の横断面積の関係が増大され、その結果、このダイオードのグリッド部の抵抗の減少が生じる。より厳密には、図５における関係は１／２である一方、図６による実施形態では２／３にまで増大され、その結果、所定の遮断能力を有するダイオードに、電流密度の増大が生じて、ここで、温度係数が負から正に変化する。
図７Ａ−７Ｄは、本発明によるジャンクション・バリア・ショットキ・ダイオードのグリッド部を設計する際の多数の異なる選択可能なもののうちのいくつかを、概略的に説明している。図７Ａは、ｐ型エミッタ層領域が矩形の横断面を有して、ｎ型ドリフト層領域７で囲まれている様子を示している。
図７Ｂによる実施形態では、エミッタ層領域は、代わりに、横方向バー４で形成されている。
図７Ｃは、グリッド部が、代わりに、ｎ型とｐ型で交互にドープされた環状部によって形成された様子を示している。
最後に、図７Ｄでは、図７Ａによる実施形態のドーピングタイプを逆にすることができることを示しており、したがって、矩形の部分はｎ型にドープされており、周辺の部分はｐ型にドープされている。したがって、矩形の断面を有する部分は、ここではエミッタ領域であることが可能であり、したがって、このショットキ・ダイオードはｐ型にドープされたドリフト層を有する。
本発明は、当然に、上述の好ましい実施形態に限定されるものでは無いが、従属項に定義されるように、本発明の基本的思想から離れることなくそれらに変更がなされる多くの可能性は、当業者にとって明らかである。
請求項で言及される層の数は最小の数であり、ダイオードにさらなる層を配置することや、いずれかの層を、その中の異なる領域に選択的にドーピングを行うことにより、複数の層に分割することは、本発明が及ぶ範囲である。特に、ドリフト層は、不純物添加濃度が異なる複数のサブレイヤーによって構成されてもよく、例えば、ドリフト層の空乏を促進するために、エミッタ層領域に近い特に低い不純物添加濃度を有してもよい。また、例えば、基体とドリフト層との間に、高くドープされたバッファ層を配置することも可能である。このバッファ層は、上記ドリフト層と同じｎまたはｐの導電型を有する。
上記エミッタ層領域は、ダイオードに逆バイアスがかけられたときのショットキ接続と接合障壁との間の鉛直距離を増大させるために、ドリフト層にエッチングされたトレンチの底に形成されてもよい。また、再成長技術を用いて、埋まる程に、エミッタ層領域にオーミック接続を形成することによって、そのような鉛直距離を得てもよい。
１ 基体層
２ ドリフト層
４ エミッタ層領域
５ 金属層
７ ドリフト層領域
９ 金属層
１１ グリッド部が開始する位置

Claims (22)

  1. ＳｉＣのジャンクション・バリア・ショットキ・ダイオードの温度依存性を制御する方法であって、
    上記ダイオードを製造するときに、次のステップ、すなわち、
    １） 上記材料からなる次の半導体層、すなわち、ｎまたはｐの第１の導電型によって高くドープされた基体層（１）と、上記第１の導電型によって低くドープされたドリフト層（２）とを、各々の表面で、エピタキシャル成長するステップと、
    ２） ダイオードのグリッド部を形成するために、上記基体層から垂直方向に距離をおいた位置に、上記ドリフト層にドープされたエミッタ層領域（４）を形成するように、第１の導電型と逆であるｎまたはｐの第２の導電型のドーパントを、上記ドリフト層において横方向に間隔をおいた領域に導入し、上記グリッド部は、上記ドープされたエミッタ層領域（４）およびそこに隣接したドリフト層領域（７）を含んでいると共に、上記ドリフト層（２）まで延在しているステップと、
    ３） 上記ドリフト層領域（７）にショットキ接続を形成するために、ドリフト層の表面に、金属層（５）を塗布すると共に、そこに接触を形成するために、エミッタ層領域（４）の少なくとも一つの表面に、金属層（５）を塗布するステップと
    が実行され、
    少なくとも上記ステップ２）は、上記グリッド部（４，７）の全オン状態抵抗が、ダイオードの全オン状態抵抗の少なくとも８０％を担うように、上記ダイオードのグリッド部（４，７）のオン状態抵抗を調節するために実行され、そのことによって、ダイオードの温度係数が、負から正に移行するダイオードの動作のクロスオーバー点を決定するダイオードのオン状態抵抗に関与することを特徴とするＳｉＣのジャンクション・バリア・ショットキ・ダイオードの温度依存性を制御する方法。
  2. 請求項１に記載の方法において、
    １７００［Ｖ］以下の電圧阻止能力を有するダイオードが製造されることを特徴とする方法。
  3. 請求項１に記載の方法において、
    ６００−１７００［Ｖ］の電圧阻止能力を有するダイオードが製造されることを特徴とする方法。
  4. 請求項１に記載の方法において、
    ６００−３５００［Ｖ］の電圧阻止能力を有するダイオードが製造されることを特徴とする方法。
  5. 請求項１に記載の方法において、
    ６００［Ｖ］と１５００［Ｖ］との間の電圧阻止能力を有するダイオードが製造されることを特徴とする方法。
  6. 請求項１乃至５のいずれか１つに記載の方法において、
    上記ステップ１）で、上記ダイオードの上記グリッド部（４，７）の抵抗は、後にステップ２）で上記グリッド部の一部となるドリフト層領域（７）の不純物添加濃度を調節することにより、調節されることを特徴とする方法。
  7. 請求項６に記載の方法において、
    ステップ１）で、上記グリッド部のエミッタ層領域（４）を分離する上記ドリフト層領域（７）の不純物添加濃度は、上記ドリフト層の他の部分よりも低く調整されており、その結果、上記ドリフト層の他の部分を同じ不純物添加濃度とした場合よりも、上記ダイオードの上記グリッド部の抵抗が増大していることを特徴とする方法。
  8. 請求項１乃至７のいずれか１つに記載の方法において、
    ステップ２）では、上記ダイオードのトータル横断面に対する上記グリップ部の上記ドリフト層領域（７）の横断面の比は、上記グリッド部の抵抗を調整のために、２／３まで増大されていることを特徴とする方法。
  9. 請求項１乃至８のいずれか１つに記載の方法において、
    ステップ１）では、上記ドリフト層（２）の不純物添加濃度は、ドリフト層の抵抗の低減およびダイオードの所定の電圧阻止性能でのダイオードのオン状態損失を低減するためのグリッド部なしのダイオードで許容されている最大の不純物添加濃度よりも高いことを特徴とする方法。
  10. 請求項１乃至９のいずれか１つに記載の方法において、
    ドナーによってドープされたドリフト層（２）を有するダイオードが製造されることを特徴とする方法。
  11. 請求項９または１０に記載の方法において、
    上記ドリフト層の不純物添加濃度が、１０１７ｃｍ−３以上であることを特徴とする方法。
  12. 請求項１０または１１に記載の方法において、
    ｐ型エミッタ層領域（４）が、１０１７−１０２０ｃｍ−３の不純物添加濃度を与えられていることを特徴とする方法。
  13. 請求項７に記載の方法において、上記ドリフト層領域（７）は、１０１６ｃｍ−３よりも少ない不純物添加濃度を与えられていることを特徴とする方法。
  14. 請求項１３に記載の方法において、上記ドリフト層領域（７）は、１０１４ｃｍ−３−５・１０１５ｃｍ−３の不純物添加濃度を与えられていることを特徴とする方法。
  15. 請求項１３に記載の方法において、上記ドリフト層領域（７）は、５・１０１４ｃｍ−３−１０１５ｃｍ−３の不純物添加濃度を与えられていることを特徴とする方法。
  16. 半導体材料としてのＳｉＣからなる基体層（１）を備え、上記基体層（１）は、第１導電型ｎまたはｐによって高くドープされており、
    また、上記基体層上に上記材料のエピタキシャルドリフト層（２）を備え、上記エピタキシャルドリフト層（２）は、上記第１導電型を有し、
    また、上記エピタキシャルドリフト層の表面にグリッド部（４，７）を備え、上記グリッド部（４，７）は、上記基体（１）から垂直方向に間隔をおいて上記第１導電型とは反対の第２導電型ｎまたはｐのドーパントがドープされたエミッタ層領域（４）を含むと共に、上記ドープされたエミッタ層領域（４）に隣接すると共に、上記ドリフト層（２）まで延在するドリフト層領域（７）を含み、
    また、上記ドリフト層（２）上に金属層（５）を備え、上記金属層（５）は、上記ドリフト層領域（７）にショットキ接触すると共に、上記エミッタ層領域（４）の少なくとも一つに接触しており、
    上記ダイオードは、１７００［Ｖ］以下の電圧阻止能力を有し、上記グリッド部（４、７）のオン状態は、少なくともトータルオン状態抵抗の８０％を担い、そのことによって、ダイオードの温度係数が、負から正に移行するダイオードの動作のクロスオーバー点を決定するダイオードのオン状態抵抗に寄与することを特徴とするジャンクション・バリア・ショットキ・ダイオード。
  17. 請求項１６に記載のジャンクション・バリア・ショットキ・ダイオードにおいて、
    上記ダイオードは、６００Ｖ−１７００Ｖの電圧阻止能力を有していることを特徴とするジャンクション・バリア・ショットキ・ダイオード。
  18. 請求項１６または１７に記載のジャンクション・バリア・ショットキ・ダイオードにおいて、
    ドリフト層領域（７）は、上記ドリフト層（２）の不純物添加濃度よりも低い不純物添加濃度を有していることを特徴とするジャンクション・バリア・ショットキ・ダイオード。
  19. 請求項１８に記載のジャンクション・バリア・ショットキ・ダイオードにおいて、
    上記ドリフト層領域（７）は、１０１６ｃｍ−３より低い不純物添加濃度を有していることを特徴とするジャンクション・バリア・ショットキ・ダイオード。
  20. 請求項１８に記載のジャンクション・バリア・ショットキ・ダイオードにおいて、
    上記ドリフト層領域（７）は、１０１４ｃｍ−３−５・１０１５ｃｍ−３の不純物添加濃度を有していることを特徴とするジャンクション・バリア・ショットキ・ダイオード。
  21. 請求項１８に記載のジャンクション・バリア・ショットキ・ダイオードにおいて、
    上記ドリフト層領域（７）は、５・１０１４ｃｍ−３−１０１５ｃｍ−３の不純物添加濃度を有していることを特徴とするジャンクション・バリア・ショットキ・ダイオード。
  22. 請求項１６に記載のジャンクション・バリア・ショットキ・ダイオードにおいて、
    上記ダイオードのトータル横断面積に対する上記ドリフト層領域（７）の横断面積の関係は、上記グリッド部（４，７）のオン状態抵抗が、上記オン状態抵抗の少なくともかなりの部分を構成するように備えられることを特徴とするジャンクション・バリア・ショットキ・ダイオード。
JP2009230498A 2001-05-25 2009-10-02 ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法 Expired - Lifetime JP5554042B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE0101848A SE0101848D0 (sv) 2001-05-25 2001-05-25 A method concerning a junction barrier Schottky diode, such a diode and use thereof
SE0101848-0 2001-05-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003502878A Division JP2004528728A (ja) 2001-05-25 2002-05-24 ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法

Publications (2)

Publication Number Publication Date
JP2010050468A true JP2010050468A (ja) 2010-03-04
JP5554042B2 JP5554042B2 (ja) 2014-07-23

Family

ID=20284243

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003502878A Pending JP2004528728A (ja) 2001-05-25 2002-05-24 ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法
JP2009230498A Expired - Lifetime JP5554042B2 (ja) 2001-05-25 2009-10-02 ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003502878A Pending JP2004528728A (ja) 2001-05-25 2002-05-24 ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法

Country Status (4)

Country Link
EP (1) EP1390973A1 (ja)
JP (2) JP2004528728A (ja)
SE (1) SE0101848D0 (ja)
WO (1) WO2002099869A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227501A (ja) * 2011-04-06 2012-11-15 Rohm Co Ltd 半導体装置
JP2013140824A (ja) * 2011-12-28 2013-07-18 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US9331150B2 (en) 2014-02-17 2016-05-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0101848D0 (sv) * 2001-05-25 2001-05-25 Abb Research Ltd A method concerning a junction barrier Schottky diode, such a diode and use thereof
DE10235198B4 (de) * 2001-08-02 2011-08-11 Fuji Electric Systems Co., Ltd. Leistungs-Halbleitergleichrichter mit ringförmigen Gräben
JP2006352006A (ja) * 2005-06-20 2006-12-28 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
DE102005046707B3 (de) * 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode
US7863656B2 (en) 2006-05-12 2011-01-04 Cree Sweden Ab Semiconductor device
JP4939839B2 (ja) * 2006-05-30 2012-05-30 株式会社東芝 半導体整流素子
US7728403B2 (en) * 2006-05-31 2010-06-01 Cree Sweden Ab Semiconductor device
CN101431020B (zh) * 2007-11-09 2010-09-08 上海华虹Nec电子有限公司 T型多晶硅栅电极的制备方法
EP2154726A3 (en) * 2008-08-14 2010-05-26 Acreo AB A method for producing a JBS diode
DE102011003961B4 (de) * 2011-02-11 2023-07-27 Robert Bosch Gmbh Trench-Schottkydiode
JP2011142355A (ja) * 2011-04-21 2011-07-21 Sumitomo Electric Ind Ltd 整流素子
JP2017045901A (ja) * 2015-08-27 2017-03-02 トヨタ自動車株式会社 還流ダイオードと車載用電源装置
JP6767705B2 (ja) 2016-04-28 2020-10-14 パナソニックＩｐマネジメント株式会社 半導体素子
CN109148605B (zh) * 2017-06-19 2022-02-18 比亚迪半导体股份有限公司 快恢复二极管及制备方法、电子设备
JP6827433B2 (ja) 2018-03-02 2021-02-10 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137368A (ja) * 1988-11-18 1990-05-25 Toshiba Corp 半導体整流装置
JPH07263716A (ja) * 1994-03-17 1995-10-13 Ricoh Co Ltd 半導体装置
JPH10321879A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 炭化けい素ダイオード
WO1999033160A1 (de) * 1997-12-19 1999-07-01 Siemens Aktiengesellschaft Elektrische schaltungsanordnung zur transformation von magnetischer feldenergie in elektrische feldenergie
JP2000512075A (ja) * 1996-05-13 2000-09-12 ノース・キャロライナ・ステイト・ユニヴァーシティ ショットキー障壁整流器およびその製造方法
JP2004528728A (ja) * 2001-05-25 2004-09-16 クリー・インコーポレーテッド ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667477B2 (ja) * 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
JPH0750791B2 (ja) * 1989-09-20 1995-05-31 株式会社日立製作所 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
SE9700141D0 (sv) * 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
JP4088852B2 (ja) * 1998-09-21 2008-05-21 関西電力株式会社 ＳｉＣショットキーダイオード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137368A (ja) * 1988-11-18 1990-05-25 Toshiba Corp 半導体整流装置
JPH07263716A (ja) * 1994-03-17 1995-10-13 Ricoh Co Ltd 半導体装置
JP2000512075A (ja) * 1996-05-13 2000-09-12 ノース・キャロライナ・ステイト・ユニヴァーシティ ショットキー障壁整流器およびその製造方法
JPH10321879A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 炭化けい素ダイオード
WO1999033160A1 (de) * 1997-12-19 1999-07-01 Siemens Aktiengesellschaft Elektrische schaltungsanordnung zur transformation von magnetischer feldenergie in elektrische feldenergie
JP2001527377A (ja) * 1997-12-19 2001-12-25 シーメンス アクチエンゲゼルシヤフト 磁場エネルギーを電場エネルギーに変換するための電気回路装置
JP2004528728A (ja) * 2001-05-25 2004-09-16 クリー・インコーポレーテッド ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227501A (ja) * 2011-04-06 2012-11-15 Rohm Co Ltd 半導体装置
JP2013140824A (ja) * 2011-12-28 2013-07-18 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US9331150B2 (en) 2014-02-17 2016-05-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
WO2002099869A1 (en) 2002-12-12
JP2004528728A (ja) 2004-09-16
EP1390973A1 (en) 2004-02-25
SE0101848D0 (sv) 2001-05-25
JP5554042B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
JP5554042B2 (ja) ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法
US6524900B2 (en) Method concerning a junction barrier Schottky diode, such a diode and use thereof
KR100937276B1 (ko) 반도체 디바이스 및 그 제조 방법
CN101467262B (zh) 结势垒肖特基整流器及其制造方法
US8653534B2 (en) Junction Barrier Schottky diodes with current surge capability
KR101494935B1 (ko) 메사 스텝들을 포함하는 버퍼층들 및 메사 구조들을 가지는 전력 반도체 장치들
WO2009091695A1 (en) Junction barrier schottky diode with highly-doped channel region and methods
JP2004528728A5 (ja)
US6674152B2 (en) Bipolar diode
US9972677B2 (en) Methods of forming power semiconductor devices having superjunction structures with pillars having implanted sidewalls
JP4972090B2 (ja) 半導体装置およびその製造方法
WO2019053204A1 (en) POWER SUPPLY PATTERN WITH HIGH CURRENT CAPACITY
US5674765A (en) Method for producing a semiconductor device by the use of an implanting step
EP0890187B1 (en) A method for producing a semiconductor device by the use of an implanting step

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110119

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140528

R150 Certificate of patent or registration of utility model

Ref document number: 5554042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term