JP2010050444A5 - - Google Patents

Download PDF

Info

Publication number
JP2010050444A5
JP2010050444A5 JP2009166030A JP2009166030A JP2010050444A5 JP 2010050444 A5 JP2010050444 A5 JP 2010050444A5 JP 2009166030 A JP2009166030 A JP 2009166030A JP 2009166030 A JP2009166030 A JP 2009166030A JP 2010050444 A5 JP2010050444 A5 JP 2010050444A5
Authority
JP
Japan
Prior art keywords
oxide film
substrate
nitrogen
semiconductor substrate
containing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009166030A
Other languages
English (en)
Other versions
JP5663150B2 (ja
JP2010050444A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009166030A priority Critical patent/JP5663150B2/ja
Priority claimed from JP2009166030A external-priority patent/JP5663150B2/ja
Publication of JP2010050444A publication Critical patent/JP2010050444A/ja
Publication of JP2010050444A5 publication Critical patent/JP2010050444A5/ja
Application granted granted Critical
Publication of JP5663150B2 publication Critical patent/JP5663150B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (12)

  1. 半導体基板上に酸化膜を形成し、
    前記酸化膜を介して前記半導体基板に加速されたイオンを照射することにより、前記半導体基板に脆化領域を形成し、
    ベース基板に対して、第１のプラズマ処理を行い、
    前記半導体基板の表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記ベース基板の表面とを接合させ、
    前記酸化膜の表面と前記ベース基板の表面とを接合させた後に熱処理を行い、前記脆化領域を境として分離することにより、前記ベース基板上に前記酸化膜を介して半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
  2. 半導体基板上に酸化膜を形成し、
    前記酸化膜を介して前記半導体基板に加速されたイオンを照射することにより、前記半導体基板に脆化領域を形成し、
    ベース基板に対して、第１のプラズマ処理を行い、
    前記第１のプラズマ処理が行われた前記ベース基板上に窒素含有層を形成し、
    前記半導体基板上の前記酸化膜及び前記ベース基板上の前記窒素含有層の少なくとも一方に対して、第２のプラズマ処理を行い、
    前記半導体基板の表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記窒素含有層の表面とを接合させ、
    前記酸化膜の表面と前記窒素含有層の表面とを接合させた後に熱処理を行い、前記脆化領域を境として分離することにより、前記ベース基板上に前記窒素含有層及び前記酸化膜を介して半導体層を形成することを有することを特徴とするＳＯＩ基板の作製方法。
  3. 半導体基板上に酸化膜を形成し、
    前記酸化膜を介して前記半導体基板に加速されたイオンを照射することにより、前記半導体基板に脆化領域を形成し、
    ベース基板上に窒素含有層を形成し、
    前記ベース基板上の前記窒素含有層に対して、第１のプラズマ処理を行い、
    前記半導体基板の表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記窒素含有層の表面とを接合させ、
    前記酸化膜の表面と前記窒素含有層の表面とを接合させた後に熱処理を行い、前記脆化領域を境として分離することにより、前記ベース基板上に前記酸化膜及び前記窒素含有層を介して半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
  4. 半導体基板上に酸化膜を形成し、
    前記酸化膜を介して前記半導体基板に加速されたイオンを照射することにより、前記半導体基板に脆化領域を形成し、
    ベース基板上に窒素含有層を形成し、
    前記半導体基板上の前記酸化膜に対して、第１のプラズマ処理を行い、
    前記半導体基板の表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記窒素含有層の表面とを接合させ、
    前記酸化膜の表面と前記窒素含有層の表面とを接合させた後に熱処理を行い、前記脆化領域を境として分離することにより、前記ベース基板上に前記酸化膜及び前記窒素含有層を介して半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
  5. 請求項２において、
    前記第２のプラズマ処理は、反応性イオンエッチングで行うことを特徴とするＳＯＩ基板の作製方法。
  6. 請求項１、請求項２又は請求項５において、
    前記第１のプラズマ処理が行われた前記ベース基板は、水との接触角が５°以下であることを特徴とするＳＯＩ基板の作製方法。
  7. 請求項３又は請求項４において、
    前記第１のプラズマ処理を行った後、前記半導体基板上の前記酸化膜及び前記ベース基板上の前記窒素含有層の少なくとも一方に対して、表面処理を行い、
    前記表面処理後に、前記酸化膜の表面と前記窒素含有層の表面とを接合させることを特徴とするＳＯＩ基板の作製方法。
  8. 請求項１乃至請求項７のいずれか一において、
    前記第１のプラズマ処理はアルゴンガス雰囲気で行われることを特徴とするＳＯＩ基板の作製方法。
  9. 請求項１乃至請求項８のいずれか一において、
    前記第１のプラズマ処理が行われることによって、前記第１のプラズマ処理が行われた表面は、平坦性が向上することを特徴とするＳＯＩ基板の作製方法。
  10. 請求項１乃至請求項９のいずれか一において、
    前記第１のプラズマ処理は、誘導結合プラズマ方式で行うことを特徴とするＳＯＩ基板の作製方法。
  11. 請求項１乃至請求項１０のいずれか一において、
    前記酸化膜を、塩化水素又はトランス−１，２−ジクロロエチレンを含有させた酸化性雰囲気で前記半導体基板に熱酸化処理を行うことにより形成することを特徴とするＳＯＩ基板の作製方法。
  12. 請求項１乃至請求項１１のいずれか一において、
    前記ベース基板として、ガラス基板を用いることを特徴とするＳＯＩ基板の作製方法。
JP2009166030A 2008-07-22 2009-07-14 Ｓｏｉ基板の作製方法 Expired - Fee Related JP5663150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009166030A JP5663150B2 (ja) 2008-07-22 2009-07-14 Ｓｏｉ基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008189015 2008-07-22
JP2008189015 2008-07-22
JP2009166030A JP5663150B2 (ja) 2008-07-22 2009-07-14 Ｓｏｉ基板の作製方法

Publications (3)

Publication Number Publication Date
JP2010050444A JP2010050444A (ja) 2010-03-04
JP2010050444A5 true JP2010050444A5 (ja) 2012-08-02
JP5663150B2 JP5663150B2 (ja) 2015-02-04

Family

ID=41696765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009166030A Expired - Fee Related JP5663150B2 (ja) 2008-07-22 2009-07-14 Ｓｏｉ基板の作製方法

Country Status (2)

Country Link
US (1) US8247308B2 (ja)
JP (1) JP5663150B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US20060228492A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Method for manufacturing SIMOX wafer
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20120021588A1 (en) * 2010-07-23 2012-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and semiconductor device
WO2016006663A1 (ja) * 2014-07-10 2016-01-14 株式会社豊田自動織機 半導体基板および半導体基板の製造方法
JP6313189B2 (ja) * 2014-11-04 2018-04-18 東芝メモリ株式会社 半導体装置の製造方法
CN105702742A (zh) * 2016-02-25 2016-06-22 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制备方法
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
EP3989272A1 (en) * 2017-07-14 2022-04-27 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
WO2022131066A1 (ja) * 2020-12-18 2022-06-23 Ａｇｃ株式会社 接合体、接合体の製造方法、及び発光装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
TW308707B (en) 1995-12-15 1997-06-21 Komatsu Denshi Kinzoku Kk Manufacturing method of bonding SOI wafer
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4507395B2 (ja) 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004134675A (ja) 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US20070110917A1 (en) 2003-12-02 2007-05-17 Bondtech, Inc Bonding method, device formed by such method, surface activating unit and bonding apparatus comprising such unit
JP3751972B2 (ja) 2003-12-02 2006-03-08 有限会社ボンドテック 接合方法及びこの方法により作成されるデバイス並びに表面活性化装置及びこの装置を備えた接合装置
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US7261793B2 (en) * 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
WO2007074551A1 (ja) 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
US7745309B2 (en) * 2006-08-09 2010-06-29 Applied Materials, Inc. Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US7696058B2 (en) 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8119490B2 (en) 2008-02-04 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5548395B2 (ja) 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Similar Documents

Publication Publication Date Title
JP2010050444A5 (ja)
JP2010034523A5 (ja)
TWI456637B (zh) 絕緣層上覆矽（ｓｏｉ）基板之製造方法
JP2009135465A5 (ja)
JP2009212502A5 (ja)
JP2009111375A5 (ja)
JP2010272851A5 (ja)
JP2011029637A5 (ja)
JP2009212503A5 (ja)
JP2009260295A5 (ja) 半導体基板の作製方法
JP2008294417A5 (ja)
JP2009111362A5 (ja)
JP2016012738A5 (ja)
JP2012054540A5 (ja) Ｓｏｉ基板の作製方法
JP2008311621A5 (ja)
JP2010087492A5 (ja)
JP2012028755A5 (ja) 分離方法および半導体素子の作製方法
TWI456689B (zh) Ｓｏｉ晶圓的製造方法
WO2009016795A1 (ja) 貼り合わせウエーハの製造方法
JP2009260315A5 (ja)
JP2009260312A5 (ja)
JP2009260314A5 (ja)
JP2011228680A5 (ja) Ｓｏｉ基板の作製方法、および半導体基板の作製方法
JP2011077504A5 (ja) Ｓｏｉ基板の作製方法
JP2016046530A5 (ja) 半導体装置の作製方法