JP2009135465A5 - - Google Patents

Download PDF

Info

Publication number
JP2009135465A5
JP2009135465A5 JP2008278152A JP2008278152A JP2009135465A5 JP 2009135465 A5 JP2009135465 A5 JP 2009135465A5 JP 2008278152 A JP2008278152 A JP 2008278152A JP 2008278152 A JP2008278152 A JP 2008278152A JP 2009135465 A5 JP2009135465 A5 JP 2009135465A5
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
oxide film
nitrogen
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008278152A
Other languages
English (en)
Other versions
JP2009135465A (ja
JP5542256B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008278152A priority Critical patent/JP5542256B2/ja
Priority claimed from JP2008278152A external-priority patent/JP5542256B2/ja
Publication of JP2009135465A publication Critical patent/JP2009135465A/ja
Publication of JP2009135465A5 publication Critical patent/JP2009135465A5/ja
Application granted granted Critical
Publication of JP5542256B2 publication Critical patent/JP5542256B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (7)

  1. 半導体基板と、ベース基板とを用意し、
    前記半導体基板に酸化膜を形成し、
    前記半導体基板に前記酸化膜を介して、加速されたイオンを照射することにより、前記半導体基板の表面から所定の深さに剥離層を形成し、
    前記イオンを照射した後に、前記酸化膜上に窒素含有層を形成し、
    前記半導体基板と前記ベース基板とを対向させ、前記窒素含有層の表面と前記ベース基板の表面とを接合させ、
    前記半導体基板を加熱すると共に加圧処理を行って前記剥離層を境として分離することにより、前記ベース基板上に前記酸化膜及び前記窒素含有層を介して単結晶半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
  2. 半導体基板と、ベース基板とを用意し、
    前記半導体基板に酸化膜を形成し、
    前記半導体基板に前記酸化膜を介して加速されたイオンを照射することにより、前記半導体基板の表面から所定の深さに剥離層を形成し、
    前記ベース基板上に窒素含有層を形成し、
    前記半導体基板と前記ベース基板とを対向させ、前記酸化膜の表面と前記窒素含有層の表面とを接合させ、
    前記半導体基板を加熱すると共に加圧処理を行って前記剥離層を境として分離することにより、前記ベース基板上に前記酸化膜及び前記窒素含有層を介して単結晶半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
  3. 請求項１又は請求項２において、
    前記窒素含有層は、プラズマＣＶＤ法を用い、且つ水素ガスを導入して基板温度を室温以上３５０℃以下で成膜することを特徴とするＳＯＩ基板の作製方法。
  4. 請求項３において、
    前記プラズマＣＶＤ法は、前記水素ガスに加えてシランガス及びアンモニアガスを導入して行うことを特徴とするＳＯＩ基板の作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記酸化膜を、塩化水素を含有させた酸化性雰囲気で前記半導体基板に熱酸化処理を行うことにより形成することを特徴とするＳＯＩ基板の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記半導体基板として、単結晶シリコン基板を用いることを特徴とするＳＯＩ基板の作製方法。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記ベース基板として、表面の平均面粗さが０．３ｎｍ以下であるガラス基板を用いることを特徴とするＳＯＩ基板の作製方法。
JP2008278152A 2007-10-31 2008-10-29 Ｓｏｉ基板の作製方法 Expired - Fee Related JP5542256B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008278152A JP5542256B2 (ja) 2007-10-31 2008-10-29 Ｓｏｉ基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007283669 2007-10-31
JP2007283669 2007-10-31
JP2008278152A JP5542256B2 (ja) 2007-10-31 2008-10-29 Ｓｏｉ基板の作製方法

Publications (3)

Publication Number Publication Date
JP2009135465A JP2009135465A (ja) 2009-06-18
JP2009135465A5 true JP2009135465A5 (ja) 2011-10-06
JP5542256B2 JP5542256B2 (ja) 2014-07-09

Family

ID=40583361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008278152A Expired - Fee Related JP5542256B2 (ja) 2007-10-31 2008-10-29 Ｓｏｉ基板の作製方法

Country Status (5)

Country Link
US (3) US7696058B2 (ja)
JP (1) JP5542256B2 (ja)
KR (1) KR101497353B1 (ja)
CN (1) CN101425454B (ja)
TW (1) TWI470735B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
JP2009141093A (ja) * 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
KR20120059509A (ko) * 2009-08-25 2012-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8655138B2 (en) 2010-05-10 2014-02-18 Cornell University Waveguide structure and related fabrication method
JP5917036B2 (ja) 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US9269582B2 (en) * 2011-03-24 2016-02-23 Entegris, Inc. Cluster ion implantation of arsenic and phosphorus
FR2975222A1 (fr) * 2011-05-10 2012-11-16 Soitec Silicon On Insulator Procede de fabrication d'un substrat semiconducteur
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8575666B2 (en) * 2011-09-30 2013-11-05 Raytheon Company Method and structure having monolithic heterogeneous integration of compound semiconductors with elemental semiconductor
CN105051919A (zh) * 2013-01-16 2015-11-11 Qmat股份有限公司 用于形成光电器件的技术
KR20150056316A (ko) * 2013-11-15 2015-05-26 삼성디스플레이 주식회사 소자 기판 제조 방법 및 상기 방법을 이용하여 제조한 표시 장치
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
SG11201804271QA (en) 2015-11-20 2018-06-28 Sunedison Semiconductor Ltd Manufacturing method of smoothing a semiconductor surface
EP3993018A1 (en) * 2017-07-14 2022-05-04 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
US11527701B2 (en) * 2019-10-28 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Piezoelectric device and method of forming the same
CN112885713A (zh) * 2021-01-29 2021-06-01 合肥维信诺科技有限公司 改善膜质的方法和显示面板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
CN1118087C (zh) * 1999-09-27 2003-08-13 中国科学院半导体研究所 一种制备半导体衬底的方法
KR100796249B1 (ko) * 1999-12-24 2008-01-21 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
KR100741541B1 (ko) * 2000-05-30 2007-07-20 신에쯔 한도타이 가부시키가이샤 접합웨이퍼의 제조방법 및 접합웨이퍼
JP3675312B2 (ja) * 2000-07-10 2005-07-27 松下電器産業株式会社 薄膜構造体、及びその応力調整方法
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4507395B2 (ja) 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6376336B1 (en) * 2001-02-01 2002-04-23 Advanced Micro Devices, Inc. Frontside SOI gettering with phosphorus doping
DE10124030A1 (de) * 2001-05-16 2002-11-21 Atmel Germany Gmbh Verfahren zur Herstellung eines Silizium-Wafers
US7420147B2 (en) * 2001-09-12 2008-09-02 Reveo, Inc. Microchannel plate and method of manufacturing microchannel plate
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JPWO2005027217A1 (ja) * 2003-09-08 2007-11-08 株式会社Sumco Ｓｏｉウェーハおよびその製造方法
EP1665367A2 (en) * 2003-09-26 2006-06-07 Universite Catholique De Louvain Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
KR100634528B1 (ko) * 2004-12-03 2006-10-16 삼성전자주식회사 단결정 실리콘 필름의 제조방법
JP5128761B2 (ja) * 2005-05-19 2013-01-23 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
US20070111468A1 (en) * 2005-07-19 2007-05-17 The Regents Of The University Of California Method for fabricating dislocation-free stressed thin films
US7268051B2 (en) 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
KR20080086899A (ko) 2005-12-27 2008-09-26 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
CN101796613B (zh) * 2007-09-14 2012-06-27 株式会社半导体能源研究所 半导体装置及电子设备
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Similar Documents

Publication Publication Date Title
JP2009135465A5 (ja)
JP2010034523A5 (ja)
JP2008294417A5 (ja)
JP2009111373A5 (ja)
JP2009212502A5 (ja)
JP2009027150A5 (ja)
WO2018044837A1 (en) Siloxane plasma polymers for sheet bonding
JP2013080891A5 (ja)
JP2009260312A5 (ja)
JP2012049516A5 (ja)
JP2008311621A5 (ja)
JP2009010353A5 (ja)
JP2009212503A5 (ja)
JP2012084860A5 (ja)
JP2010123931A5 (ja) Ｓｏｉ基板の作製方法
JP2009158937A5 (ja)
JP2010050444A5 (ja)
JP2012004549A5 (ja) 半導体装置
JP2013038404A5 (ja)
JP2008141191A5 (ja)
EP1998368A3 (en) Method for manufacturing soi wafer
TWI456637B (zh) 絕緣層上覆矽（ｓｏｉ）基板之製造方法
JP2008547237A5 (ja)
JP2011077514A5 (ja)
JP2008294422A5 (ja)