JP2010034302A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010034302A JP2010034302A JP2008195014A JP2008195014A JP2010034302A JP 2010034302 A JP2010034302 A JP 2010034302A JP 2008195014 A JP2008195014 A JP 2008195014A JP 2008195014 A JP2008195014 A JP 2008195014A JP 2010034302 A JP2010034302 A JP 2010034302A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- diffusion layer
- semiconductor substrate
- locos
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 16
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 238000013459 approach Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 230000005684 electric field Effects 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】高耐圧を要求されるＭＯＳトランジスタおよびその製造方法を提供する。
【解決手段】ＬＯＣＯＳ酸化膜を用いたオフセットＭＯＳトランジスタにおいて、高耐圧が要求されるドレイン拡散層周辺のＬＯＣＯＳ酸化膜をエッチングし、ＬＯＣＯＳ酸化膜が薄くなった領域の下方の半導体基板表面領域にまでドレイン拡散層を形成することによって、ドレイン拡散層端部がオフセット拡散層によってカバーされるため、ドレイン拡散層下部の領域で発生する電界集中を緩和することができ、５０Ｖ以上の電圧下においても安全に動作しうるＭＯＳトランジスタとなる。
【選択図】図２
【解決手段】ＬＯＣＯＳ酸化膜を用いたオフセットＭＯＳトランジスタにおいて、高耐圧が要求されるドレイン拡散層周辺のＬＯＣＯＳ酸化膜をエッチングし、ＬＯＣＯＳ酸化膜が薄くなった領域の下方の半導体基板表面領域にまでドレイン拡散層を形成することによって、ドレイン拡散層端部がオフセット拡散層によってカバーされるため、ドレイン拡散層下部の領域で発生する電界集中を緩和することができ、５０Ｖ以上の電圧下においても安全に動作しうるＭＯＳトランジスタとなる。
【選択図】図２
Description
本発明は高耐圧を有するＬＯＣＯＳオフセット型電界効果トランジスタを含む半導体装置及びその製造方法に関する。
現在、ボルテージレギューレータやスイッチングレギュレータと呼ばれる電源電圧を制御し一定電圧を出力するＩＣにおいて、市場の要求は多様化しており、例えば50Ｖ以上の電圧帯においても保障できるＩＣが求められるようになってきている。高耐圧を有するＩＣにおいて用いられる電界効果トランジスタ(以下ＭＯＳトランジスタ)としては、従来の高耐圧を有するプレーナ型のＭＯＳトランジスタとして、ＬＯＣＯＳオフセットドレイン構造のＭＯＳトランジスタが挙げられる。
図３にＬＯＣＯＳオフセット型ＭＯＳトランジスタの製造方法を示す。図３(a)に示すようにＰ型シリコン基板に犠牲酸化膜２２および窒化膜２１を堆積し、所望の領域が開口するようにパターニングしたフォトレジストをマスクとして選択的に窒化膜２１を除去し、イオン注入法を用いてＮ型のオフセット拡散層３１を形成する。次に図３(b)に示すように窒化膜２１をパターンとし、例えばＷｅｔ酸化により選択的にＬＯＣＯＳ酸化膜２３を形成する。次に、窒化膜２１および犠牲酸化膜２２を除去し、ゲート酸化膜２４を形成し、例えば多結晶シリコン膜をゲート酸化膜２４上に堆積する。そして、所望の領域が開口するようにパターニングしたフォトレジストをマスクとして多結晶シリコン膜を除去することでゲート電極２５を形成し、所望の領域が開口するようにパターニングしたフォトレジストをマスクとして、イオン注入法によりＮ型のドレイン拡散層３４およびソース拡散層３５を形成し、図３(c)を得る。
図３(c)に示す従来構造においては、ゲート電極とドレイン電極間における電界緩和はＬＯＣＯＳ酸化膜２３の厚さおよびオフセット拡散層３１の濃度を適切に選択することで高耐圧化することが可能ではある。しかし、オフセット拡散層３１とドレイン拡散層３４の接合部分に関しては、製造プロセスにおけるＬＯＣＯＳ酸化膜２３の厚さや窒化膜２１の厚さのばらつきにより、ドレイン拡散層下部エッジ３４ａをオフセット拡散層３１がカバーしきれず、ドレイン拡散層下部エッジ３４ａへの電界集中を緩和するには、不十分な構造となっている。例えばオフセット拡散層３１の濃度を十分濃くし、オフセット拡散層３１をドレイン拡散層下部エッジ３４ａまで拡散させた場合は、オフセット拡散層３１の空乏層が伸びなくなることによりゲート電極とドレイン電極間における電界が強まり、比較的低い電圧においてなだれ降伏を起す要因となる。５０Ｖなどの高耐圧素子のデバイス設計において上記構造を適用することは困難な状況となる。
上記の対策として、特許文献１に示されるように、ＬＯＣＯＳオフセット型ＭＯＳトランジスタのオフセット部分にトレンチを形成し、オフセット拡散層を形成し、そこにＬＯＣＯＳ酸化膜を埋め込むことで高濃度ドレイン層の電界集中領域をオフセット拡散にてカバーする方法がある。
特開平６−２９３１３号公報
特許文献１に示されているＭＯＳトランジスタの構造においては、実効的なオフセット拡散層幅が大きくなる為、抵抗成分が大きくなりＭＯＳトランジスタとしての駆動能力が低下することになる。また、ＬＯＣＯＳ酸化膜が埋め込まれている凹部分の形状が下広がりになることによって、オフセット拡散層も下広がり構造となり、ＭＯＳトランジスタのチャネル方向に対しても拡散層が伸びる構造となっている。これにより、ドレイン電極に高電圧が印加された際にドレインオフセット拡散層と基板で生じる空乏層がソース拡散層側の空乏層と接合することによってパンチスルー現象によってリーク電流が流れてしまうことを防止する為に、ＭＯＳトランジスタのゲート長は大きく取る必要がある。特にドレイン電極およびソース電極の両者に高耐圧が要求される構造の場合においては顕著になる為、サイズ増大により製造コストに大きく影響を与えることになる。
そしてなにより、オフセット領域の凹部の形成および凹部に埋め込むＬＯＣＯＳ酸化膜の形成における製造ばらつきによって、ゲート電極とドレイン電極間における耐圧が変動する構造となっている。例えば凹部が製造ばらつきにより深くなり、ＬＯＣＯＳ酸化膜は薄く成長したとすると、オフセット拡散層のチャネル端部分は角が立った形状となり、電界集中が発生することにより極端に耐圧が低下することになる。よって、製造ばらつきなどを考慮すると、上記構造において高耐圧を保障することは非常に困難と言える。
上記の課題を解決するために、本発明は以下の手段を用いた。
（１）ＬＯＣＯＳオフセット型電界効果トランジスタを含む半導体装置の製造において、
第１導電型の半導体基板上に犠牲酸化膜を形成する工程と、
前記犠牲酸化膜上に窒化膜を形成する工程と、フォトレジストを用いたパターンを用いて所望の領域のみ前記窒化膜をエッチングする工程と、
第１のオフセット拡散層となる領域のみにイオン注入法を用いて第２導電型のオフセット拡散層を形成する工程と、
前記窒化膜がエッチングされた領域にＬＯＣＯＳ酸化膜を形成する工程と、
前記窒化膜および前記犠牲酸化膜を除去する工程と、
前記半導体基板表面にゲート酸化膜を形成し、多結晶シリコン膜を形成し、フォトレジストを用いたパターンによって所望の領域のみ多結晶シリコン膜をエッチングする工程と、
フォトレジストを用いたパターンによって前記ＬＯＣＯＳ酸化膜形成部であってその下方にドレイン拡散層となる高濃度拡散層が形成される領域の酸化膜を、前記ドレイン拡散層に近づくにつれて膜厚が薄くなるようにエッチングする工程と、
イオン注入法を用いて第２導電型の高濃度拡散層を形成する工程と、
を有することを特徴とする半導体装置の製造方法とした。
（２）前記ＬＯＣＯＳ酸化膜をエッチングする工程において、等方性エッチングを行うことを特徴とする半導体装置の製造方法とした。
（３）第１導電型の半導体基板と、
前記半導体基板の表面に一部に設けられた両端を有するゲート酸化膜と、
前記ゲート酸化膜の一端の前記半導体基板の第１の表面近傍に設けられた第２導電型のソース拡散層と、
前記ゲート酸化膜の他端において前記ゲート酸化膜にその一端が接している、両端を有するＬＯＣＯＳ酸化膜と、
前記ゲート酸化膜の上に前記ソース拡散層の端部から前記ＬＯＣＯＳ酸化膜にかけて跨るように配置されたゲート電極と、
前記LOCOS酸化膜の下方となる前記半導体基板の第２の表面近傍に設けられた第２導電型のオフセット拡散層と、
前記ゲート酸化膜に対して反対側となる前記ＬＯＣＯＳ酸化膜の他端に隣接して、前記半導体基板の第３の表面近傍に設けられた、第２導電型のドレイン拡散層とからなる半導体装置であって、
前記ＬＯＣＯＳ酸化膜は、前記ゲート電極から離間した位置から前記ＬＯＣＯＳ酸化膜の他端にかけて連続的にその厚さが当初の厚さより薄くなっており、前記ＬＯＣＯＳ酸化膜の他端においては前記ＬＯＣＯＳ酸化膜の表面は前記ドレイン拡散層の表面である前記半導体基板の表面よりも下に位置し、薄くなった領域の下方の前記半導体基板の第４の表面近傍まで前記ドレイン拡散層の端部が広がり、前記オフセット拡散層と重なり合っている半導体装置とした。
（１）ＬＯＣＯＳオフセット型電界効果トランジスタを含む半導体装置の製造において、
第１導電型の半導体基板上に犠牲酸化膜を形成する工程と、
前記犠牲酸化膜上に窒化膜を形成する工程と、フォトレジストを用いたパターンを用いて所望の領域のみ前記窒化膜をエッチングする工程と、
第１のオフセット拡散層となる領域のみにイオン注入法を用いて第２導電型のオフセット拡散層を形成する工程と、
前記窒化膜がエッチングされた領域にＬＯＣＯＳ酸化膜を形成する工程と、
前記窒化膜および前記犠牲酸化膜を除去する工程と、
前記半導体基板表面にゲート酸化膜を形成し、多結晶シリコン膜を形成し、フォトレジストを用いたパターンによって所望の領域のみ多結晶シリコン膜をエッチングする工程と、
フォトレジストを用いたパターンによって前記ＬＯＣＯＳ酸化膜形成部であってその下方にドレイン拡散層となる高濃度拡散層が形成される領域の酸化膜を、前記ドレイン拡散層に近づくにつれて膜厚が薄くなるようにエッチングする工程と、
イオン注入法を用いて第２導電型の高濃度拡散層を形成する工程と、
を有することを特徴とする半導体装置の製造方法とした。
（２）前記ＬＯＣＯＳ酸化膜をエッチングする工程において、等方性エッチングを行うことを特徴とする半導体装置の製造方法とした。
（３）第１導電型の半導体基板と、
前記半導体基板の表面に一部に設けられた両端を有するゲート酸化膜と、
前記ゲート酸化膜の一端の前記半導体基板の第１の表面近傍に設けられた第２導電型のソース拡散層と、
前記ゲート酸化膜の他端において前記ゲート酸化膜にその一端が接している、両端を有するＬＯＣＯＳ酸化膜と、
前記ゲート酸化膜の上に前記ソース拡散層の端部から前記ＬＯＣＯＳ酸化膜にかけて跨るように配置されたゲート電極と、
前記LOCOS酸化膜の下方となる前記半導体基板の第２の表面近傍に設けられた第２導電型のオフセット拡散層と、
前記ゲート酸化膜に対して反対側となる前記ＬＯＣＯＳ酸化膜の他端に隣接して、前記半導体基板の第３の表面近傍に設けられた、第２導電型のドレイン拡散層とからなる半導体装置であって、
前記ＬＯＣＯＳ酸化膜は、前記ゲート電極から離間した位置から前記ＬＯＣＯＳ酸化膜の他端にかけて連続的にその厚さが当初の厚さより薄くなっており、前記ＬＯＣＯＳ酸化膜の他端においては前記ＬＯＣＯＳ酸化膜の表面は前記ドレイン拡散層の表面である前記半導体基板の表面よりも下に位置し、薄くなった領域の下方の前記半導体基板の第４の表面近傍まで前記ドレイン拡散層の端部が広がり、前記オフセット拡散層と重なり合っている半導体装置とした。
ＬＯＣＯＳオフセットＭＯＳトランジスタにおいて、高耐圧が要求されるドレイン拡散層もしくはソース拡散層周辺のＬＯＣＯＳ酸化膜をエッチングし、ＬＯＣＯＳ酸化膜が除去された領域をカバーするようにドレイン拡散層もしくはソース拡散層を形成することによって、ドレイン拡散層もしくはソース電極の下部がオフセット拡散層によってカバーされる為、ドレイン拡散層下部の領域で発生する電界集中を緩和することができ、５０Ｖ以上の電圧下においても保障しうるＭＯＳトランジスタを含む半導体装置を提供することが可能となる。
以下、本発明による最良の形態について図面を用いて詳細に説明を行なう。
図１(a)〜(d)に本発明の実施例である半導体装置とその製造方法を示す。以下の説明においては、Ｎチャネル型ＭＯＳトランジスタを例に説明を行う。
Ｐ型半導体基板１１上に犠牲酸化膜２２を形成し、犠牲酸化膜２２上に窒化膜２１を形成し、所望の領域が開口するように窒化膜２１をパターニングした後、開口した領域のＰ型半導体基板１１の表面領域にイオン注入法を用いてオフセット拡散層３１を形成した状態を図１(a)に示す。窒化膜２１のパターニングにおいては、窒化膜２１上にフォトレジストを一様に塗布し、フォトリソ法を用いて所望の領域が開口するようにフォトレジストを開口し、パターニングされたフォトレジストをマスクとして、例えばフッ素系ガスを用いてドライエッチングにて行う。また、オフセット拡散層３１をイオン注入法によって形成する際に、マスクは窒化膜２１のエッチングに使用したマスクを用い、オフセット拡散層３１の最終的な不純物濃度が1×1016atom/cm3〜1×1018atom/cm3程度の不純物濃度となるようにする。導入する不純物としてはリンを使用する。注入エネルギーは、導入する不純物量にもよるが最終的なオフセット拡散層３１の半導体基板表面からの深さ方向の拡散距離が0.3mm以上となるように設定する。
次に窒化膜２１をマスクとして、熱酸化処理を行い、図１(b)に示す600nm〜800nm程度のＬＯＣＯＳ酸化膜２３を形成する。そして、窒化膜２１および犠牲酸化膜２２を除去し、ゲート酸化膜２４を熱酸化によって形成する。そして、ゲート酸化膜２４上に例えば化学気相成長法によって膜厚200nm〜400nmの多結晶シリコン膜を全面に形成し、固層拡散法により例えばリンを1×1020atom/cm3程度の不純物濃度となるように多結晶シリコンに拡散させ、導電性を持たせる。このとき、固層拡散法ではなくイオン注入により不純物を多結晶シリコンに注入する方法もある。その後、導電性を持った多結晶シリコン膜をパターニングし、ＬＯＣＯＳ酸化膜２３の一部からソース領域側のゲート酸化膜２４上に延在してゲート電極２５を形成し、図１(c)に示す構造を得る。
次に、後にドレイン拡散層となる領域周辺が開口するようにフォトレジストを形成し、その両側に位置するＬＯＣＯＳ酸化膜２３の一部および挟まれるゲート酸化膜２４をウェットエッチングにて等方性エッチングする。この時、後にソース拡散層となる領域上のゲート酸化膜２４も同時にエッチングしてもよい。
その後、ＬＯＣＯＳ酸化膜２３の除去されたドレイン拡散層となる領域およびソース拡散層となる領域など所望の領域が開口するようにパターニングしたフォトレジストをマスクとして、イオン注入法を用いて不純物を開口部に注入する。熱処理を経てドレイン拡散層３４およびソース拡散層３５を形成して図１(d)に示す構造を得る。この時、ドレイン拡散層３４およびソース拡散層３５を形成する際のイオン注入法では、導入する不純物はリンもしくは砒素を使用し、ドレイン拡散層３４およびソース拡散層３５の最終的な表面不純物濃度が1×1019atom/cm3以上となるようにする。イオン注入エネルギーは、ドレイン拡散層３４およびソース拡散層３５の半導体基板表面からの深さ方向の拡散距離が0.2um程度となるように設定する。上記にて、ＬＯＣＯＳ酸化膜２３のエッチングにおいて、等方性エッチングを行うことによってＬＯＣＯＳ酸化膜２３のドレイン拡散層３４端は図１(d)に示すようにラウンド型に形成されることになり、オフセット拡散層３１上のＬＯＣＯＳ酸化膜２３厚はドレイン拡散層３４端に近づくに連れて薄くなる形状となる。これにより、イオン注入法を用いてＬＯＣＯＳ酸化膜２３がエッチングされた領域をカバーするようにドレイン拡散層３４を形成することによって、ドレイン拡散層３４端はオフセット拡散層３１内に延びて形成され、さらにエッチング後のＬＯＣＯＳ酸化膜２３の厚さに従って濃度分布を持った状態となる。すなわち、ドレイン拡散層３４端部の不純物濃度はドレイン拡散層３４中心部の不純物濃度に比べ低くなる。つまり、電界緩和する為の拡散層領域がドレイン端部に形成されることになる。また、ドレイン拡散層３４の不純物濃度分布に従いドレイン拡散層３４の深さも変化することからドレイン拡散層下部エッジ３４ｂは滑らかな形状となり、電界集中が生じにくくなる。その結果、高耐圧を保障することが可能となる。
図２は、上述の製造方法を経て作られた本発明の半導体装置を示す模式的断面図である。Ｐ型半導体基板１１上に形成されたオフセットドレイン型ＭＯＳトランジスタを含む半導体装置であって、基板表面にはＬＯＣＯＳ酸化膜２３が設けられ、ＬＯＣＯＳ酸化膜間の活性領域上のゲート酸化膜２４が形成されている。ＬＯＣＯＳ酸化膜２３と離間した位置に高濃度のＮ型不純物よりなるソース拡散層３５があり、ゲート酸化膜２４上にはゲート電極２５が形成されているが、このゲート電極２５はソース拡散層３５端部からＬＯＣＯＳ酸化膜２３の一部まで跨って形成されている。ＬＯＣＯＳ酸化膜２３の下にはＮ型オフセット拡散層３１が形成されている。オフセット拡散層３１の不純物濃度はソース拡散層３５やドレイン拡散層３４の不純物濃度よりも低い。オフセット拡散層３１の間にはドレイン拡散層３４が設けられており、オフセット拡散層３４に隣接するＬＯＣＯＳ酸化膜２３は一部がウェットエッチング特有の形状であるラウンド状に抉られ、ＬＯＣＯＳ酸化膜２３の端部よりも高濃度のＮ型不純物よりなるドレイン拡散層３４の上部が高くなっている。ドレイン拡散層３４の端部３４は、抉られたＬＯＣＯＳ酸化膜２３端部およびオフセット拡散層３１端部と接しているが、ドレイン拡散層３４端部の不純物濃度はドレイン拡散層３４中心部の不純物濃度に比べると低濃度になっている。以上のような構造とすることにより、ドレイン拡散層下部の領域で発生する電界集中を緩和することができ、５０Ｖ以上の電圧下においても保障しうるＭＯＳトランジスタを含む半導体装置を提供することが可能となる。
上記においては、Ｎチャネル型ＭＯＳトランジスタを用いて詳細な説明を行っているが、Ｐチャネル型ＭＯＳトランジスタにも適用することは可能であることは言うまでもない。ＭＯＳトランジスタの動作方法として、ソース電極とドレイン電極が入れ替わるような状況において使用する場合には、ソース電極およびドレイン電極の両者において高耐圧を保障しなければならないが、そのような場合でもソース拡散層およびドレイン拡散層に本発明の構造を用いることで耐圧が保障できる。また、本説明では半導体基板上にＭＯＳトランジスタを作成した例を挙げているが、Ｐ型の深い拡散層、所謂ウェル拡散層上に形成されたＭＯＳトランジスタにも適用可能である。さらに、従来のＬＯＣＯＳオフセットＭＯＳトランジスタとチャネル端におけるドレイン構造は変わらない為、従来構造と比較してＭＯＳトランジスタ特性を劣化させることはない。
１１ Ｐ型半導体基板
２１ 窒化膜
２２ 犠牲酸化膜
２３ ＬＯＣＯＳ酸化膜
２４ ゲート酸化膜
２５ ゲート電極
３１ オフセット拡散層
３４ ドレイン拡散層
３５ ソース拡散層
２１ 窒化膜
２２ 犠牲酸化膜
２３ ＬＯＣＯＳ酸化膜
２４ ゲート酸化膜
２５ ゲート電極
３１ オフセット拡散層
３４ ドレイン拡散層
３５ ソース拡散層
Claims (3)
- ＬＯＣＯＳオフセット型電界効果トランジスタを含む半導体装置の製造において、
第１導電型の半導体基板上に犠牲酸化膜を形成する工程と、
前記犠牲酸化膜上に窒化膜を形成する工程と、フォトレジストを用いたパターンを用いて所望の領域のみ前記窒化膜をエッチングする工程と、
第１のオフセット拡散層となる領域のみにイオン注入法を用いて第２導電型のオフセット拡散層を形成する工程と、
前記窒化膜がエッチングされた領域にＬＯＣＯＳ酸化膜を形成する工程と、
前記窒化膜および前記犠牲酸化膜を除去する工程と、
前記半導体基板表面にゲート酸化膜を形成し、多結晶シリコン膜を形成し、フォトレジストを用いたパターンによって所望の領域のみ多結晶シリコン膜をエッチングする工程と、
フォトレジストを用いたパターンによって前記ＬＯＣＯＳ酸化膜形成部であってその下方にドレイン拡散層となる高濃度拡散層が形成される領域の酸化膜を、前記ドレイン拡散層に近づくにつれて膜厚が薄くなるようにエッチングする工程と、
イオン注入法を用いて第２導電型の高濃度拡散層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項１記載の前記ＬＯＣＯＳ酸化膜をエッチングする工程において、等方性エッチングを行うことを特徴とする半導体装置の製造方法。
- 第１導電型の半導体基板と、
前記半導体基板の表面に一部に設けられた両端を有するゲート酸化膜と、
前記ゲート酸化膜の一端の前記半導体基板の第１の表面近傍に設けられた第２導電型のソース拡散層と、
前記ゲート酸化膜の他端において前記ゲート酸化膜にその一端が接している、両端を有するＬＯＣＯＳ酸化膜と、
前記ゲート酸化膜の上に前記ソース拡散層の端部から前記ＬＯＣＯＳ酸化膜にかけて跨るように配置されたゲート電極と、
前記LOCOS酸化膜の下方となる前記半導体基板の第２の表面近傍に設けられた第２導電型のオフセット拡散層と、
前記ゲート酸化膜に対して反対側となる前記ＬＯＣＯＳ酸化膜の他端に隣接して、前記半導体基板の第３の表面近傍に設けられた、第２導電型のドレイン拡散層とからなる半導体装置であって、
前記ＬＯＣＯＳ酸化膜は、前記ゲート電極から離間した位置から前記ＬＯＣＯＳ酸化膜の他端にかけて連続的にその厚さが当初の厚さより薄くなっており、前記ＬＯＣＯＳ酸化膜の他端においては前記ＬＯＣＯＳ酸化膜の表面は前記ドレイン拡散層の表面である前記半導体基板の表面よりも下に位置し、薄くなった領域の下方の前記半導体基板の第４の表面近傍まで前記ドレイン拡散層の端部が広がり、前記オフセット拡散層と重なり合っている半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008195014A JP5437602B2 (ja) | 2008-07-29 | 2008-07-29 | 半導体装置およびその製造方法 |
| KR1020090067638A KR101577072B1 (ko) | 2008-07-29 | 2009-07-24 | 반도체 장치 및 그 제조 방법 |
| TW98125178A TWI474405B (zh) | 2008-07-29 | 2009-07-27 | 半導體裝置及其製造方法 |
| CN2009101644683A CN101651104B (zh) | 2008-07-29 | 2009-07-28 | 半导体器件及其制造方法 |
| US12/510,858 US8404547B2 (en) | 2008-07-29 | 2009-07-28 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008195014A JP5437602B2 (ja) | 2008-07-29 | 2008-07-29 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010034302A true JP2010034302A (ja) | 2010-02-12 |
| JP5437602B2 JP5437602B2 (ja) | 2014-03-12 |
Family
ID=41607446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008195014A Expired - Fee Related JP5437602B2 (ja) | 2008-07-29 | 2008-07-29 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8404547B2 (ja) |
| JP (1) | JP5437602B2 (ja) |
| KR (1) | KR101577072B1 (ja) |
| CN (1) | CN101651104B (ja) |
| TW (1) | TWI474405B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7854707B2 (en) | 2005-08-05 | 2010-12-21 | Devicor Medical Products, Inc. | Tissue sample revolver drum biopsy device |
| JP2010010408A (ja) * | 2008-06-27 | 2010-01-14 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US9196717B2 (en) * | 2012-09-28 | 2015-11-24 | United Microelectronics Corp. | High voltage metal-oxide-semiconductor transistor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541516A (ja) * | 1991-05-24 | 1993-02-19 | Nec Corp | 半導体装置及び製造方法 |
| JPH0563193A (ja) * | 1991-09-05 | 1993-03-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH05243264A (ja) * | 1992-02-27 | 1993-09-21 | Oki Electric Ind Co Ltd | トランジスタの製造方法 |
| JPH08330578A (ja) * | 1995-06-02 | 1996-12-13 | Sony Corp | 電界効果型高耐圧トランジスタ及びその製造方法 |
| JP2007207866A (ja) * | 2006-01-31 | 2007-08-16 | Seiko Instruments Inc | Ｍｏｓトランジスタとその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629313A (ja) | 1991-11-18 | 1994-02-04 | Sony Corp | Ｌｏｃｏｓオフセットドレインの製造方法 |
| US5482888A (en) * | 1994-08-12 | 1996-01-09 | United Microelectronics Corporation | Method of manufacturing a low resistance, high breakdown voltage, power MOSFET |
| JP4804666B2 (ja) * | 2001-08-10 | 2011-11-02 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| JP4711636B2 (ja) * | 2004-03-12 | 2011-06-29 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP5078312B2 (ja) * | 2005-10-19 | 2012-11-21 | セイコーインスツル株式会社 | 半導体集積回路装置およびその製造方法 |
| JP2007251082A (ja) * | 2006-03-20 | 2007-09-27 | Ricoh Co Ltd | Ｌｏｃｏｓオフセット構造のｍｏｓトランジスタを含む半導体装置およびその製造方法 |
| JP2009231811A (ja) * | 2008-02-27 | 2009-10-08 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
| US8119507B2 (en) * | 2008-10-23 | 2012-02-21 | Silergy Technology | Lateral double-diffused metal oxide semiconductor (LDMOS) transistors |
-
2008
- 2008-07-29 JP JP2008195014A patent/JP5437602B2/ja not_active Expired - Fee Related
-
2009
- 2009-07-24 KR KR1020090067638A patent/KR101577072B1/ko active IP Right Grant
- 2009-07-27 TW TW98125178A patent/TWI474405B/zh not_active IP Right Cessation
- 2009-07-28 CN CN2009101644683A patent/CN101651104B/zh not_active Expired - Fee Related
- 2009-07-28 US US12/510,858 patent/US8404547B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541516A (ja) * | 1991-05-24 | 1993-02-19 | Nec Corp | 半導体装置及び製造方法 |
| JPH0563193A (ja) * | 1991-09-05 | 1993-03-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH05243264A (ja) * | 1992-02-27 | 1993-09-21 | Oki Electric Ind Co Ltd | トランジスタの製造方法 |
| JPH08330578A (ja) * | 1995-06-02 | 1996-12-13 | Sony Corp | 電界効果型高耐圧トランジスタ及びその製造方法 |
| JP2007207866A (ja) * | 2006-01-31 | 2007-08-16 | Seiko Instruments Inc | Ｍｏｓトランジスタとその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101577072B1 (ko) | 2015-12-11 |
| US8404547B2 (en) | 2013-03-26 |
| TW201023276A (en) | 2010-06-16 |
| JP5437602B2 (ja) | 2014-03-12 |
| TWI474405B (zh) | 2015-02-21 |
| CN101651104B (zh) | 2013-09-25 |
| CN101651104A (zh) | 2010-02-17 |
| US20100025764A1 (en) | 2010-02-04 |
| KR20100012827A (ko) | 2010-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4700043B2 (ja) | 半導体素子の製造方法 | |
| KR100974697B1 (ko) | Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법 | |
| JP4309967B2 (ja) | 半導体装置およびその製造方法 | |
| KR101228366B1 (ko) | Ｌｄｍｏｓ 소자 제조 방법 | |
| JP2009152371A (ja) | 半導体装置及びその製造方法 | |
| JP5784665B2 (ja) | 半導体装置の製造方法 | |
| US9660020B2 (en) | Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same | |
| JP2006196518A (ja) | 半導体装置およびその製造方法 | |
| US8084817B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2007049039A (ja) | 半導体装置 | |
| JP5583077B2 (ja) | 半導体装置及びその製造方法 | |
| JP5314949B2 (ja) | 半導体装置の製造方法 | |
| JP2009065150A (ja) | トレンチトランジスタ及びその形成方法 | |
| JP2010010408A (ja) | 半導体装置及びその製造方法 | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP5437602B2 (ja) | 半導体装置およびその製造方法 | |
| JP4503080B2 (ja) | 半導体装置の製造方法。 | |
| JP2009231811A (ja) | 半導体装置およびその製造方法 | |
| KR100871976B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP5358653B2 (ja) | トレンチゲート型トランジスタの製造方法 | |
| JP2009302114A (ja) | 半導体装置及びその製造方法 | |
| JP2007027175A (ja) | 半導体装置及びその製造方法 | |
| JP2005150300A (ja) | 半導体装置とその製造方法 | |
| JP2011210905A (ja) | 半導体装置の製造方法 | |
| JP2007184360A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5437602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |