JP2010010709A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010010709A
JP2010010709A JP2009234439A JP2009234439A JP2010010709A JP 2010010709 A JP2010010709 A JP 2010010709A JP 2009234439 A JP2009234439 A JP 2009234439A JP 2009234439 A JP2009234439 A JP 2009234439A JP 2010010709 A JP2010010709 A JP 2010010709A
Authority
JP
Japan
Prior art keywords
silicide
film
region
gate insulating
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009234439A
Other languages
English (en)
Other versions
JP4481361B2 (ja
Inventor
Hisashi Otani
久 大谷
Etsuko Fujimoto
悦子 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009234439A priority Critical patent/JP4481361B2/ja
Publication of JP2010010709A publication Critical patent/JP2010010709A/ja
Application granted granted Critical
Publication of JP4481361B2 publication Critical patent/JP4481361B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ソース/ドレイン領域へのコンタクトの方法を改良することにより、配線抵抗を減らす。
【解決手段】基板上の酸化珪素膜と、酸化珪素膜上のソース領域、ドレイン領域、ソース領域の上部に形成された第1のシリサイド、ドレイン領域の上部に形成された第2のシリサイド、及びチャネル形成領域を有する半導体層と、ゲイト絶縁膜と、多結晶珪素膜及び第3のシリサイドを有するゲイト電極と、ゲイト電極の側面に設けられた側壁と、第1のシリサイドに密着して形成された第1の金属配線と、第2のシリサイドに密着して形成された第2の金属配線と、を有し、第1の金属配線と第2の金属配線は同一金属膜をエッチングして形成された構造であり、第1乃至第3のシリサイドは、金属膜に用いられる金属を用いて形成されたシリサイドである。
【選択図】図1

Description

本発明は、TFT(薄膜トランジスタ)もしくはTFTを有する半導体集積回路の構造
、及びその作製方法に関する。特に、TFTやTFTを有する半導体集積回路の配線およ
びその形成方法に関する。
従来より、アクティブマトリクス型の液晶表示装置やイメージセンサー等のガラス基板
上に集積化された装置にTFT(薄膜トランジスタ)を利用する技術が広く知られている
。これらの回路において重要なことは、TFTの半導体領域(ソースやドレイン)と配線
のコンタクトを確実に形成すること、および、回路の抵抗を下げることである。これらの
課題は回路の集積度が進めば進むほど重要であり、また、技術的な困難性が現れる。
前者の問題に関しては用いられる半導体被膜が極めて薄いことに関連する。一般に高い
特性を得るためには半導体被膜は薄くすることが求められるが、数100Å程度の薄い半
導体被膜にコンタクトを形成することは並大抵でない。かなり高い確率で、コンタクトホ
ール形成の段階でオーバーエッチングされて、半導体被膜に孔が開くことがある。これは
、層間絶縁物として一般に用いられる酸化珪素、窒化珪素と半導体被膜として用いられる
珪素のエッチングレート(特にドライエッチングの場合)があまり大きくないためである
さらに、後者の問題に関しては、抵抗の多くの部分が半導体被膜の抵抗であり、回路中
に半導体被膜の部分を減らすことが有効な対策であるが、デザインルール上の問題から、
回路配置のみによっては解決できない。
このような問題のうち後者を解決する方法としては、TFTのソース、ドレインに相当
する部分のほとんどをシリサイドとしてしまう方法が提案されている。図2を用いてその
例を説明する。
基板21上には半導体被膜(活性層)22が形成され、それを覆って、ゲイト絶縁層2
3、さらに、ゲイト電極24、ゲイト配線25が設けられる。ゲイト電極24とゲイト配
線25は同じ層内にある。つまり、これらは同時に形成される。活性層22にはソース2
6、ドレイン27等の不純物領域が形成される。(図2(A))
その後、公知の異方性エッチング技術を用いてゲイト電極24およびゲイト配線25の
側面に側壁絶縁物28が形成される。これは、通常、全面を絶縁物で被覆したのち、異方
性エッチングをおこなう方法により得られる。その際、ゲイト絶縁層23もエッチングさ
れ、活性層の表面が露呈される。また、ゲイト電極24の下にゲイト絶縁膜23a、ゲイ
ト配線25の下にゲイト絶縁膜23bが得られる。(図2(B))
次いで、金属層29が全面に形成される。(図2(C))
そして、熱アニール、ラピッド・サーマル・アニール、光アニール等の手段により、金
属層29と活性層22を界面で反応させ、シリサイド層30および31が得られる。シリ
サイド層は図に示すように活性層の底部にまで到達するまで反応させても、途中でとまる
程度に反応させてもよい。いずれにせよ、金属層29と活性層22の接触部分から反応が
進行するので、側壁28の下部のソース、ドレインは半導体のままである。(図2(D)
次に、反応しなかった金属層を全面的に除去する。(図2(E))
最後に、公知の多層配線技術を用い、層間絶縁物33上に上層の配線34、35を形成
する。上層の配線はシリサイド層30および31とコンタクト32aおよび32bをそれ
ぞれ形成し、また、ゲイト配線25とコンタクト32cを形成する。
図2の例では、異方性エッチングによる側壁を用いる場合を示したが、他に、特開平7
−169974、同7−169975、同7−218932等に開示されるようにゲイト
電極の陽極酸化技術を用いてもよい。
このような方法では、シリサイドが半導体材料よりも抵抗率が小さいので、TFTを経
由する回路の抵抗を減らすことができる。しかしながら、コンタクトホールの形成の際の
問題はほとんど解決できない。シリサイドと酸化珪素や窒化珪素とのドライエッチング法
によるエッチングレートが十分に大きくないためである。特に、TFTの層間絶縁膜とし
て窒化珪素を用いる方法が有効であることは知られている(例えば、特開平7−3267
68)が、この場合には、層間絶縁物のエッチングの際の窒化珪素と活性層のエッチング
レートが十分に大きくないと、前者が後者の10倍程度の厚さを有するため、エッチング
の終点を正確に定めることが難しい。
さらに、回路によっては別の問題が生じることもある。例えば、図2のドレイン27(
あるいはシリサイド31)からゲイト配線25へは上層の配線35を経由する必要がある
ため、コンタクトを2つ経由することになる。コンタクトは不良の確率も多く、また、抵
抗も大きいので、回路中のその数が少ない方が望ましいことは言うまでもない。さらに、
オーバーエッチングの確率が低下するとはいえ、シリサイド層は非常に薄いものであるの
で、コンタクト部での不良が発生する確率も高い。そのため、コンタクトホールは十分な
広さが必要とされ、回路を高集積化する際の問題となっている。
本発明は以下の基本構成を有する半導体装置である。すなわち、
ゲイト電極と、ゲイト電極よりも幅の広いゲイト絶縁膜と、
活性層中に形成されたN型もしくはP型の1対の不純物領域と、
ゲイト絶縁膜に対して自己整合的に形成された1対のシリサイド層と、
シリサイド層に密着し、かつ、選択的に設けられた金属層と、
を有し、シリサイド層は、金属層を構成する金属元素と珪素を主成分とする(本発明1)
これにいくつかのバリエーションがあり、それぞれ効果がある。
ゲイト電極より上の層には上層配線が設けられ、これと金属層とが少なくとも1つのコ
ンタクトを有してもよい(本発明2)。例えば、上層配線とTFTのソース、ドレイン(
シリサイド層)の間のコンタクトはかくするとよい。特に、図2で示した従来の例で問題
となった極めて薄いシリサイド層と上層配線間のコンタクト不良を防ぐ上で効果的である
TFTの活性層は、必要とする特性から極めて薄いことが要求されるものの本発明の金
属層は活性層にシリサイド層を形成する目的であるので、薄いことは特に必要とされず、
十分に厚くしてもよい。本発明ではソース、ドレイン(シリサイド層)は金属層と全面的
に(合金的に)接合し、さらに、金属層が上層配線とコンタクトする構成である。そして
、前者のコンタクト不良の確率は非常に低く、かつ、後者の不良の確率も金属層が十分に
厚いために、図2の場合に比べて著しく低い。したがって、総合的にもコンタクトでの不
良の確率が著しく低下する。
また、上記の基本構成において、ゲイト電極と同じ層のゲイト配線が、シリサイド層と
結合する金属層と少なくとも1つのコンタクトを有してもよい(本発明3)。この構成で
は、コンタクトホールを特に設けずとも、図2のドレイン27(シリサイド層31)とゲ
イト配線25を接続することが可能である。
一般的にゲイト電極・配線とソース、ドレインの配線とは層間絶縁物を隔てて形成され
るので、その間のコンタクトを取るには、かならず、コンタクトホールが必要であったが
、上記のように、ゲイト配線とソース、ドレインとの接続にコンタクトホールが不要とな
れば、回路配置上、有利なことは言うまでもない。
また、上記金属層は、上述のようにそのまま配線としても使用されるのであるが、シリ
サイドを形成する金属の抵抗率は配線材料に用いられる金属の抵抗率よりも1ケタ以上、
高いので、配線の抵抗を下げるために、金属層の上に抵抗率の小さな材料の別の金属層を
重ねてもよい(本発明4)。
なお、金属層の材料には、チタン、モリブテン、タングステン、白金、クロム、コバル
トから選ばれた元素を主成分とするとよい。
上記の構成の半導体装置を得るには、以下のような作製工程によることが好ましい。す
なわち、
(1)活性層上にゲイト絶縁層とゲイト電極を形成する工程
(2)ゲイト絶縁層をエッチングして、ゲイト電極より幅の広いゲイト絶縁膜を形成する
工程
(3)活性層に密着した金属層を形成する工程
(4)活性層と金属層を反応させてゲイト絶縁膜に対して自己整合的にシリサイド層を形
成する工程
(5)金属層を選択的にエッチングする工程
上記の本発明4の構成を得るには、上記の工程(3)と工程(5)の間に、
前記金属層に密着して、前記金属層の材料よりも抵抗率の小さな材料の別の金属層を形
成する工程
を設けると良いが、例えば、アルミニウムのような耐熱性の低い金属を用いる倍には、高
温を伴う工程(4)は避ける方がよい。したがって、上記の工程は工程(4)と工程(5
)の間に設けるとよい。
上記工程(1)〜(5)においては、ソース、ドレイン(不純物領域)の作製工程につ
いては特に述べなかったが、一般には工程(3)の前に形成することが望まれる。本発明
では不純物領域は(ゲイト電極に対して)自己整合的に形成されても、そうでなくてもよ
い。自己整合的に形成するには、以下の2通りが考えられる。最も、一般的には、第1の
工程と第2の工程の間に、不純物領域形成の工程を設ける。これは図2のように側壁を用
いる場合に有効である。
その際には、工程(2)と工程(3)の間に、上記の工程で形成される不純物領域より
も同一導電型で不純物濃度のより大きな不純物領域を形成する工程を有せしめてもよい。
かくすると、2重ドレイン(低濃度ドレイン)構造を得ることができる。ただし、この工
程は工程(3)以後におこなってもよい。その場合には、金属層の厚さによっては適切な
深さまでドーピングされない点に注意が必要である。もっとも、工程(5)以後であれば
、2重ドレイン構造の部分へのドーピングには何ら支障はない。
また、ゲイト電極の陽極酸化を用いる場合には、不純物領域の形成は、工程(2)と工
程(3)の間におこなうこととなる。
工程(2)においては、ゲイト配線も露呈されるような構成にすると、金属層がゲイト
配線と接合を形成するので、適当な選択的エッチングにより、本発明3の構成を得ること
ができる。
以上の基本工程(1)〜(5)の後に公知の多層配線技術工程を付加してもよい。すな
わち、下記の3工程を追加する。かくすると、本発明2の構成を得ることができる。
(6)層間絶縁物を形成する工程
(7)層間絶縁物をエッチングして金属層に達するコンタクトホールを形成する工程
(8)コンタクトホールを介して金属層とコンタクトする上層の配線を形成する工程
ソース、ドレインにシリサイド層を自己整合的に形成し、かつ、それを形成する際に用
いた金属層を配線もしくはコンタクトパッドに用いることにより、回路の抵抗を下げ、ま
た、回路の集積度を高めることができる。特に、
(1)マスク合わせの問題が無い。
(2)コンタクト形成の際の諸問題がない。
といった有用性を得ることができる。かくして、TFTおよび半導体回路の特性、歩留り
、信頼性、生産性を向上させることができる。
実施例1の半導体回路の作製工程を示す。 従来のTFTの構造を示す。 実施例2の半導体回路の作製工程を示す。 実施例3の半導体回路の作製工程を示す。 実施例4の半導体回路の作製工程を示す。 実施例1のTFTの断面の拡大概念図を示す。 実施例3のTFTの断面の拡大概念図を示す。 実施例5の半導体回路の作製工程を示す。 実施例6の半導体回路の作製工程を示す。 実施例6のTFTの断面の拡大概念図を示す。
図1に本実施例のTFTの概略の作製工程を示す。本実施例で作製するのは、Nチャネ
ル型TFTであるが、ソース/ドレイン領域をP型半導体で構成すればPチャネル型TF
Tとできることはいうまでもない。本実施例のTFTは、液晶表示装置の画素に設けられ
るTFTや周辺回路に利用されるTFT、さらにはイメージセンサやその他集積回路に利
用することができる。
本実施例においては、基板1として、厚さ2000Åの酸化珪素膜(図示せず)でコー
ティングされたガラス基板を用いる。コーティングの方法としてはスパッタ法もしくはプ
ラズマCVD法が用いられる。つぎに非晶質珪素膜をプラズマCVD法によって500Å
の厚さに成膜する。この非晶質珪素膜の成膜方法や膜厚は実施態様によって決定されるも
のであり、特に限定されるものではない。また結晶性を有する珪素膜(例えば微結晶珪素
膜や多結晶珪素膜)を利用することもできる。
つぎに、非晶質珪素膜を結晶化させ、結晶性珪素膜とする。結晶化は、550〜700
℃、1〜48時間の加熱によっておこなうのが一般的であるが、レーザー光の照射や強光
の照射によっておこなってもよい。このようにして結晶化させた珪素膜を素子間分離のた
めに島状にエッチングし、活性層領域2を確定する。活性層領域とは、ソース/ドレイン
領域とチャネル形成領域とが形成される島状の半導体領域のことである。
つぎにゲイト絶縁層となる酸化珪素膜3を1200Åの厚さに成膜する。酸化珪素膜3
の成膜は、スパッタ法や有機シラン(例えばTEOS)と酸素とを用いたプラズマCVD
法による方法が用いられる。つぎにゲイト電極となる多結晶の燐ドープ珪素膜を6000
〜8000Å、本実施例では6000Åの厚さに成膜する。ゲイト電極としては、珪素以
外に、珪素と金属とのシリサイド、珪素と金属との積層体等を用いることもできる。
つぎに、多結晶珪素膜をパターニングして、ゲイト電極4とゲイト配線5を形成する。
次にN型の導電型を付与するための不純物P(燐)をイオン注入法により、活性層2にド
ーピングする。この際、ゲイト電極4がマスクとなり、自己整合的にソース/ドレイン領
域6、7が形成される。(図1(A))
この後ドーピングされたPを活性化するのと結晶化の劣化した珪素膜のアニールをおこ
なうために、レーザー光の照射によるアニールをおこなう。このアニールは、赤外光の照
射によるランプアニールによるものでもよい。赤外線(例えば1.2 μmの赤外線)による
アニールは、赤外線が珪素半導体に選択的に吸収され、ガラス基板をそれ程加熱せず、し
かも一回の照射時間を短くすることで、ガラス基板に対する加熱を抑えることができ、極
めて有用である。
次に酸化珪素膜20を6000Å〜2μm、ここでは9000Åの厚さに成膜する。こ
の酸化珪素膜の成膜方法としては、スパッタ法やTEOSと酸素とを用いたプラズマCV
D法が用いられる。そして、公知のRIE(反応性イオンエッチング)法による異方性ド
ライエッチングを行うことによって、この酸化珪素膜のエッチングをおこなう。この際、
その高さが9000Åあるゲイト電極4の側面においては、その高さ方向の厚さが膜厚(
酸化珪素膜の膜厚9000Åのこと)の約2倍となるので、エッチングを進めていくと、
概略三角形状の酸化珪素の側壁8を残すことができる。
本実施例においては、この三角形状の酸化珪素の側壁8の幅は、3000Å程度である
が、その値は酸化珪素膜の膜厚とエッチング条件、さらにはゲイト電極4の高さによって
定めることができる。また、この際、ゲイト絶縁層をも続けてエッチングしてしまい、ソ
ース6、ドレイン7を露呈させる。さらに、ゲイト電極4、ゲイト配線5の上面も露出さ
せる。
一方、ゲイト電極4およびゲイト配線5とそれらの側壁の下には酸化珪素膜が残る。こ
れは、先のゲイト絶縁層3とやや異なるという点を強調する意味でゲイト絶縁膜と呼ぶ。
すなわち、ゲイト電極4とその側壁の下にはゲイト絶縁膜3a、ゲイト配線5とその側壁
の下にはゲイト絶縁膜3bが得られる。(図1(B))
次に、Ti(チタン)の膜を成膜する。本実施例では厚さ3000〜6000ÅのTi
膜9をスパッタリング法によって全面に形成する。(図1(C))
そして、熱アニールにより、Tiと活性層(珪素) を反応させ、シリサイドを形成する
。本実施例では、550〜600℃でアニールし、ソース6、ドレイン7にシリサイド層
10、11をそれぞれ形成する。なお、図では明示されていないが、本実施例ではゲイト
配線・電極の材料として、珪素を用いているので、その部分においてもシリサイド化反応
が進行する。しかし、これはゲイト配線・電極の抵抗を低減させる効果はあるが、その他
の特性に悪影響を及ぼすことはない。
なお、このアニールは赤外光のランプアニールによるものでもよい。ランプアニールを
おこなう場合には、被照射面表面が600〜1000℃程度になるように、600℃の場
合は数分間、1000℃の場合は数秒間のランプ照射を行うようにする。また、ここでは
、Ti膜成膜後の熱アニールを450℃としたが、基板の耐熱性によっては、500℃以
上の温度でおこなってもよい。(図1(D))
図では、シリサイド層10、11は活性層の底部に達する状態に描かれているが、反応
を途中で止めて、図6に示すように、シリサイド層が活性層の底に到達しない構造として
もよい。いずれでも本質的な違いはない。(図6)
この後、Ti膜を選択的にエッチングする。エッチングには公知のフォトリソグラフィ
ー法を用い、過酸化水素とアンモニアと水とを5:2:2で混合したエッチング液を用い
る。上記の工程の結果、ソース6(シリサイド10)にコンタクト14aで接合するTi
膜(チタン配線)12およびドレイン7(シリサイド11)にコンタクト14bで接合す
るTi膜(チタン配線)13を得る。Ti膜13はコンタクト14cにおいてゲイト配線
5とも接合する。(図1(E))
次に、層間絶縁物(窒化珪素もしくは酸化珪素が好ましい)16をプラズマCVD法で
堆積する。さらに、これにコンタクトホール15aと15bを形成する。そして、金属配
線材料の被膜をスパッタリング法で堆積し、これをエッチングして、上層の配線17、1
8を形成する。配線材料としてアルミニウムをそのまま用いてもよい。なぜならば、本実
施例ではコンタクト部分はTiであるので、合金化反応によるコンタクトの劣化が少ない
からである。この点は図2で示す従来例に比較した利点である。(図1(F)
こうして完成したNチャネル型TFTを含む回路は、実質的に図2で得られる回路と同
じである。ただし、本発明では、Ti膜の選択的なエッチング工程のために、フォトリソ
グラフィー工程が1つ余計に必要である。しかしながら、本実施例ではコンタクトホール
の数を1つ減らすことができる。特にドレイン7とゲイト配線5の間の距離が大きくなけ
れば、配線抵抗は本実施例でも図2でも大差ない。
その他に本実施例では、活性層の面積を小さくできる。これは、図2においてはソース
/ドレインと上層配線のコンタクトは活性層上に形成されるのに対し、本実施例では、そ
の制約がないからである。また、ゲイト配線とのコンタクトの形成に対しても、図2では
、コンタクトホールを必要とするために、コンタクト部分のゲイト配線25が大きな面積
が必要であるのに対し、本実施例ではち膜13とゲイト配線5の間にはコンタクトホール
が必要で無いので、小さな面積で十分である。これは、回路配置上、有利である。
図3に本実施例のTFTの概略の作製工程を示す。本実施例で作製するのは、Nチャネ
ル型TFTであるが、ソース/ドレイン領域をP型半導体で構成すればPチャネル型TF
Tとできることはいうまでもない。本実施例のTFTは、液晶表示装置の画素に設けられ
るTFTや周辺回路に利用されるTFT、さらにはイメージセンサやその他集積回路に利
用することができる。
本実施例においては、基板41として、厚さ2000Åの酸化珪素膜(図示せず)でコ
ーティングされたガラス基板を用いる。基板上に島状の結晶性珪素膜(活性層)42を形
成し、それを覆ってゲイト絶縁層となる酸化珪素膜43を1200Åの厚さに成膜する。
さらに、多結晶の燐ドープ珪素膜でゲイト電極44とゲイト配線45を形成する。次にN
型の導電型を付与するための不純物P(燐)をイオン注入法により、活性層42にドーピ
ングする。この際、ゲイト電極44がマスクとなり、自己整合的にソース/ドレイン領域
46、47が形成される。(図3(A))
次に実施例1と同様に、ゲイト電極・配線の側面に側壁48を設ける。その際には、ゲ
イト絶縁層をも続けてエッチングしてしまい、ソース46、ドレイン47を露呈させる。
さらに、ゲイト電極44、ゲイト配線45の上面も露出させる。一方、ゲイト電極44お
よびゲイト配線45とそれらの側壁の下にはゲイト絶縁膜43a、43bが得られる。(
図3(B))
次に、Ti(チタン)の膜を成膜する。本実施例では、実施例1より薄い厚さ500〜
1000ÅのTi膜49をスパッタリング法によって全面に形成する。(図3(C))
そして、熱アニールにより、Tiと活性層(珪素) を反応させ、シリサイド層50、5
1をソース46、ドレイン47に形成する。(図3(D))
さらに、全面に厚さ6000〜10000Åのアルミニウム膜52をスパッタ法で堆積
する。(図3(E))
この後、アルミニウム膜とTi膜を選択的にエッチングする。Tiのエッチングは、先
にエッチングしたアルミニウム膜をマスクに用いる。アルミニウムもTiも共にウェット
エッチングをおこなうのであれば、最初にアルミニウムをエッチングした後に、Tiをエ
ッチングし、されから再度、アルミニウムをエッチングすることにより、アルミニウムの
側面のエッチングをおこなうとよい。かくすると、エッチング段差をなだらかにすること
ができる。
上記の工程の結果、ソース46(シリサイド50)にコンタクト55aで接合する配線
53およびドレイン47(シリサイド51)にコンタクト55bで接合する配線54を得
る。配線54はコンタクト55cにおいてゲイト配線45とも接合する。本実施例では、
配線54はTi膜とアルミニウム膜の多層であり、実施例1に比較して抵抗が低い。した
がって、実施例1に比べて、ドレイン47とゲイト配線45の間の距離が大きな場合にも
対応できる。(図3(F))
さらに、実施例1と同様に、多層配線技術により、上層の配線を設けてもよい。
図4に本実施例のTFTの概略の作製工程を示す。本実施例においては、基板61とし
て、厚さ2000Åの酸化珪素膜(図示せず)でコーティングされたガラス基板を用いる
。基板上に島状の結晶性珪素膜(活性層)62を形成し、それを覆ってゲイト絶縁層とな
る酸化珪素膜63を1200Åの厚さに成膜する。さらに、多結晶の燐ドープ珪素膜でゲ
イト電極64とゲイト配線65を形成する。次にN型の導電型を付与するための不純物P
(燐)をイオン注入法により、活性層62にドーピングする。この際、ゲイト電極64が
マスクとなり、自己整合的に不純物領域66、67が形成される。ただし、この際の不純
物濃度は1×1017〜1×1019原子/cm3 の低濃度のものとする。(図4(A))
次に実施例1と同様に、ゲイト電極・配線の側面に側壁68を設ける。その際には、ゲ
イト絶縁層をも続けてエッチングしてしまい、不純物領域66、67を露呈させる。さら
に、ゲイト電極64、ゲイト配線65の上面も露出させる。一方、ゲイト電極64および
ゲイト配線65とそれらの側壁の下にはゲイト絶縁膜63a、63bが得られる。
次に、再度、不純物Pをイオン注入法により、ドーピングする。この際には、不純物濃
度が2×1019〜5×1021原子/cm3 の高濃度となるようにする。かくして、ソース
69、ドレイン70を形成する。(図4(B))
さらに、Ti(チタン)の膜を成膜する。本実施例では、厚さ3000〜6000Åの
Ti膜71をスパッタリング法によって全面に形成する。(図4(C))
そして、熱アニールにより、Tiと活性層(珪素) を反応させ、シリサイド層72、7
3をソース69、ドレイン70に形成する。(図4(D))
この後、Ti膜を選択的にエッチングする。Tiのエッチング条件は実施例1と同じと
する。上記の工程の結果、ソース69(シリサイド72)にコンタクト76aで接合する
配線74およびドレイン70(シリサイド73)にコンタクト76bで接合する配線75
を得る。配線75はコンタクト76cにおいてゲイト配線65とも接合する。(図4(E
))
さらに、実施例1と同様に、多層配線技術により、層間絶縁物78を堆積し、これにコ
ンタクトホール77a、77bを形成し、配線79、80を設ける。(図4(F))
本実施例では、図7に示すように、シリサイド層72、73が活性層の底部に到達しな
いようにしてもよい。また、図4では明らかでないが、いずれにしても、図7に示すよう
に、低濃度N型不純物領域66とシリサイド層72の間には、ソース(高濃度不純物領域
)69が残存する。ドレイン近傍も同様である。このような構造はソース、ドレイン近傍
の電界強度を低減する上で効果的である。(図7)
図5に本実施例のTFTの概略の作製工程を示す。本実施例においては、基板81とし
て、厚さ2000Åの酸化珪素膜(図示せず)でコーティングされたガラス基板を用いる
。基板上に島状の結晶性珪素膜(活性層)82を形成し、それを覆ってゲイト絶縁層とな
る酸化珪素膜83を1200Åの厚さに成膜する。さらに、アルミニウム膜でゲイト電極
84、85を形成する。(図5(A))
次に、特開平7−169974、同7−169975、同7−218932等に開示さ
れる陽極酸化技術を用いて、ゲイト電極、ゲイト絶縁層を加工し、図に示される構造を得
る。ゲイト電極はバリヤ型の陽極酸化物で被覆されている。かくして、ゲイト電極84a
、85a、ゲイト絶縁膜83a、83bを得る。(図5(B))
次に、N型の導電型を付与するための不純物P(燐)をイオン注入法により、活性層8
2をドーピングする。この際、ゲイト電極84a、85aがマスクとなり、自己整合的に
不純物領域86、87、88が形成される。(図5(C))
次に、Ti(チタン)の膜を成膜する。本実施例では、厚さ3000〜6000ÅのT
i膜89をスパッタリング法によって全面に形成する。そして、熱アニールにより、Ti
と活性層(珪素) を反応させ、シリサイド層90、91、92を不純物領域86〜88に
形成する。(図5(D))
この後、Ti膜を選択的にエッチングする。Tiのエッチング条件は実施例1と同じと
する。上記の工程の結果、配線93、94を得る。(図5(E))
さらに、実施例1と同様に、多層配線技術により、層間絶縁物95を堆積し、これにコ
ンタクトホールを形成し、配線96、97を設ける。(図5(F))
図8に本実施例のTFTの概略の作製工程を示す。本実施例においては、基板101と
して、厚さ2000Åの酸化珪素膜(図示せず)でコーティングされたガラス基板を用い
る。基板上に実施例4に開示された技術を用いて、ソース106、ドレイン107を有す
る島状の結晶性珪素膜(活性層)102とゲイト絶縁膜103a、ゲイト電極104を形
成する。また、同時にゲイト絶縁膜103bを有するゲイト配線105も形成(図8(A
))
次に、Ti(チタン)の膜を成膜する。本実施例では、厚さ3000〜6000ÅのT
i膜109をスパッタリング法によって全面に形成する。そして、熱アニールにより、T
iと活性層(珪素) を反応させ、シリサイド層110、111をソース106とドレイン
107に形成する。(図8(B))
この後、Ti膜を選択的にエッチングする。Tiのエッチング条件は実施例1と同じと
する。上記の工程の結果、ソース106(シリサイド110)にコンタクト114aで接
合する配線112およびドレイン107(シリサイド111)にコンタクト114bで接
合する配線113を得る。配線113はゲイト配線105とも重なるが、ゲイト配線10
5はバリヤ型の絶縁性の高い陽極酸化物で被覆されているので、接合は形成されないが、
この部分115は容量として有効である。このような容量はアクティブマトリクス型の液
晶表示装置においては、補助容量として用いられる。(図8(C))
図9に本実施例のTFTの概略の作製工程を示す。本実施例においては、基板101と
して、厚さ2000Åの酸化珪素膜(図示せず)でコーティングされたガラス基板を用い
る。基板上に島状の結晶性珪素膜(活性層)122を形成し、それを覆ってゲイト絶縁層
となる酸化珪素膜123を1200Åの厚さに成膜する。さらに、アルミニウム膜でゲイ
ト電極124、125を形成する。次にN型の導電型を付与するための不純物P(燐)を
イオン注入法により、活性層122にドーピングする。この際、ゲイト電極124、12
5がマスクとなり、自己整合的に不純物領域126、127、128が形成される。ただ
し、この際の不純物濃度は1×1017〜1×1019原子/cm3 の低濃度のものとする。
(図9(A))
次に、公知のフォトリソグラフィー法により、ゲイト絶縁層123をエッチングし、不
純物領域126〜128の一部を図のように露呈させる。かくしてゲイト絶縁膜123a
、123bが得られる。
さらに、Ti(チタン)の膜を成膜する。本実施例では、厚さ3000〜6000Åの
Ti膜129をスパッタリング法によって全面に形成する。(図9(B))
そして、熱アニールにより、Tiと活性層(珪素) を反応させ、シリサイド層130、
131、132を不純物領域126〜128に形成する。
この後、Ti膜を選択的にエッチングし、配線133、134を得る。(図9(C))
次に、ゲイト絶縁膜123a、123bの一部(図に示すように、低濃度不純物領域1
27に重なる部分)をエッチングする。(図9(D))
さらに、再度、不純物Pをイオン注入法により、ドーピングする。この際には、不純物
濃度が2×1019〜5×1021原子/cm3 の高濃度となるようにする。かくして、高濃
度不純物領域135を得る。(図9(E))
特に本実施例では、中央の不純物領域の抵抗率を高濃度不純物のドーピングにより低下
させることで、直列抵抗を減らすことに特徴がある。また、図9では、明らかではないが
、図10に拡大して示すように、TFTの両端のシリサイド層130、132と低濃度不
純物漁期126、128の間には、高濃度不純物領域136が残存する。このような構造
はソース、ドレイン近傍の電界強度を低減する上で効果的である。(図10)
1・・・・・ガラス基板
2・・・・・珪素半導体膜(活性層)
3・・・・・酸化珪素膜(ゲイト絶縁層)
3a、3b・ゲイト絶縁膜
4・・・・・ゲイト電極
5・・・・・ゲイト配線
6・・・・・ソース
7・・・・・ドレイン
8・・・・・側壁
9・・・・・Ti膜
10、11・・シリサイド層
12、13・・配線
14・・・・・コンタクト部分
15・・・・・コンタクトホール
16・・・・・層間絶縁物
17、18・・上層配線

Claims (11)

  1. 基板と、
    前記基板上の酸化珪素膜と、
    前記酸化珪素膜上のソース領域、ドレイン領域、前記ソース領域の少なくとも上部に形成された第1のシリサイド、前記ドレイン領域の少なくとも上部に形成された第2のシリサイド、及びチャネル形成領域を有する半導体層と、
    前記半導体層の前記チャネル形成領域上のゲイト絶縁膜と、
    前記ゲイト絶縁膜上の多結晶珪素膜及び第3のシリサイドを有するゲイト電極と、
    前記ゲイト電極の側面に設けられた側壁と、
    前記第1のシリサイドに密着して形成された第1の金属配線と、前記第2のシリサイドに密着して形成された第2の金属配線と、を有し、
    前記第1の金属配線と前記第2の金属配線は同一金属膜をエッチングして形成された構造であり、
    前記第1乃至第3のシリサイドは、前記金属膜に用いられる金属を用いて形成されたシリサイドであることを特徴とする半導体装置。
  2. 基板と、
    前記基板上の酸化珪素膜と、
    前記酸化珪素膜上のソース領域、ドレイン領域、前記ソース領域の少なくとも上部に形成された第1のシリサイド、前記ドレイン領域の少なくとも上部に形成された第2のシリサイド、及びチャネル形成領域を有する半導体層と、
    前記半導体層の前記チャネル形成領域上のゲイト絶縁膜と、
    前記ゲイト絶縁膜上の多結晶珪素膜及び第3のシリサイドを有するゲイト電極と、
    前記ゲイト電極の側面に設けられた側壁と、
    前記第1のシリサイドに密着して形成された第1の金属配線と、前記第2のシリサイドに密着して形成された第2の金属配線と、
    前記第2のシリサイドと重ならない領域において前記第2の金属配線と電気的に接続される配線とを有し、
    前記第1の金属配線と前記第2の金属配線は同一金属膜をエッチングして形成された構造であり、
    前記第1乃至第3のシリサイドは、前記金属膜に用いられる金属を用いて形成されたシリサイドであることを特徴とする半導体装置。
  3. 請求項1又は2において、前記側壁と重なり、かつ、前記ソース領域と前記チャネル形成領域の間と、前記ドレイン領域と前記チャネル形成領域の間にそれぞれ前記ソース領域及び前記ドレイン領域よりも低濃度の不純物領域が設けられていることを特徴とする半導体装置。
  4. 請求項1乃至3のいずれか一において、前記第1及び第2のシリサイドは、前記半導体層の側面に形成されていることを特徴とする半導体装置。
  5. 基板と、
    前記基板上の酸化珪素膜と、
    前記酸化珪素膜上の第1乃至第3のシリサイド層、第1及び第2の高濃度不純物領域、第1及び第2の低濃度不純物領域、並びに第1及び第2のチャネル形成領域を有する半導体層と、
    前記第1のチャネル形成領域上の第1のゲイト絶縁膜、及び前記第2のチャネル形成領域上の第2のゲイト絶縁膜と、
    前記第1のゲイト絶縁膜上の第1のゲイト電極、及び、前記第2のゲイト絶縁膜上の第2のゲイト電極と、
    前記第1のシリサイド層に密着して形成された第1の金属配線と、前記第3のシリサイド層に密着して形成された第2の金属配線と、を有し、
    前記第1のシリサイド層と前記第2のシリサイド層の間に前記第1のチャネル形成領域を有し、
    前記第2のシリサイド層と前記第3のシリサイド層の間に前記第2のチャネル形成領域を有し、
    前記第1のシリサイド層と前記第1のチャネル形成領域の間に前記第1の低濃度不純物領域を有し、
    前記第2のチャネル形成領域と前記第3のシリサイド層の間に前記第2の低濃度不純物領域を有し、
    前記第1のチャネル形成領域と前記第2のシリサイド層の間に前記第1の高濃度不純物領域を有し、
    前記第2のシリサイド層と前記第2のチャネル形成領域の間に前記第2の高濃度不純物領域を有し、
    前記第1の金属配線と前記第2の金属配線は同一金属膜をエッチングして形成された構造であり、
    前記第1乃至第3のシリサイド層は、前記金属膜に用いられる金属を用いて形成されたシリサイド層であることを特徴とする半導体装置。
  6. 請求項7において、
    前記第1の低濃度不純物領域は、前記第1のゲイト絶縁膜と重なり、
    前記第2の低濃度不純物領域は、前記第2のゲイト絶縁膜と重なっていることを特徴とする半導体装置。
  7. 請求項5又は6において、
    前記第1の高濃度不純物領域は、前記第1のゲイト絶縁膜と重ならず、
    前記第2の高濃度不純物領域は、前記第2のゲイト絶縁膜と重なっていないことを特徴とする半導体装置。
  8. 請求項5乃至7のいずれか一において、
    前記第1のシリサイド層と前記第1の低濃度不純物領域の間に第3の高濃度不純物領域が設けられていることを特徴とする半導体装置。
  9. 請求項5乃至8のいずれか一において、
    前記第3のシリサイド層と前記第2の低濃度不純物領域の間に第4の高濃度不純物領域が設けられていることを特徴とする半導体装置。
  10. 請求項1乃至9のいずれか一において、
    前記第1及び第2の金属配線は、チタン、モリブデン、タングステン、白金、クロム、コバルトから選択された元素を主成分に有することを特徴とする半導体装置。
  11. 請求項1乃至9のいずれか一において、
    前記第1及び第2の金属配線は、チタン膜とアルミニウム膜の積層配線であることを特徴とする半導体装置。
JP2009234439A 2009-10-08 2009-10-08 半導体装置 Expired - Fee Related JP4481361B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009234439A JP4481361B2 (ja) 2009-10-08 2009-10-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009234439A JP4481361B2 (ja) 2009-10-08 2009-10-08 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006254027A Division JP4481284B2 (ja) 2006-09-20 2006-09-20 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2010010709A true JP2010010709A (ja) 2010-01-14
JP4481361B2 JP4481361B2 (ja) 2010-06-16

Family

ID=41590754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009234439A Expired - Fee Related JP4481361B2 (ja) 2009-10-08 2009-10-08 半導体装置

Country Status (1)

Country Link
JP (1) JP4481361B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8150238B2 (en) 2009-07-10 2012-04-03 Panasonic Corporation Recording medium, playback device, and integrated circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258070A (ja) * 1987-03-31 1988-10-25 テキサス インスツルメンツ インコーポレイテツド 浅いシリサイドの接合の製造方法
JPH05315355A (ja) * 1992-05-12 1993-11-26 Oki Electric Ind Co Ltd Soi構造のmosfetとその製造方法
JPH0661177A (ja) * 1992-05-19 1994-03-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH0766426A (ja) * 1993-08-27 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JPH07231091A (ja) * 1994-02-17 1995-08-29 Nec Corp 半導体装置の製造方法
JPH07283400A (ja) * 1994-04-08 1995-10-27 Nippon Steel Corp 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258070A (ja) * 1987-03-31 1988-10-25 テキサス インスツルメンツ インコーポレイテツド 浅いシリサイドの接合の製造方法
JPH05315355A (ja) * 1992-05-12 1993-11-26 Oki Electric Ind Co Ltd Soi構造のmosfetとその製造方法
JPH0661177A (ja) * 1992-05-19 1994-03-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH0766426A (ja) * 1993-08-27 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JPH07231091A (ja) * 1994-02-17 1995-08-29 Nec Corp 半導体装置の製造方法
JPH07283400A (ja) * 1994-04-08 1995-10-27 Nippon Steel Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8150238B2 (en) 2009-07-10 2012-04-03 Panasonic Corporation Recording medium, playback device, and integrated circuit

Also Published As

Publication number Publication date
JP4481361B2 (ja) 2010-06-16

Similar Documents

Publication Publication Date Title
JPH10135475A (ja) 半導体装置およびその作製方法
US5818070A (en) Electro-optical device incorporating a peripheral dual gate electrode TFT driver circuit
JP4481284B2 (ja) 半導体装置の作製方法
JPH0945927A (ja) 半導体装置
JPH10144928A (ja) 半導体装置及びその作製方法
JP2005057240A (ja) 薄膜半導体素子、及び薄膜半導体素子の製造方法
TW200409364A (en) Structure of thin film transistor array and driving circuits
TWI288845B (en) Array substrate, liquid crystal display, and method of manufacturing array substrate
JP4481361B2 (ja) 半導体装置
JP4628485B2 (ja) 薄膜トランジスタの作製方法
JP3708837B2 (ja) 半導体装置
JPH11111992A (ja) 薄膜トランジスタ、相補型薄膜トランジスタ、および薄膜トランジスタの製造方法
JP4441299B2 (ja) 表示装置の製造方法
JPH1197699A (ja) 薄膜トランジスタ
CN110047848B (zh) 一种阵列基板及其制备方法
JP3708836B2 (ja) 半導体装置
JP2007033786A (ja) 表示装置
JP4610455B2 (ja) 半導体装置
JP3868735B2 (ja) 半導体装置
JP4197270B2 (ja) 半導体集積回路の作製方法
JPH08204202A (ja) 薄膜トランジスタの製造方法
JP4298676B2 (ja) 半導体装置の作製方法
JPH07321337A (ja) 半導体集積回路およびその作製方法
JPH1197696A (ja) 薄膜半導体装置
JP4249512B2 (ja) 絶縁ゲイト型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100317

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees