JP2009526405A - （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの伝導性制御方法 - Google Patents

（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの伝導性制御方法 Download PDF

Info

Publication number
JP2009526405A
JP2009526405A JP2008554403A JP2008554403A JP2009526405A JP 2009526405 A JP2009526405 A JP 2009526405A JP 2008554403 A JP2008554403 A JP 2008554403A JP 2008554403 A JP2008554403 A JP 2008554403A JP 2009526405 A JP2009526405 A JP 2009526405A
Authority
JP
Japan
Prior art keywords
semipolar
nitride semiconductor
nonpolar
nitride
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008554403A
Other languages
English (en)
Other versions
JP5684455B2 (ja
JP2009526405A5 (ja
Inventor
ジョン エフ． ケディング，
均 佐藤
マイケル イザ，
啓州 浅水
ホン チョン，
スティーブン ピー． デンバース，
シュウジ ナカムラ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2009526405A publication Critical patent/JP2009526405A/ja
Publication of JP2009526405A5 publication Critical patent/JP2009526405A5/ja
Application granted granted Critical
Publication of JP5684455B2 publication Critical patent/JP5684455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体結晶におけるｐ型伝導性の制御方法が開示される。例えば、＜０１１＞方向にミスカットされた｛１００｝ＭｇＡｌ２Ｏ４スピネル基板上に蒸着された｛１０１１｝ＧａＮ膜を含む。成長する半極性窒化薄膜にＭｇ原子を意図的に内包し、使用可能な電子状態を半導体結晶のバンド構造に導入することによって、ｐ型伝導性をもたらしてもよい。好適な電子状態の同様の内包をもたらすＺｎまたはＣなどのその他の不純物原子を使用してもよい。

Description

（関連出願の引用）
本出願は、同時係属出願であって、共通の譲受人の米国特許出願第６０／７７２，１８４号（２００６年２月１０日出願、名称「ＭＥＴＨＯＤ ＦＯＲ ＣＯＮＤＵＣＴＩＶＩＴＹ ＣＯＮＴＲＯＬ ＯＦ ＳＥＭＩＰＯＬＡＲ （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ」、出願人（Ｊｏｈｎ Ｆ． Ｋａｅｄｉｎｇ、Ｈｉｔｏｓｈｉ Ｓａｔｏ、Ｍｉｃｈａｅｌ Ｉｚａ、Ｈｉｒｏｋｕｎｉ Ａｓａｍｉｚｕ、Ｈｏｎｇ Ｚｈｏｎｇ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、代理人整理番号３０７９４．１６６−ＵＳ−Ｐ１（２００６−２８５））に対する米国特許法１１９条（ｅ）項の利益を主張するものであり、その出願内容は、参考として本明細書に援用される。
本出願は、下記の同時係属、共通の譲受人の出願に関連する：
米国実用特許出願第１１／３７２，９１４号（２００６年３月１０日出願、出願人（Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｐａｕｌ Ｔ．Ｆｉｎｉ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＧＲＯＷＴＨ ＯＦ ＰＬＡＮＡＲ ＳＥＭＩ−ＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ」、代理人整理番号３０７９４．１２８−ＵＳ−Ｕ１（２００５−４７１））であって、米国仮特許出願第６０／６６０，２８３号（２００５年３月１０日出願、出願人（Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｐａｕｌ Ｔ．Ｆｉｎｉ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＧＲＯＷＴＨ ＯＦ ＰＬＡＮＡＲ ＳＥＭＩ−ＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ」、代理人整理番号３０７９４．１２８−ＵＳ−Ｐ１（２００５−４７１））の米国特許法１１９条（ｅ）項の利益を主張するもの；
米国実用特許出願第１１／４４４，９４６号（２００６年６月１日出願、出願人（Ｒｏｂｅｒｔ Ｍ．Ｆａｒｒｅｌｌ，Ｊｒ．、Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ａｒｐａｎ Ｃｈａｋｒａｂｏｒｔｙ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｐ． Ｍｏｒｇａｎ Ｐａｔｔｉｓｏｎ、Ｒａｊａｔ Ｓｈａｒｍａ、Ｕｍｅｓｈ Ｋ．Ｍｉｓｈｒａ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＧＲＯＷＴＨ ＡＮＤ ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＳＥＭＩＰＯＬＡＲ（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ ＴＨＩＮ ＦＩＬＭＳ，ＨＥＴＥＲＯＳＴＲＵＣＴＵＲＥＳ，ＡＮＤ ＤＥＶＩＣＥＳ」、代理人整理番号３０７９４．１４０−ＵＳ−Ｕｌ（２００５−６６８））であって、米国仮特許出願第６０／６８６，２４４号（２００５年６月１日出願、出願人（Ｒｏｂｅｒｔ Ｍ．Ｆａｒｒｅｌｌ， Ｊｒ．、Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ａｒｐａｎ Ｃｈａｋｒａｂｏｒｔｙ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｐ．Ｍｏｒｇａｎ Ｐａｔｔｉｓｏｎ、Ｒａｊ ａｔ Ｓｈａｒｍａ、Ｕｍｅｓｈ Ｋ．Ｍｉｓｈｒａ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＧＲＯＷＴＨ ＡＮＤ ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＳＥＭＩＰＯＬＡＲ（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ ＴＨＩＮ ＦＩＬＭＳ， ＨＥＴＥＲＯＳＴＲＵＣＴＵＲＥＳ， ＡＮＤ ＤＥＶＩＣＥＳ」、代理人整理番号３０７９４．１４０−ＵＳ−Ｐｌ（２００５−６６８））の米国特許法１１９条（ｅ）項の利益を主張するもの；
米国実用特許出願第１１／４８６，２２４号（２００６年７月１３日出願、出願人（Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＬＡＴＥＲＡＬ ＧＲＯＷＴＨ ＭＥＴＨＯＤ ＦＯＲ ＤＥＦＥＣＴ ＲＥＤＵＣＴＩＯＮ ＯＦ ＳＥＭＩＰＯＬＡＲ ＮＩＴＲＩＤＥ ＦＩＬＭＳ」、代理人整理番号３０７９４．１４１−ＵＳ−Ｕ１（２００５−６７２））であって、米国仮特許出願第６０／６９８，７４９号（２００５年７月１３日出願、出願人（Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＬＡＴＥＲＡＬ ＧＲＯＷＴＨ ＭＥＴＨＯＤ ＦＯＲ ＤＥＦＥＣＴ ＲＥＤＵＣＴＩＯＮ ＯＦ ＳＥＭＩＰＯＬＡＲ ＮＩＴＲＩＤＥ ＦＩＬＭＳ」、代理人整理番号３０７９４．１４１−ＵＳ−Ｐ１（２００５−６７２））の米国特許法１１９条（ｅ）項の利益を主張するもの；
米国実用特許出願第１１／５１７，７９７号（２００６年９月８日出願、出願人（Ｍｉｃｈａｅｌ Ｉｚａ、Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＭＥＴＨＯＤ ＦＯＲ ＥＮＨＡＮＣＩＮＧ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ ＶＩＡ ＭＥＴＡＬＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ」、代理人整理番号３０７９４．１４４−ＵＳ−Ｕ１（２００５−７７２））であって、米国仮特許出願第６０／７１５，４９１号（２００５年９月９日出願、出願人（Ｍｉｃｈａｅｌ Ｉｚａ、Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓおよびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＭＥＴＨＯＤ ＦＯＲ ＥＮＨＡＮＣＩＮＧ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ ＶＩＡ ＭＥＴＡＬＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ」、代理人整理番号３０７９４．１４４−ＵＳ−Ｐ１（２００５−７７２））の米国特許法１１９条（ｅ）項の利益を主張するもの；
米国実用特許出願第１１／５２３，２８６号（２００６年９月１８日出願、出願人（Ｓｉｄｄｈａｒｔｈ Ｒａｊａｎ、Ｃｈａｎｇ Ｓｏｏ Ｓｕｈ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＵｍｅｓｈ Ｋ．Ｍｉｓｈｒａ）、名称「Ｎ−ＰＯＬＡＲ ＡＬＵＭＩＮＵＭ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ／ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＥＮＨＡＮＣＥＭＥＮＴ−ＭＯＤＥ ＦＩＥＬＤ ＥＦＦＥＣＴ ＴＲＡＮＳＩＳＴＯＲ」、代理人整理番号３０７９４．１４８−ＵＳ−Ｕ１（２００６−１０７））であって、米国仮特許出願第６０／７１７，９９６号（２００５年９月１６日出願、出願人（Ｓｉｄｄｈａｒｔｈ Ｒａｊａｎ、Ｃｈａｎｇ Ｓｏｏ Ｓｕｈ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＵｍｅｓｈ Ｋ．Ｍｉｓｈｒａ）、名称「Ｎ−ＰＯＬＡＲ ＡＬＵＭＩＮＵＭ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ／ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＥＮＨＡＮＣＥＭＥＮＴ−ＭＯＤＥ ＦＩＥＬＤ ＥＦＦＥＣＴ ＴＲＡＮＳＩＳＴＯＲ」、代理人整理番号３０７９４．１４８−ＵＳ−Ｐ１（２００６−１０７））の米国特許法１１９条（ｅ）項の利益を主張するもの；
米国実用特許出願第＿＿／＿＿＿，＿＿＿号（２００７年１月１９日出願、出願人（Ｊｏｈｎ Ｋａｅｄｉｎｇ、Ｄｏｎｇ−Ｓｅｏｎ Ｌｅｅ、Ｍｉｃｈａｅｌ Ｉｚａ、Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｈｉｔｏｓｈｉ Ｓａｔｏ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＭＥＴＨＯＤ ＦＯＲ ＩＭＰＲＯＶＥＤ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ（ＡＬ，ＩＮ，ＧＡ，Ｂ）Ｎ」、代理人整理番号３０７９４．１５０−ＵＳ−Ｕ１（２００６−１２６））であって、米国仮特許出願第６０／７６０，７３９号（２００６年１月２０日出願、出願人（Ｊｏｈｎ Ｋａｅｄｉｎｇ， Ｍｉｃｈａｅｌ Ｉｚａ、Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｈｉｔｏｓｈｉ Ｓａｔｏ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＭＥＴＨＯＤ ＦＯＲ ＩＭＰＲＯＶＥＤ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ （ＡＬ，ＩＮ，ＧＡ，Ｂ）Ｎ」、代理人整理番号３０７９４．１５０−ＵＳ−Ｐ１（２００６−１２６））の米国特許法１１９条（ｅ）項の利益を主張するもの；
米国実用特許出願第１１／６５５，５７２号（２００７年１月１９日出願、出願人（Ｈｉｔｏｓｈｉ Ｓａｔｏ、Ｊｏｈｎ Ｋａｅｄｉｎｇ、Ｍｉｃｈａｅｌ Ｉｚａ、Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＭＥＴＨＯＤ ＦＯＲ ＥＮＨＡＮＣＩＮＧ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ ＶＩＡ ＭＥＴＡＬＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ」、代理人整理番号３０７９４．１５９−ＵＳ−Ｕ１（２００６−１７８））であって、米国仮特許出願第６０／７６０，６２８号（２００６年１月２０日出願、出願人（Ｈｉｔｏｓｈｉ Ｓａｔｏ、Ｊｏｈｎ Ｋａｅｄｉｎｇ、Ｍｉｃｈａｅｌ Ｉｚａ、Ｔｒｏｙ Ｊ．Ｂａｋｅｒ、Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＭＥＴＨＯＤ ＦＯＲ ＥＮＨＡＮＣＩＮＧ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ ＶＩＡ ＭＥＴＡＬＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ」、代理人整理番号３０７９４．１５９−ＵＳ−Ｐ１（２００６−１７８））の米国特許法１１９条（ｅ）項の利益を主張するもの；
米国仮特許出願第６０／７７４，４６７号（２００６年２月１７日出願、出願人（Ｈｏｎｇ Ｚｈｏｎｇ、Ｊｏｈｎ Ｆ．Ｋａｅｄｉｎｇ、Ｒａｊａｔ Ｓｈａｒｍａ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＭＥＴＨＯＤ ＦＯＲ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＤＥＶＩＣＥＳ」、代理人整理番号３０７９４．１７３ −ＵＳ−Ｐｌ（２００６−４２２））；
米国仮特許出願第６０／７９８，９３３号（２００６年５月９日出願、出願人（Ａｒｐａｎ Ｃｈａｋｒａｂｏｒｔｙ、Ｋｗａｎｇ−Ｃｈｏｏｎｇ Ｋｉｍ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＵｍｅｓｈ Ｋ．Ｍｉｓｈｒａ）、名称「ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＤＥＦＥＣＴ ＲＥＤＵＣＴＩＯＮ ＩＮ ＮＯＮＰＯＬＡＲ ＡＮＤ ＳＥＭＩＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＦＩＬＭＳ ＵＳＩＮＧ ＩＮ−ＳＩＴＵ ＳＩＬＩＣＯＮ ＮＩＴＲＩＤＥ ＮＡＮＯＭＡＳＫＩＮＧ」、代理人整理番号３０７９４．１８０−ＵＳ−Ｐ１（２００６−５３０））；
米国仮特許出願第６０／８０９，７７４号（２００６年５月３１日出願、出願人（Ｎｉｃｈｏｌａｓ Ａ．Ｆｉｃｈｔｅｎｂａｕｍ、Ｕｍｅｓｈ Ｋ．Ｍｉｓｈｒａ、Ｃａｒｌ Ｊ．Ｎｅｕｆｅｌｄ、およびＳｔａｃｉａ Ｋｅｌｌｅｒ）、名称「ＯＰＴＯＥＬＥＣＴＲＯＮＩＣ ＤＥＶＩＣＥＳ ＦＯＲＭＥＤ ＢＹ ＲＥＧＲＯＷＴＨ ＯＮ Ｎ−ＰＯＬＡＲ ＮＡＮＯＰＩＬＬＡＲ ＡＮＤ ＮＡＮＯＳＴＲＩＰＥ ＡＲＲＡＹＳ」、代理人整理番号３０７９４．１８２−ＵＳ−Ｐ１（２００６−６３８））；
米国仮特許出願第６０／８２２，６００号（２００６年８月１６日出願、出願人（Ｍｉｃｈａｅｌ Ｉｚａ、Ｈｉｔｏｓｈｉ Ｓａｔｏ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＭＥＴＨＯＤ ＦＯＲ ＤＥＰＯＳＩＴＩＯＮ ＯＦ ＭＡＧＮＥＳＩＵＭ ＤＯＰＥＤ（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ ＬＡＹＥＲＳ」、代理人整理番号３０７９４．１８７−ＵＳ−Ｐ１（２００６−６７８））；
米国仮特許出願第６０／８６６，０３５号（２００６年１１月１５日出願、出願人（Ｓｔａｃｉａ Ｋｅｌｌｅｒ、Ｕｍｅｓｈ Ｋ．Ｍｉｓｈｒａ、およびＮｉｃｈｏｌａｓ Ａ．Ｆｉｃｈｔｅｎｂａｕｍ）、名称「ＭＥＴＨＯＤ ＦＯＲ ＨＥＴＥＲＯＥＰＩＴＡＸＩＡＬ ＧＲＯＷＴＨ ＯＦ ＨＩＧＨ− ＱＵＡＬＩＴＹ Ｎ−ＦＡＣＥ ＧａＮ，ＩｎＮ， ａｎｄ ＡＩＮ ＡＮＤ ＴＨＥＩＲ ＡＬＬＯＹＳ ＢＹ ＭＥＴＡＬ ＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ」、代理人整理番号３０７９４．２０７−ＵＳ−Ｐ１（２００７−１２１））；
米国仮特許出願第６０／８６９，５４０号（２００６年１１月１１日出願、出願人（Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、Ｍａｔｈｅｗ Ｃ．Ｓｃｈｍｉｄｔ、Ｋｗａｎｇ Ｃｈｏｏｎｇ Ｋｉｍ、Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、およびＳｈｕｊｉ Ｎａｋａｍｕｒａ）、名称「ＮＯＮ−ＰＯＬＡＲ（Ｍ−ＰＬＡＮＥ） ＡＮＤ ＳＥＭＩ−ＰＯＬＡＲ ＥＭＩＴＴＩＮＧ ＤＥＶＩＣＥＳ」、代理人整理番号３０７９４．２１３−ＵＳ−Ｐｌ（２００７−３１７））；および
米国仮特許出願第６０／８６９，７０１号（２００６年１１月１１日出願、出願人（Ｋｗａｎｇ Ｃｈｏｏｎｇ Ｋｉｍ、Ｍａｔｈｅｗ Ｃ．Ｓｃｈｍｉｄｔ、Ｆｅｎｇ Ｗｕ、Ａｓａｋｏ Ｈｉｒａｉ、Ｍｅｌｖｉｎ Ｂ．ＭｃＬａｕｒｉｎ、Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、およびＪａｍｅｓ Ｓ．Ｓｐｅｃｋ）、名称「ＣＲＹＳＴＡＬ ＧＲＯＷＴＨ ＯＦ Ｍ−ＰＬＡＮＥ ＡＮＤ ＳＥＭＩＰＯＬＡＲ ＰＬＡＮＥＳ ＯＦ（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ ＯＮ ＶＡＲＩＯＵＳ ＳＵＢＳＴＲＡＴＥＳ」、代理人整理番号３０７９４．２１４−ＵＳ−Ｐ１（２００７−３３４））；
これらの出願内容は、参考として本明細書に援用される。
（発明の技術分野）
本発明は、（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの伝導性を制御する方法に関する。
（注：本出願は、多くの異なる出版物および特許を参照し、それらは本明細書において括弧内の１つ以上の参照番号、例えば［ｘ］で示される。これらの参照番号に基づいてリストされた異なる出版物および特許の一覧は、以下の「参考文献」のセクションで見られる。これらの出版物および特許はそれぞれ、本明細書において参照により援用される）。
ガリウム窒化物（ＧａＮ）の有効性およびその三元／四元化合物は、アルミニウムおよびインジウム（ＡｌＧａＮ，ＩｎＧａＮ，ＡｌＩｎＧａＮ）を内包し、可視および紫外線光電子デバイスおよび高出力電子デバイスの加工用に確立されている。これらのデバイスは、分子線エピタキシ（ＭＢＥ）、有機金属化学気相成長法（ＭＯＣＶＤ）、および水素化物気相エピタキシ（ＨＶＰＥ）を含む成長技術を使用し、一般にエピタキシャルに成長させられる。
半導体光電子デバイスは、一般に光の光子の後続発光または吸収による充てん電子状態と非充てん電子状態との間の電子の移行に依存する。発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、または光電池などの最新の光電子デバイスは、半導体ダイオード接合を組み込む。ダイオード接合は、異なるｎ型とｐ型キャリアとを有する半導体の領域内または領域間の移行によって生じる。ｎ型半導体は、半導体結晶の伝導帯内における自由電荷キャリアの正味超過分を有する材料を示す。ｐ型半導体は、半導体結晶の価電子帯内における自由電荷キャリアの正味超過分を有する材料を示す。そのため、光電子半導体デバイスの加工は、半導体結晶の領域内または領域間の自由電荷キャリアの濃度および種類を意図的に調整する能力に依存する。
ＧａＮおよびその合金は、六方晶形のウルツ鉱結晶構造に最も適している。その構造は、互いに１２０°回転された２つ（または３つ）の等価底面軸（ａ軸）によって記述される。それらの軸はすべて固有のｃ軸に垂直である。ＩＩＩ群および窒化物原子は、結晶のｃ軸に沿ってｃ平面の変更に従事する。ウルツ鉱構造における対称要素は、ＩＩＩ窒化物がこのｃ軸に沿って大量の自発性分極を有し、ウルツ鉱構造が圧電性分極を示すよう決定づける。
電子および光電子デバイス用の現行の窒化物技術は、分極ｃ方向に沿って成長させられた窒化物膜を採用する。しかし、ＩＩＩ窒化物ベースの光電子および電子デバイスにおける従来のｃ平面量子井戸は、強い圧電性および自発性分極が存在するため、望ましくない量子閉じ込めシュタルク効果（ＱＣＳＥ）の影響を受ける。ｃ方向に沿う強力な内蔵式電場は、逆にキャリア再結合効率を生じる電子および正孔の空間分離を生じる。
ＧａＮ光電子デバイスにおける同時および圧電性分極効果を排除するための１つのアプローチは、結晶の無極性平面上でデバイスを成長させることである。そのような平面は等数のＧａおよびＮ原子を含み、電荷中性である。さらに、後続無極性層は互いに結晶学的に等しいため、結晶は成長方向に沿って分極しない。ＧａＮにおける対称等価無極性平面のそのような２つの群は、集合的にａ平面として知られる
Figure 2009526405
 群、および集合的にｍ平面として知られる
Figure 2009526405
 群である。本発明の出願人であるカリフォルニア大学の研究者によって進展されたにもかかわらず、無極性窒化物の成長は未だ困難であり、ＩＩＩ窒化物産業において広く採用されていない。
ＧａＮ光電子デバイスにおける分極効果を削減または可能ならば抹消するための別のアプローチは、結晶の半極性平面上にデバイスを成長させることである。半極性平面という用語を使用し、２つの非ゼロｈ、ｉ、またはｋミラー指数および非ゼロ１ミラー指数を有する多様な平面を参照することができる。一般に観察されるｃ平面ＧａＮヘテロエピタキシにおける半極性平面の一部例は、
Figure 2009526405
Figure 2009526405
 および
Figure 2009526405
 平面を含み、これらはピットの平面において見られる。これらの平面は、著者が平面膜の形状で成長させたものと偶然同じである。ウルツ鉱結晶構造における極性平面のその他の例は、
Figure 2009526405
Figure 2009526405
 および
Figure 2009526405
 を含むがそれらに限定されない。そのような平面内における、またはそのような平面の法線における窒化物結晶の分極ベクトルは、平面の法線に対してある程度の角度傾斜している。例えば、
Figure 2009526405
 および
Figure 2009526405
 平面は、ｃ平面に対してそれぞれ６２．９８°および３２．０６°にある。
自発性分極に加え、窒化物に存在する分極の第２形態は、圧電性分極である。これは、異なる組成（したがって異なる格子定数）の（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ層が窒化物へテロ構造において成長できることと同様に、材料が圧縮または引っ張りひずみを経験すると生じる。例えば、ＧａＮテンプレート上の薄いＡｌＧａＮ層は、面内引っ張りひずみを有し、ＧａＮテンプレート上の薄いＩｎＧａＮ層は面内圧縮ひずみを有する。これらはＧａＮとの格子マッチが乏しいことにより生じる。そのため、ＧａＮ上のＩｎＧａＮ量子井戸の場合、圧電性分極は、ＩｎＧａＮおよびＧａＮの自発性分極とは反対方向を指す。ＧａＮに格子マッチされたＡｌＧａＮ層の場合、圧電性分極はＡｌＧａＮおよびＧａＮの自発性分極の方向と同一方向を指す。
Ｎａｋａｍｕｒａらは、マグネシウム（Ｍｇ）ドーピングおよび後続熱アニールステップを使用して初の高品質ｐ型ＧａＮ材料を開発した。この技術およびその他の研究者による後続の改良については、どちらも参考文献［１（非特許文献１），２（非特許文献２），３（特許文献１）］に記載されている。しかし、これらの技術は、極性［０００１］方向に沿って成長するＧａＮ膜を使用する。ｃ平面窒化物上で半極性平面を使用する利点は、総分極が減少することである。特定の平面における特定の合金組成の場合、分極がゼロとなる場合もある。最も重要なことは、ｃ平面窒化物構造と比較して分極が減少することである。そのため、半導体結晶のバンド構造、したがって伝導性を変える半極性成長配向を使用し、著しい改良を行ってもよい。
Ｍｇでドープされた従来のｃ平面配向窒化物半導体結晶は、ドープされた極性窒化物結晶の電子バンド構造のため、Ｍｇドーパント濃度の約１００分の１のｐ型キャリア濃度を有する。しかし、本発明はＭｇドーパント濃度より１０のファクターだけ低いｐ型キャリア濃度を有する半極性窒化物半導体結晶をもたらす。言い換えれば、ドーピング濃度は、極性窒化物結晶のそれと比較して劇的に増加する。この強化されたＭｇ活性化によって、本発明が従来の極性窒化物ｐ型ドーピング技術より優れたものになる。本発明の別の新規特徴は、高い正孔濃度＞１０１８ｃｍ−３を示すｐ型（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ膜をもたらすと同時に、８〜１４ｃｍ２／Ｖｓのホール移動度を維持する。言い換えれば、キャリア濃度および移動度は同時に増加または最大化することができ、極性窒化物より高くなる。従来のｃ平面配向ｐ型窒化物半導体結晶は、等価正孔濃度の移動度よりはるかに低い移動度を示す。結果として生じる製品のホール移動度および濃度は、本発明を使用して加工された（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体結晶の伝導性をより高くする。
Ｓ．Ｎａｋａｍｕｒａ、Ｔ．Ｍｕｋａｉ、Ｍ．Ｓｅｎｏｈ、Ｎ．Ｉｗａｓａ、Ｊｐｎ．、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、Ｖｏｌ．３１（１９９２）、ｐｐ．Ｌ１３９−Ｌ１４２． Ｉ．Ｗａｋｉ、Ｈ．Ｆｕｊｉｏｋａ、Ｍ．Ｏｓｈｉｍａ、Ｈ．Ｍｉｋｉ、Ａ．Ｆｕｋｉｚａｗａ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７８ ２８９９（２００１）． 米国特許第５，３０６，６６２号明細書
本発明によって、窒化物（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体結晶におけるｐ型伝導性の制御が可能になる。ｐ型伝導性の制御は、窒化物半導体に関して以前に報告されているが、窒化物半導体においてｐ型伝導性を制御するための半極性および無極性平面の使用は、開示されていない。
本発明は、ドープされた半極性または無極性窒化物半導体を使用し、窒化物デバイスまたは半導体窒化物を加工するステップを含む、窒化物デバイスまたは半導体窒化物において伝導特性を強化または調整する方法を開示する。この強化または調整は、バンド構造の調整、伝導性制御の向上、キャリア濃度に貢献するドーパントの数を増加することによってドーパント活性化を増加することと、キャリア濃度と移動度とを同時に高めることおよびそれによる伝導性の増加、正孔質量の低減、自由度または異方性面内電子特性の導入、または非意図的な不純物の削減を含んでもよい。そのため、本発明は、デバイス品質の窒化物半導体結晶の伝導性を制御する方法を説明する。窒化物半導体の半極性または無極性配向によって、典型的な極性［０００１］窒化物半導体に対する伝導性制御が向上し、キャリア濃度および移動度が極性窒化物半導体より高くなる。ドープされた半極性または無極性窒化物半導体は、窒化物デバイスまたは半導体窒化物のｐ型伝導特性を強化または調整するためにドープされたｐ型であってもよい。
本発明は、ミスカット基板のミスカット角度を変更し、半極性または無極性窒化物半導体をミスカット基板上に蒸着することによって、半極性または無極性窒化物半導体の伝導性、例えばｐ型伝導性を制御するステップを含む、半極性または無極性窒化物を成長する方法も開示する。ミスカット基板は、＜０１１＞方向にミスカットされた｛１００｝ＭｇＡｌ２Ｏ４スピネル基板であってもよい。
半極性窒化物半導体は、
Figure 2009526405
 ガリウム窒化物（ＧａＮ）を含んでもよく、または半極性窒化物半導体は、
Figure 2009526405
 または
Figure 2009526405
 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎを含んでもよい。無極性窒化物半導体は、ａ平面またはｍ平面無極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎを含んでもよい。
本方法は、蒸着ステップ中に窒化物半導体において意図的または非意図的にドーパントを内包するステップを含んでもよい。ドーパントは、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）または炭素（Ｃ）を含んでもよい。非意図的なドーパントは、１ｘ１０１９ｃｍ−３未満の濃度を有する水素であってもよい。
本方法は、蒸着ステップの後に後次熱アニールステップを実行するステップをさらに含んでもよい。ここで、半極性窒化物半導体内の水素などの非意図的な不純物原子の濃度を変えることによって、半極性窒化物半導体結晶の伝導性が向上する。
また、本発明は、半極性または無極性窒化物半導体の伝導性を調整する１つ以上のドーパントを内包する半極性または無極性窒化物半導体についても開示する。ドーパントは、半極性または無極性窒化物半導体にｐ型伝導性を付与することができ、半極性または無極性窒化物半導体は、１０１８ｃｍ−３を上回る正孔濃度を含むが、少なくとも８ｃｍ２／Ｖｓのホール移動度を維持してもよい。ドーパント、一般にマグネシウムは、半極性または無極性窒化物半導体にｐ型伝導性を付与することができ、半極性または無極性窒化物半導体は、最大でドーパント濃度の１０分の１であるキャリア濃度を含んでもよい。
本発明は、発光ダイオードおよびレーザダイオードなどの実践的な半極性または無極性窒化物デバイスの加工も可能にする。
ここで図面を参照する。同様の参照番号は、全体を通して対応する部分を表す。
好ましい実施形態に関する以下の記載において、本明細書の一部を成す添付図面を参照する。図面は、本発明が実施され得る特定の実施形態を説明する目的で示される。当然のことながら、その他の実施形態を利用してもよく、本発明の範囲から逸脱することなく構造上の変更を行ってもよい。
（概要）
本発明は、半極性窒化物結晶のドーピングによって、（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体結晶におけるｐ型伝導性を制御する方法を含む。そのような制御の例は、＜０１１＞方向にミスカットされた｛１００｝ＭｇＡｌ２Ｏ４スピネル基板上に蒸着される
Figure 2009526405
 ＧａＮ膜を使用して示されている。本発明の一実施形態において、マグネシウム原子を意図的に成長させる半極性窒化物膜に内包し、半導体結晶のバンド構造に使用可能な電子状態を内包することによって、ｐ型伝導性をもたらす。好適な電子状態の同様な内包をもたらす亜鉛（Ｚｎ）または炭素（Ｃ）などのその他の不純物原子を使用してもよい。
（技術説明）
一実施形態において、
Figure 2009526405
 ＧａＮ膜は、市販のＭＯＣＶＤシステムを使用して成長させられる。
Figure 2009526405
 ＧａＮの一般的な成長パラメータは、１０トールから１０００トールの間の圧力、および４００℃から１４００℃の間の温度である。圧力および温度におけるこの変化は、好適な基板を使用するＧａＮ成長の安定性を示す。エピタキシャル関係および状態についても、リアクタの種類に関係なく同様のことが言える。しかし、これらの平面を成長させるためのリアクタ状態は、個別のリアクタおよび成長方法（例えば、ＨＶＰＥ、ＭＯＣＶＤ、およびＭＢＥ）に基づいて異なる。ビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）をＭｇドーパント原子のソースとして使用してもよい。不純物原子のその他の好適なソースを使用してもよく、使用される成長技術に部分的に基づいてソース選択を決定してもよい。例えば、ＭＢＥによって成長させられる半極性窒化物半導体の伝導性を制御するためのドーパントソースとしてＭｇ元素ソースを使用してもよい。ドーパントソースおよび成長技術の選択は、本発明の範囲から逸脱することなく異なってもよい。
成長する半導体膜における不純物ドーパント原子の濃度は、半導体成長の技術に精通する者によって、成長状態の好適な修正を通じて制御されてもよい。例えば、ＭＯＣＶＤによって成長させられる半極性ＧａＮ結晶におけるマグネシウム［Ｍｇ］の濃度は、Ｇａ：Ｍｇ有機金属前駆体分子の比率を変更することによって変えてもよい。付加的であるが非独占的な技術は、成長率、圧力、温度または雰囲気ガス組成を意図的に変えることを含む。
半極性結晶の成長中に、追加の不純物原子は、意図的または非意図的に半導体結晶に内包されてもよい。これらの原子の一部は、意図的ドーパント原子と相互作用し、ドーパント原子の電子活性を変えて、伝導性制御に影響してもよい。例えば、［０００１］方向のＧａＮ結晶における水素（Ｈ）とＭｇとの相互作用は、ｐ型伝導性を抑制することが知られている。しかし、Ｈ含有半導体結晶がＨ欠乏環境に置かれ、好適な熱エネルギーが提供される場合、Ｈは窒化物結晶から拡散して、ｐ型伝導性をもたらす。このプロセスは、活性化として知られている。
半極性結晶方位に沿う（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体結晶のバンド構造は、極結晶方位に沿って成長する（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎに対する電気挙動ｐ型ドーパント原子に変化をもたらす。そのため、本発明は、半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体結晶をドーピングおよび活性化することにより、窒化物結晶における伝導性を制御する方法を説明する。
（プロセスステップ）
図１は、本発明の好適な実施形態に基づく、スピネル基板上の半極性ＧａＮ薄膜上における成長のためのＭＯＣＶＤプロセスに関するステップを説明する。また図１は、ドープされた半極性窒化物半導体を使用し、窒化物デバイスを加工するステップを含む、窒化物装置における伝導特性を強化または調整する方法を説明する。
ブロック１００は、ＭＯＣＶＤリアクタ等のリアクタに基板を装填するステップを表す。基板にはミスカットがあってもなくてもよい。窒化物の蒸着に好適な任意の基板を使用してもよい。
ブロック１０２は、例えば、水素および／または窒化物および／またはアンモニア下で基板を加熱するステップを表す。
ブロック１０４は、核形成または緩衝層を基板に蒸着する任意のステップを表す。核形成層は、半導体窒化物の成長に好適な任意の材料で生成できる。
ブロック１０６は、例えば、Ｍｇを用いて、ＧａＮ膜などの半極性窒化物半導体を核形成層上、または基板上に直接蒸着、およびドーピングするステップを表す。
ブロック１０８は、半極性窒化物を冷却するステップを表す。
ブロック１１０は、例えば、水素（Ｈ）欠乏雰囲気ガスにおいて半極性窒化物をアニールするステップを表す。
ブロック１１２は、この方法の結果、１つ以上のドーパントを内包し、半極性窒化物半導体の伝導性を調整した半極性窒化物半導体、例えばドープされたｐ型半極性（Ａｌ，Ｇａ，Ｉｎ，Ｂ）Ｎ膜を表す。図１の方法を使用して、デバイスを加工してもよい。必要に応じて、ステップを追加または省略してもよい。
一例として、
Figure 2009526405
 ＧａＮを成長させるため、＜０１１＞方向にミスカットを有する（１００）スピネル基板が使用される。ブロック１００において示されるように、基板はＭＯＣＶＤに装填される。ブロック１２に示されるように、基板表面の窒化を促進する条件下でヒータを作動させ、１０２５℃の設定点温度に上げる。一般に、窒素および／または水素および／またはアンモニアは、大気圧において基板上を流れる。設定点温度に達すると、アンモニア量は０．１から３．０ｓｌｐｍに設定される。ブロック１０４に示されるように、１〜２０分後、リアクタ設定点温度は１０２５℃に維持され、リアクタ圧力は７６トールまで減少し、０〜３ｓｃｃｍのトリメチルガリウム（ＴＭＧａ）および／または２０ｓｃｃｍのトリメチルアルミニウム（ＴＭＡｌ）がリアクタに内包され、ＡｌｘＧａ１‐ｘＮ緩衝層または核形成層の成長を開始する。１〜４０分後、ＡｌｘＧａ１‐ｘＮ核形成層は、望ましい厚みに達する。ブロック１０６に示されるように、この時点で、ＴＭＡｌ流れは遮断され、ヒータの測定温度は９７５℃まで低下し、リアクタ圧力は７６０トールまで増加し、約１〜４時間のＧａＮ成長の間にＴＭＧａ流量が９．５ｓｃｃｍまで増加する。ブロック１０６によって示されるステップ中の任意の時点において、Ｃｐ２Ｍｇの追加的流れを開始し、ｐ型ＧａＮを生成してもよい。Ｃｐ２Ｍｇの流量は、成長膜において望ましい［Ｍｇ］濃度に応じて、一般に０から０．３μモル／分まで変化する。望ましいｐ型ＧａＮ厚が得られると、Ｃｐ２Ｍｇの流れは中断される。望ましい総ＧａＮ厚が得られると、ブロック１０８に示されるように、ＴＭＧａの流れは遮断され、リアクタは冷却されるが、アンモニアおよび／または窒化物および／または水素の流れによりＧａＮ膜が保護される。
本明細書に記載されるマグネシウムを内包する方法によって、二次イオン質量分析（ＳＩＭＳ）によって測定されるように、結晶中に５ｘ１０１９ｃｍ−３未満のマグネシウム濃度が内包される。マグネシウム濃度は、Ｃｐ２Ｍｇ流量対Ｍｇ濃度を示すグラフである図２に示されるように、調査された範囲を越えて、Ｃｐ２Ｍｇ流量とともに直線的に変化する。
冷却後、ＧａＮはｐ型伝導性を示す場合がある。半極性ＧａＮ結晶の伝導性は、後続熱アニールステップによって強化されてもよい。膜は、ＭＯＣＶＤリアクタから除去され、５５０℃〜８５０℃の温度で１５分間アニールされる。アニール環境は、ＧａＮ半極性結晶に対する窒素またはアルゴン、および／または酸素などの水素欠乏雰囲気ガスを含む。Ｈ濃度はＭｇ濃度の増加とともに高まるが、Ｍｇ濃度対Ｈ濃度を示すグラフである図３に示されるように、成長後アニールによって、ｐ型半極性窒化物半導体層における残留Ｈ濃度は１ｘ１０１９ｃｍ−３未満に下がる。
ファンデルポー法を使用したホール効果の測定値は、結果として生じるＭｇドープ半極性ＧａＮ膜のｐ型伝導性を示す。正孔濃度は、Ｍｇ濃度［Ｍｇ］対正孔濃度を示すグラフである図４に示されるように、マグネシウム濃度の関数として、約２．５ｘ１０１８ｃｍ−３から１ｘ１０１８ｃｍ−３未満まで直線的に減少する。
成長後アニール温度の最適化によって、一定Ｍｇ濃度における正孔濃度が高まる。さらに、ｐ型半極性窒化物膜の測定されたホール移動度は、約８ｃｍ２／Ｖｓから１４ｃｍ２／Ｖｓまで変化する。図５は、アニール温度対キャリア密度および移動度、例えば、一定［Ｍｇ］における正孔濃度およびホール移動度におけるアニール温度の影響を示すグラフであり、最適アニール温度は５５０℃〜８５０℃であることを示す。
最後に、ヘテロエピタキシャルに成長させられた半極性窒化物半導体膜の結晶品質および膜形態は、開始基板の意図的なミスカットによって向上する場合がある。これに対応して、ミスカット基板の使用は、一定［Ｍｇ］において、名目上の平面から１．０°までのミスカット角度を増加に対して、５ｘ１０１７ｃｍ−３未満から２ｘ１０１８ｃｍ−３まで正孔濃度を増加させる。ミスカット角度のさらなる増加は、ミスカット角度対キャリア密度および移動度、すなわち、一定［Ｍｇ］における正孔濃度およびホール移動度上の定型ミスカット角度の効果を示すグラフである図６に示されるように、正孔濃度を向上させない。
そのため、図１〜６は、ドープされた半極性窒化物半導体を使用して窒化物デバイスを加工するステップを含む、窒化物デバイスにおける伝導特性を強化または調整するための方法を示す。
（可能な修正および変形例）
本発明の範囲は、本明細書において引用される特定の例以外も含む。
例えば、本発明は、任意の半極性および無極性平面上のすべての窒化物に関し、ｐ型伝導性を実現することが望ましい。窒化物膜の制御可能な伝導性は、半極性配向を用いて本明細書において示されている。しかし、ここに開示される方法は、任意の半極性および無極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎとの使用に好適である。例えば、これらの方法および技術を使用し、無極性または
Figure 2009526405
 若しくは
Figure 2009526405
 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体結晶において制御可能なｐ型伝導性を実現できる。
本明細書は、特にＭＯＣＶＤによる半極性窒化物層のヘテロエピタキシャル成長を参照するが、本発明は、任意の成長技術、または制御可能なｐ型伝導性を有する半極性または無極性窒化物半導体結晶を取得する方法に関する。例えば、ｐ型半極性窒化物半導体結晶は、Ｍｇ元素をドーパントソースとして使用し、ＭＢＥによって成長させることもできる。さらに、Ｍｇはｐ型ドーパント原子として使用されるが、好適な電子構造を条件とし、例えばＺｎなどのその他のドーパント原子を使用してもよい。これらの例およびその他の可能性であっても、平面半極性ｐ型半導体結晶の利益を被る。
本明細書は、ｐ型半極性結晶膜のｐ型伝導性を最大化するために使用される成長後アニールステップについて記載するが、成長後アニールは、すべての半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体結晶の伝導性制御に必要でない場合がある。例えば、ＭＢＥなどの一部の成長技術または水素欠乏成長環境は、アニールする前に、１０１９ｃｍ−３未満の残留水素濃度をもたらす場合がある。
さらに、ドーピング原子の変化による半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの電子バンド構造における変化、および／またはそれらの結晶内に内包された電子状態における変化によって、それらの半極性半導体膜がＨなどの非意図的な不純物に対して敏感でなくなる場合がある。
リアクタの状態は、リアクタの種類および設計によって異なる。上述のプロセスステップにおいて記載された成長は、半極性ＧａＮの成長に有利な状態であることが判明している一連の状態のみを含む。また、それらの膜は、圧力、温度、ガス量などの広いパラメータ空間下で成長し、すべて平面半極性窒化物膜を生成することも発見されている。
アニール温度、時間、および雰囲気ガス環境は、使用されるアニールシステム（例えば、高速熱アニール対チューブ溶炉など）、半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体膜（例えば、ＧａＮ対Ａｌ０．４Ｇａ０．６Ｎ）、および半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体配向（例えば、
Figure 2009526405
 対
Figure 2009526405
 ）によって異なってもよい。さらに、本明細書において採用される方法は、二次的アニールシステムを使用するが、ｐ型ドープ半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体結晶の蒸着後に、雰囲気ガスおよびリアクタ温度の好適な制御を通じ、成長システムにおいて原位置でアニールを行ってもよい。
好ましい実施形態は、ＡｌＧａＮ核形成層上のＧａＮ膜の成長について説明した。半極性または無極性窒化物膜をもたらすその他の種類の核形成層を使用することもできる。しかし、核形成層上で成長させられる構造は、変化する組成または段階的な組成を有する複数の層で構成されてもよい。大部分の窒化物デバイスは、異なる（Ａｌ，Ｇａ，Ｉｎ，Ｂ）Ｎ組成の層を含むヘテロ構造で構成される。本発明は、任意の窒化物合金組成および任意の数の層またはそれらの組み合わせの成長に使用できる。伝導性制御は、機能的な半導体装置の加工に度々使用される。層、組成、ドーピングの種類および濃度、およびそれらの層の成長状態、アニールパラメータの数を調整し、本発明の意図および実践から逸脱することなく、最適な加工およびそれら半導体デバイスの機能を実現してもよい。
さらに、本発明の第１の利点はｐ型伝導性の制御において実現されるが、Ｓｉなどの追加のドーパントを使用してｎ型伝導性を実現してもよい。半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの変更された対称性およびバンド構造によっても、本発明により記載される方法でｎ型伝導性が向上する場合がある。最後に、本発明は特に半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体におけるｐ型伝導性の制御を参照する。しかし、本発明は、従来の極性窒化物配向とは異なるバンド構造を有する任意の（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ膜を含む。そのため、本発明は、ｍ平面またはａ平面配向などの非極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ膜における伝導性制御を含む。
（利点および改良点）
既存の実践は、平面に対してｃ平面の法線を有するＧａＮを成長させることである。該平面は、自発分極および圧電性分極を有し、デバイスの性能にとって有害である。ｃ平面窒化物膜上の半極性の利点は、分極の低減および特定デバイスの内部量子効率の向上である。
無極性平面を使用し、デバイスにおける分極効果を完全に抹消できる。しかし、これらの平面を成長させることは非常に困難であるため、無極性窒化物デバイスは現在製造されていない。無極性窒化物膜上の半極性は成長が容易である。半極性平面は、大きなパラメータ空間を有し、そこで成長することがわかっている。例えば、無極性平面は、大気圧下では成長しないが、半極性平面は実験上、６２．５トールから７６０トールで成長し、恐らくそれよりさらに広い範囲を有することが立証されている。
固体照明アプリケーション、レーザダイオード、両極性トランジスタ、および光電池用の高効率発光ダイオードなどの実際の電子デバイスは、ｎ型またはｐ型の主要キャリアを含む選択された領域を有する半導体結晶の制御加工を必要とする。本発明は、従来の極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎにおいて現在使用されている制御可能な伝導性と組み合わされる半極性および／または無極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体結晶の利点により、光電子および電子デバイスの製造を可能にする。
Ｍｇでドープされた従来のｃ平面配向窒化物半導体結晶は、ドープされた極性窒化物結晶の電子バンド構造のため、Ｍｇドーパント濃度の約１００分の１のｐ型キャリア密度を有する。しかし、本発明は、Ｍｇドーパント濃度のただ１０分の１のｐ型キャリア密度を有する半極性窒化物半導体結晶をもたらす。言い換えれば、ドーピング濃度は、極性窒化物結晶のそれと比較して、劇的に増加させることができる。この強化Ｍｇ活性化によって、本発明を従来の極性窒化物ｐ型ドーピング技術より優れたものにする。本発明の別の新規特徴は、両方の高い正孔濃度＞１０１８ｃｍ−３を示すｐ型（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ膜をもたらすが、同時に８〜１４ｃｍ２／Ｖｓのホール移動度を維持する。言い換えれば、キャリア密度および移動度を同時に増加または最大化することができ、極性窒化物の場合よりも高くなる。従来のｃ平面配向のｐ型窒化物半導体結晶は、等価な正孔濃度に対して、はるかに低い移動度を示す。結果として生じるホール移動度および濃度の結果は、本発明を使用して加工された（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体結晶の場合、高い伝導性をもたらす。
さらに、従来のｃ平面配向窒化物半導体結晶は、伝導性などについて等方性面内電子特性を示す。しかし、半極性窒化物半導体の対称性が低減することによって、異方性面内電子特性がもたらされる。そのため、半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ装置構造における２つの直交面内格子方向に沿う伝導性は、異なることが予測される。この相違は、設計者に電流波及、電流注入、熱放散、および光抽出のための装置設計における新たな自由度を可能にする。
最後に、半極性方向に沿う（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半導体結晶の異なる電子バンド構造により、正孔質量が軽くなる。これによって、逆に、従来の極性窒化物結晶方位に関連して伝導性が高まり、発光ダイオードおよびレーザダイオードの性能が向上する。
半極性および無極性窒化物の伝導特性は非常に類似しているため、このセクションに記載される利点は、無極性窒化物に対しても同様のことが言える。伝導性を制御するための半極性または無極性平面の使用は新規である。そのため、本明細書に記載される方法は、無極性半導体窒化物にまで拡大できる。
（参考文献）
以下の参考文献は、参照することにより本明細書に組み込まれる。
Figure 2009526405
 （結論）
これで本発明の好ましい実施形態に関する記載を完結する。本発明の１つ以上の実施形態に関する前述の記載は、説明および記述目的で提示されている。本発明を包括すること、または本発明を開示された正確な形態に限定することを意図しない。上述の記載に照らして、多くの修正および変形例が可能である。本発明の範囲は、この詳細な説明によってではなく、本明細書に添付の請求項によって限定されることを意図する。
本発明の方法、およびスピネル基板上に半極性ＧａＮ薄膜を成長するためのＭＯＣＶＤ処理を含む、好ましい実施形態を示すフローチャートである。 Ｃｐ２Ｍｇ流量対Ｍｇ濃度を示すグラフである。 Ｍｇ濃度対Ｈ濃度を示すグラフである。 Ｍｇ濃度対正孔濃度を示すグラフである。 マグネシウム一定濃度に関するアニール温度対キャリア密度、および移動度を示すグラフであり、四角で表されるデータポイントはキャリア密度であり、菱形で表されるデータポイントは移動度である。 ＜０１１＞平面から離れたスピネル｛１００｝ＭｇＡｌ２Ｏ４のミスカット角度、マグネシウム一定濃度における対キャリア密度および移動度を示すグラフである。四角によって表されるデータポイントは移動度であり、菱形で表されるデータポイントはキャリア密度である。

Claims (19)

  1. 窒化物装置または窒化物半導体における伝導特性を強化または調整する方法であって、
    （ａ）ドープ半極性または無極性窒化物半導体を使用して、該窒化物装置または窒化物半導体を加工することにより、該窒化物装置または窒化物半導体における該伝導特性を強化または調整することを含む、方法。
  2. 前記強化または調整することは、バンド構造の調整、伝導性制御の向上、ドーパント活性の増加、キャリア密度と移動度との同時増加およびそれによる伝導性の向上、正孔質量の削減、自由度または異方性面内電子特性の導入、または非意図的な不純物の削減を含む、請求項１に記載の方法。
  3. 前記窒化物半導体の前記半極性または無極性配向により、典型的な極性［０００１］窒化物半導体に対する伝導性制御が改善される、請求項１に記載の方法。
  4. 前記窒化物半導体の前記半極性または無極性配向により、キャリア密度および移動度が極性窒化物半導体より高くなる、請求項１に記載の方法。
  5. 前記ドープ半極性または無極性窒化物半導体は、前記窒化物装置または窒化物半導体のｐ型伝導特性を強化または調整するためにドープされたｐ型である、請求項１に記載の方法。
  6. デバイス品質の半極性または無極性窒化物を成長させる方法であって、
    （ａ）ミスカット基板のミスカット角度を変えることによって、該半極性または無極性窒化物半導体の伝導性を制御することと、
    （ｂ）該半極性または無極性窒化物半導体を該ミスカット基板上に蒸着することと
    を含む、方法。
  7. 前記伝導性はｐ型伝導性である、請求項６に記載の方法。
  8. 前記ミスカット基板は、＜０１１＞方向にミスカットされた｛１００｝ＭｇＡｌ２Ｏ４スピネル基板である、請求項６に記載の方法。
  9. 前記半極性窒化物半導体は、
    Figure 2009526405
     ガリウム窒化物（ＧａＮ）を含む、請求項６に記載の方法。
  10. 前記半極性窒化物半導体は、
    Figure 2009526405
     または
    Figure 2009526405
     半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎを含む、請求項６に記載の方法。
  11. 前記無極性窒化物半導体は、ａ面またはｍ面無極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎから成る、請求項６に記載の方法。
  12. 前記蒸着ステップ中に、意図的または非意図的にドーパントを該半極性または無極性窒化物半導体に内包することをさらに含む、請求項６に記載の方法。
  13. 前記ドーパントは、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、または炭素（Ｃ）を含む、請求項１２に記載の方法。
  14. 前記非意図的なドーパントは、濃度が１×１０１９ｃｍ−３未満の水素である、請求項１２に記載の方法。
  15. 前記半極性または無極性窒化物半導体を蒸着した後、該半極性または無極性窒化物半導体内の非意図的な不純物原子の濃度を変えることにより、該半極性または無極性窒化物半導体の前記伝導性を改善する後続熱アニールステップを実行することをさらに含む、請求項６に記載の方法。
  16. 請求項６に記載の方法を使用して加工された装置。
  17. 半極性または無極性窒化物半導体の伝導性を調整するための１つ以上のドーパントを内包する、半極性または無極性窒化物半導体。
  18. 前記ドーパントは、ｐ型伝導性を前記半極性または無極性窒化物半導体に付与し、該半極性または無極性窒化物半導体は、少なくとも８ｃｍ２／Ｖｓのホール移動度を維持しながら、１０１８ｃｍ−３を上回る正孔濃度を含む、請求項１７に記載の半極性または無極性窒化物半導体。
  19. 前記ドーパントは、ｐ型伝導性を前記半極性または無極性窒化物半導体に付与し、該半極性または無極性窒化物半導体は、最大でドーパント濃度の１０分の１のキャリア密度を含む、請求項１７に記載の半極性または無極性窒化物半導体。
JP2008554403A 2006-02-10 2007-02-09 成長中にｐ型ドーパントがドープされたｐ型半極性ＩＩＩ窒化物半導体を使用して、該ＩＩＩ窒化物デバイスまたはＩＩＩ窒化物半導体を製造する方法、半極性ＩＩＩ窒化物半導体、および、ｐ型ＩＩＩ窒化物半導体を製造する方法 Active JP5684455B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US77218406P 2006-02-10 2006-02-10
US60/772,184 2006-02-10
PCT/US2007/003607 WO2007095137A2 (en) 2006-02-10 2007-02-09 Method for conductivity control of (al,in,ga,b)n

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2013081851A Division JP2013191851A (ja) 2006-02-10 2013-04-10 （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの伝導性制御方法
JP2014245563A Division JP2015046640A (ja) 2006-02-10 2014-12-04 （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの伝導性制御方法

Publications (3)

Publication Number Publication Date
JP2009526405A true JP2009526405A (ja) 2009-07-16
JP2009526405A5 JP2009526405A5 (ja) 2015-01-29
JP5684455B2 JP5684455B2 (ja) 2015-03-11

Family

ID=38372037

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008554403A Active JP5684455B2 (ja) 2006-02-10 2007-02-09 成長中にｐ型ドーパントがドープされたｐ型半極性ＩＩＩ窒化物半導体を使用して、該ＩＩＩ窒化物デバイスまたはＩＩＩ窒化物半導体を製造する方法、半極性ＩＩＩ窒化物半導体、および、ｐ型ＩＩＩ窒化物半導体を製造する方法
JP2013081851A Pending JP2013191851A (ja) 2006-02-10 2013-04-10 （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの伝導性制御方法
JP2014245563A Withdrawn JP2015046640A (ja) 2006-02-10 2014-12-04 （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの伝導性制御方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013081851A Pending JP2013191851A (ja) 2006-02-10 2013-04-10 （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの伝導性制御方法
JP2014245563A Withdrawn JP2015046640A (ja) 2006-02-10 2014-12-04 （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの伝導性制御方法

Country Status (5)

Country Link
US (3) US8193079B2 (ja)
EP (1) EP1984940A4 (ja)
JP (3) JP5684455B2 (ja)
KR (1) KR101416838B1 (ja)
WO (1) WO2007095137A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232524A (ja) * 2012-04-27 2013-11-14 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体を作製する方法、ｉｉｉ族窒化物半導体デバイスを作製する方法、及びｉｉｉ族窒化物半導体デバイス
JP2014520749A (ja) * 2011-06-28 2014-08-25 ナイトライド ソリューションズ インコーポレイテッド 金属窒化物の高圧窒素アニールのためのプロセス
JP2014183146A (ja) * 2013-03-19 2014-09-29 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
US9358200B2 (en) 2010-09-23 2016-06-07 Gelest Technologies, Inc. Alkoxysilane derivatives of N-acyl amino acids, N-acyl dipeptides, and N-acyl tripeptides, and particles and stable oil-in-water formulations using the same

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7846757B2 (en) 2005-06-01 2010-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,A1,In,B)N thin films, heterostructures, and devices
KR101145753B1 (ko) 2005-03-10 2012-05-16 재팬 사이언스 앤드 테크놀로지 에이젼시 평면의 반극성 갈륨 질화물의 성장을 위한 기술
EP1984545A4 (en) * 2006-02-17 2013-05-15 Univ California PROCESS FOR THE PRODUCTION OF N-TYPE SEMIPOLAR OPTOELECTRONIC DEVICES (AL, IN, GA, B)
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
JP2010509177A (ja) * 2006-11-15 2010-03-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP2010512664A (ja) * 2006-12-11 2010-04-22 ルーメンツ リミテッド ライアビリティ カンパニー 酸化亜鉛多接合光電池及び光電子装置
US8458262B2 (en) * 2006-12-22 2013-06-04 At&T Mobility Ii Llc Filtering spam messages across a communication network
US8080469B2 (en) * 2007-09-19 2011-12-20 The Regents Of The University Of California Method for increasing the area of non-polar and semi-polar nitride substrates
JP2011517099A (ja) * 2008-04-04 2011-05-26 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア プレーナー半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎベースの発光ダイオード向けＭＯＣＶＤ成長技術
US8871024B2 (en) 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8097081B2 (en) 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8303710B2 (en) * 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US20100003492A1 (en) * 2008-07-07 2010-01-07 Soraa, Inc. High quality large area bulk non-polar or semipolar gallium based substrates and methods
US8805134B1 (en) 2012-02-17 2014-08-12 Soraa Laser Diode, Inc. Methods and apparatus for photonic integration in non-polar and semi-polar oriented wave-guided optical devices
WO2010017148A1 (en) 2008-08-04 2010-02-11 Soraa, Inc. White light devices using non-polar or semipolar gallium containing materials and phosphors
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8021481B2 (en) * 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US8979999B2 (en) 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8430958B2 (en) 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8323405B2 (en) * 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US8148801B2 (en) 2008-08-25 2012-04-03 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
WO2010033792A1 (en) * 2008-09-18 2010-03-25 Lumenz Llc Textured semiconductor light-emitting devices
EP2253988A1 (en) * 2008-09-19 2010-11-24 Christie Digital Systems USA, Inc. A light integrator for more than one lamp
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
US8461071B2 (en) 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US8878230B2 (en) 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US8795430B2 (en) * 2009-03-02 2014-08-05 The Regents Of The University Of California Method of improving surface morphology of (Ga,Al,In,B)N thin films and devices grown on nonpolar or semipolar (Ga,Al,In,B)N substrates
WO2010113238A1 (ja) * 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US8306081B1 (en) 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
US9829780B2 (en) 2009-05-29 2017-11-28 Soraa Laser Diode, Inc. Laser light source for a vehicle
JP2012529063A (ja) * 2009-05-29 2012-11-15 ソラア インコーポレーテッド レーザを用いた表示方法およびシステム
US10108079B2 (en) 2009-05-29 2018-10-23 Soraa Laser Diode, Inc. Laser light source for a vehicle
US9250044B1 (en) 2009-05-29 2016-02-02 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser diode dazzling devices and methods of use
US8427590B2 (en) 2009-05-29 2013-04-23 Soraa, Inc. Laser based display method and system
TW201123530A (en) * 2009-06-05 2011-07-01 Univ California Long wavelength nonpolar and semipolar (Al,Ga,In) N based laser diodes
ES2739979T3 (es) 2009-09-04 2020-02-05 Horizon Orphan Llc Uso de levofloxacino en aerosol para el tratamiento de la fibrosis quística
US20150004435A1 (en) * 2009-09-17 2015-01-01 National Chiao Tung University Method for growing non-polar m-plane epitaxial layer of wurtzite semiconductors on single crystal oxide substrates
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US9175418B2 (en) 2009-10-09 2015-11-03 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
CN104205297B (zh) * 2012-03-21 2018-06-15 首尔伟傲世有限公司 制造非极性氮化镓基半导体层的方法、非极性半导体器件及其制造方法
US9196709B2 (en) * 2013-02-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
KR102061696B1 (ko) 2013-11-05 2020-01-03 삼성전자주식회사 반극성 질화물 반도체 구조체 및 이의 제조 방법
US9787963B2 (en) 2015-10-08 2017-10-10 Soraa Laser Diode, Inc. Laser lighting having selective resolution
US10771155B2 (en) 2017-09-28 2020-09-08 Soraa Laser Diode, Inc. Intelligent visible light with a gallium and nitrogen containing laser source
US10222474B1 (en) 2017-12-13 2019-03-05 Soraa Laser Diode, Inc. Lidar systems including a gallium and nitrogen containing laser light source
US10551728B1 (en) 2018-04-10 2020-02-04 Soraa Laser Diode, Inc. Structured phosphors for dynamic lighting
WO2020018709A1 (en) * 2018-07-18 2020-01-23 The Regents Of The University Of California Method for the fabrication of electrically-conductive semiconductor layers
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
US12000552B2 (en) 2019-01-18 2024-06-04 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system for a vehicle
CN117178369A (zh) * 2021-04-20 2023-12-05 华为技术有限公司 半导体器件、电子设备及形成半导体器件的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111514A (ja) * 2002-09-17 2004-04-08 Sanyo Electric Co Ltd 窒化物系半導体発光素子およびその製造方法
WO2004084275A2 (en) * 2003-03-18 2004-09-30 Crystal Photonics, Incorporated Method for making group iii nitride devices and devices produced thereby
WO2005043638A1 (en) * 2003-10-24 2005-05-12 General Electric Company Group iii-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
WO2005112123A2 (en) * 2004-05-10 2005-11-24 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP2006186257A (ja) * 2004-12-28 2006-07-13 Sony Corp 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
ATE550461T1 (de) 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
US6849472B2 (en) * 1997-09-30 2005-02-01 Lumileds Lighting U.S., Llc Nitride semiconductor device with reduced polarization fields
WO1999066565A1 (en) 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
JP3883303B2 (ja) 1998-10-09 2007-02-21 独立行政法人科学技術振興機構 ｐ型ＩＩＩ族窒化物半導体の製造方法
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
WO2000033388A1 (en) 1998-11-24 2000-06-08 Massachusetts Institute Of Technology METHOD OF PRODUCING DEVICE QUALITY (Al)InGaP ALLOYS ON LATTICE-MISMATCHED SUBSTRATES
JP4006537B2 (ja) 1999-10-19 2007-11-14 日本電信電話株式会社 Ｐ型の窒化物半導体の作製方法
JP2001308017A (ja) * 2000-04-24 2001-11-02 Sony Corp ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法および半導体素子の製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
US6599362B2 (en) 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
US6635904B2 (en) * 2001-03-29 2003-10-21 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
US6479313B1 (en) * 2001-05-25 2002-11-12 Kopin Corporation Method of manufacturing GaN-based p-type compound semiconductors and light emitting diodes
US7501023B2 (en) 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
US7105865B2 (en) 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
KR101086155B1 (ko) * 2002-12-16 2011-11-25 독립행정법인 과학기술진흥기구 수소화합물 기상 성장법에 의한 평면, 비극성 질화 갈륨의 성장
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US6847057B1 (en) 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices
US20050218414A1 (en) * 2004-03-30 2005-10-06 Tetsuzo Ueda 4H-polytype gallium nitride-based semiconductor device on a 4H-polytype substrate
US7846757B2 (en) * 2005-06-01 2010-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,A1,In,B)N thin films, heterostructures, and devices
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
WO2006110163A2 (en) 2004-08-20 2006-10-19 Yale University Epitaxial growth of aligned algainn nanowires by metal-organic chemical vapor deposition
KR101145753B1 (ko) 2005-03-10 2012-05-16 재팬 사이언스 앤드 테크놀로지 에이젼시 평면의 반극성 갈륨 질화물의 성장을 위한 기술
US8148244B2 (en) 2005-07-13 2012-04-03 The Regents Of The University Of California Lateral growth method for defect reduction of semipolar nitride films

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111514A (ja) * 2002-09-17 2004-04-08 Sanyo Electric Co Ltd 窒化物系半導体発光素子およびその製造方法
WO2004084275A2 (en) * 2003-03-18 2004-09-30 Crystal Photonics, Incorporated Method for making group iii nitride devices and devices produced thereby
WO2005043638A1 (en) * 2003-10-24 2005-05-12 General Electric Company Group iii-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
WO2005112123A2 (en) * 2004-05-10 2005-11-24 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP2006186257A (ja) * 2004-12-28 2006-07-13 Sony Corp 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9358200B2 (en) 2010-09-23 2016-06-07 Gelest Technologies, Inc. Alkoxysilane derivatives of N-acyl amino acids, N-acyl dipeptides, and N-acyl tripeptides, and particles and stable oil-in-water formulations using the same
JP2014520749A (ja) * 2011-06-28 2014-08-25 ナイトライド ソリューションズ インコーポレイテッド 金属窒化物の高圧窒素アニールのためのプロセス
JP2013232524A (ja) * 2012-04-27 2013-11-14 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体を作製する方法、ｉｉｉ族窒化物半導体デバイスを作製する方法、及びｉｉｉ族窒化物半導体デバイス
JP2014183146A (ja) * 2013-03-19 2014-09-29 Toyoda Gosei Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2013191851A (ja) 2013-09-26
KR20080108985A (ko) 2008-12-16
US8709925B2 (en) 2014-04-29
JP5684455B2 (ja) 2015-03-11
JP2015046640A (ja) 2015-03-12
US8193079B2 (en) 2012-06-05
EP1984940A4 (en) 2010-11-10
US20120187415A1 (en) 2012-07-26
KR101416838B1 (ko) 2014-07-08
US20070190758A1 (en) 2007-08-16
WO2007095137A3 (en) 2008-11-20
US20140191244A1 (en) 2014-07-10
WO2007095137A2 (en) 2007-08-23
WO2007095137A8 (en) 2008-09-18
EP1984940A2 (en) 2008-10-29

Similar Documents

Publication Publication Date Title
JP5684455B2 (ja) 成長中にｐ型ドーパントがドープされたｐ型半極性ＩＩＩ窒化物半導体を使用して、該ＩＩＩ窒化物デバイスまたはＩＩＩ窒化物半導体を製造する方法、半極性ＩＩＩ窒化物半導体、および、ｐ型ＩＩＩ窒化物半導体を製造する方法
JP2009526405A5 (ja)
Pampili et al. Doping of III-nitride materials
US7709284B2 (en) Method for deposition of magnesium doped (Al, In, Ga, B)N layers
TWI489668B (zh) 利用金屬有機化學汽相沉積之高品質氮面ＧａＮ、ＩｎＮ及ＡlＮ及其合金之異質磊晶生長的方法
JP5896442B2 (ja) Ｉｉｉ族窒化物膜の成長方法
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
US20110237054A1 (en) Planar nonpolar group iii-nitride films grown on miscut substrates
JP6966063B2 (ja) 結晶基板、紫外発光素子およびそれらの製造方法
JP2017208502A (ja) Ｉｉｉ族窒化物半導体及びその製造方法
JP2004356522A (ja) ３−５族化合物半導体、その製造方法及びその用途
CN115332407A (zh) 一种发光二极管外延片及其制备方法
JPH09148626A (ja) ３−５族化合物半導体の製造方法
US20140183579A1 (en) Miscut semipolar optoelectronic device
CN117080328B (zh) 一种紫外led外延片及其制备方法、led芯片
US10665752B2 (en) Air void structures for semiconductor fabrication
KR101532267B1 (ko) 질화물계 발광소자의 제조방법
CN116469981A (zh) 一种高光效发光二极管及制备方法
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
CN117558846A (zh) 发光二极管外延片及其制备方法、led
JPH0832114A (ja) Ｉｉｉ族窒化物発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120306

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130410

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130426

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130621

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130909

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130912

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140901

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140904

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20141204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150115

R150 Certificate of patent or registration of utility model

Ref document number: 5684455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250