JP2009302852A - 光受信回路、光受信回路のタイミング設定方法および光受信装置 - Google Patents

Abstract

【課題】通信速度が高速化した場合でも、受信したバースト信号を正確に再生することができる光受信回路および光受信方法、ならびにそのような光受信回路を含む光通信装置を提供する。
【解決手段】クロック抽出回路２１は、時定数が可変のループフィルタを含み、受信したバースト信号に同期してクロックを生成する。フリップフロップ２３は、受信したバースト信号をラッチする。第１設定部２２は、ループフィルタの時定数を設定する。第２設定部２４は、フリップフロップ２３のラッチタイミングを設定する。
【選択図】図２

Description

この発明は、光受信回路、光受信回路のタイミング設定方法および光通信装置に関し、特に、バースト信号を受信する光受信回路、光受信方法および光受信装置に関する。

大容量のデータが伝送できるギガビットのイーサネット（登録商標）ＰＯＮ（Passive Optical Network）光システムでは、局側装置ＯＬＴ（Optical Line Terminal）と複数の加入者側装置ＯＮＵ（Optical Network Unit）との間で高速データ通信が行なわれる。局側装置と加入者側装置とを接続する光ファイバの途中に光スプリッタを設けて、伝送路を複数に分岐することによって、局側装置と光ファイバとを複数の加入者で共有できる。このため、低価格で高速な通信サービスが実現される。

局側装置から送信される下り信号（連続信号）は、すべての加入者側装置へ伝送され、各加入者側装置は必要な信号だけを分離して受信する。各加入者側装置は、受信した下り信号に基づいてクロック信号を生成し、生成したクロック信号に同期した上り信号（バースト信号）を局側装置に送信する。各加入者側装置から送信される上り信号が互いに衝突しないようにするため、時分割多重（ＴＤＭＡ：Time Division Multiple Access）方式が用いられる。

各加入者側装置の送信部の時定数などの特性のバラツキ、各加入者側装置と局側装置とを接続する光ファイバの伝送路距離の違い、光ファイバに設けられた光スプリッタやコネクタなどに起因して、局側装置が加入者側装置から受信するバースト信号の位相が、予め想定される位置よりも前後に揺らぐことがある。さらに、ＰＯＮ光システムの通信速度は高速（１．２５Ｇｂｐｓ）であるため、局側装置が受信するバースト信号の位相が揺らぐと、受信エラーが発生することがあった。

下記の特許文献１には、受信したバースト信号とクロック信号の位相差を検出し、位相差が所定の範囲外である場合は、受信したバースト信号をクロック信号に同期させ、バースト信号のデータ安定部分でバースト信号をサンプリングする局側装置が開示されている。
特開２００６−１４８６５０号公報

このように、従来のＰＯＮ光システムでは、局側装置が受信するバースト信号の位相が揺らぐと受信エラーが発生し、受信したバースト信号を正確に再生できないことがあった。また、特許文献１による局側装置では、通信速度が１．２５Ｇｂｐｓの場合には、うまく動作するが、さらに通信速度が２．５Ｇｂｐｓ、５Ｇｂｐｓ、または１０Ｇｂｐｓのように高速化した場合には、受信エラーが発生することがある。

それゆえに、この発明の主たる目的は、通信速度が高速化した場合でも、受信したバースト信号を正確に再生することできる光受信回路、光受信回路のタイミング設定方法、ならびにそのような光受信回路を含む光受信装置を提供することである。

本発明のある局面に係る光受信回路は、バースト信号を受信する光受信回路であって、時定数が可変のループフィルタを含み、受信したバースト信号に同期したクロックを抽出するクロック抽出回路と、受信したバースト信号をラッチするラッチ回路と、ループフィルタの時定数を設定する第１設定部と、ラッチ回路のラッチタイミングを設定する第２設定部とを備える。

好ましくは、第１設定部は、クロック抽出回路におけるロック時間に基づいて、ループフィルタの時定数を設定する。

好ましくは、第２設定部は、受信したバースト信号のジッタ値が所定値以上のときに、受信したバースト信号のアイパターンの最適タイミングをラッチタイミングに設定する。

本発明のある局面に係る光受信装置は、複数の通信相手からバースト信号を受信する光受信装置であって、上記記載のいずれかの受信回路と、通信相手が切り替わると、その通信相手に応じた時定数およびラッチタイミングを設定するように第１設定部および第２設定部とを制御する制御部とを備える。

本発明のある局面に係る光受信回路のタイミング設定方法は、バースト信号を受信する光受信回路のタイミング設定方法であって、光受信回路は、時定数が可変のループフィルタを含み、受信したバースト信号に同期したクロックを生成するクロック抽出回路と、受信したバースト信号をラッチするラッチ回路とを備え、その方法は、ループフィルタの時定数を設定するステップと、ラッチ回路のラッチタイミングを設定するステップとを備える。

本発明によれば、通信速度が高速化した場合でも、受信したバースト信号を正確に再生することできる。

図１は、本発明の実施形態によるＧＥ−ＰＯＮ光システムの概略構成を示すブロック図である。

図１を参照して、局側装置１は、光ファイバおよび複数の光スプリッタ３−１〜３−３を介して、複数の加入者側装置２―１〜２−ｎと接続される。

局側装置１から送信される下り信号（連続信号）＃１〜＃ｎはすべての加入者側装置２―１〜２−ｎへ伝送され、各加入者側装置は必要な信号だけを分離して受信する。加入者側装置２―１〜２−ｎは、それぞれ受信した下り信号に基づいてクロック信号を生成し、生成したクロック信号に同期した上り信号（バースト信号）＃１〜＃ｎを局側装置１に送信する。各加入者側装置から送信される上り信号が互いに衝突しないようにするため、時分割多重（ＴＤＭＡ）方式が用いられる。

加入者側装置２−１〜２−ｎから局側装置１に伝送される上り信号＃１〜＃ｎの各々は、各加入者側装置の送信部における時定数などの特性のバラツキ、各加入者側装置と局側装置１との間の光ファイバの伝送路距離の違い、上り信号が通過する光スプリッタなどによって、その遅延時間が異なる。すなわち、たとえばすべての加入者側装置２−１〜２−ｎが同時に上り信号＃１〜＃ｎを送信したとしても、それらが局側装置１に到達する時間はそれぞれ異なる。このため、局側装置１が各加入者側装置から受信する上り信号（バースト信号）の位相が、予め想定される位置よりも前後に揺らぐことがある。そこで、局側装置１は、受信したバースト信号の位相を制御してサンプリングすることによって、バースト信号を正確に再生することが必要となる。

図２は、図１に示した局側装置１の構成を示すブロック図である。
図２を参照して、この局側装置（光送受信装置）１は、レベル調整回路１２、ＬＤドライバ１３、レーザダイオード（ＬＤ）１４、波長分割多重フィルタ（ＷＤＭフィルタ）１５、アバランシェフォトダイオード（ＡＰＤ）１６、バイアス電源１７、プリアンプ１８、ポストアンプ１９、リミッタアンプ２０、フリップフロップ２３、クロック抽出回路（ＰＬＬ）２１、第１設定部２２、第２設定部２４および上位層回路部１１を備える。波長分割多重フィルタ（ＷＤＭフィルタ）１５、アバランシェフォトダイオード（ＡＰＤ）１６、バイアス電源１７、プリアンプ１８、ポストアンプ１９、リミッタアンプ２０、フリップフロップ２３、クロック抽出回路（ＰＬＬ）２１、第１設定部２２、および第２設定部２４は、光受信回路１５０を構成する。また、レベル調整回路１２、ＬＤドライバ１３、レーザダイオード（ＬＤ）１４、および波長分割多重フィルタ（ＷＤＭフィルタ）１５は、光送信回路１６０を構成する。

局側装置１と加入者側装置２−１〜２−ｎとの間で、一芯の光ファイバを介して上り方向と下り方向の双方向通信が行なわれる。このように、上り方向と下り方向で波長の異なる光信号を用いることによって、１本の光ファイバで双方向伝送が行なわれる。

上位層回路部１１の通信制御部３６からの下り方向の送信信号は、レベル調整回路１２によって信号レベルが安定化されて、ＬＤドライバ１３に与えられる。ＬＤドライバ１３はレベル調整回路１２の出力信号に応じてレーザダイオード１４を駆動し、レーザダイオード１４から波長分割多重フィルタ１５に光信号が出力される。波長分割多重フィルタ１５は、レーザダイオード１４からの光信号を、下り信号として光ファイバを介して加入者側装置２−１〜２−ｎに与える。

加入者側装置２−１〜２−ｎから受信した上り信号（バースト信号）は、光ファイバを介して波長分割多重フィルタ１５に与えられる。アバランシェフォトダイオード１６は、波長分割多重フィルタ１５からのバースト信号を光／電気変換する。バイアス電源１７は、アバランシェフォトダイオード１６にバイアス電圧を印加する。アバランシェフォトダイオード１６の出力信号は、プリアンプ１８およびポストアンプ１９によって必要なレベルまで増幅される。ポストアンプ１９から出力された信号Ｄ０は、リミッタアンプ２０に送られる。リミッタアンプ２０は、ポストアンプ１９から出力された信号Ｄ０を一定の閾値電圧と比較して、２値化信号Ｄ１を出力する。本発明の実施形態では、ポストアンプ１９とリミッタアンプ２０を分けて記述しているが、ポストアンプとリミッタアンプとを一つにしてリミッタアンプのみとすることも可能である。

クロック抽出回路（ＰＬＬ：Phase-locked loop）２１は、リミッタアンプ２０から出力される２値化信号Ｄ１からクロックＣＫを抽出する。

図３は、クロック抽出回路２１の構成を表わす図である。
図３を参照して、クロック抽出回路２１は、位相比較器４１と、ループフィルタ４４と、ＶＣＯ（voltage controlled oscillator）４２と、分周器４３によって構成される。

位相比較器４１は、入力される信号Ｄ１と分周器４３からの出力信号との位相差を電圧に変換して出力する。

ループフィルタ４４は、位相補償のため設けられるラグ・リードフィルタ（ローパスフィルタ）である。ループフィルタ４４は、可変抵抗Ｒ１、可変抵抗Ｒ２および可変容量ダイオードＤを含む。ループフィルタ４４は、さらに、可変容量ダイオードＤに電圧Ｖ_Eを供給するためのブリーダ抵抗Ｒ０と、フィルタコイルＬとを含む。

ループフィルタ４４の時定数は、可変抵抗Ｒ１の抵抗値、可変抵抗Ｒ２の抵抗値、および可変容量ダイオードＤの容量によって決まる。可変抵抗Ｒ１の抵抗値Ｒ１は、制御信号ＣＴ１の値によって変化する。可変抵抗Ｒ２の抵抗値Ｒ２は、制御信号ＣＴ２の値によって変化する。可変容量ダイオードＤの容量Ｃは、制御電圧Ｖ_Eの値によって変化する。

ＶＣＯ４２は、ループフィルタ４４から出力された電圧によって、出力信号のパルスの周波数を制御する。分周器４３は、ＶＣＯ４２から出力されるパルスの周波数をＮ分割（Ｎは２以上の自然数）して位相比較器４１へ出力する。ＶＣＯ４２の出力信号と入力信号Ｄ１との位相差をＶＣＯ４２にフィードバックすることにより同期が確立されて（ロックアップ）、入力信号Ｄ１をＮ分周した信号に同期したクロックＣＫが抽出される。

フリップフロップ２３は、可変遅延回路２９からのクロックＣＬに同期して動作し、クロックＣＬの立ち上りのタイミングで、リミッタアンプ２０から出力される信号Ｄ１をサンプリング（ラッチ）して、ラッチした信号Ｄ２を上位層回路部１１に与える。

上位層回路部１１は、光受信回路１５０から出力される信号に対して種々の処理を行って受信したバースト信号を再生する。また、上位層回路部１１は、送信信号に対して種々の処理を行って光送信回路１６０に出力する。上位層回路部１１は、Ｓ／Ｐ変換部３３と、誤り訂正復号部３４と、フレーム組立部３５と、通信制御部３６とを少なくとも備える。

Ｓ／Ｐ変換部３３は、フリップフロップ２３の出力信号Ｄ２を受けて、パラレル信号に変換する。誤り訂正復号部３４は、Ｓ／Ｐ変換部３３から出力されるパラレル信号の誤り訂正復号を行なう。フレーム組立部３５は、誤り訂正復号された信号からフレームを受信データとして組み立てる。通信制御部３６は、加入者装置との通信に関する種々の制御を行なう。一例として、通信制御部３６は、通信相手となる加入者側装置を選択し、選択した加入者側装置に対して送信を許可する信号を出力し、通信相手が切り替わると、その通信相手に応じた時定数およびラッチタイミングを設定するように第１設定部２２および第２設定部２４とを制御する。

第１設定部２２は、クロック抽出回路２１におけるロック時間Ｔ_LCに基づいて、ループフィルタ４４の時定数を設定する。これによって、局側装置までの光ファイバの長さや光ファイバの分岐数が加入者側装置ごとに異なっていても、加入者側装置ごとにループフィルタ４４の時定数を変えることができる。

第１設定部２２は、ロック時間測定部２５と、パラメータ決定部２６と、パラメータテーブル記憶部２８とを備える。

ロック時間測定部２５は、クロック抽出回路２１において同期が確立する（ロックアップ）するまでの時間であるロック時間Ｔ_LCを測定する。ロック時間測定部２５は、たとえば、帯域通過フィルタ、レベル検出回路、信号の立ち上り検出回路および比較回路などによって構成される。

パラメータ決定部２６は、ループフィルタ４４の時定数を決める制御信号ＣＴ１の値、制御信号ＣＴ２の値、および制御電圧Ｖ_Eの値を決定する。具体的には、パラメータ決定部２６は、ロック時間測定部で測定されたロック時間Ｔ_LCが所定値Ａ以上の場合には、ループフィルタ４４の（Ｒ１＋Ｒ２）×Ｃを減少させるようにして、制御信号ＣＴ１の値、制御信号ＣＴ２の値、および制御電圧Ｖ_Eの値を決定する。

このように（Ｒ１＋Ｒ２）×Ｃを減少させる理由について説明する。
ループフィルタ４４によるクロック抽出回路（ＰＬＬ）２１の過渡応答特性を表わすパラメータには、固有周波数ｆ_N（＝ω_N／２π）と減衰係数ζがあり、以下の式で表わされる。

ω_N ²＝（Ｋp×Ｋv）／｛Ｎ×Ｃ×（Ｒ１＋Ｒ２）｝ ・・・（１）
２ζω_N＝（Ｎ＋Ｋp×Ｋv×Ｃ×Ｒ２）／｛Ｎ×Ｃ×（Ｒ１＋Ｒ２）｝ ・・・（２）
ここで、Ｋpは位相比較器４１のゲイン、ＫvはＶＣＯ４２のゲイン、Ｎは分周器４３の分周比を表わす。

式（１）および（２）において、過渡応答特性を最適にするために、以下の条件が必要となる。
・固有周波数ｆ_Nを高く設定する。
・減衰係数ζが極端に小さくならないようにする。通常は、ζ＝０．７とする。

したがって、ロック時間を減少させるために式（１）の固有周波数ω_Nを大きくすることが必要であり、式（１）の右辺の分母の（Ｃ×（Ｒ１＋Ｒ２））を減少させる。

パラメータテーブル記憶部２８は、標準パラメータテーブルと、個別パラメータテーブルとを記憶する。標準パラメータテーブルは、加入者側装置を分類したグループごとに、制御信号ＣＴ１の標準値、制御信号ＣＴ２の標準値、および制御電圧Ｖ_Eの標準値を定める。個別パラメータテーブルは、加入者側装置ごとに制御信号ＣＴ１の個別値、制御信号ＣＴ２の個別値、および制御電圧Ｖ_Eの個別値を定める。

図４は、標準パラメータテーブルの例を表わす図である。
図４を参照して、標準パラメータテーブルには、グループ番号に対応して、そのグループに属する加入者側装置と局側装置とを接続する光ファイバの分岐数、およびその光ファイバの距離（長さ）が定められる。また、標準パラメータテーブルには、グループ番号に対応して、制御信号ＣＴ１の標準値、制御信号ＣＴ２の標準値、制御電圧Ｖ_Eの標準値が定められる。ここで、標準値とは、予め各条件ごとの設定値を実験による測定または計算により定めた値をいう。

図５は、個別パラメータテーブルの例を表わす図である。
図５を参照して、個別パラメータテーブルには、加入者側装置を特定するＬＬＩＤ（Logical Link Identifier：論理リンク識別子）に対応して、制御信号ＣＴ１の個別値、制御信号ＣＴ２の個別値、および制御電圧Ｖ_Eの個別値が定められる。

再び、図２を参照して、第２設定部２４は、受信したバースト信号のジッタ値Ｊが所定値Ｂ以上のときには、受信したバースト信号のアイパターンの最適タイミングをフリップフロップ２３のラッチタイミングに設定し、受信したバースト信号のジッタ値Ｊが所定値Ｂ未満のときには、受信したバースト信号の隣接する２つのエッジ検出タイミングの中間のタイミングをフリップフロップ２３のラッチタイミングに設定する。

第２設定部２４は、ジッタ値測定部２７と、波形検出回路３２と、遅延量決定部３０と、可変遅延回路２９と、タイミングテーブル記憶部３１とを備える。

ジッタ値測定部２７は、受信したバースト信号のジッタ値Ｊを測定する。ジッタ値測定部としては、公知の種々のものが用いられるが、一例として特開２００３−２５８９２４号公報に記載されているものについて説明する。

図６は、特開２００３−２５８９２４号公報に記載されているジッタ値測定部２７の構成を表わす図である。

図６を参照して、このジッタ値測定部２７は、遅延回路５１と、フリップフロップ５２と、平均値検出回路５３とを含む。遅延回路５１は、クロック抽出回路２１からのクロックＣＫを９０度遅延させて、遅延信号Ｄ３を出力する。フリップフロップ５２は、２値化信号Ｄ１の変化点で遅延回路５１からの遅延信号Ｄ３をラッチする。平均値検出回路５３は、フリップフロップ５２の出力の平均値を検出して、ジッタ値Ｊとして出力する。

波形検出回路３２は、ポストアンプ１９から出力される信号Ｄ０からアイパターンを測定する。波形検出回路３２は、アイパターンの立上がりと立下りが交差する２つのクロスポイント（第１のクロスポイントおよび第２のクロスポイント）のタイミングを第１のエッジタイミングＴ₁および第２のエッジタイミングＴ₂として検出する。また、波形検出回路３２は、アイパターンの開口高さ（eye-opening height）をアイパターンの最適タイミングＴ_aprmaxとして検出する。波形検出回路３２は、たとえば微分回路、ピーク値検出回路およびボトム値検出回路を含む。

遅延量決定部３０は、ジッタ値測定部２７で測定されたジッタ値Ｊが所定値Ｂ以上の場合には、図７に示すような、アイパターンの最適タイミングＴ_aprmaxをフリップフロップ２３のラッチタイミングＴ_LTに設定し、そのようなラッチタイミングとなるように可変遅延回路２９に対して遅延量を指定する信号を出力する。また、遅延量決定部３０は、ジッタ値測定部２７で測定されたジッタ値Ｊが所定値Ｂ未満の場合には、図７に示すような、第１のエッジタイミングＴ₁と第２のエッジタイミングＴ₂の中間のタイミング（Ｔ₁＋Ｔ₂）／２をフリップフロップ２３のラッチタイミングＴ_LTに設定し、そのようなラッチタイミングとなるように可変遅延回路２９に対して遅延量を指定する信号を出力する。

可変遅延回路２９は、クロック抽出回路２１から出力されるクロックＣＫを遅延量決定部３０で決定された遅延量だけ遅延させたクロックＣＬを出力する。

図８は、可変遅延回路２９の構成の例を表わす図である。
図８を参照して、可変遅延回路２９は、縦列接続された第１、第２、第３、第４、第５バッファアンプＢＡ１、ＢＡ２、ＢＡ３、ＢＡ４、ＢＡ５を含む。第１バッファアンプＢＡ１には、クロック抽出回路２１から出力されるクロックＣＫが入力される。遅延量決定部３０で決定された遅延量に応じて、第１、第２、第３、第４、第５スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５のいずれか一つが選択される。第ＫスイッチＳＷ（Ｋ）の選択によって、第ＫバッファアンプＢＡ（Ｋ）からの信号が論理和回路ＯＲを介して出力される。バッファアンプＢＡ１〜ＢＡ５の遅延量はすべて異なる値とする。たとえば、バッファアンプＢＡ１の遅延量が最小で、バッファアンプＢＡ２、ＢＡ３、ＢＡ４、ＢＡ５の順番に遅延量が順次大きくなるとしてもよい。

タイミングテーブル記憶部３１は、加入者側装置ごとにラッチタイミングを定めたタイミングテーブルを記憶する。

図９は、タイミングテーブルの例を表わす図である。
図９を参照して、タイミングテーブルには、加入者側装置を特定するＬＬＩＤ（Logical Link Identifier：論理リンク識別子）に対応して、ラッチタイミングＴ_LTが定められる。

（受信タイミングの設定動作）
次に、図１０を参照して、本発明の実施形態の光受信装置の受信タイミングの設定動作の手順を説明する。

まず、上位層回路部１１に含まれる通信制御部３６は、通信相手となる加入者側装置を選択し、選択した加入者側装置に対して、送信を許可する信号をレベル調整回路１２、ＬＤドライバ１３、レーザダイオード１４、波長分割多重フィルタ１５および光ファイバを介して送信する（ステップＳ１０１）。

次に、第１設定部２２は、クロック抽出回路２１に含まれるループフィルタ４４の時定数を設定する（ステップＳ１０２）。

次に、第２設定部２４は、フリップフロップ２３のラッチタイミングを設定する（ステップＳ１０３）。

以上のように、まず、ループフィルタ４４の時定数を設定することによってクロック抽出回路２１から出力されるクロックのタイミングを設定してから、そのクロックのタイミングを基準にしてフリップフロップ２３のラッチタイミングが設定されるので、受信タイミングの設定を誤りなく行なうことができる。

（ループフィルタ４４の時定数の設定動作）
次に、図１１〜図１３を参照して、クロック抽出回路２１におけるループフィルタ４４の時定数を設定する方法について説明する。

図１１は、標準パラメータテーブルを設定する手順を表わすフローチャートである。
まず、パラメータ決定部２６は、加入者側装置のグループの番号ｉを１に設定する（ステップＳ２０１）。

パラメータ決定部２６は、標準テーブルを参照して、第ｉグループの分岐数および距離の条件を特定し、そのような条件を満たす加入者側装置を特定するか、新たに設置する（ステップＳ２０２）。

次に、パラメータ決定部２６は、可変抵抗Ｒ１に与える制御信号ＣＴ１の値を初期値に設定する。また、パラメータ決定部２６は、可変抵抗Ｒ２に与える制御信号ＣＴ２の値を初期値に設定する。また、パラメータ決定部２６は、制御電圧Ｖ_Eの値を初期値に設定する。クロック抽出回路２１のループフィルタ４４は、上記のように設定された初期値によって定まる時定数に従って動作する（ステップＳ２０３）。

次に、ロック時間測定部２５は、クロック抽出回路２１における位相が同期（ロックアップ）するまでの時間であるロック時間Ｔ_LCを測定する（ステップＳ２０４）。

パラメータ決定部２６は、ロック時間Ｔ_LCが所定の時間Ａ以上であるときには（ステップＳ２０６でＮＯ）、（Ｒ１＋Ｒ２）×Ｃを減少させるように制御信号ＣＴ１およびＣＴ２、ならびに制御電圧Ｖ_Eの値を変化させ、クロック抽出回路２１のループフィルタ４４は、上記のように変更された値に従って定まる時定数に従って動作し（ステップＳ２０７）、ステップＳ２０４に戻る。

一方、パラメータ決定部２６は、ロック時間Ｔ_LCが所定の時間Ａ未満であるときには（ステップＳ２０６でＹＥＳ）、現在の制御信号ＣＴ１およびＣＴ２の値、現在の制御電圧の値Ｖ_Eを標準パラメータテーブル内の第ｉグループの標準値として登録する（ステップＳ２０８）。

次に、パラメータ決定部２６は、ｉがグループの総数Ｍと等しいかどうかを調べ、等しければ（ステップＳ２０９でＹＥＳ）、終了し、等しくなければ（ステップＳ２０９でＮＯ）、ｉをインクリメントとし（ステップＳ２１０）、ステップＳ２０２に戻る。

図１２は、新規に登録する加入者側装置のループフィルタ４４の時定数を設定する手順を表わすフローチャートである。

まず、パラメータ決定部２６は、パラメータテーブル記憶部２８内の標準パラメータテーブルを参照して、通信相手として選択した加入者側装置のグループを特定する。パラメータ決定部２６は、標準パラメータテーブルから、特定したグループについての可変抵抗Ｒ１に与える制御信号ＣＴ１の標準値を読出して、読出した標準値に制御信号ＣＴ１の値を設定する。また、パラメータ決定部２６は、標準パラメータテーブルから、特定したグループについての可変抵抗Ｒ２に与える制御信号ＣＴ２の標準値を読出して、読出した標準値に制御信号ＣＴ２の値を設定する。また、パラメータ決定部２６は、標準パラメータテーブルから、特定したグループについての制御電圧Ｖ_Eの標準値を読出して、読出した標準値に制御電圧Ｖ_Eの値を設定する。クロック抽出回路２１のループフィルタ４４は、上記のように設定された標準値に従って定まる時定数に従って動作する（ステップＳ３０１）。

次に、ロック時間測定部２５は、クロック抽出回路２１における位相が同期（ロックアップ）するまでの時間であるロック時間Ｔ_LCを測定する（ステップＳ３０２）。

パラメータ決定部２６は、ロック時間Ｔ_LCが所定の時間Ａ以上であるときには（ステップＳ３０４でＮＯ）、（Ｒ１＋Ｒ２）×Ｃを減少させるように制御信号ＣＴ１およびＣＴ２、ならびに制御電圧Ｖ_Eの値を変化させ、クロック抽出回路２１のループフィルタ４４は、上記のように変更された値に従って定まる時定数に従って動作し（ステップＳ３０５）、ステップＳ３０２に戻る。

一方、パラメータ決定部２６は、ロック時間Ｔ_LCが所定の時間Ａ未満であるときには（ステップＳ３０４でＹＥＳ）、現在の制御信号ＣＴ１およびＣＴ２の値、現在の制御電圧の値Ｖ_Eを個別パラメータテーブル内の選択された加入者側装置の個別値として登録する（ステップＳ３０６）。

図１３は、登録済みの加入者側装置のループフィルタ４４の時定数を設定する手順を表わすフローチャートである。

まず、パラメータ決定部２６は、パラメータテーブル記憶部２８内の個別パラメータテーブルを参照して、通信相手として選択した加入者側装置についての可変抵抗Ｒ１に与える制御信号ＣＴ１の個別値を読出して、読出した個別値に制御信号ＣＴ１の値を設定する。また、パラメータ決定部２６は、個別パラメータテーブルから、選択した加入者側装置についての可変抵抗Ｒ２に与える制御信号ＣＴ２の個別値を読出して、読出した個別値に制御信号ＣＴ２の値を設定する。また、パラメータ決定部２６は、個別パラメータテーブルから、選択した加入者側装置についての制御電圧Ｖ_Eの個別値を読出して、読出した個別値に制御電圧Ｖ_Eの値を設定する。クロック抽出回路２１のループフィルタ４４は、上記のように設定された値に従って定まる時定数に従って動作する（ステップＳ４０１）。

次に、ロック時間測定部２５は、クロック抽出回路２１における位相が同期（ロックアップ）するまでの時間であるロック時間Ｔ_LCを測定する（ステップＳ４０２）。

パラメータ決定部２６は、ロック時間Ｔ_LCが所定の時間Ａ以上であるときには（ステップＳ４０４でＮＯ）、（Ｒ１＋Ｒ２）×Ｃを減少させるように制御信号ＣＴ１およびＣＴ２、ならびに制御電圧Ｖ_Eの値を変化させ、クロック抽出回路２１のループフィルタ４４は、上記のように変更された値によって定まる時定数に従って動作し（ステップＳ４０５）、ステップＳ４０２に戻る。

一方、パラメータ決定部２６は、ロック時間Ｔ_LCが所定の時間Ａ未満であるときには（ステップＳ４０４でＹＥＳ）、個別パラメータテーブル内の選択された加入者側装置の個別値を現在の制御信号ＣＴ１およびＣＴ２の値、現在の制御電圧の値Ｖ_Eの値で更新する（ステップＳ４０６）。

（フリップフロップ２３のラッチタイミングの設定動作）
次に、図１４を参照して、フリップフロップ２３のラッチタイミングを設定する方法について説明する。

まず、遅延量決定部３０は、通信相手として選択した加入者側装置のラッチタイミングがタイミングテーブル記憶部３１内のタイミングテーブルに登録されているか否かを調べる（ステップＳ５０１）。

遅延量決定部３０は、タイミングテーブルに登録されている場合には（ステップＳ５０１でＹＥＳ）、タイミングテーブル内の選択した加入者側装置のＬＬＩＤに対応するＴ_LTを読出す（ステップＳ５０２）。

次に、遅延量決定部３０は、読出したたＴ_LTがフリップフロップ２３のラッチタイミングＴ_LTとなるように可変遅延回路２９に対して遅延量を指定する信号を出力する。可変遅延回路２９は、クロック抽出回路２１から出力されるクロック信号ＣＫを指示された遅延量だけ遅延させた遅延クロック信号ＣＬをフリップフロップ２３のクロック端子に出力する。フリップフロップ２３は、クロック端子に入力される遅延クロック信号ＣＬに従って、リミッタアンプ２０から出力される信号Ｄ１をラッチする（ステップＳ５０３）。

一方、遅延量決定部３０は、タイミングテーブルに登録されていない場合には（ステップＳ５０１でＮＯ）、ジッタ値測定部２３は、受信したバースト信号のジッタ値Ｊを測定する。また、波形検出回路３２は、ポストアンプ１９から出力される信号Ｄ０からアイパターンを測定する（ステップＳ５０４）。

波形検出回路３２は、ジッタ値Ｊが所定の値Ｂ以上のときに（ステップＳ５０５でＹＥＳ）、アイパターンの開口高さ（eye-opening height）が最大のタイミングをアイパターンの最適タイミングＴ_aprmaxとして検出する（ステップＳ５０６）。

次に、遅延量決定部３０は、アイパターンの最適タイミングＴ_aprmaxがフリップフロップ２３のラッチタイミングＴ_LTとなるように可変遅延回路２９に対して遅延量を指定する信号を出力する。可変遅延回路２９は、クロック抽出回路２１から出力されるクロック信号ＣＫを指示された遅延量だけ遅延させた遅延クロック信号ＣＬをフリップフロップ２３のクロック端子に出力する。フリップフロップ２３は、クロック端子に入力される遅延クロック信号ＣＬに従って、リミッタアンプ２０から出力される信号Ｄ１をラッチする（ステップＳ５０７）。

一方、波形検出回路３２は、ジッタ値Ｊが所定の値Ｂ未満のときに（ステップＳ５０５でＮＯ）、アイパターンの時間的に早い方のクロスポイント（第１のクロスポイント）のタイミングを第１のエッジタイミングＴ₁として検出し、時間的に遅い方のクロスポイント（第２のクロスポイント）のタイミングを第２のエッジタイミングＴ₂として検出する（ステップＳ５０８）。

次に、遅延量決定部３０は、第１のエッジタイミングＴ₁と第２のエッジタイミングＴ₂の中間のタイミング（（Ｔ₁＋Ｔ₂）／２）がフリップフロップ２３のラッチタイミングＴ_LTとなるように可変遅延回路２９に対して遅延量を指定する信号を出力する。可変遅延回路２９は、クロック抽出回路２１から出力されるクロック信号ＣＫを指示された遅延量だけ遅延させた遅延クロック信号ＣＬをフリップフロップ２３のクロック端子に出力する。フリップフロップ２３は、クロック端子に入力される遅延クロック信号ＣＬに従って、リミッタアンプ２０から出力される信号Ｄ１をラッチする（ステップＳ５０９）。

次に、遅延量決定部３０は、ステップＳ５０７またはステップＳ５０９で設定したラッチタイミングＴ_LTをタイミングテーブルに登録する（ステップＳ５１０）。

（まとめ）
以上のように、本発明の実施形態による光通信装置によれば、クロック抽出回路のループフィルタの時定数およびフリップフロップのラッチタイミングの設定を加入者側装置ごとに行なうことができるので、通信速度が高速化した場合でも、受信したバースト信号を正確に再生することできる。

（変形例）
本発明は、上記の実施形態に限定されるものではなく、たとえば以下の変形例も含まれる。

（１） エッジタイミング
本発明の実施形態では、アイパターンの立上がりと立下りが交差する２つのクロスポイントを第１のエッジタイミングＴ₁および第２のエッジタイミングＴ₂として検出したが、これに限定するものではない。エッジのタイミングとしては、たとえば、立上がりエッジについては、信号Ｄ０の値が最大値の５０％まで増加したタイミングを、立下りエッジについては、信号Ｄ０の値が最大値の５０％まで減少したタイミングを用いるものとしてもよい。

（２） ラッチタイミングの設定
本発明の実施形態では、フリップフロップ２３のラッチタイミングがリミッタアンプ２０からの信号Ｄ１の安定なタイミングとなるように、クロック抽出回路２１からのクロックを遅延させて、フリップフロップ２３のクロック端子に入力したが、これに限定するものではない。リミッタアンプ２０からの信号Ｄ１の安定なタイミングで、フリップフロップ２３でラッチされるように、信号Ｄ１を遅延させることとしてもよい。

（３） ループフィルタの時定数の設定
本発明の実施形態では、ロック時間が所定の基準を満足するような制御信号ＣＴ１、ＣＴ２、制御電圧Ｖ_Eの値を用いてループフィルタの時定数を設定することとしたが、これに限定するものではない。ジッタ値およびロック時間が最小となるような制御信号ＣＴ１、ＣＴ２、制御電圧Ｖ_Eの値を用いてループフィルタの時定数を設定することとしてもよい。または、測定したジッタ値およびロック時間から、計算式に従って制御信号ＣＴ１、ＣＴ２、制御電圧Ｖ_Eの値を決定してもよい。

（４） 可変遅延回路
図１５は、可変遅延回路の変形例の構成を表わす図である。

図１５を参照して、可変遅延回路１２９は、遅延回路ＤＬ１〜ＤＬ５を含む。各遅延回路は、たとえば、１個以上のバッファアンプで構成される。各遅延回路には、クロック抽出回路２１から出力されるクロックＣＫが入力される。遅延量決定部３０で決定された遅延量に応じて、第１、第２、第３、第４、第５スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５のいずれか一つが選択される。第ＫスイッチＳＷ（Ｋ）の選択によって、遅延回路ＤＬ（Ｋ）からの信号が論理和回路を介して出力される。遅延回路ＤＬ１〜ＤＬ５の遅延量はすべて異なる値とする。たとえば、遅延回路ＤＬ１の遅延量が最小で、遅延回路ＤＬ２、ＤＬ３、ＤＬ４、ＤＬ５の順番に遅延量が順次大きくなるとしてもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上に記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の実施形態によるＧＥ−ＰＯＮ光システムの概略構成を示すブロック図である。 図１に示した局側装置１の構成を示すブロック図である。 クロック抽出回路（ＰＬＬ）の構成を表わす図である。 標準パラメータテーブルの例を表わす図である。 個別パラメータテーブルの例を表わす図である。 特開２００３−２５８９２４号公報に記載されているジッタ値測定部の構成を表わす図である。 アイパターンの最適タイミングＴ_aprmax、第１のエッジタイミングＴ₁、第２のエッジタイミングＴ₂、および中間のタイミング（（Ｔ₁＋Ｔ₂）／２）を表わす図である。 可変遅延回路の構成の例を表わす図である。 タイミングテーブルの例を表わす図である。 光受信装置の受信タイミングの設定動作の手順を表わすフローチャートである。 標準パラメータテーブルを設定する手順を表わすフローチャートである。 新規に登録する加入者側装置のループフィルタの時定数を設定する手順を表わすフローチャートである。 登録済みの加入者側装置のループフィルタの時定数を設定する手順を表わすフローチャートである。 フリップフロップのラッチタイミングを設定する手順を表わすフローチャートである。 可変遅延回路の変形例の構成を表わす図である。

符号の説明

１ 局側装置、２―１〜２−ｎ 加入者側装置、３−１〜３−３ 光スプリッタ、１１ 上位層回路部、１２ レベル調整回路、１３ ＬＤドライバ、１４ レーザダイオード、１５ 波長分割多重フィルタ、１６ アバランシェフォトダイオード、１７ バイアス電源、１８ プリアンプ、１９ ポストアンプ、２０ リミッタアンプ、２１ クロック抽出回路（ＰＬＬ）、２２ 第１設定部、２３，５２ フリップフロップ、２４ 第２設定部、２５ ロック時間測定部、２６ パラメータ決定部、２７ ジッタ値測定部、２８ パラメータテーブル記憶部、２９，１２９ 可変遅延回路、３０ 遅延量決定部、３１ タイミングテーブル記憶部、３２ 波形検出回路、３３ Ｓ／Ｐ変換部、３４ 誤り訂正復号部、３５ フレーム組立部、３６ 通信制御部、４１ 位相比較器、４２ ＶＣＯ、４３ 分周器、４４ ループフィルタ、５１，ＤＬ１〜ＤＬ５ 遅延回路、５３ 平均値検出回路、ＯＲ 論理和回路、ＢＡ１〜ＢＡ５ バッファアンプ、ＳＷ１〜ＳＷ５ スイッチ、Ｌ フィルタコイル、Ｒ０ ブリーダ抵抗、Ｒ１，Ｒ２ 可変抵抗、Ｄ 可変容量ダイオード、１５０ 光受信回路、１６０ 光送信回路。

Claims (5)

1. バースト信号を受信する光受信回路であって、
   時定数が可変のループフィルタを含み、受信したバースト信号に同期したクロックを抽出するクロック抽出回路と、
   受信したバースト信号をラッチするラッチ回路と、
   前記ループフィルタの時定数を設定する第１設定部と、
   前記ラッチ回路のラッチタイミングを設定する第２設定部とを備えた光受信回路。
2. 前記第１設定部は、前記クロック抽出回路におけるロック時間に基づいて、前記ループフィルタの時定数を設定する、請求項１記載の光受信回路。
3. 前記第２設定部は、受信したバースト信号のジッタ値が所定値以上のときに、受信したバースト信号のアイパターンの最適タイミングを前記ラッチタイミングに設定する、請求項１または２記載の光受信回路。
4. 複数の通信相手からバースト信号を受信する光受信装置であって、
   請求項１〜３に記載のいずれかの受信回路と、
   通信相手が切り替わると、その通信相手に応じた時定数およびラッチタイミングを設定するように前記第１設定部および前記第２設定部とを制御する制御部とを備えた光受信装置。
5. バースト信号を受信する光受信回路のタイミング設定方法であって、
   前記光受信回路は、
   時定数が可変のループフィルタを含み、受信したバースト信号に同期したクロックを生成するクロック抽出回路と、
   受信したバースト信号をラッチするラッチ回路とを備え、
   前記方法は、
   前記ループフィルタの時定数を設定するステップと、
   前記ラッチ回路のラッチタイミングを設定するステップとを備える光受信回路のタイミング設定方法。

Images