JP2016529840A - オフセット較正および適応チャネルデータサンプル位置決め - Google Patents
オフセット較正および適応チャネルデータサンプル位置決め Download PDFInfo
- Publication number
- JP2016529840A JP2016529840A JP2016538909A JP2016538909A JP2016529840A JP 2016529840 A JP2016529840 A JP 2016529840A JP 2016538909 A JP2016538909 A JP 2016538909A JP 2016538909 A JP2016538909 A JP 2016538909A JP 2016529840 A JP2016529840 A JP 2016529840A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- data
- offset
- eye scan
- eye
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/069—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
マルチギガビットシリアルデータトランシーバの従来のクロックデータリカバリ(「CDR」)モジュールは、等化後の波形のエッジの中間位置にクロックをアライメントし得る。データは、ビット期間の半分などの、この中間位置がクロックにアライメントされた後の固定時間にサンプリングされ得る。しかし、このサンプル点は、(a)エッジサンプラとデータサンプラとの間のクロック分配の変動によって、データサンプル点が等化波形に対して予測不能に動き得る、かつ(b)通信チャネルの特性またはエッジ分布の等化スキューが予測不能に変化して、そのようなスキュー分配のロングテール上に低確率ビットエラーを引起こし得る、の1つ以上により、最善ではない場合がある。
方法は概してサンプルオフセット調整に関する。そのような方法では、非同期入力と関連付けられる波形エッジがレシーバに与えられる。波形エッジは調整範囲にわたって密に分布している。第1の種類とは異なる第2の種類の複数のサンプル位置の各々について第1の種類の第1のサンプル位置における波形エッジの密な分布からのサンプルを求めて調整範囲の少なくとも一部がスキャンされて、調整範囲の少なくとも一部にわたる複数のサンプル位置の各々についてサンプルカウントについてのエラーカウントが得られる。第1のサンプル位置は固定されており、複数のサンプル位置からの第2のサンプル位置は調整範囲の少なくとも一部にわたって動かされる。スキャンするステップは、複数のサンプル位置の各々でサンプルカウントのための複数のサンプリングサイクルを実行するステップを含む。スキャンするステップから閾値ビットエラーレート(「BER」)が特定される。基準位置から閾値BERにおけるサンプルオフセットの量および方向が求められる。サンプルオフセットの量および方向に応答して第1のサンプル位置または第2のサンプル位置が調整され、サンプルオフセットが少なくとも減少する。
以下の説明では、本明細書に記載される具体例のより完全な説明を与えるために多数の具体的詳細が示される。しかし、当業者にとっては、これらの例の1つ以上の他の例および/または変形が以下に与えられるすべての具体的詳細がなくても実践され得ることが明らかになるはずである。他の例では、本明細書中の例の説明を曖昧にするのを避けるために周知の特徴は詳細に記載されていない。図示を簡単にするために、同じ項目を指すのに異なる図において同じ番号ラベルを用いているが、代替例では項目は異なり得る。
Claims (15)
- 非同期入力と関連付けられる波形エッジをレシーバに与えるステップを備える方法であって、
前記波形エッジは調整範囲にわたって密に分布しており、前記方法はさらに、
第1の種類とは異なる第2の種類の複数のサンプル位置の各々について前記第1の種類の第1のサンプル位置における波形エッジの密な前記分布からのサンプルを求めて前記調整範囲の少なくとも一部をスキャンして、前記調整範囲の少なくとも前記一部にわたる前記複数のサンプル位置の各々についてサンプルカウントについてのエラーカウントを得るステップを備え、
前記第1のサンプル位置は固定されており、
前記複数のサンプル位置からの第2のサンプル位置は、前記調整範囲の少なくとも前記一部にわたって動かされ、
前記スキャンするステップは、前記複数のサンプル位置の各々で前記サンプルカウントのための複数のサンプリングサイクルを実行するステップを含み、前記方法はさらに、
前記スキャンするステップから閾値ビットエラーレート(「BER」)を特定するステップと、
基準位置から前記閾値BERにおけるサンプルオフセットの量および方向を求めるステップと、
前記サンプルオフセットの前記量および前記方向に応答して前記第1のサンプル位置または前記第2のサンプル位置を調整して前記サンプルオフセットを少なくとも減少させるステップとを備える、方法。 - 前記調整範囲は単位区間である、請求項1に記載の方法。
- 前記調整範囲は時間または位相を単位とする、請求項1に記載の方法。
- 前記波形エッジは、前記単位区間の16分の1以下の分数だけ間隔が空けられている、請求項2に記載の方法。
- 前記分数は、前記レシーバの位相補間器の分解能と関連付けられている、請求項1から4のいずれか1項に記載の方法。
- 前記第1の種類の前記第1のサンプル位置はデータサンプル位置であり、
前記第2の種類の前記第2のサンプル位置はアイスキャンサンプル位置であり、
前記複数のサンプル位置はアイスキャンサンプル位置であり、
前記サンプルオフセットはアイスキャンサンプル位置−データサンプル位置オフセットである、請求項1から5のいずれか1項に記載の方法。 - 前記調整するステップは、前記アイスキャンサンプル位置について水平方向のオフセットを調整して前記アイスキャンサンプル位置−データサンプル位置オフセットを較正して除外するステップを含む、請求項6に記載の方法。
- 前記特定するステップは、前記複数のサンプル位置の各々で実行される前記複数のサンプリングサイクルについて複数のBERから最小BERを見つけるための検索を実行するステップを備える、請求項6または7に記載の方法。
- 前記複数のサンプル位置はすべて、ゼロのアイスキャン垂直位置についてのものである、請求項6から8のいずれか1項に記載の方法。
- 前記複数のサンプル位置の各々についての前記スキャンのための前記サンプルカウントは、BERターゲットについてのものである、請求項6から9のいずれか1項に記載の方法。
- 前記レシーバのクロックデータリカバリ(「CDR」)モジュール用のホールド信号をアサートして前記CDRモジュールをアンロックするステップをさらに備える、請求項6から10のいずれか1項に記載の方法。
- 前記第1の種類の前記第1の位置はアイスキャンサンプル位置であり、
前記第2の種類の前記第2の位置はデータサンプル位置であり、
前記複数のサンプル位置はデータサンプル位置であり、
前記サンプルオフセットはデータサンプル位置−アイスキャンサンプル位置オフセットである、請求項1から5のいずれか1項に記載の方法。 - 前記サンプルオフセットは、アイスキャンの垂直方向における電圧差である、請求項1から5のいずれか1項に記載の方法。
- 前記調整範囲は電圧振幅範囲である、請求項1に記載の方法。
- 前記レシーバに与えられる同期入力について前記レシーバからリカバリデータを得るステップと、
前記リカバリデータについて選択されたBERについてアイエッジをトラックして、通信レーンと関連付けられる右エッジ位置値および左エッジ位置値を求めるステップと、
前記右エッジ位置値と前記左エッジ位置値との間として平均値を求めるステップと、
前記平均値に応答して前記第1のサンプル位置を動かすステップとをさらに備える、請求項1から14のいずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/013,283 US8923463B1 (en) | 2013-08-29 | 2013-08-29 | Offset calibration and adaptive channel data sample positioning |
US14/013,283 | 2013-08-29 | ||
PCT/US2014/033529 WO2015030878A1 (en) | 2013-08-29 | 2014-04-09 | Offset calibration and adaptive channel data sample positioning |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016529840A true JP2016529840A (ja) | 2016-09-23 |
JP6216888B2 JP6216888B2 (ja) | 2017-10-18 |
Family
ID=50771610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016538909A Active JP6216888B2 (ja) | 2013-08-29 | 2014-04-09 | オフセット較正および適応チャネルデータサンプル位置決め |
Country Status (6)
Country | Link |
---|---|
US (1) | US8923463B1 (ja) |
EP (1) | EP3039810B1 (ja) |
JP (1) | JP6216888B2 (ja) |
KR (1) | KR102163388B1 (ja) |
CN (1) | CN105493434B (ja) |
WO (1) | WO2015030878A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019201311A (ja) * | 2018-05-16 | 2019-11-21 | アンリツ株式会社 | 誤り率測定装置及び該装置のアイマージン測定方法 |
JP2019201312A (ja) * | 2018-05-16 | 2019-11-21 | アンリツ株式会社 | 誤り率測定装置及び該装置のパラメータ探索方法 |
JP2022042837A (ja) * | 2020-09-03 | 2022-03-15 | アンリツ株式会社 | 誤り率測定装置、及び誤り率測定方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9281971B1 (en) * | 2015-02-10 | 2016-03-08 | Oracle International Corporation | Vertical eye margin measurement using channel receiver equalizer |
US9444588B1 (en) | 2015-06-15 | 2016-09-13 | Pmc-Sierra Us, Inc. | On-chip bathtub BER measurement for high-speed serdes diagnostics |
US10115463B1 (en) | 2015-06-25 | 2018-10-30 | Xilinx, Inc. | Verification of a RAM-based TCAM |
US9356775B1 (en) | 2015-07-09 | 2016-05-31 | Xilinx, Inc. | Clock data recovery (CDR) phase walk scheme in a phase-interpolater-based transceiver system |
TWI558150B (zh) * | 2015-07-28 | 2016-11-11 | 群聯電子股份有限公司 | 眼寬偵測器、記憶體儲存裝置及資料訊號的眼寬偵測方法 |
US11038768B1 (en) | 2016-09-15 | 2021-06-15 | Xilinx, Inc. | Method and system for correlation of a behavioral model to a circuit realization for a communications system |
CN109891820B (zh) * | 2016-10-11 | 2020-11-06 | 华为技术有限公司 | 眼图的解偏斜方法及装置 |
US10860044B1 (en) | 2016-12-13 | 2020-12-08 | Xilinx, Inc. | Structure and method for a microelectronic device having high and/or low voltage supply |
US10708011B2 (en) * | 2018-03-28 | 2020-07-07 | SK Hynix Inc. | Eye opening hardware offloading |
CN108535631A (zh) * | 2018-04-02 | 2018-09-14 | 郑州云海信息技术有限公司 | 一种测试芯片内部信号眼图的测试方法及*** |
US10404445B1 (en) | 2018-07-03 | 2019-09-03 | Xilinx, Inc. | Data receiver circuit and method of receiving data |
CN109194460B (zh) * | 2018-10-26 | 2021-06-18 | 光梓信息科技(上海)有限公司 | 时钟数据恢复电路、自适应调整模块及方法 |
US10651949B1 (en) * | 2018-11-19 | 2020-05-12 | Hewlett Packard Enterprise Development Lp | Calibration for an optical communications link |
US11245554B1 (en) | 2020-06-17 | 2022-02-08 | Xilinx, Inc. | Frequency detector for clock data recovery |
US10985764B1 (en) | 2020-07-01 | 2021-04-20 | Xilinx, Inc. | Phase detector offset to resolve CDR false lock |
KR20220088159A (ko) | 2020-12-18 | 2022-06-27 | 삼성전자주식회사 | 집적 회로 및 이의 동작 방법 |
CN112597097B (zh) * | 2020-12-28 | 2022-11-22 | 山东浪潮科学研究院有限公司 | 一种基于adc数据采集卡的通信***及其应用方法、介质 |
CN114840464A (zh) * | 2021-02-01 | 2022-08-02 | 武汉杰开科技有限公司 | 调整波特率的方法、电子设备及计算机存储介质 |
CN113098509B (zh) * | 2021-03-24 | 2023-04-07 | 芯思原微电子有限公司 | 采样器偏差消除方法、电路、判决反馈电路及接收装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078575A (ja) * | 2001-09-03 | 2003-03-14 | Nec Corp | 受信波形整形機能を有する光受信装置 |
US20060034394A1 (en) * | 2004-08-10 | 2006-02-16 | Petre Popescu | Circuit for adaptive sampling edge position control and a method therefor |
JP2006222957A (ja) * | 2005-02-07 | 2006-08-24 | Samsung Electronics Co Ltd | データ周波数によって位相オフセットを調節するクロック復元装置及び方法 |
JP2009302852A (ja) * | 2008-06-12 | 2009-12-24 | Sumitomo Electric Ind Ltd | 光受信回路、光受信回路のタイミング設定方法および光受信装置 |
US20100046683A1 (en) * | 2008-08-20 | 2010-02-25 | Troy James Beukema | Adaptive clock and equalization control systems and methods for data receivers in communications systems |
US20120269305A1 (en) * | 2011-04-21 | 2012-10-25 | Stmicroelectronics (Canada) Inc. | Bang-bang offset cancellation (autozero) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102075171B (zh) * | 2010-12-22 | 2012-05-09 | 复旦大学 | 一种校正采样时钟偏差的mos自举开关电路 |
-
2013
- 2013-08-29 US US14/013,283 patent/US8923463B1/en active Active
-
2014
- 2014-04-09 KR KR1020167008199A patent/KR102163388B1/ko active IP Right Grant
- 2014-04-09 WO PCT/US2014/033529 patent/WO2015030878A1/en active Application Filing
- 2014-04-09 JP JP2016538909A patent/JP6216888B2/ja active Active
- 2014-04-09 EP EP14725850.3A patent/EP3039810B1/en active Active
- 2014-04-09 CN CN201480047940.4A patent/CN105493434B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078575A (ja) * | 2001-09-03 | 2003-03-14 | Nec Corp | 受信波形整形機能を有する光受信装置 |
US20060034394A1 (en) * | 2004-08-10 | 2006-02-16 | Petre Popescu | Circuit for adaptive sampling edge position control and a method therefor |
JP2006222957A (ja) * | 2005-02-07 | 2006-08-24 | Samsung Electronics Co Ltd | データ周波数によって位相オフセットを調節するクロック復元装置及び方法 |
JP2009302852A (ja) * | 2008-06-12 | 2009-12-24 | Sumitomo Electric Ind Ltd | 光受信回路、光受信回路のタイミング設定方法および光受信装置 |
US20100046683A1 (en) * | 2008-08-20 | 2010-02-25 | Troy James Beukema | Adaptive clock and equalization control systems and methods for data receivers in communications systems |
US20120269305A1 (en) * | 2011-04-21 | 2012-10-25 | Stmicroelectronics (Canada) Inc. | Bang-bang offset cancellation (autozero) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019201311A (ja) * | 2018-05-16 | 2019-11-21 | アンリツ株式会社 | 誤り率測定装置及び該装置のアイマージン測定方法 |
JP2019201312A (ja) * | 2018-05-16 | 2019-11-21 | アンリツ株式会社 | 誤り率測定装置及び該装置のパラメータ探索方法 |
JP2022042837A (ja) * | 2020-09-03 | 2022-03-15 | アンリツ株式会社 | 誤り率測定装置、及び誤り率測定方法 |
JP7193508B2 (ja) | 2020-09-03 | 2022-12-20 | アンリツ株式会社 | 誤り率測定装置、及び誤り率測定方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3039810B1 (en) | 2017-11-15 |
KR102163388B1 (ko) | 2020-10-08 |
EP3039810A1 (en) | 2016-07-06 |
JP6216888B2 (ja) | 2017-10-18 |
KR20160048185A (ko) | 2016-05-03 |
CN105493434A (zh) | 2016-04-13 |
WO2015030878A1 (en) | 2015-03-05 |
CN105493434B (zh) | 2018-01-30 |
US8923463B1 (en) | 2014-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6216888B2 (ja) | オフセット較正および適応チャネルデータサンプル位置決め | |
KR102377473B1 (ko) | 버스트 모드를 위한 고속 로킹 cdr | |
JP6250188B2 (ja) | Serdes受信機オーバーサンプリングレート | |
US9553600B1 (en) | Skew detection and correction in time-interleaved analog-to-digital converters | |
US9711189B1 (en) | On-die input reference voltage with self-calibrating duty cycle correction | |
TWI538405B (zh) | 晶載內連線的時序校正 | |
US11356304B1 (en) | Quarter-rate data sampling with loop-unrolled decision feedback equalization | |
US8184757B2 (en) | Pattern agnostic on-die scope | |
US9325487B1 (en) | Systems and methods for transferring a signal from a first clock domain to a second clock domain | |
US10659215B1 (en) | Training and tracking of DDR memory interface strobe timing | |
CN109412585A (zh) | 被配置为调整时钟信号之间的偏斜的电子电路 | |
CN104793918B (zh) | 确定性fifo缓冲器 | |
US8060847B2 (en) | Clock model for formal verification of a digital circuit description | |
CN104111468A (zh) | 一种实现符合判定的***及方法 | |
US11101830B2 (en) | Calibration scheme for serialization in transmitter | |
US10680792B1 (en) | Systems and methods for timing a signal | |
US8689159B1 (en) | Redundancy for on-chip interconnect | |
Wang et al. | Fast control latency uncertainty elimination for the BESIII ETOF upgrade | |
Kubíček et al. | Blind oversampling data recovery with low hardware complexity | |
US12028232B2 (en) | Systems and methods for timing a signal | |
US9778678B2 (en) | Method and apparatus for clocked data eye measurement | |
JP2017060050A (ja) | 半導体装置、デマルチプレクサ、半導体回路、データ処理方法及び検査方法 | |
Crevatin et al. | Development of a Timepix3 readout system based on the Merlin readout system | |
US11626934B1 (en) | Probability-based capture of an eye diagram on a high-speed digital interface | |
US9942062B2 (en) | Unlock detector, unlock-detecting method and clock and data recovery circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20160421 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170317 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170317 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6216888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |